JP4274855B2

JP4274855B2 - Method for manufacturing printed circuit board

Info

Publication number: JP4274855B2
Application number: JP2003164451A
Authority: JP
Inventors: 力也沖本; 進松岡; 秀樹東谷; 洋二上田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-06-10
Filing date: 2003-06-10
Publication date: 2009-06-10
Anticipated expiration: 2023-06-10
Also published as: JP2005005335A

Description

【０００１】
【発明の属する技術分野】
本発明は、インナービアホール接続により複数個の回路パターンを電気的に接続したプリント基板の製造方法に関する。
【０００２】
【従来の技術】
近年、電気機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても、ＬＳＩ等の半導体チップを高密度に実装できるプリント基板が安価に供給されることが強く要望されている。プリント基板において、実装密度を向上させ、小型化の目的を果たすためには、より微細な配線ピッチを容易かつ高歩留まりに実現することが重要である。
【０００３】
そのようなプリント基板に、旧来のプリント基板の層間接続で主流になっていたスルーホール内蔵の金属めっき導体に代えて、プリント基板の任意の電極を任意の回路パターン位置で層間接続できるインナービアホール（ＩＶＨ）接続法を採用したプリント基板、すなわち全層ＩＶＨ構造樹脂プリント基板と呼ばれるものがある（例えば特許文献１参照）。
【０００４】
全層ＩＶＨ構造樹脂プリント基板は、プリント基板のビアホール内に導電性ペーストを充填することにより、必要な層間のみを接続することが可能であり、部品ランド直下にインナービアホールを設けることができるため、基板サイズの小型化や高密度実装を実現できる。
【０００５】
この種の多層基板のベースとなる両面プリント基板の製造方法を図６を参照しながら説明する。
まず、図６（ａ）に示すように、芳香族ポリアミド繊維に熱硬化性エポキシ樹脂を含浸させた電気絶縁性基材７０１の両面に、厚さ約２０μｍポリエチレンテレフタレート（ＰＥＴ）等の離型フィルム７０５をラミネートする。そして、図６（ｂ）に示すように、離型フィルム７０５、電気絶縁性基材７０１の全てを貫通する貫通孔７０３を所定の位置に形成する。
【０００６】
次に、図６（ｃ）に示すように、貫通孔７０３に導電性ペースト７０２を充填する。充填する方法としては、貫通孔７０３が形成された電気絶縁性基材７０１をスクリーン印刷機（図示せず）のテーブル上に設置し、離型フィルム７０５の上から導電性ペースト７０２を印刷する。上面の離型フィルム７０５は印刷マスクの役割と電気絶縁性機材７０１の汚染防止の役割を果たす。その後に、図６（ｄ）に示すように、電気絶縁性基材７０１の両面から離型フィルム７０５を剥離して絶縁接合体７０６を得る。
【０００７】
次に、図６（ｅ）に示すように、絶縁接合体７０６の両面に厚さ１８μｍの銅箔などの配線材料７０４を重ねる。そしてその状態で熱プレスにより加圧加熱することにより、図６（ｆ）に示すように、絶縁接合体７０６を厚み方向に圧縮するとともに両面の配線材料７０４と接着させ、この配線材料７０４に対して導電性ペースト７０２を電気的に接続させる。
【０００８】
次に、図６（ｇ）に示すように、Ｘ線ドリル加工機（図示せず）により一部の導電性ペースト７０２の位置を認識して、所定の位置にマスク位置決め孔７０８を形成する。その後に、両面の配線材料７０４に感光性レジストを形成し、マスク位置決め孔７０８を利用してフォトマスク（図示せず）を位置合わせし、サブトラクティブ法にて、図６（ｈ）に示すように、導電性ペースト７０２（つまりビア）に接続する回路パターン７０４ａ、７０４ｂを形成して、両面基板７０９を得る。
【０００９】
プリント基板におけるフォトアライメントの方法には、上記した方法の他に、基板上にレーザービアやフォトビア方式で描かれたアライメントマークの形状をＣＣＤカメラで直接認識して行う方法もある（例えば特許文献２参照）。このフォトアライメント方法は、被露光体のアライメントマークの形状を表面から検出可能な場合に有効な手段である。
【００１０】
【特許文献１】
特開平６−２６８３４５号公報参照
【００１１】
【特許文献２】
特開２００１−２２０９８号公報（第３頁、図１）
【００１２】
【発明が解決しようとする課題】
プリント基板の製造方法では一般に、一つの基板に多数個の同一回路パターンを形成し、その最終工程の終了後に複数のプリント基板に分割する方法がとられており、積層された複数層のパターン間の積層合致精度が歩留まりの点で重要となる。
【００１３】
図６を用いて説明した従来のプリント配線基板の製造方法では、上記したようにフォトアライメント工程前に銅箔などの配線材料７０４によって絶縁接合体７０６の表面が覆われるため、電気絶縁性基材７０１に形成されたアライメントマークの位置を外部から直接に可視光で検出することは困難である。そのために、一部の貫通孔７０３内の導電性ペースト７０２の位置をＸ線にて検出し、検出した導電性ペースト７０２の位置に位置決め孔７０８をドリル加工機等で形成し、その位置決め孔７０８を基準にフォトマスクの位置合わせする手順で、外層回路パターン７０４ａ，７０４ｂを形成しているのである。
【００１４】
しかしながら、位置決め孔７０８を形成する際の機械加工精度やＸ線の解像度が積層合致精度に加味され、外層回路パターン７０４ａ，７０４ｂの位置ずれを誘発することとなる。また工程中で構成材料の熱膨張係数の相違による寸法変化や吸湿による寸法変化等が起こり、十分な寸法精度が得られず、回路パターン７０４ａ，７０４ｂなどとビア、つまり導電性ペースト７０２との位置がずれて層間の電気的接続が不安定になり、生産歩留まりが低下する問題がある。
【００１５】
本発明は上記問題を解決するもので、構成材料の寸法変化等に影響されることなく回路パターンを高精度に形成することができ、また多層に形成された複数の回路パターンを各々のビアホールで精度よく接続することができるプリント基板の製造方法を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１のプリント基板の製造方法は、未硬化樹脂を含む電気絶縁性基材にビア用貫通孔とアライメントマーク用貫通孔を形成する貫通孔形成工程と、前記ビア用貫通孔に導電性ペーストを充填する導電性ペースト充填工程と、前記導電性ペースト充填工程後の電気絶縁性基材にアライメントマーク部分を除いて配線材料を積層する積層工程と、前記積層工程の後に前記アライメントマークの周辺部の電気絶縁性基材を硬化させる工程と、前記アライメントマークの周辺部の電気絶縁性基材を硬化させる工程の後に前記電気絶縁性基材と配線材料とを加熱加圧して前記電気絶縁性基材及び導電性ペーストを硬化させ、前記配線材料の層を電気的に接続させる熱プレス工程と、前記電気的接続がなされた配線材料の表面に感光性レジストを形成する感光性レジスト形成工程と、前記感光性レジストの表面にフォトマスクを配置し、このフォトマスク側アライメントマークと前記配線材料から露出した前記電気絶縁性基材のアライメントマークとを位置合わせするフォトアライメント工程と、露光、現像を経て前記配線材料から回路パターンを形成する回路パターン形成工程とを行なうことを特徴とする。
【００１７】
上記構成によれば、電気絶縁性基材のアライメントマークを配線材料から露出させているので、何層目の配線層を形成する場合であっても、電気絶縁性基材のアライメントマークの形状及び位置を可視光により認識することができる。これにより製造工程における温度変化等による電気絶縁性基材の寸法変化量を簡便な方法で正確に把握することができ、この寸法変化量を加味して回路パターンの拡大縮小率を決定すればよいので、各層間においてビアと回路パターンの位置ずれを抑制することができ、簡便な方法で製造歩留まりを向上させることができる。
【００１８】
また、これにより、熱プレス工程における電気絶縁性基材中の樹脂の流動によるアライメントマークの形状変形や位置ずれを抑制することができる。
【００１９】
本発明の第２のプリント基板の製造方法は、電気絶縁性基材にビア用貫通孔とアライメントマーク用貫通孔を形成する貫通孔形成工程と、前記ビア用貫通孔とアライメントマーク用貫通孔とに導電性ペーストを充填する導電性ペースト充填工程と、前記導電性ペースト充填工程後の電気絶縁性基材にアライメントマーク部分を除いて配線材料を積層する積層工程と、前記積層工程の後に前記アライメントマーク用貫通孔に充填された導電性ペーストを硬化させる工程と、前記アライメントマーク用貫通孔に充填された導電性ペーストを硬化させる工程の後に前記電気絶縁性基材と配線材料とを加熱加圧して前記電気絶縁性基材及び導電性ペーストを硬化させ、前記配線材料の層を電気的に接続させる熱プレス工程と、前記電気的接続がなされた配線材料の表面に感光性レジストを形成する感光性レジスト形成工程と、前記感光性レジストの表面にフォトマスクを配置し、このフォトマスク側アライメントマークと前記配線材料から露出した前記電気絶縁性基材のアライメントマークとを位置合わせするフォトアライメント工程と、露光、現像を経て前記配線材料から回路パターンを形成する回路パターン形成工程とを行なうことを特徴とする。
これにより、熱プレス工程における加圧動作時にアライメントマーク用貫通孔から導電性ペーストが流出し、マークエッジが不鮮明になるのを抑制できる。
【００２０】
本発明の第３のプリント基板の製造方法は、電気絶縁性基材にビア用貫通孔とアライメントマーク用貫通孔を形成する貫通孔形成工程と、前記ビア用貫通孔アライメントマーク用貫通孔とに導電性ペーストを充填する導電性ペースト充填工程と、前記導電性ペースト充填工程後の電気絶縁性基材に配線材料を積層する積層工程と、前記電気絶縁性基材と配線材料とを加熱加圧して前記電気絶縁性基材及び導電性ペーストを硬化させ、前記配線材料の層を電気的に接続させる熱プレス工程と前記電気的接続がなされた配線材料に前記アライメントマークを露出させる開口部を前記配線材料を前記アライメントマーク用貫通孔に充填された導電性ペーストに対して選択的にエッチングすることにより形成する開口部形成工程と、前記開口部が形成された配線材料の表面に感光性レジストを形成する感光性レジスト形成工程と、前記感光性レジストの表面にフォトマスクを配置し、このフォトマスク側アライメントマークと前記配線材料の開口部内にある前記電気絶縁性基材のアライメントマークとを位置合わせするフォトアライメント工程と、露光、現像を経て前記配線材料から回路パターンを形成する回路パターン形成工程とを行なうことを特徴とする。
【００２１】
上記構成によれば、電気絶縁性基材のアライメントマークを配線材料に開口部を設けて露出させるので、何層目の配線層を形成する場合であっても、電気絶縁性基材のアライメントマークの形状及び位置を可視光により認識することができる。これにより製造工程における温度変化等による電気絶縁性基材の寸法変化量を簡便な方法で正確に把握することができ、この寸法変化量を加味して回路パターンの拡大縮小率を決定すればよいので、各層間においてビアと回路パターンとの位置ずれを抑制することができ、簡便な方法で製造歩留まりを向上させることができる。
【００２２】
また、配線材料のエッチング時に導電性ペーストを侵食することがなく、導電性ペーストからなるアライメントマークをその表面に金属粒子の光沢を維持したまま露出させることが可能となる。
【００２３】
前記導電性ペーストに含有される導電性粒子の少なくとも一部が前記配線材料とは異なる材料であるのが好ましい。これによれば、開口部形成工程後のアライメントマークの表面に配線材料と異なる材料である金属粒子が存在するので、配線材料と区別しての認識が容易になる。
【００２４】
上記した第１ないし第３のプリント基板の製造方法において、前記導電性ペースト充填工程は、前記アライメントマーク用貫通孔の周辺の電気絶縁性基材をカバーフィルムで被覆した状態で行なうのが好ましい。導電性ペーストの充填後にカバーフィルムを剥離することで、電気絶縁性基材の表面への導電性ペーストの残留がなくなり、光学的な認識が妨げられることがない。
【００２５】
前記電気絶縁性基材側に設けられたアライメントマークと前記フォトマスク側アライメントマークとが、フォトアライメント時に形成される両者間の隙間がアライメントずれ許容値と同等となるように設計された個所を少なくとも１個所有するのが好ましい。前記隙間を認識することで容易に製品の良否判定を行うことができ、許容範囲外にアライメントされていた場合には再度アライメントすればよく、結果としてアライメント歩留まりを向上させることができる。
【００２６】
前記フォトマスクはアライメントマークの周辺に可視光を透過する領域を備えるのが好ましい。フィルムマスク面側からの照明によって十分な光量を得ることができ、電気絶縁性基材に設けられたアライメントマークの認識精度を向上させることが可能となる。
【００２７】
前記フォトアライメント工程前に、前記電気絶縁性基材に設けられたアライメントマークと下層に配置された配線パターンの位置を計測し、計測値を基に下層の合致の良否判定を行うのが好ましい。計測値を基に下層の配線パターンとビアとの合致情報を得、下層の合致の良否判定を容易に行なえるので、判定によって許容値外とされた製品を次工程に回さないことによって、製品コストを低減することが可能となる。
【００２８】
なお、導電性ペーストの硬化はたとえば、レーザーにより行うことができる。これにより、レーザーの熱エネルギーによって導電性ペースト中の金属微粒子よりなる導電性フィラーが溶融し、複数個のフィラーが一体化する結果、アライメントマークの反射性が高まり、高精度なアライメントマーク認識を行うことが可能になる。
【００２９】
電気絶縁性基材はたとえば、ポリイミドフィルム、液晶ポリマーフィルム、アラミドフィルムから選択されたいずれかの材料の両面に接着剤層を設けてなるものとすることができる。これらのフィルムは高耐熱かつ高剛性で均一な組成を有するため、工程での寸法挙動のばらつきを抑制することができる。また接着剤層は表層にのみ設けることになるので、電気絶縁性基材全体としての未硬化樹脂の比率を下げることができ、熱プレス工程で樹脂成分が配線材料の開口部から表面の広い領域に流出するのを抑制できる。
【００３０】
接着剤層の厚みはたとえば、配線厚みと略同等とすることができる。電気絶縁性基材の表面に形成される接着剤層は配線を埋めこむ厚みがあれば十分であり、必要最小量の接着剤厚みにすることで、配線材料の開口部からの樹脂流出をより抑制することができる。
【００３１】
アライメントマークの周辺部の電気絶縁性基材の硬化はたとえば、ＵＶランプにより行うことができる。それにより、開口部を有した配線材料をマスクとしてアライメントマークの周辺部のみを局所的に容易に硬化させることができ、樹脂流れ不足による配線埋め込み不良を防止できる。
【００３２】
アライメントマーク用貫通孔はたとえば、電気絶縁性基材に複数個形成することができる。複数個のアライメントマーク用貫通孔のそれぞれに充填された導電性ペースト中の導電性粒子が可視光を反射するため、全体としての反射光量を十分に確保することができ、より精度の高い位置合わせを実現できる。
【００３３】
導電性ペースト内の導電性粒子はたとえば、Ｃｕ，Ａｇ及びこれらの合金からなる群から選択された少なくとも１種の金属粉末を含むものとすることができる。Ａｇ，Ｃｕとも絶縁の妨げとなる不純物を形成しないので、電気的な絶縁を妨げることがない。その中でもＡｇは、配線材料として用いられるＣｕ箔のエッチングのための一般的な薬液、硫酸・過酸化水素水、塩化第二鉄等で侵食されることがないので、鮮明なアライメントマークの露出が可能となる。
【００３４】
フォトマスク側アライメントマークと前記電気絶縁性基材に設けられたアライメントマークとの位置合わせの際の認識はたとえば、ＣＣＤカメラで行なうことができる。ＣＣＤカメラによれば、アライメントマークを光学的に精度よく読み取ることができ、アライメント工程の自動化も容易である。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１におけるプリント基板の製造方法を説明する工程断面図を、両面基板を例として図１（ａ）〜（ｉ）に示す。
【００３６】
まず、図１（ａ）に示すように、離型フィルム１００を電気絶縁性基材１０１の両面にラミネートし、図１（ｂ）に示すように、離型フィルム１００、電気絶縁性基材１０１の全てを貫通するビア用貫通孔１０２とアライメントマーク（貫通孔）１０３とを所定位置にレーザーにより形成する。
【００３７】
電気絶縁性基材１０１は、ガラスエポキシや、アラミド不織布とエポキシ樹脂との複合材料など、接着剤層（図示せず）を少なくとも表面に有するものである。この接着剤層は、配線を埋めこむ必要最小量の厚みがあれば十分であり、配線厚みが９ｍ程度の場合は１０μｍ程度の接着剤厚みで十分である。電気絶縁性基材１０１には、ポリイミドフィルム、アラミドフィルム、液晶ポリマーフィルムなどを用いることもできる。レーザーは、電気絶縁基材１０１に貫通孔を形成できるものであれば特に限定はなく、ＵＶ−ＹＡＧレーザー，エキシマレーザ、ＣＯ₂レーザなどを用いることができる。アライメントマーク（貫通孔）１０３は、電気絶縁性基材１０１の面内のできるだけ外側に、アライメント精度を向上させるうえで望ましくは少なくとも一対をそれぞれ対角上に形成する。
【００３８】
具体例を挙げると、電気絶縁性基材１０１として、１２μｍ厚のポリイミドフィルムの両側に、エポキシ樹脂を塗布し乾燥させて半硬化状態とした接着剤層を１０μｍ厚にて設けたものを用い、ＵＶ−ＹＡＧレーザーにより、孔径約５０μｍの貫通孔１０２，アライメントマーク（貫通孔）１０３を形成する。ポリイミドフィルムは均一な組成を有し、高耐熱かつ高剛性を有するため、工程での寸法挙動のばらつきを抑制することができ、またその表層にのみ接着剤層を設けることになるため、電気絶縁性基材１０１全体としての未硬化樹脂の比率を下げることができ、好ましい。
【００３９】
次に、図１（ｃ）に示すように、ビア用貫通孔１０２，アライメントマーク（貫通孔）１０３に導電性ペースト１０４をスクリーン印刷法などにより充填する。
【００４０】
導電性ペースト１０４としては、エポキシ樹脂と導電性粒子とより構成される材料が用いられ、電気的接続を確保するために好ましくは導電性粒子としてＣｕやＡｇなどの貴金属を用いる。導電性ペースト１０４の充填方法としては他に、真空遠心法、ローラ加圧法等も可能である。ビア用貫通孔１０２，アライメントマーク（貫通孔）１０３への安定した充填のためには、印刷を繰り返すのが望ましい。
【００４１】
次に、図１（ｄ）に示すように、離型フィルム１００を剥離する。このように導電性ペースト１０４の充填後に離型フィルム１００を剥離するため、電気絶縁性基材１０１の表面に導電性ペースト１０４が残存することはなく、後段で光学的認識を行なう場合の妨げとなることはない。
【００４２】
次に、図１（ｅ）に示すように、アライメントマーク（貫通孔）１０３に対応する位置に予め開口部１０６を設けた配線材料１０５を電気絶縁性基材１０１の両面に積層する。配線材料１０５としてはたとえば銅箔を用い、好ましくはその表面は密着性を向上させるために粗化しておく。
【００４３】
次に、アライメントマーク（貫通孔）１０３の周辺部の電気絶縁性基材１０１中に含まれる未硬化樹脂をＵＶランプにより局所的に硬化させる。また、アライメントマーク（貫通穴）１０３内の導電性ペースト１０４をレーザーなどで硬化させる。以下、アライメントマーク（貫通穴）１０３内で硬化した導電性ペースト１０４をアライメントマーク１０４ｂと称す。
【００４４】
そしてその後に、真空熱プレスにより加熱加圧を行って、配線材料１０５を電気絶縁性基材１０１に接着させるとともに、ビア用貫通孔１０２内の導電性ペースト１０４によって配線材料１０５間の電気的接続を図る。以下、ビア用貫通孔１０２内で硬化した導電性ペースト１０４をビア１０４ａと称す。
【００４５】
次に、図１（ｆ）に示すように、配線材料１０５の表面に感光性レジスト１０７を形成する。その方法としてたとえば、ロールラミネーターによりドライフィルムレジストをラミネートする。
【００４６】
次に、図１（ｇ）に示すように、回路パターン１０９とアライメントマーク１０４ｂに対応したフォトマスク側アライメントマーク１１０とが所定の位置に描画されたフォトマスク１０８と、電気絶縁性基材１０１とを、それぞれのアライメントマーク１０４ｂ，１１０を用いて、相対的に位置合わせし、露光する。
【００４７】
次に、図１（ｈ）に示すように、現像及びエッチングを行って回路パターン１０５ａ，１０５ｂを形成し、両面基板１１１を得る。
その後に、図１（ａ）〜（ｈ）の工程を繰り返し行うことで、図１（ｉ）に示すような、配線層１１１ａ，１１１ｂ，１１１ｃが多層に形成された多層基板１１２を得る。
【００４８】
なお、図１（ｅ）に示した電気絶縁性基材１０１への配線材料１０５の接着、電気的接続工程で、アライメントマーク１０４ｂの周辺部の電気絶縁性基材１０１を予め局所的に硬化させておくのは、基材中に含有される未硬化の樹脂量が多いため、加熱加圧時に開口部１０６を通じて配線材料１０５の表面に流れ出すとともに、露出状態で加熱加圧されるアライメントマーク１０４ｂが未硬化樹脂の流動の影響を受け、形状が変形したり位置ずれしたりするので、それを抑制するためである。
【００４９】
アライメントマーク１０４ｂを予め硬化させておくのも、露出状態で加熱加圧される際に未硬化であれば形状をくずして流出することとなり、結果としてエッジが不鮮明になるので、それを抑制するためである。
【００５０】
電気絶縁性基材１０１を硬化させる手段は上記したＵＶランプに限らず、レーザーやヒーターであってもよいが、配線材料１０５の開口部１０６をマスクとして容易にアライメントマーク１０４ｂの周辺部のみを硬化させ得る点でＵＶランプが有効である。
【００５１】
アライメントマーク１０４ｂの材料たる導電性ペーストを硬化させる手段は上記したレーザーに限らず、ＵＶランプやヒーターであってもよいが、レーザーを用いると、その熱エネルギーによって導電性ペースト中の金属微粒子よりなる導電性フィラーが溶融し、その複数個が一体化することで反射性を高め、結果として高精度なアライメントマーク認識を行うことが可能となる点でより好ましい。
【００５２】
導電性ペース中の導電性金属微粒子はＣｕ、Ａｇ、これらの合金等の貴金属であり、光の反射率がよく、これをアライメントマーク１０４ｂに存在させることで反射光量を十分に確保できるのであるが、さらにその複数個が溶融一体化することで反射性を高まり、アライメントマーク１０４ｂの位置認識性が向上し、結果として合致精度を更に向上させることができる。
【００５３】
銅箔などの配線材料１０５の開口部１０６はアライメントマーク１０４ｂよりも大きな孔であればよく、特に精度を必要とするものではない。
このため、パンチャー，レーザー，ドリル等を用いて開口部１０６を形成しておくという簡便な方法で、容易にアライメントマーク１０４ｂを露出させることができ、従来のＸ線撮像装置による内層ビアの認識やドリル加工を行う必要はなく、生産性の向上を図ることができる。また、回路パターン１０５ａ，１０５ｂを合致させるためのアライメントマーク１０４ｂを直接見ることから、より合致精度の高い多層基板１１２を得ることができる。
【００５４】
図１（ｇ）に示したフォトアライメント工程で、フォトマスク１０８と電気絶縁性基材１０１との相対的位置合わせに用いるフォトマスク側アライメントマーク１１０，基材側アライメントマーク１０４ｂの具体例は、図２に示すような、格子形状マークと、複数個のアライメントマーク１０４ｂを十字に配置した十字形状マークである。
【００５５】
これによれば、複数個のアライメントマーク１０４ｂのそれぞれが可視光を反射し、全体としての反射光量を十分に確保することができるため、より精度の高い位置合わせを実現することができる。また格子形状と十字形状とすることで、パターン欠損や、アライメントマーク１０４ｂの加工位置ばらつきに左右されない、より高精度なアライメントを実現できる。
【００５６】
フォトマスク側アライメントマーク１１０と基材側アライメントマーク１０４ｂとのクリアランスは、基板スペックと合わせることが好ましい。例えば、図３に示すように、ランド４０１の径Ｌｄに対しビア１０４ａの径Ｖｄである時のずれ許容値は±（Ｌｄ−Ｖｄ）／２で与えられるのであるが、この値をフォトマスク側アライメントマーク１１０，基材側アライメントマーク１０４ｂのクリアランスとすることで、アライメント後に容易に製品の良否判定を行うことができ、許容範囲外にアライメントされた場合には再度アライメントすることで、結果としてアライメント歩留まりを向上させることができる。
【００５７】
このようなクリアランスを有したフォトマスク側アライメントマーク１１０，基材側アライメントマーク１０４ｂを少なくとも１か所に（つまり一対）設けることで、上述した格子形状と十字形状との組合せと同様の効果を実現することができる。
【００５８】
フォトマスク側アライメントマーク１１０は、周辺部に可視光を透過する領域を備えた形状であることが好ましい。例えば図４に示すようなリング形状のアライメントマーク１１０であれば、フォトマスク面側からの照明によって十分な光量を得ることが可能となり、電気絶縁性基材１０１に設けられたアライメントマーク１０４ｂの認識精度を向上させることができる。
【００５９】
なお、位置合わせおよび露光に当たっては、先の熱プレス工程で電気絶縁性基材１０１の寸法が変化していることが多いため、電気絶縁性基材１０１のアライメントマーク１０４ｂの形状及び位置を認識し、電気絶縁性基材１０１の寸法変化量を加味して回路パターン１０５ａ，１０５ｂ・・の拡大縮小率を決定する。それにより、各層間においてビア１０４ａと回路パターン１０５ａ，１０５ｂ・・との位置ずれを抑制することができ、簡便な方法で製造歩留まりを向上させることができるのである。
【００６０】
アライメントマーク１０４ｂ，１１０の認識手段としては、顕微鏡による目視、ＣＣＤカメラ、Ｘ線撮像装置等が可能であるが、ＣＣＤカメラを通しての認識によれば、光学的に精度よく読み取りできるとともに、アライメント工程の自動化が容易となる。
【００６１】
フォトアライメント工程前に予め、電気絶縁性基材１０１に設けられたアライメントマーク１０４ｂと下層に配置された回路パターン１０５ａ，１０５ｂ・・との位置を計測し、下層の回路パターン１０５ａ，１０５ｂ・・とビア１０４ａとの合致情報を得ることで、容易に下層の合致の良否判定をすることが可能となる。そして、許容値外の製品を次工程に回さないことで、結果として製品コストを低減することができる。
【００６２】
なお、上記においては、アライメントマーク（貫通穴）１０３内に導電性ペースト１０４を充填し、その硬化物をアライメントマーク１０４ｂとして用いたが、アライメントマーク（貫通穴）１０３を、導電性ペースト１０４を充填することなくそのままフォトアライメントに用いてもよく、上記と同様の効果が得られる。
【００６３】
（実施の形態２）
本発明の実施の形態２におけるプリント基板の製造方法を説明する工程断面図を、両面基板を例として図５（ａ）〜（ｈ）に示す。
【００６４】
図５（ａ）は、上記した実施の形態１の図１（ｄ）と同様のものであり、電気絶縁性基材１０１に形成したビア用貫通孔１０２とアライメントマーク（貫通孔）１０３とに導電性ペースト１０４を充填している。以下、ビア用貫通孔１０２内の導電性ペースト１０４をビア１０４ａ，アライメントマーク（貫通孔）１０３内の導電性ペースト１０４をアライメントマーク１０４ｂと称す。
【００６５】
この電気絶縁性基板１０１の両面に、図５（ｂ）に示すように、配線材料１０５を積層する。
次に、図５（ｃ）に示すように、配線材料１０５に、アライメントマーク１０４ｂを露出させるための開口部１０６を形成する。
【００６６】
この開口部１０６の形成は、配線材料１０５とアライメントマーク１０４ｂとを選択的にエッチングするのが好ましい。アライメントマーク１０４ｂを侵食せずに、その表面の金属粒子による光沢を維持した状態で露出させられるからである。ただし開口部１０６の形成方法はエッチングに限定されるものではなく、機械的な剥離、レーザー加工を用いても同様にアライメントマーク１０４ｂを露出させることはできる。
【００６７】
また、アライメントマーク１０４ｂに含有される導電性粒子の少なくとも一部を、配線材料１０５とは異なる材料としておくことが好ましい。開口部１０６から露出したアライメントマーク１０４ｂの表面に、配線材料１０５と異なる材料からなる金属粒子を存在させることで、区別が容易になるからである。
【００６８】
たとえば、アライメントマーク１０４ｂの材料たる導電性ペースト内の導電微粒子がＡｇを含むものとし、配線材料１０５をＣｕとした時に、Ｃｕのエッチングに一般に用いられる硫酸、過酸化水素、塩化第二鉄等の薬液を用いる選択的エッチングを行なうことで、Ａｇを侵食なく残留させることができ、配線材料１０５との区別を容易化できる。
【００６９】
その後は、実施の形態１と同様であり、図５（ｄ）に示すように、配線材料１０５の表面に感光性レジスト１０７を形成する。
次に、図５（ｅ）に示すように、回路パターン１０９とアライメントマーク１０４ｂに対応したフォトマスク側アライメントマーク１１０とが所定の位置に描画されたフォトマスク１０８と、電気絶縁性基材１０１とを、それぞれのアライメントマーク１１０，１０４ｂを用いて、相対的に位置合わせし、露光する。
【００７０】
次に、図５（ｆ）に示すように、現像及びエッチングを行って回路パターン１０５ａ，１０５ｂを形成し、両面基板１１１を得る。
その後に、図５（ａ）〜（ｆ）の工程を繰り返し行うことで、図５（ｇ）に示すような、配線層１１１ａ，１１１ｂ，１１１ｃが多層形成された多層基板１１２を得る。
【００７１】
この実施の形態２の方法によれば、電気絶縁性基材１０１の材質に依存することなくアライメントマーク１０４ｂを露出させることができる。
なお、この実施の形態２では実施の形態１と相違する部分を主に説明したが、実施の形態１で述べたアライメントマークの形状を保持する手法などをこの実施の形態２にも適用して同様の効果が得られるのは言うまでもない。
【００７２】
【発明の効果】
以上のように本発明によれば、電気絶縁性基材に形成されたアライメントマークを形状認識性に優れた状態で表面に露出させることで、電気絶縁性基材を覆って配置された配線材料の下のビアパターン位置情報を直接的にかつ高精度に得ることができ、結果としてフォトマスクとのアライメント性を向上させ、プリント基板のビア−ランド合致性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるプリント基板の製造方法を示す工程断面図
【図２】同プリント基板の製造方法で用いるアライメントマークの拡大透視平面図
【図３】同プリント基板のランド及びビアの相対的位置を示す拡大平面図
【図４】同プリント基板の製造方法で用いる他のアライメントマークの拡大透視平面図
【図５】本発明の第２の実施の形態におけるプリント基板の製造方法を示す工程断面図
【図６】従来のプリント基板の製造方法を示す工程断面図
【符号の説明】
101 電気絶縁性基材
102 ビア用貫通孔
103 アライメントマーク（貫通孔）
104 導電性ペースト
104a ビア
104b アライメントマーク
105 配線材料
106 開口部
107 感光性レジスト
108 フォトマスク
105a,105b 回路パターン
110 フォトマスク側アライメントマーク
111 両面基板
112 多層基板
401 下層ランド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a printed circuit board in which a plurality of circuit patterns are electrically connected by inner via hole connection.
[0002]
[Prior art]
In recent years, with the downsizing and increasing density of electrical equipment, printed boards that can mount LSI chips and other semiconductor chips with high density are strongly demanded not only for industrial use but also for consumer use. ing. In a printed circuit board, it is important to realize a finer wiring pitch easily and with a high yield in order to improve the mounting density and achieve the purpose of downsizing.
[0003]
Instead of the metal plated conductor with a built-in through hole that has become the mainstream in the conventional interlayer connection of printed circuit boards, the inner via hole that allows interlayer connection of any electrode on the printed circuit board at any circuit pattern position ( IVH) There is a printed circuit board that employs a connection method, that is, an all-layer IVH structure resin printed circuit board (for example, see Patent Document 1).
[0004]
The all-layer IVH structure resin printed circuit board can connect only necessary layers by filling a conductive paste in the via hole of the printed circuit board, and can provide an inner via hole directly under the component land. The board size can be reduced and high-density mounting can be realized.
[0005]
A method for manufacturing a double-sided printed circuit board serving as a base for this type of multilayer board will be described with reference to FIG.
First, as shown in FIG. 6A, a release film such as polyethylene terephthalate (PET) having a thickness of about 20 μm is formed on both surfaces of an electrically insulating substrate 701 in which an aromatic polyamide fiber is impregnated with a thermosetting epoxy resin. Laminate 705. And as shown in FIG.6 (b), the through-hole 703 which penetrates all of the release film 705 and the electrically insulating base material 701 is formed in a predetermined position.
[0006]
Next, as shown in FIG. 6C, the through-hole 703 is filled with a conductive paste 702. As a filling method, an electrically insulating base material 701 in which a through hole 703 is formed is placed on a table of a screen printing machine (not shown), and a conductive paste 702 is printed on the release film 705. The release film 705 on the upper surface plays a role of a printing mask and a prevention of contamination of the electrical insulating equipment 701. Thereafter, as shown in FIG. 6 (d), the release film 705 is peeled from both surfaces of the electrically insulating base material 701 to obtain an insulating joined body 706.
[0007]
Next, as shown in FIG. 6E, a wiring material 704 such as a copper foil having a thickness of 18 μm is stacked on both surfaces of the insulating bonded body 706. In this state, the insulating bonded body 706 is compressed in the thickness direction and bonded to the wiring material 704 on both sides as shown in FIG. Thus, the conductive paste 702 is electrically connected.
[0008]
Next, as shown in FIG. 6G, the position of a part of the conductive paste 702 is recognized by an X-ray drilling machine (not shown), and a mask positioning hole 708 is formed at a predetermined position. Thereafter, a photosensitive resist is formed on the wiring material 704 on both sides, a photomask (not shown) is aligned using the mask positioning hole 708, and the subtractive method is used as shown in FIG. 6 (h). Then, circuit patterns 704a and 704b connected to the conductive paste 702 (that is, vias) are formed to obtain a double-sided substrate 709.
[0009]
In addition to the above-described method, there is a method of directly recognizing an alignment mark shape drawn on the substrate by a laser via or photo via method with a CCD camera (for example, Patent Document 2). reference). This photo-alignment method is an effective means when the shape of the alignment mark of the object to be exposed can be detected from the surface.
[0010]
[Patent Document 1]
See JP-A-6-268345
[0011]
[Patent Document 2]
Japanese Patent Laying-Open No. 2001-22098 (page 3, FIG. 1)
[0012]
[Problems to be solved by the invention]
In general, a method of manufacturing a printed circuit board is a method in which a large number of identical circuit patterns are formed on one board and divided into a plurality of printed circuit boards after the end of the final process. The accuracy of stacking match is important in terms of yield.
[0013]
In the conventional printed wiring board manufacturing method described with reference to FIG. 6, the surface of the insulating bonded body 706 is covered with the wiring material 704 such as copper foil before the photo-alignment process as described above. It is difficult to detect the position of the alignment mark formed in 701 directly from the outside with visible light. For this purpose, the position of the conductive paste 702 in a part of the through holes 703 is detected by X-rays, and a positioning hole 708 is formed at the detected position of the conductive paste 702 by a drilling machine or the like. The outer layer circuit patterns 704a and 704b are formed by the procedure of aligning the photomask with reference to.
[0014]
However, the machining accuracy and the X-ray resolution when forming the positioning hole 708 are added to the stacking matching accuracy, and the positional deviation of the outer layer circuit patterns 704a and 704b is induced. In addition, dimensional changes due to differences in thermal expansion coefficients of constituent materials and dimensional changes due to moisture absorption occur in the process, and sufficient dimensional accuracy cannot be obtained. Positions of circuit patterns 704a and 704b and vias, that is, conductive paste 702 This causes a problem that the electrical connection between the layers becomes unstable and the production yield decreases.
[0015]
The present invention solves the above-described problem, and can form a circuit pattern with high accuracy without being affected by dimensional changes of constituent materials, and a plurality of circuit patterns formed in multiple layers can be formed in each via hole. An object of the present invention is to provide a method of manufacturing a printed circuit board that can be connected with high accuracy.
[0016]
[Means for Solving the Problems]
In order to solve the above-described problem, a first printed circuit board manufacturing method of the present invention includes: Contains uncured resin A through hole forming step for forming a via hole and an alignment mark through hole in an electrically insulating substrate, a conductive paste filling step for filling the via hole with a conductive paste, and the conductive paste filling step Lamination process of laminating the wiring material except the alignment mark part on the subsequent electrically insulating substrate, After the step of curing the electrically insulating substrate in the peripheral portion of the alignment mark after the stacking step and the step of curing the electrically insulating substrate in the peripheral portion of the alignment mark A heat pressing step for heating and pressurizing the electrically insulating substrate and the wiring material to cure the electrically insulating substrate and the conductive paste, and electrically connecting the layers of the wiring material; and the electrical connection includes: A photosensitive resist forming step for forming a photosensitive resist on the surface of the wiring material made; a photomask is disposed on the surface of the photosensitive resist; and the electrical insulating property exposed from the photomask side alignment mark and the wiring material A photo-alignment process for aligning the alignment marks on the substrate and a circuit pattern forming process for forming a circuit pattern from the wiring material through exposure and development are performed.
[0017]
According to the above configuration, since the alignment mark of the electrically insulating base material is exposed from the wiring material, the shape of the alignment mark of the electrically insulating base material and The position can be recognized by visible light. As a result, it is possible to accurately grasp the dimensional change amount of the electrically insulating base material due to a temperature change or the like in the manufacturing process by a simple method, and the circuit pattern enlargement / reduction ratio may be determined in consideration of the dimensional change amount. Therefore, the positional deviation between the via and the circuit pattern can be suppressed between the respective layers, and the manufacturing yield can be improved by a simple method.
[0018]
Also, Thereby, the shape deformation and position shift of the alignment mark due to the flow of the resin in the electrically insulating substrate in the hot press process can be suppressed.
[0019]
The second printed circuit board manufacturing method of the present invention comprises: A through hole forming step of forming a via hole and an alignment mark through hole in the electrically insulating substrate; and a conductive paste filling step of filling the via hole and the alignment mark through hole with a conductive paste; A lamination step of laminating wiring materials on the electrically insulating base material after the conductive paste filling step, excluding the alignment mark portion, and curing the conductive paste filled in the alignment mark through holes after the lamination step And the step of curing and the step of curing the conductive paste filled in the through hole for the alignment mark, the electric insulating substrate and the conductive paste are cured by heating and pressurizing the electric insulating substrate and the wiring material. And a hot pressing step for electrically connecting the wiring material layers, and forming a photosensitive resist on the surface of the electrically connected wiring material. Photosensitive resist forming step, and a photoalignment step of arranging a photomask on the surface of the photosensitive resist and aligning the photomask side alignment mark and the alignment mark of the electrically insulating substrate exposed from the wiring material And a circuit pattern forming step of forming a circuit pattern from the wiring material through exposure and development. It is characterized by that.
This It is possible to prevent the conductive paste from flowing out of the alignment mark through-hole during the pressurizing operation in the hot press process, and the mark edge from becoming unclear.
[0020]
First of the present invention 3 The printed circuit board manufacturing method includes a through-hole forming step of forming a through-hole for a via and an alignment mark through-hole in an electrically insulating substrate, and the through-hole for the via. With alignment mark through hole A conductive paste filling step of filling the conductive paste with the conductive paste, a laminating step of laminating a wiring material on the electrically insulating substrate after the conductive paste filling step, and heating and heating the electrically insulating substrate and the wiring material. A heat press step for curing the electrically insulating base material and the conductive paste to electrically connect the wiring material layer, and an opening for exposing the alignment mark to the electrically connected wiring material. By selectively etching the wiring material with respect to the conductive paste filled in the through holes for alignment marks An opening forming step to be formed; a photosensitive resist forming step of forming a photosensitive resist on the surface of the wiring material on which the opening is formed; and a photomask is disposed on the surface of the photosensitive resist. A photo-alignment step of aligning the alignment mark with the alignment mark of the electrically insulating substrate in the opening of the wiring material, and a circuit pattern forming step of forming a circuit pattern from the wiring material through exposure and development It is characterized by performing.
[0021]
According to the above configuration, since the alignment mark of the electrically insulating substrate is exposed by providing an opening in the wiring material, the alignment mark of the electrically insulating substrate can be formed regardless of the number of wiring layers formed. Can be recognized by visible light. As a result, it is possible to accurately grasp the dimensional change amount of the electrically insulating base material due to a temperature change or the like in the manufacturing process by a simple method, and the circuit pattern enlargement / reduction ratio may be determined in consideration of the dimensional change amount. Therefore, it is possible to suppress the positional deviation between the via and the circuit pattern between the respective layers, and to improve the manufacturing yield by a simple method.
[0022]
Also, The conductive paste is not eroded when the wiring material is etched, and the alignment mark made of the conductive paste can be exposed on the surface while maintaining the gloss of the metal particles.
[0023]
It is preferable that at least a part of the conductive particles contained in the conductive paste is a material different from the wiring material. According to this, since metal particles that are a material different from the wiring material exist on the surface of the alignment mark after the opening forming step, it is easy to recognize the metal particles separately from the wiring material.
[0024]
First mentioned above Thru third In the method for manufacturing a printed circuit board, it is preferable that the conductive paste filling step is performed in a state where an electrically insulating base material around the through hole for the alignment mark is covered with a cover film. By peeling the cover film after filling with the conductive paste, the conductive paste does not remain on the surface of the electrically insulating substrate, and optical recognition is not hindered.
[0025]
The alignment mark provided on the electrically insulating substrate side and the photomask side alignment mark are at least a portion designed so that a gap between both formed at the time of photo-alignment is equivalent to an alignment deviation allowable value. It is preferable to have one. By recognizing the gap, it is possible to easily determine the quality of the product. If the product is aligned outside the allowable range, the alignment may be performed again. As a result, the alignment yield can be improved.
[0026]
The photomask preferably includes a region that transmits visible light around the alignment mark. A sufficient amount of light can be obtained by illumination from the film mask surface side, and the recognition accuracy of the alignment mark provided on the electrically insulating substrate can be improved.
[0027]
Prior to the photo-alignment step, it is preferable to measure the position of the alignment mark provided on the electrically insulating substrate and the wiring pattern disposed in the lower layer, and determine whether the lower layer matches or not based on the measured value. Based on the measured value, it is possible to obtain matching information between the lower layer wiring pattern and the via, and to easily determine whether the lower layer match is good or bad. Product costs can be reduced.
[0028]
In addition, hardening of an electrically conductive paste can be performed with a laser, for example. As a result, the conductive filler made of the metal fine particles in the conductive paste is melted by the thermal energy of the laser, and the plurality of fillers are integrated. As a result, the reflectivity of the alignment mark is increased, and the alignment mark is recognized with high accuracy. It becomes possible.
[0029]
For example, the electrically insulating substrate may be formed by providing an adhesive layer on both surfaces of any material selected from a polyimide film, a liquid crystal polymer film, and an aramid film. Since these films have a uniform composition with high heat resistance and high rigidity, variations in dimensional behavior in the process can be suppressed. In addition, since the adhesive layer is provided only on the surface layer, the ratio of the uncured resin as the entire electrically insulating substrate can be reduced, and the resin component is wide from the opening of the wiring material in the hot press process. Can be prevented from flowing out.
[0030]
The thickness of the adhesive layer can be made substantially equal to the wiring thickness, for example. It is sufficient that the adhesive layer formed on the surface of the electrically insulating substrate has a thickness that embeds the wiring. By setting the adhesive thickness to the minimum necessary amount, the resin outflow from the opening of the wiring material can be further reduced. Can be suppressed.
[0031]
Curing of the electrically insulating substrate around the alignment mark can be performed by, for example, a UV lamp. Accordingly, only the peripheral portion of the alignment mark can be easily cured locally using a wiring material having an opening as a mask, and wiring embedding failure due to insufficient resin flow can be prevented.
[0032]
For example, a plurality of alignment mark through holes can be formed in the electrically insulating substrate. The conductive particles in the conductive paste filled in each of the plurality of alignment mark through-holes reflect visible light, so that the amount of reflected light as a whole can be sufficiently secured, and more accurate alignment is achieved. Can be realized.
[0033]
The conductive particles in the conductive paste can include, for example, at least one metal powder selected from the group consisting of Cu, Ag, and alloys thereof. Since neither Ag nor Cu forms an impurity that hinders insulation, electrical insulation is not hindered. Among them, Ag is not attacked by a general chemical solution for etching of Cu foil used as a wiring material, sulfuric acid / hydrogen peroxide solution, ferric chloride, etc., so that a clear alignment mark is exposed. It becomes possible.
[0034]
Recognition at the time of alignment between the photomask-side alignment mark and the alignment mark provided on the electrically insulating substrate can be performed by, for example, a CCD camera. According to the CCD camera, the alignment mark can be read optically with high accuracy, and the alignment process can be easily automated.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1A to FIG. 1I show process cross-sectional views for explaining a printed circuit board manufacturing method according to Embodiment 1 of the present invention, taking a double-sided board as an example.
[0036]
First, as shown in FIG. 1A, the release film 100 is laminated on both surfaces of the electrically insulating substrate 101, and as shown in FIG. 1B, the release film 100 and the electrically insulating substrate 101 are laminated. Via holes 102 and alignment marks (through holes) 103 penetrating all of them are formed by laser at predetermined positions.
[0037]
The electrically insulating substrate 101 has at least a surface of an adhesive layer (not shown) such as glass epoxy or a composite material of an aramid nonwoven fabric and an epoxy resin. The adhesive layer is sufficient if it has a minimum necessary thickness for embedding the wiring, and an adhesive thickness of about 10 μm is sufficient when the wiring thickness is about 9 m. As the electrically insulating substrate 101, a polyimide film, an aramid film, a liquid crystal polymer film, or the like can be used. The laser is not particularly limited as long as it can form a through-hole in the electrically insulating base material 101. The UV-YAG laser, excimer laser, CO ₂ A laser or the like can be used. The alignment marks (through holes) 103 are desirably formed on the outer side of the surface of the electrically insulating substrate 101 as much as possible in order to improve alignment accuracy, and at least one pair is formed diagonally.
[0038]
To give a specific example, as the electrically insulating substrate 101, an adhesive layer having a thickness of 10 μm provided on both sides of a 12 μm thick polyimide film by applying an epoxy resin and drying it to make it semi-cured is used. A through hole 102 and an alignment mark (through hole) 103 having a hole diameter of about 50 μm are formed by a UV-YAG laser. Polyimide film has a uniform composition, high heat resistance and high rigidity, so that variation in dimensional behavior in the process can be suppressed, and an adhesive layer is provided only on the surface layer. The ratio of the uncured resin as the entire conductive substrate 101 can be lowered, which is preferable.
[0039]
Next, as shown in FIG. 1C, the via paste 102 and the alignment mark (through hole) 103 are filled with a conductive paste 104 by a screen printing method or the like.
[0040]
As the conductive paste 104, a material composed of an epoxy resin and conductive particles is used, and a noble metal such as Cu or Ag is preferably used as the conductive particles in order to ensure electrical connection. In addition, as a filling method of the conductive paste 104, a vacuum centrifugal method, a roller pressurizing method, or the like is also possible. In order to stably fill the via hole 102 and the alignment mark (through hole) 103, it is desirable to repeat printing.
[0041]
Next, as shown in FIG.1 (d), the release film 100 is peeled. As described above, since the release film 100 is peeled after the conductive paste 104 is filled, the conductive paste 104 does not remain on the surface of the electrically insulating base material 101, which hinders optical recognition at a later stage. Never become.
[0042]
Next, as shown in FIG. 1E, a wiring material 105 provided with an opening 106 in advance at a position corresponding to the alignment mark (through hole) 103 is laminated on both surfaces of the electrically insulating substrate 101. For example, a copper foil is used as the wiring material 105, and the surface thereof is preferably roughened to improve adhesion.
[0043]
Next, the uncured resin contained in the electrically insulating substrate 101 around the alignment mark (through hole) 103 is locally cured by a UV lamp. Further, the conductive paste 104 in the alignment mark (through hole) 103 is cured with a laser or the like. Hereinafter, the conductive paste 104 cured in the alignment mark (through hole) 103 is referred to as an alignment mark 104b.
[0044]
Then, heating and pressurization is performed by vacuum hot pressing to adhere the wiring material 105 to the electrically insulating substrate 101 and to electrically connect the wiring material 105 with the conductive paste 104 in the via hole 102 for via. Plan. Hereinafter, the conductive paste 104 hardened in the via hole 102 is referred to as a via 104a.
[0045]
Next, as shown in FIG. 1 (f), a photosensitive resist 107 is formed on the surface of the wiring material 105. For example, a dry film resist is laminated by a roll laminator.
[0046]
Next, as shown in FIG. 1G, a photomask 108 in which a circuit pattern 109 and a photomask-side alignment mark 110 corresponding to the alignment mark 104b are drawn at predetermined positions, an electrically insulating substrate 101, and the like. Are aligned and exposed using the alignment marks 104b and 110, respectively.
[0047]
Next, as shown in FIG. 1H, development and etching are performed to form circuit patterns 105a and 105b, whereby a double-sided substrate 111 is obtained.
Thereafter, the steps of FIGS. 1A to 1H are repeated to obtain a multilayer substrate 112 in which wiring layers 111a, 111b, and 111c are formed in multiple layers as shown in FIG. 1I.
[0048]
In addition, the electrical insulating base material 101 around the alignment mark 104b is locally cured in advance in the bonding and electrical connection process of the wiring material 105 to the electrical insulating base material 101 shown in FIG. Since the amount of uncured resin contained in the base material is large, the alignment mark 104b that flows out to the surface of the wiring material 105 through the opening 106 during heating and pressurization and is heated and pressed in an exposed state is provided. This is because the shape is deformed or displaced due to the influence of the flow of the uncured resin.
[0049]
The alignment mark 104b is hardened in advance in order to prevent the edge from becoming unclear when it is uncured when heated and pressed in an exposed state, resulting in unclear edges. It is.
[0050]
The means for curing the electrically insulating substrate 101 is not limited to the UV lamp described above, but may be a laser or a heater, but only the peripheral portion of the alignment mark 104b can be easily cured using the opening 106 of the wiring material 105 as a mask. The UV lamp is effective in that it can be used.
[0051]
The means for curing the conductive paste, which is the material of the alignment mark 104b, is not limited to the laser described above, and may be a UV lamp or a heater, but when a laser is used, it consists of metal fine particles in the conductive paste by its thermal energy. It is more preferable in that the conductive filler is melted and a plurality of the fillers are integrated to improve reflectivity, and as a result, highly accurate alignment mark recognition can be performed.
[0052]
The conductive metal fine particles in the conductive pace are noble metals such as Cu, Ag, and alloys thereof, and have good light reflectivity. By making this present in the alignment mark 104b, a sufficient amount of reflected light can be secured. In addition, the plurality of them are fused and integrated, so that the reflectivity is improved and the position recognizability of the alignment mark 104b is improved. As a result, the matching accuracy can be further improved.
[0053]
The opening 106 of the wiring material 105 such as copper foil may be a hole larger than the alignment mark 104b, and does not particularly require accuracy.
For this reason, the alignment mark 104b can be easily exposed by a simple method in which the opening 106 is formed using a puncher, laser, drill, or the like. There is no need to drill, and productivity can be improved. Further, since the alignment marks 104b for matching the circuit patterns 105a and 105b are directly viewed, the multilayer substrate 112 with higher matching accuracy can be obtained.
[0054]
Specific examples of the photomask-side alignment mark 110 and the substrate-side alignment mark 104b used for relative alignment between the photomask 108 and the electrically insulating substrate 101 in the photo-alignment process shown in FIG. 2 is a cross-shaped mark in which a lattice-shaped mark and a plurality of alignment marks 104b are arranged in a cross shape.
[0055]
According to this, each of the plurality of alignment marks 104b reflects visible light, and a sufficient amount of reflected light can be ensured as a whole, so that more accurate alignment can be realized. Further, by adopting a lattice shape and a cross shape, it is possible to realize a more accurate alignment that is not affected by pattern defects or variations in the processing position of the alignment mark 104b.
[0056]
The clearance between the photomask side alignment mark 110 and the base material side alignment mark 104b is preferably matched with the substrate specification. For example, as shown in FIG. 3, the deviation allowable value when the diameter Vd of the via 104a with respect to the diameter Ld of the land 401 is given by ± (Ld−Vd) / 2. By setting the clearance between the alignment mark 110 and the substrate-side alignment mark 104b, it is possible to easily determine the quality of the product after alignment, and when alignment is performed outside the allowable range, the alignment is performed again as a result. Yield can be improved.
[0057]
By providing the photomask side alignment mark 110 and the substrate side alignment mark 104b having such a clearance in at least one place (that is, a pair), the same effect as the combination of the lattice shape and the cross shape described above is realized. can do.
[0058]
The photomask-side alignment mark 110 preferably has a shape having a region that transmits visible light in the periphery. For example, in the case of the ring-shaped alignment mark 110 as shown in FIG. 4, it is possible to obtain a sufficient amount of light by illumination from the photomask surface side, and recognition of the alignment mark 104b provided on the electrically insulating substrate 101 is possible. Accuracy can be improved.
[0059]
In the alignment and exposure, since the dimensions of the electrically insulating substrate 101 are often changed in the previous hot pressing process, the shape and position of the alignment mark 104b of the electrically insulating substrate 101 are recognized. The scaling ratio of the circuit patterns 105a, 105b,... Is determined in consideration of the dimensional change amount of the electrically insulating base material 101. As a result, it is possible to suppress misalignment between the via 104a and the circuit patterns 105a, 105b,... Between the respective layers, and to improve the manufacturing yield by a simple method.
[0060]
As a means for recognizing the alignment marks 104b and 110, visual observation with a microscope, a CCD camera, an X-ray imaging device, and the like are possible. According to the recognition through the CCD camera, the alignment mark 104b and 110 can be read optically with high accuracy. Automation becomes easy.
[0061]
Prior to the photo-alignment step, the positions of the alignment marks 104b provided on the electrically insulating base material 101 and the circuit patterns 105a, 105b,... Arranged in the lower layer are measured in advance, and the lower circuit patterns 105a, 105b,. By obtaining the matching information with the via 104a, it is possible to easily determine whether the lower layer matches. Then, the product cost can be reduced as a result by not passing the product outside the allowable value to the next process.
[0062]
In the above, the conductive paste 104 is filled into the alignment mark (through hole) 103 and the cured product is used as the alignment mark 104b. However, the alignment mark (through hole) 103 is filled with the conductive paste 104. It may be used as it is for photo-alignment without doing so, and the same effect as described above can be obtained.
[0063]
(Embodiment 2)
FIGS. 5A to 5H are cross-sectional views illustrating a method for manufacturing a printed circuit board according to Embodiment 2 of the present invention, taking a double-sided board as an example.
[0064]
FIG. 5A is the same as FIG. 1D of the first embodiment described above. Via via holes 102 and alignment marks (through holes) 103 formed in the electrically insulating substrate 101 are shown in FIG. The conductive paste 104 is filled. Hereinafter, the conductive paste 104 in the via hole 102 is referred to as a via 104a, and the conductive paste 104 in the alignment mark (through hole) 103 is referred to as an alignment mark 104b.
[0065]
As shown in FIG. 5B, a wiring material 105 is laminated on both surfaces of the electrically insulating substrate 101.
Next, as illustrated in FIG. 5C, an opening 106 for exposing the alignment mark 104 b is formed in the wiring material 105.
[0066]
The opening 106 is preferably formed by selectively etching the wiring material 105 and the alignment mark 104b. This is because the alignment mark 104b is exposed without being eroded while maintaining the gloss by the metal particles on the surface. However, the method for forming the opening 106 is not limited to etching, and the alignment mark 104b can be similarly exposed by using mechanical peeling or laser processing.
[0067]
In addition, it is preferable that at least a part of the conductive particles contained in the alignment mark 104 b is made of a material different from the wiring material 105. This is because the presence of metal particles made of a material different from the wiring material 105 on the surface of the alignment mark 104b exposed from the opening 106 facilitates discrimination.
[0068]
For example, when the conductive fine particles in the conductive paste as the material of the alignment mark 104b include Ag, and the wiring material 105 is Cu, a chemical solution such as sulfuric acid, hydrogen peroxide, ferric chloride and the like generally used for etching Cu. By performing selective etching using, Ag can be left without erosion, and the wiring material 105 can be easily distinguished.
[0069]
Thereafter, the process is the same as in the first embodiment, and a photosensitive resist 107 is formed on the surface of the wiring material 105 as shown in FIG.
Next, as shown in FIG. 5E, a photomask 108 in which a circuit pattern 109 and a photomask side alignment mark 110 corresponding to the alignment mark 104b are drawn at predetermined positions, an electrically insulating substrate 101, and the like. Are relatively aligned and exposed using the respective alignment marks 110 and 104b.
[0070]
Next, as shown in FIG. 5F, development and etching are performed to form circuit patterns 105a and 105b, and a double-sided substrate 111 is obtained.
Thereafter, the steps of FIGS. 5A to 5F are repeatedly performed to obtain a multilayer substrate 112 in which the wiring layers 111a, 111b, and 111c are formed in multiple layers as shown in FIG. 5G.
[0071]
According to the method of the second embodiment, the alignment mark 104b can be exposed without depending on the material of the electrically insulating substrate 101.
In the second embodiment, the differences from the first embodiment have been mainly described. However, the method for maintaining the shape of the alignment mark described in the first embodiment is also applied to the second embodiment. Needless to say, the same effect can be obtained.
[0072]
【The invention's effect】
As described above, according to the present invention, the alignment material formed on the electrically insulating substrate is exposed on the surface in a state excellent in shape recognizability, so that the wiring material is disposed so as to cover the electrically insulating substrate. The via pattern position information below can be obtained directly and with high accuracy. As a result, alignment with the photomask can be improved, and via-land matching of the printed circuit board can be improved.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention.
FIG. 2 is an enlarged perspective plan view of an alignment mark used in the method for manufacturing the printed circuit board.
FIG. 3 is an enlarged plan view showing relative positions of lands and vias of the printed circuit board.
FIG. 4 is an enlarged perspective plan view of another alignment mark used in the method for manufacturing the printed circuit board.
FIG. 5 is a process cross-sectional view illustrating a method of manufacturing a printed circuit board according to the second embodiment of the present invention.
FIG. 6 is a process cross-sectional view illustrating a conventional method of manufacturing a printed circuit board.
[Explanation of symbols]
101 Electrically insulating substrate
102 Via hole
103 Alignment mark (through hole)
104 conductive paste
104a beer
104b Alignment mark
105 Wiring material
106 opening
107 Photosensitive resist
108 photomask
105a, 105b Circuit pattern
110 Photomask alignment mark
111 Double-sided board
112 multilayer boards
401 Lower Land

Claims

A through hole forming step of forming a through hole for a via and a through hole for an alignment mark in an electrically insulating substrate containing an uncured resin ;
A conductive paste filling step of filling the via hole with a conductive paste;
A laminating step of laminating the wiring material excluding the alignment mark portion on the electrically insulating substrate after the conductive paste filling step;
Curing the electrically insulating base material in the periphery of the alignment mark after the lamination step;
After the step of curing the electrically insulating substrate around the alignment mark, the electrically insulating substrate and the conductive paste are cured by heating and pressing the electrically insulating substrate and the wiring material, and the wiring material A hot press process for electrically connecting the layers of
A photosensitive resist forming step of forming a photosensitive resist on the surface of the wiring material that is electrically connected;
A photomask is disposed on the surface of the photosensitive resist, and a photoalignment step of aligning the photomask-side alignment mark and the alignment mark of the electrically insulating substrate exposed from the wiring material;
A printed circuit board manufacturing method for performing a circuit pattern forming step of forming a circuit pattern from the wiring material through exposure and development.

A through hole forming step of forming a through hole for via and an alignment mark through hole in an electrically insulating substrate;
A conductive paste filling step of filling the via through hole and the alignment mark through hole with a conductive paste;
A laminating step of laminating the wiring material excluding the alignment mark portion on the electrically insulating substrate after the conductive paste filling step;
Curing the conductive paste filled in the alignment mark through-holes after the laminating step; and
After the step of curing the conductive paste filled in the alignment mark through holes, the electrical insulating substrate and the wiring material are heated and pressed to cure the electrical insulating substrate and the conductive paste, and the wiring A hot pressing process to electrically connect the layers of material;
A photosensitive resist forming step of forming a photosensitive resist on the surface of the wiring material that is electrically connected;
A photomask is disposed on the surface of the photosensitive resist, and a photoalignment step of aligning the photomask-side alignment mark and the alignment mark of the electrically insulating substrate exposed from the wiring material;
A circuit pattern forming step of forming a circuit pattern from the wiring material through exposure and development;
A method for manufacturing a printed circuit board.

A through hole forming step of forming a through hole for via and an alignment mark through hole in an electrically insulating substrate;
A conductive paste filling step of filling the via through hole and the alignment mark through hole with a conductive paste;
A laminating step of laminating a wiring material on the electrically insulating base material after the conductive paste filling step;
A heat pressing step of heating and pressurizing the electrically insulating substrate and the wiring material to cure the electrically insulating substrate and the conductive paste, and electrically connecting the layers of the wiring material;
An opening that exposes the alignment mark in the electrically connected wiring material is formed by selectively etching the wiring material with respect to the conductive paste filled in the through hole for the alignment mark. Forming process;
A photosensitive resist shape forming step of forming a photosensitive resist on the surface of the wiring material the opening is formed,
A photomask is disposed on the surface of the photosensitive resist, and a photoalignment step of aligning the photomask side alignment mark and the alignment mark of the electrically insulating substrate in the opening of the wiring material;
A circuit pattern forming step of forming a circuit pattern from the wiring material through exposure and development;
A method for manufacturing a printed circuit board.

The method for manufacturing a printed circuit board according to claim 3, wherein at least a part of the conductive particles contained in the conductive paste is a material different from the wiring material .

The printed circuit board manufacturing method according to any one of claims 1 to 3, wherein the conductive paste filling step is performed in a state where an electrically insulating substrate around the through hole for the alignment mark is covered with a cover film .

The alignment mark provided on the electrically insulating substrate side and the photomask side alignment mark are at least a portion designed so that a gap between both formed at the time of photo-alignment is equivalent to an alignment deviation allowable value. The method for manufacturing a printed circuit board according to claim 1, wherein one printed circuit board is owned .

4. The method of manufacturing a printed circuit board according to claim 1, wherein the photomask includes a region that transmits visible light around an alignment mark .

Prior to the photo-alignment step, the positions of alignment marks provided on the electrically insulating substrate and wiring patterns arranged in a lower layer are measured, and whether or not the lower layer matches is determined based on the measured values. The manufacturing method of the printed circuit board in any one of Claim 3 .