JP4273346B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4273346B2 JP4273346B2 JP2005212921A JP2005212921A JP4273346B2 JP 4273346 B2 JP4273346 B2 JP 4273346B2 JP 2005212921 A JP2005212921 A JP 2005212921A JP 2005212921 A JP2005212921 A JP 2005212921A JP 4273346 B2 JP4273346 B2 JP 4273346B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- support
- resin layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体装置の小型化を追求するために、半導体ウエハを研削することが知られている。例えば、半導体装置のパッケージをウエハレベルで製造する技術(ウエハレベルパッケージ)では、半導体ウエハの表面に樹脂層、配線及び突起電極などを設けた後に、半導体ウエハの裏面を研削する工程が行われる。ところで、半導体ウエハの製品とならない外周端部には、樹脂層、配線及び突起電極などが設けられず、外周端部が製品となる中央部よりも相対的に薄くなる。そのため、研削時に、研削によってかかる応力によって、半導体ウエハの外周端部が下方向に反ることがあり、半導体ウエハをほぼ同じ厚みに研削するのが難しかった。 In order to pursue miniaturization of a semiconductor device, it is known to grind a semiconductor wafer. For example, in a technique for manufacturing a package of a semiconductor device at a wafer level (wafer level package), a process of grinding a back surface of a semiconductor wafer is performed after providing a resin layer, wiring, protruding electrodes, and the like on the surface of the semiconductor wafer. By the way, a resin layer, a wiring, a protruding electrode, or the like is not provided at an outer peripheral end portion that is not a product of a semiconductor wafer, and the outer peripheral end portion is relatively thinner than a central portion that is a product. For this reason, during grinding, the outer peripheral edge of the semiconductor wafer may be warped downward due to stress applied by grinding, and it has been difficult to grind the semiconductor wafer to approximately the same thickness.
本発明の目的は、生産性及び歩留まりを向上させるとともに、半導体基板をほぼ同じ厚みに研削することにある。 An object of the present invention is to improve productivity and yield and to grind semiconductor substrates to substantially the same thickness.
(1)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板に、前記第1の領域の上方に突起する凸部を形成し、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
(1) In the method of manufacturing a semiconductor device according to the present invention, a protrusion protruding above the first region is formed on a semiconductor substrate having a first region and a second region around the first region. Form the
The portion that overlaps the second region is provided with a thicker support than the portion that overlaps the first region on the surface of the semiconductor substrate on which the convex portions are formed,
Grinding the semiconductor substrate from a surface opposite to the surface on which the convex portions of the semiconductor substrate are formed.
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第2の領域に重なる部分のほうが第1の領域に重なる部分よりも厚いので、凸部によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the support provided on the semiconductor substrate. In the support, the portion overlapping the second region is thicker than the portion overlapping the first region. Therefore, the portion corresponding to the second region of the semiconductor substrate is more than the portion corresponding to the first region due to the convex portion. Even if the thickness of the semiconductor substrate is reduced, the semiconductor substrate can be prevented from warping due to stress caused by grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(2)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
(2) In the method for manufacturing a semiconductor device according to the present invention, a resin layer is provided in the first region of a semiconductor substrate having a first region and a second region around the first region,
The portion that overlaps the second region is provided with a thicker support than the portion that overlaps the first region on the surface of the semiconductor substrate on which the resin layer is provided,
Grinding the semiconductor substrate from a surface opposite to the surface on which the resin layer of the semiconductor substrate is provided.
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第2の領域に重なる部分のほうが第1の領域に重なる部分よりも厚いので、樹脂層によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the support provided on the semiconductor substrate. The portion of the support that overlaps the second region is thicker than the portion that overlaps the first region. Therefore, the portion corresponding to the second region of the semiconductor substrate is more than the portion corresponding to the first region due to the resin layer. Even if the thickness of the semiconductor substrate is reduced, the semiconductor substrate can be prevented from warping due to stress caused by grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(3)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記第2の領域に重なる部分のほうが、前記第1の領域に重なる部分よりも厚い支持体を、前記半導体基板の前記樹脂層が設けられた面に設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
(3) In the semiconductor device manufacturing method according to the present invention, a resin layer is provided in the first region of a semiconductor substrate having a first region and a second region around the first region,
Protruding electrodes are provided on the resin layer,
The portion that overlaps the second region is provided with a thicker support than the portion that overlaps the first region on the surface of the semiconductor substrate on which the resin layer is provided,
Grinding the semiconductor substrate from a surface opposite to the surface on which the resin layer of the semiconductor substrate is provided.
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第2の領域に重なる部分のほうが第1の領域に重なる部分よりも厚いので、樹脂層及び突起電極によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the support provided on the semiconductor substrate. The portion of the support that overlaps the second region is thicker than the portion that overlaps the first region. Therefore, the portion corresponding to the second region of the semiconductor substrate corresponds to the first region by the resin layer and the protruding electrode. Even if it becomes thinner than the portion to be processed, it is possible to prevent the semiconductor substrate from warping due to stress caused by grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(4)この半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の外周端部であってもよい。
(4) In this method of manufacturing a semiconductor device,
The second region may be an outer peripheral end portion of the semiconductor substrate.
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。 Thereby, it is possible to prevent the outer peripheral end portion of the semiconductor substrate from being bent by the stress due to grinding.
(5)この半導体装置の製造方法において、
前記支持体を設ける工程において、前記半導体基板に樹脂を回転塗布することで、前記支持体を形成してもよい。
(5) In this method of manufacturing a semiconductor device,
In the step of providing the support, the support may be formed by spin-coating a resin on the semiconductor substrate.
これによって、支持体を簡単に形成することができる。 As a result, the support can be easily formed.
(6)この半導体装置の製造方法において、
前記支持体を設ける工程は、前記第2の領域に前記樹脂の盛り上がり部を形成することを含んでもよい。
(6) In this method of manufacturing a semiconductor device,
The step of providing the support may include forming a raised portion of the resin in the second region.
(7)この半導体装置の製造方法において、
前記支持体を設ける工程は、前記樹脂の表面を押圧して平坦化することを含んでもよい。
(7) In this method of manufacturing a semiconductor device,
The step of providing the support may include flattening by pressing the surface of the resin.
(8)この半導体装置の製造方法において、
前記支持体は、前記凸部の突起の高さよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記凸部の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
(8) In this method of manufacturing a semiconductor device,
The support includes an adhesive sheet having an adhesive layer thicker than the height of the protrusion of the convex portion,
In the step of providing the support, the support may be formed by pressing the semiconductor substrate against the adhesive sheet and discharging at least a part of the adhesive layer to the outside of the convex portion.
(9)この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みよりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
(9) In this method of manufacturing a semiconductor device,
The support includes an adhesive sheet having an adhesive layer thicker than the thickness of the resin layer,
In the step of providing the support, the support may be formed by pressing the semiconductor substrate against the adhesive sheet and discharging at least a part of the adhesive layer to the outside of the resin layer.
(10)この半導体装置の製造方法において、
前記支持体は、前記樹脂層の厚みと前記突起電極の厚みとの合計よりも厚い接着剤層を有する接着シートを含み、
前記支持体を設ける工程において、前記半導体基板を前記接着シートに押圧して、前記樹脂層及び前記突起電極の外側に前記接着剤層の少なくとも一部を排出することで、前記支持体を形成してもよい。
(10) In this method of manufacturing a semiconductor device,
The support includes an adhesive sheet having an adhesive layer thicker than the sum of the thickness of the resin layer and the thickness of the protruding electrode,
In the step of providing the support, the support is formed by pressing the semiconductor substrate against the adhesive sheet and discharging at least a part of the adhesive layer outside the resin layer and the protruding electrode. May be.
(11)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板に、前記第1の領域の上方に突起する凸部を形成し、
支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記凸部が形成された面に設け、
前記半導体基板の前記凸部が形成された面とは反対の面から、前記半導体基板を研削することを含む。
(11) In the method for manufacturing a semiconductor device according to the present invention, a protrusion protruding above the first region is formed on a semiconductor substrate having a first region and a second region around the first region. Form the
A support is provided on the surface of the semiconductor substrate on which the convex portion is formed such that a portion overlapping the first region becomes a through hole,
Grinding the semiconductor substrate from a surface opposite to the surface on which the convex portions of the semiconductor substrate are formed.
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第1の領域に重なる部分が貫通穴となっているので、凸部によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the support provided on the semiconductor substrate. Since the portion of the support that overlaps the first region is a through hole, even if the portion corresponding to the second region of the semiconductor substrate is thinner than the portion corresponding to the first region by the convex portion. The semiconductor substrate can be prevented from warping due to stress caused by grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(12)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
(12) In the semiconductor device manufacturing method according to the present invention, a resin layer is provided in the first region of the semiconductor substrate having the first region and the second region around the first region,
The support is provided on the surface of the semiconductor substrate on which the resin layer is provided such that a portion overlapping the first region becomes a through hole,
Grinding the semiconductor substrate from a surface opposite to the surface on which the resin layer is provided.
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第1の領域に重なる部分が貫通穴となっているので、樹脂層によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the support provided on the semiconductor substrate. Since the portion of the support that overlaps the first region is a through hole, even if the portion corresponding to the second region of the semiconductor substrate is thinner than the portion corresponding to the first region by the resin layer The semiconductor substrate can be prevented from warping due to stress caused by grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(13)本発明に係る半導体装置の製造方法は、第1の領域と前記第1の領域の周辺の第2の領域とを有する半導体基板のうち、前記第1の領域に樹脂層を設け、
前記樹脂層に突起電極を設け、
前記支持体を、前記第1の領域に重なる部分が貫通穴となるように、前記半導体基板の前記樹脂層が設けられた面に設け、
前記樹脂層が設けられた面とは反対の面から、半導体基板を研削することを含む。
(13) In the method for manufacturing a semiconductor device according to the present invention, a resin layer is provided in the first region of a semiconductor substrate having a first region and a second region around the first region,
Protruding electrodes are provided on the resin layer,
The support is provided on the surface of the semiconductor substrate on which the resin layer is provided such that a portion overlapping the first region becomes a through hole,
It includes grinding the semiconductor substrate from the surface opposite to the surface on which the resin layer is provided.
本発明によれば、支持体を半導体基板に設けた状態で研削工程を行う。支持体は、第1の領域に重なる部分が貫通穴となっているので、樹脂層及び突起電極によって、半導体基板の第2の領域に対応する部分が第1の領域に対応する部分よりも薄くなっても、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the support provided on the semiconductor substrate. Since the support has a through hole in the portion overlapping the first region, the portion corresponding to the second region of the semiconductor substrate is thinner than the portion corresponding to the first region by the resin layer and the protruding electrode. Even if it becomes, it can prevent that a semiconductor substrate warps by the stress by grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(14)この半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の外周端部であってもよい。
(14) In this method of manufacturing a semiconductor device,
The second region may be an outer peripheral end portion of the semiconductor substrate.
これによって、研削による応力で半導体基板の外周端部が屈曲するのを防止することができる。 Thereby, it is possible to prevent the outer peripheral end portion of the semiconductor substrate from being bent by the stress due to grinding.
(15)この半導体装置の製造方法において、
前記支持体は、前記貫通穴の周縁に形成されるとともに前記半導体基板の外周端部が配置される段差部を有してもよい。
(15) In this method of manufacturing a semiconductor device,
The support may have a step portion that is formed at a peripheral edge of the through hole and on which an outer peripheral end portion of the semiconductor substrate is disposed.
これによって、例えば、研削工程において、半導体基板の横方向への位置ずれを規制することができる。 Thereby, for example, in the grinding process, the lateral displacement of the semiconductor substrate can be regulated.
(16)この半導体装置の製造方法において、
前記支持体は、樹脂からなるものであってもよい。
(16) In this method of manufacturing a semiconductor device,
The support may be made of a resin.
(17)この半導体装置の製造方法において、
前記支持体を設ける工程において、前記樹脂を硬化させてもよい。
(17) In this method of manufacturing a semiconductor device,
In the step of providing the support, the resin may be cured.
(18)この半導体装置の製造方法において、
前記第1の領域は、集積回路が形成され、製品となる有効チップエリアであり、
前記第2の領域は、製品とならない周辺チップエリアであってもよい。
(18) In this method of manufacturing a semiconductor device,
The first region is an effective chip area in which an integrated circuit is formed and becomes a product,
The second area may be a peripheral chip area that is not a product.
(19)この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記半導体基板に前記支持体を設けたまま、前記半導体基板を切断してもよい。
(19) In this method of manufacturing a semiconductor device,
After the step of grinding the semiconductor substrate, the semiconductor substrate may be cut while the support is provided on the semiconductor substrate.
(20)この半導体装置の製造方法において、
前記半導体基板を研削する工程の後に、前記支持体を前記半導体基板から除去してもよい。
(20) In this method of manufacturing a semiconductor device,
The support may be removed from the semiconductor substrate after the step of grinding the semiconductor substrate.
(21)本発明に係る半導体装置の製造方法は、集積回路が形成され製品となる第1の領域と、前記第1の領域の周辺の製品とならない第2の領域とを有する半導体基板のうち、前記第1の領域と前記第2の領域に樹脂層を設け、
前記第1及び第2の領域の上方であって、前記樹脂層に突起電極を設け、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削することを含む。
(21) A method of manufacturing a semiconductor device according to the present invention includes: a first region in which an integrated circuit is formed and serving as a product; and a second substrate that is not a product around the first region. And providing a resin layer in the first region and the second region,
Above the first and second regions, a protruding electrode is provided on the resin layer,
Grinding the semiconductor substrate from a surface opposite to the surface on which the resin layer of the semiconductor substrate is provided.
本発明によれば、第1及び第2の領域に樹脂層及び突起電極を設けた状態で研削工程を行う。樹脂層及び突起電極は、第1の領域からその周辺の第2の領域に至るまで設けるので、研削による応力で半導体基板が反るのを防止することができる。したがって、半導体基板をほぼ同じ厚みになるように研削することができる。 According to the present invention, the grinding step is performed with the resin layer and the protruding electrode provided in the first and second regions. Since the resin layer and the protruding electrode are provided from the first region to the second region around the first region, the semiconductor substrate can be prevented from warping due to stress due to grinding. Therefore, the semiconductor substrate can be ground to have substantially the same thickness.
(22)この半導体装置の製造方法において、
前記第2の領域は、前記半導体基板の側面を含む半導体チップとなる部分の領域を含んでもよい。
(22) In this method of manufacturing a semiconductor device,
The second region may include a portion of a region that becomes a semiconductor chip including a side surface of the semiconductor substrate.
(23)本発明に係る半導体装置は、上記方法によって製造されてなる。 (23) A semiconductor device according to the present invention is manufactured by the above method.
(24)本発明に係る回路基板は、上記半導体装置が実装されてなる。 (24) A circuit board according to the present invention has the semiconductor device mounted thereon.
(25)本発明に係る電子機器は、上記電子機器を有する。 (25) An electronic device according to the present invention includes the electronic device.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図1〜図8は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板10を使用する。ここで、図1は半導体基板の平面図であり、図2は図1のII−II線断面図であり、図3は図2の半導体基板の部分拡大図である。図4は、変形例に係る半導体基板の部分拡大図である。
(First embodiment)
1 to 8 are views for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention. In the present embodiment, the
半導体基板10は、半導体ウエハ(例えばシリコンウエハ)であってもよい。半導体ウエハの平面形状は、例えば、円形(図1では一部が切り欠かれている)であってもよい。変形例として、半導体基板10は、半導体ウエハが複数に分割(例えば4分割)されてなる分割基板であってもよい。分割基板の平面形状は、例えば、半導体ウエハの直径(又は半径)に沿って切断されることで扇形をなしてもよい。
The
図3に示すように、半導体基板10には、複数の集積回路12が形成されている。半導体基板10の半導体チップとなるそれぞれの部分に、集積回路12が形成されてもよい。
As shown in FIG. 3, a plurality of
図3に示すように、半導体基板10は、複数のパッド14を有する。半導体チップとなる部分に、1グループ(2以上)のパッド14が形成されてもよい。各半導体チップとなる領域に形成された集積回路14は、各半導体チップとなる領域に形成されたパッド14に電気的に接続している。1グループのパッド14は、半導体チップの平面形状が矩形(正方形又は長方形)である場合には、少なくとも1辺(多くの場合対向する2辺又は4辺全て)に沿って形成されていてもよく、あるいは、半導体チップとなる部分の中央に形成されていてもよい。半導体基板10には、パッド14を避けて、SiN、SiO2、MgOなどの保護膜(例えばパッシベーション膜)15が形成されていてもよい。保護膜15は絶縁膜である。保護膜15は、複数のパッド14のうち、少なくとも半導体チップとなる部分のいずれかのパッド14上に開口部を有している。
As shown in FIG. 3, the
半導体基板10は、第1の領域20(図1では突起電極46が形成されたエリア)と、第2の領域30(図1ではその他のエリア)と、を有する。半導体基板10は、複数の半導体チップとなる部分を有する。切断ラインLは、隣り合った半導体チップとなる部分の境界線を示すものである。第2の領域30は、複数の半導体チップとなる部分のうち、半導体基板10の外周側面を少なくとも含む部分を有する領域である。第1の領域20は、第2の領域30に囲まれた領域である。第1の領域20は、半導体基板10の中央部に形成してもよい。この場合、第2の領域30は、第1の領域20に対応して形成され、例えば、半導体基板10の外周端部に(例えば外周端部に一体的に)形成されてもよい。各領域20,30の位置は、あらかじめ任意に決定することができる。第2の領域30は、半導体基板10を取り扱うのに把持部として使用してもよい。または、第1の領域20は、製品となる部分が複数集合した領域であってもよい。この場合、第2の領域30とは、製品とならないその他のエリアであってもよい。第1の領域20は、切断ラインLのみによって区画された半導体チップとなる部分からなる領域である。すなわち、第1の領域20のうち、切断ラインLによって区画された1つの区画部分は、半導体チップとなる部分を示す。対して、第2の領域30は、半導体基板10の外周側面と切断ラインLとで区画された半導体チップとなる部分34を有する領域である。
The
なお、第1の領域20には、集積回路12及びパッド14が形成されている。そして、第1の領域20では、保護膜15はパッド14上に開口部を有している。パッド14は、集積回路14に電気的に接続している。
Note that an
図1に示す例では、第2の領域30は、切断ラインLのみによって囲まれて区画された半導体チップとなる部分32を含んでいる。こうすることで、第2の領域30の面積を大きくして、半導体基板10を取り扱いやすくすることができる。また、第2の領域30は、半導体基板10の外周側面を少なくとも含む半導体チップとなる部分34のみから構成されてもよい。こうすることで、1つの半導体基板10から可能な限り多くの製品を製造することができる。
In the example shown in FIG. 1, the
図3に示す例では、第2の領域30には、集積回路12が形成されておらず、パッド14も形成されていない。逆に言うと、集積回路12が形成されていない領域、又は、パッド14が形成されていない領域を、第2の領域30と呼ぶことができる。
In the example shown in FIG. 3, the
変形例として、図4に示すように、第2の領域30の少なくとも一部(例えば半導体チップとなる部分32)には、集積回路12が形成されてもよいし、パッド14が形成されてもよい。図4に示すように、第2の領域30(例えば半導体チップとなる部分32)に形成されるパッド14は、保護膜15にパッド14の露出のための開口部が形成されずに、保護膜15で覆われてもよい。
As a modification, as shown in FIG. 4, the
半導体基板10は、パッド14が形成された第1の面16と、それとは反対の第2の面18と、を有する。そして、第1の面16には、少なくとも一種類の部材(図3に示す例では、樹脂層42,48,50、配線44、突起電極46)が積層されることで、凸部40が形成されている。凸部40は、第1の領域20の上方に突起している。少なくとも一種類の部材が第1の領域20のみに形成されてもよい。あるいは、少なくとも一種類の部材が第1及び第2の領域20,30に形成され、第1の領域20の部分が第2の領域30の部分よりも盛り上がるように形成されていてもよい。
The
図3に示すように、樹脂層42は、第1の領域20の複数の半導体チップとなる部分に設けられる。樹脂層42は、1層又は複数層であってもよい。樹脂層42は、パッド14を避けて設けられる。例えば、パッド14が半導体チップとなる部分の外周端部に形成される場合、樹脂層42は、半導体チップとなる部分の中央部に設けられる。樹脂層42は、応力緩和機能を有する。樹脂層42は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)などの樹脂で形成することができる。樹脂層42は、半導体基板10と突起電極46との間に形成されていてもよい。
As shown in FIG. 3, the
パッド14から樹脂層42上に、少なくとも1層(図3では複数層)の配線44が形成されている。例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれか1つ又は複数を積層することで、配線44を形成してもよい。パッド14が半導体チップとなる部分の外周端部に形成される場合、配線44は中央方向に向けて延びる。配線44は、ラインの部分よりも面積が大きいランドを有してもよい。その場合、ランドは、樹脂層42上に形成される。複数(1グループ)のパッド14に接続させて配線44を形成することによって、樹脂層42上に配線パターンが形成される。
At least one layer (a plurality of layers in FIG. 3) of
配線44上には、突起電極46(例えば外部端子)が形成されている。突起電極46は、ろう材からなるものであってもよい。ろう材は、導電性を有する金属(例えば合金)であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう(soft solder)又は硬ろう(hard solder)のいずれで形成されてもよい。突起電極46は、配線44の例えばランドに形成する。突起電極46を、パッド14の上方を避けて形成すれば、突起電極46に加えられた応力がパッド14に直接加えられないようにすることができる。突起電極46は、例えばハンダボールなどであって、回路基板と半導体チップとなる部分との電気的な接合に使用される(図8参照)。
A protruding electrode 46 (for example, an external terminal) is formed on the
配線44における突起電極46を設ける部分(例えばランド)を除く部分の上方には、樹脂層(例えばソルダレジスト層)48が形成されていてもよい。また、突起電極46の周囲には、樹脂層50が形成されてもよい。樹脂層50は、突起電極46の下端部(根本部)及び中央部を覆う。突起電極46の上端部は、樹脂層50から露出させる。すなわち、突起電極46と例えば回路基板とを電気的に接続するために、突起電極46の少なくとも一部を樹脂層50から露出させる。例えば、樹脂層50が開口を有し、突起電極46の上端部を、開口を介して樹脂層50から露出させる。樹脂層50によって、突起電極46における配線44との接続状態を補強することができる。これにより、応力の集中を分散させることができる。また、樹脂層50によって、突起電極46と配線44との間に、後述する研削及び切断工程で生じるゴミが入り込むのを防止することができる。
A resin layer (for example, a solder resist layer) 48 may be formed above a portion of the
なお、上述の例とは別に、樹脂層42,48,50、配線44、突起電極46の一部を、第2の領域30に設けても構わない。例えば、突起電極46を除いた、樹脂層42,48,50、配線44のいずれか1つ又は複数を第2の領域30に積層してもよい。その場合でも、第1の領域20に突起電極46が設けられることで、第1の領域20に第2の領域30よりも盛り上がる凸部40が形成される。
Apart from the above-described example, a part of the resin layers 42, 48, 50, the
図5に示すように、半導体基板10の第2の面(パッド14が形成された面とは反対の面)18を研削する。半導体基板10には、中央部に凸部40が形成されているので、中央部よりも相対的に薄くなっている外周端部が研削時の加圧で屈曲しやすくなっている。そこで、本実施の形態では、支持体60を使用する。支持体60は、半導体基板10の第1及び第2の領域20,30のうち少なくとも第2の領域30を第1の面16側から支持する。
As shown in FIG. 5, the
支持体60は、あらかじめ形状が決められた型であってもよい。支持体60は、ステンレスなどの金属で形成されてもよいし、ポリエチレンテレフタレート(PET)などの樹脂で形成されてもよい。
The
図5に示す例では、支持体60は、半導体基板10を第1の面16側から支持する第1の支持部62を有する。第1の支持部62は、第2の領域30のみを支持してもよい。第1の支持部62は、外周端部のみを支持してもよい。第1の支持部62は、外周端部をその外周に沿って部分的に支持してもよいが、図6に示すように、外周端部をその外周に沿って一体的に支持してもよい。支持体60は、半導体基板10の外周端部に沿ってリング状をなしてもよい。すなわち、支持体60は、貫通穴61を有し、貫通穴61を第1の領域20に対応させて位置させ、第1の領域20上の凸部40を開口部にはめ込むように設けてもよい。また、第1の支持部62は、半導体基板10の少なくとも最外周を支持することが好ましい。こうすることで、半導体基板10の最外周の下方向への屈曲を大幅に減少させることができる。なお、第1の支持部62は、第2の領域30と凸部40の突起との段差以上の厚みを有することが好ましい。
In the example illustrated in FIG. 5, the
なお、変形例として、第1の支持部62は、第1の領域20(詳しくは凸部40)をさらに支持しても構わない。その場合、支持体は、第2の領域30に重なる部分のほうが、第1の領域に重なる部分よりも厚くなるように形成する。
As a modification, the
支持体60は、第2の支持部64をさらに含んでもよい。第2の支持部64は、半導体基板10の外周側面を支持する。こうすることで、半導体基板10に横方向(第1(又は第2)の面16と平行な方向)に生じる応力を効果的に受け止めることができる。第2の支持部64は、半導体基板10の厚み方向に立ち上げ形成されている。すなわち、支持体60は、第1の支持部62と、第1の支持部62よりも外側に配置されるとともに第1の支持部62よりも厚い第2の支持部64を有する。第2の支持部64は、研削後の半導体基板10の厚みを超えないように形成される。支持体60が第1及び第2の支持部62,64を有する場合、第1及び第2の支持部62,64で構成される角部に、半導体基板10の外周端部を位置合わせする(図5及び図6参照)。言い換えれば、支持体60の貫通穴61の周縁に段差部が形成され、その段差部に半導体基板10の外周端部を配置する。
The
研削工程では、図5に示すように、半導体基板10の第1の面16側をテープ(保持体)70で保持してもよい。詳しくは、テープ70によって、凸部40の上端部(例えば突起電極46)を保持する。テープ70は、粘着性を有してもよい。例えば、テープ70として、紫外線硬化型樹脂を粘着材とするUVテープを用いてもよい。また、UVテープの場合、紫外線を照射させれば簡単に粘着力を弱めることができるので、研削工程後の剥離が簡単である。
In the grinding process, as shown in FIG. 5, the
テープ70を使用する場合、半導体基板10とテープ70との間に支持体60(詳しくは第1の支持部62)を配置する。支持体60は、テープ70によって保持させてもよい。そして、テープ70を図示しないステージに載せて、研削ツール72によって、半導体基板10を研削する。研削ツール72は、半導体基板10上で回転しながら横方向に移動することで、半導体基板10を薄く研削する。支持体60として、あらかじめ形状が決められた型を使用すれば、型を所定の位置にセットするだけなので工程が簡単である。
When the
その後、図7に示すように、半導体基板10を、集積回路12ごとに、例えばブレード74によって切断する。半導体基板10を切断することで、第1の領域20から複数の製品(半導体チップ82)を得ることができる。半導体チップ82は、パッドが形成された面とは反対の面が研削されて薄くなっている。半導体チップ82は、樹脂層42,48,50、配線44、ろう材46を有し、半導体装置80であるということができる。この半導体装置は、そのパッケージサイズが半導体チップにほぼ等しいので、CSPに分類することができる。
Thereafter, as shown in FIG. 7, the
本実施の形態によれば、半導体基板10を研削する工程で、少なくとも第2の領域30を支持体60によって支持する。これによって、第1の領域20に凸部40が形成されることで、第2の領域30の部分が相対的に薄くなっても、研削時の応力による半導体基板10の反りを大幅に減少させることができる。したがって、半導体基板10をほぼ同じ厚みに研削することができる。
According to the present embodiment, at least the
さらに、半導体基板10の中央部と、外周端部に近い部分と、の厚みをほぼ同じにすることができるので、所定の厚さを有する半導体チップを1つの半導体基板10から可能な限り多く得ることができ、半導体装置の歩留まりを高めることができる。
Furthermore, since the thickness of the central portion of the
本実施の形態において、第1の面16に形成される凸部40は、上述の例に限定されない。凸部40は、例えば、パッド14上に積層される突起電極であってもよい。突起電極は、例えばメッキ法(無電解メッキ法又は電気メッキ法)などで形成される。本発明は、半導体基板10の面に凸部が生じた場合に適用すると効果的である。
In this Embodiment, the
図12は、半導体装置が実装された回路基板を示す図である。回路基板90には、配線パターン92が形成され、配線パターン92に突起電極46が接合されている。本実施の形態に係る半導体装置の詳細は、上述した通りであり、上述の製造方法で説明した効果を備える。
FIG. 12 is a diagram illustrating a circuit board on which a semiconductor device is mounted. A
本発明は、上述した実施の形態に限定されるものではなく、様々な形態が可能である。以下の実施の形態の説明では、他の実施の形態と共通する事項(構成、作用、機能及び効果)及び他の実施の形態から想定され得る事項は省略する。なお、本発明は、複数の実施の形態を組み合わせることで達成される事項も含む。 The present invention is not limited to the embodiment described above, and various forms are possible. In the following description of the embodiments, matters (configuration, operation, function, and effect) common to other embodiments and matters that can be assumed from other embodiments are omitted. Note that the present invention includes matters achieved by combining a plurality of embodiments.
(第2の実施の形態)
図9(A)及び図9(B)は、本発明の第2の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程において、接着剤層98及び接着シート71を含む支持体100を使用する。支持体100は、半導体基板10の少なくとも第2の領域30を第1の面16側から支持する。なお、半導体基板10は、上述の実施の形態で説明した通りである。
(Second Embodiment)
FIG. 9A and FIG. 9B are diagrams for explaining a method for manufacturing a semiconductor device according to the second embodiment of the present invention. In the present embodiment, the
図9(A)に示す例では、半導体基板10を保持するための接着シート(保持体)71に接着剤層98を設ける。接着剤層98は、図9(A)に示すように、ペースト状であってもよいし、あるいはシート状であってもよい。接着剤層98及び接着シート71は、別体であってもよいし、一体的になっていてもよい。接着剤層98は、凸部40の突起の高さよりも厚くなるように接着シート71に設ける。接着剤層98は、所定のエネルギー(熱、光など)を加えることで硬化する(形状が定まる)性質を有する。接着剤層98は、樹脂(例えば熱硬化性樹脂)であってもよい。ペースト状の場合、接着剤層98は、ディスペンサなどで塗布すればよい。図9(A)に示すように、接着剤層98は、半導体基板10の第1の領域20を避けて、第2の領域30に接触するように設けてもよい。接着剤層98は、半導体基板10の第2の領域30を、半導体基板10の外周に沿って、部分的又は一体的に支持できるように設ける。なお、接着剤層98は、半導体基板10の側に設けてもよい。
In the example shown in FIG. 9A, an
図9(B)に示すように、半導体基板10を研削位置にセットした状態で、接着剤層98を硬化させる。図9(B)に示す例では、半導体基板10を接着シート71に保持させた状態で、接着剤層98を硬化させる。その場合、半導体基板10を第2の面18側から加圧して、接着剤層98の形状を調整してもよい。
As shown in FIG. 9B, the
支持体100は、半導体基板10の外側にはみ出してもよい。すなわち、半導体基板10を接着シート71に押圧して、凸部40の外側に接着剤層98の少なくとも一部を排出する。こうすることで、半導体基板10の高さの調整がしやすくなる。したがって、半導体基板10を、第2の面18がほぼ水平になるように支持することができる。さらに、支持体100によって、半導体基板10の横方向(第1(又は第2)の面16と平行な方向)に生じる応力を効果的に受け止めることができる。なお、支持体100は、半導体基板10を第1の面側から支持する第1の支持部と、半導体基板10の側端部を支持する第2の支持部と、を有するということもできる。
The
その後、半導体基板10を切断する工程では、半導体基板10を接着剤層98及び接着シート71に接触させた状態で切断してもよい。これによれば、半導体基板10の第1の面16を、切断工程で生じるゴミから保護することができる。
Thereafter, in the step of cutting the
変形例として、図9(C)に示すように、接着剤層98は、半導体基板10の凸部40が形成された面の全体に接触するように設け、半導体基板10に支持体101を設けてもよい。詳しくは、半導体基板10の第1の面16を接着剤層98で覆ってもよい。
As a modification, as shown in FIG. 9C, the
本実施の形態によれば、例えば、第1の領域20の凸部40の突起の高さが半導体基板10ごとに異なる場合であっても、各半導体基板10に応じて所定の厚みの支持体100を簡単に形成することができる。
According to the present embodiment, for example, even if the height of the protrusions of the
(第3の実施の形態)
図10(A)〜図10(C)は、本発明の第3の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、研削工程で使用する支持体106をスピンコート法を用いて形成する。
(Third embodiment)
FIG. 10A to FIG. 10C are views for explaining a method for manufacturing a semiconductor device according to the third embodiment of the present invention. In this embodiment mode, the
図10(A)に示すように、半導体基板10の第1の面16に樹脂102を回転塗布する。詳しくは、半導体基板10を平面に垂直な方向を軸として回転させながら、樹脂102を滴下する。樹脂102は、半導体基板10の中央部に滴下してもよい。滴下された樹脂102は、半導体基板10の回転によって外周端部方向に流れる。こうして、半導体基板10の第1の面16全体に、樹脂102を設ける。
As shown in FIG. 10A, the
図10(B)に示すように、半導体基板10の第2の領域30に樹脂102の盛り上がり部104を形成してもよい。こうすることで、半導体基板10の第2の領域30において、樹脂102の高さが低くなるのを防止することができる。盛り上がり部104は、半導体基板10の中央部よりも高く盛り上がる。盛り上がり部104の幅(外周と直交する方向の幅)及び高さは、半導体基板10の回転速度、回転時間及び樹脂102の物性(例えば粘性)などの各種パラメータを選定することで、適宜調整することができる。盛り上がり部104の幅及び高さは、後に加圧したときに、支持体106の半導体基板10とは反対の面がほぼ平坦になるように調整すればよい。
As shown in FIG. 10B, a raised
その後、盛り上がり部104をツール76で加圧することで潰してもよい。こうして、図10(C)に示すように、半導体基板10とは反対の面がほぼ平坦になっている支持体106を形成する。研削工程では、半導体基板10をテープ70上で研削してもよいし、テープ70を使用しなくてもよい。なお、盛り上がり部104は、潰さずに研削工程でそのまま残しておいてもよい。
Thereafter, the raised
変形例として、盛り上がり部104を形成しなくてもよい。その場合、上述の各種パラメータを選定することで、支持体106の半導体基板10とは反対の面がほぼ平坦になるように調整すればよい。
As a modified example, the raised
本実施の形態によれば、支持体106を簡単に形成することができる。
According to the present embodiment, the
(第4の実施の形態)
図11〜図14は、本発明の第4の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、半導体基板110を使用する。ここで、図11は半導体基板の平面図であり、図12は図11のXII−XII線断面図であり、図13は図12の半導体基板の部分拡大図である。本実施の形態では、少なくとも一種類の部材140(例えば樹脂層142,148,150、配線144、突起電極146)を、第2の領域130の少なくとも一部に、第1の領域120に形成する部分とほぼ同じ高さになるように積層する(図12及び図13参照)。なお、少なくとも一種類の部材140とは、第1の領域120に積層されて製品の一部(半導体装置の一部)となる部材を指し、本実施の形態で説明する例に限定されるものではない。
(Fourth embodiment)
11 to 14 are views for explaining a method of manufacturing a semiconductor device according to the fourth embodiment of the present invention. In this embodiment mode, a
半導体基板110は、集積回路112、パッド114及び保護膜115を有し、その詳細は上述した通りである。半導体基板110の第1の面116(第1の領域120及び第2の領域130)に、少なくとも一種類の部材140を積層する。ここで、第1の領域120は、図11で示される2点鎖線の内側のエリアを指し、第2の領域130は、その2点鎖線の外側のエリアを指す。なお、第1の領域120及び第2の領域130の詳細は、上述した通りである。
The
図11に示すように、少なくとも一種類の部材140を、第2の領域130の一部に設けてもよい。少なくとも一種類の部材140を、外周端部の最外周を避けて設けてもよいし、外周端部の最外周のみに設けてもよい。あるいは、少なくとも一種類の部材140を、第2の領域130の全部(すなわち第1の面16の全部)に設けてもよい。
As shown in FIG. 11, at least one kind of
図13に示すように、少なくとも一種類の部材140の第2の領域130に積層される部分の構成は、第1の領域120に積層される部分の構成と同一であってもよい。なお、図13に示す例では、第2の領域130には、集積回路及びパッドが形成されていない。すなわち、図13に示す例では、第2の領域130に、ダミー配線(配線144)及びダミー端子(突起電極146)を形成している。樹脂層142,148,150、配線144、突起電極146の詳細は上述した通りである。
As shown in FIG. 13, the configuration of the portion stacked in the
図14に示すように、半導体基板10の第2の面118を研削する。第1の面116の第2の領域130の少なくとも一部には、樹脂層142,148,150、配線144、突起電極146が形成されている。第2の領域130に設けられる少なくとも一種類の部材140は、半導体基板110の支持体となる。
As shown in FIG. 14, the
本実施の形態によれば、少なくとも一種類の部材140を、第2の領域130の少なくとも一部に、第1の領域120に形成する部分とほぼ同じ高さになるように積層する。これによって、研削工程において第2の領域130が支持され、研削時の応力による半導体基板110の反りを大幅に減少させることができる。したがって、半導体基板110をほぼ同じ厚みに研削することができる。
According to the present embodiment, at least one kind of
本発明の実施の形態に係る半導体装置を有する電子機器として、図15にはノート型パーソナルコンピュータ1000が示され、図16には携帯電話2000が示されている。
As an electronic apparatus having a semiconductor device according to an embodiment of the present invention, a notebook
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
10,110 半導体基板、 12,112 集積回路、 14,114 パッド
15,115 保護膜、 16,116 第1の面、 18,118 第2の面、
20,120 第1の領域、 30,130 第2の領域、 40 凸部、
42,142 樹脂層、 44,144 配線、 46,146 突起電極、
48,148 樹脂層、 50,150 樹脂層、
60,100,106 支持体、 62 第1の支持部、 64 第2の支持部
10, 110 semiconductor substrate, 12, 112 integrated circuit, 14, 114
20,120 1st area | region, 30,130 2nd area | region, 40 convex part,
42,142 resin layer, 44,144 wiring, 46,146 protruding electrode,
48,148 resin layer, 50,150 resin layer,
60, 100, 106 support, 62 first support, 64 second support
Claims (4)
前記第1の領域において、前記パッドと電気的に接続された配線を少なくとも前記樹脂層の上方に形成し、前記配線の上方に突起電極を設ける工程と、
前記第2の領域において、ダミー配線を少なくとも前記樹脂層の上方に形成し、前記ダミー配線の上方にダミー突起電極を設ける工程と、
前記半導体基板の前記樹脂層が設けられた面とは反対の面から、前記半導体基板を研削する工程と、
を含む半導体装置の製造方法。 Of the semiconductor substrate having an integrated circuit and a first region in which a pad electrically connected to the integrated circuit is formed and a second region around the first region, the first and second regions a step of the resin layer Ru is provided above the region,
Forming a wiring electrically connected to the pad at least above the resin layer in the first region, and providing a protruding electrode above the wiring;
Forming a dummy wiring at least above the resin layer and providing a dummy protrusion electrode above the dummy wiring in the second region;
From the opposite surface to the surface on which the resin layer is provided in the semiconductor substrate, a step of grinding the semiconductor substrate,
A method of manufacturing a semiconductor device including:
前記第1の領域は、製品となる領域であり、
前記第2の領域は、製品とならない領域である半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The first region is a product region,
The method of manufacturing a semiconductor device, wherein the second region is a region that is not a product.
前記第1の領域は、前記半導体基板が複数に切断されるときの切断ラインのみにより区画される領域であり、
前記第2の領域は、少なくとも、前記半導体基板が複数に切断されるときの切断ラインと半導体基板の外周とにより区画される領域を含む半導体装置の製造方法。 In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
The first region is a region partitioned only by a cutting line when the semiconductor substrate is cut into a plurality of portions,
The method of manufacturing a semiconductor device, wherein the second region includes at least a region partitioned by a cutting line when the semiconductor substrate is cut into a plurality of portions and an outer periphery of the semiconductor substrate.
前記第1の領域の上方の少なくとも前記樹脂層及び前記突起電極を含む積層構造と、前記第2の領域の上方の少なくとも前記樹脂層及び前記ダミー突起電極を含む積層構造とをほぼ同じ高さに形成する半導体装置の製造方法。 In the manufacturing method of the semiconductor device of any one of Claims 1-3,
A laminated structure including at least the resin layer and before Ki突 electromotive electrodes above the first region, substantially level with the stacked structure including at least the resin layer and the dummy protruding electrodes above the second region A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005212921A JP4273346B2 (en) | 2005-07-22 | 2005-07-22 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005212921A JP4273346B2 (en) | 2005-07-22 | 2005-07-22 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002241827A Division JP2004079951A (en) | 2002-08-22 | 2002-08-22 | Semiconductor device and its producing process, circuit board and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311402A JP2005311402A (en) | 2005-11-04 |
JP4273346B2 true JP4273346B2 (en) | 2009-06-03 |
Family
ID=35439720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005212921A Expired - Lifetime JP4273346B2 (en) | 2005-07-22 | 2005-07-22 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4273346B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033788A (en) * | 2010-08-02 | 2012-02-16 | Denki Kagaku Kogyo Kk | Machining and peeling method of planar article to be ground |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227497A (en) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | Fabrication process of semiconductor device |
JP5255245B2 (en) * | 2007-08-28 | 2013-08-07 | 東京応化工業株式会社 | Bonding method of support plate |
JP5348976B2 (en) * | 2008-01-30 | 2013-11-20 | 株式会社東京精密 | Wafer processing method and wafer processing apparatus for processing wafer on which bumps are formed |
JP5197037B2 (en) * | 2008-01-30 | 2013-05-15 | 株式会社東京精密 | Wafer processing method for processing a wafer on which bumps are formed |
JP5335593B2 (en) * | 2009-07-23 | 2013-11-06 | 株式会社ディスコ | Chuck table of grinding machine |
JP2011216763A (en) * | 2010-04-01 | 2011-10-27 | Disco Corp | Method of processing wafer |
JP2012043824A (en) * | 2010-08-12 | 2012-03-01 | Disco Abrasive Syst Ltd | Wafer processing method and protection member |
-
2005
- 2005-07-22 JP JP2005212921A patent/JP4273346B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033788A (en) * | 2010-08-02 | 2012-02-16 | Denki Kagaku Kogyo Kk | Machining and peeling method of planar article to be ground |
Also Published As
Publication number | Publication date |
---|---|
JP2005311402A (en) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273346B2 (en) | Manufacturing method of semiconductor device | |
JP4401181B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100621438B1 (en) | Stack chip package using photo sensitive polymer and manufacturing method thereof | |
KR100688560B1 (en) | Wafer level chip scale package and manufacturing method thereof | |
JP4618941B2 (en) | Semiconductor device | |
JP2006203079A (en) | Semiconductor device and method for manufacturing the same | |
JP5563814B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003347441A (en) | Semiconductor element, semiconductor device, and method for producing semiconductor element | |
JP2001127206A (en) | Manufacturing method of chip-scale package and manufacturing method of ic chip | |
JP4379102B2 (en) | Manufacturing method of semiconductor device | |
WO2004111659A2 (en) | Methods and apparatus for packaging integrated circuit devices | |
EP1906445A2 (en) | Manufacturing method of semiconductor device | |
JP2004079951A (en) | Semiconductor device and its producing process, circuit board and electronic apparatus | |
JP2003298005A (en) | Semiconductor device and method of manufacturing thereof | |
US20060097377A1 (en) | Flip chip bonding structure using non-conductive adhesive and related fabrication method | |
US7964493B2 (en) | Method of manufacturing semiconductor device | |
JP4135390B2 (en) | Semiconductor device and manufacturing method thereof | |
US20090108471A1 (en) | Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus | |
JP2004103738A (en) | Semiconductor device and method for manufacturing the same | |
JP4668938B2 (en) | Semiconductor device and manufacturing method thereof | |
US20100112786A1 (en) | Method of manufacturing semiconductor device | |
JP3727939B2 (en) | Manufacturing method of semiconductor device | |
JP5033682B2 (en) | SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING SAME, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME | |
JP2005191485A (en) | Semiconductor device | |
JP2008147367A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |