JP4269837B2

JP4269837B2 - 電子装置

Info

Publication number: JP4269837B2
Application number: JP2003287050A
Authority: JP
Inventors: 勝幸池田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-08-05
Filing date: 2003-08-05
Publication date: 2009-05-27
Anticipated expiration: 2023-08-05
Also published as: JP2005057544A

Description

本発明はクロック信号を用いる電子装置に関する。デジタル回路のほとんどはシステム全体に配給されるクロック信号を基準にして作動するように設計されている。このクロック信号は周波数が高い上にシステム全体に渡って張り巡らされるために不用の放射電磁界の一因となっている。機器から発生する不要な電磁界は他のシステムへの重篤な妨害の一因であり公的規格によって規制の対象であり規格を満足しないと製品を出荷することもできない。より高スピードのデジタル機器普及とともにクロック信号が原因の不要放射も多くなりその対策が困難となっている。

従来の不要電磁波を減らす技術として一般にシールドの強化があるが、その他にクロック信号に変調をかけ不要放射のピークを減らす方法がある。（例えば特許文献１、特許文献２、特許文献３参照）

特開昭６１-０２４３２１号公報特開平９‐９８１５２号公報特開２０００‐１２５１４９号公報

従来のこれらの方法はクロック信号にＦＭ変調をかけ不要放射のスペクトルピークを側帯波に拡散する方法である。変調波の周波数と振幅によって側帯波構造を変更できる。

しかしながら従来のこの方法はＦＭ変調であるために側波の広がりが一様かつ十分でなく能率が悪い。また側帯波がより多く含まれるようにするためにクロック信号にかなり深い変調をかける必要があり、これはすなわちクロック信号にジッタを付加することに他ならない。クロック信号にジッタがあるとシステムの性能や安定性が劣化するなどの問題点があった。また従来のこれらの方法では拡散する不要放射のスペクトルのコントロールができないために拡散した不要放射がシステムの受信系に回り込みかえって妨害が増える場合があるという問題点もあった。さらに従来のこれらの方法ではクロックの発生に電圧制御発振器を用いているためその構成が複雑であり実施する際にコストがかかるという問題点もあった。

そこで本発明はクロック信号にジッタを与えることなくスペクトルを効率的に拡散させ不要放射のピークを減らす方法を提供しシステム構築において不要放射対策を容易にする事を目的とする。

また本発明の他の目的は簡単な回路により同等以上の効果が得られる方式を提供することを目的とする。

本発明の電子装置は等周期のクロック信号を発生するクロック発生回路と、前記クロック信号からＭ系列信号を発生する拡散信号発生回路と、前記クロック信号と前記Ｍ系列信号との排他的論理和を取り変調する変調回路と、前記クロック発生回路と前記変調回路の間にクロック信号の位相を９０度シフトする遅延回路とを備えたクロック発生部と、前記変調回路からの出力を受信するクロック受信部と、を有し、前記クロック受信部では受信した前記変調回路からの出力と前記Ｍ系列信号の排他的論理和をとって前記クロック信号を再生することを特徴とする。
本発明の電子装置はまた等周期のクロック信号を発生するクロック発生回路と、前記クロック信号から前記クロック信号の周期と同一のチップ周期を有するＭ系列信号を発生する拡散信号発生回路と、前記クロック信号と前記Ｍ系列信号との排他的論理和を取り変調する変調回路とを備えたクロック発生部と、前記変調回路からの出力を受信するクロック受信部と、を有し、前記クロック受信部では受信した前記変調回路からの出力と前記Ｍ系列信号の排他的論理和をとって前記クロック信号を再生することを特徴とする。

本発明の上記構成によればＭ系列による拡散信号とクロック信号を乗算した信号をクロック信号として配給し、クロック信号の受信側でＭ系列による拡散信号と乗算してもとのクロックを再生するため機器で使用されるクロックはジッタを含まない。またＭ系列を使用しているため電圧制御発振器のような複雑な回路要素を用いることなく一様に広いスペクトルに拡散でき実現が容易である。

本発明の電子装置はまた前記クロック受信部は前記変調回路からの出力と前記Ｍ系列信号の２つの信号を受信する事を特徴とする。

本発明の上記構成によれば高い周波数成分を含むクロック信号を引きまわす必要が無くクロック信号に含まれる周波数成分の不要放射を減らすことができる。

本発明の電子装置はまた前記クロック受信部に前記変調回路からの出力信号からタイミングを抽出する同期回路と、前記タイミングに同期し前記Ｍ系列信号を発生する第２拡散信号発生回路を備え、前記第２拡散信号発生回路の発生する前記Ｍ系列信号と前記変調回路の出力信号との排他的論理和をとって前記クロック信号を再生することを特徴とする。

本発明の上記構成によればクロックの受信部でクロック信号に同期して拡散信号を取り出す回路を備えるため拡散信号をクロック信号と併行して配給する必要がない。

本発明の電子装置はまた前記クロック発生回路と前記拡散信号発生回路との間に分周回路を備え、前記Ｍ系列信号は、前記変調回路からの出力が該電子装置への影響を極小にするように所定の周波数においてスペクトルの零点を有する信号であることを特徴とする。

本発明の上記構成によれば、拡散信号によって変調されたクロック信号のスペクトルを調整できるので例えば通信機器の受信機などにおいて機器内部のクロック信号により受ける妨害を減らすことができる。

以下本発明の実施形態を図面に基づいて説明する。

図１は本発明に係る電子装置の実施例の要部を示す図である。その構成を説明すると電子装置は大きく装置の動作の基準となるクロックパルスを発生するクロック発生部１０１と該クロックを使用するクロック受信部１０５にブロック分けされる。クロック発生部１０１は周期的なパルスを発生する発振器１０２と広いスペクトルを有するパルス列を発生するＭ系列発生器１０３と該Ｍ系列発生器１０３により発生されたＭ系列パルスと発振器１０２で発生されたパルス列を乗算する排他的論理和回路１０４にて構成される。図２は各部の出力波形を説明する図であり図２（ａ）は発振器１０２の出力信号波形、同図（ｂ）はＭ系列発生器１０３にて発生されたＭ系列信号、同図（ｃ）は排他的論理和回路１０４の出力を示す。また、同図（ｄ）、（ｅ）、（ｆ）はそれぞれ同図（ａ）、（ｂ）、（ｃ）のフーリエ変換であり電力スペクトルを示す。なお図３は図２の細部が良く見えるように図２の先頭の部分を拡大した図である。

発振器１０２は等間隔のパルスを発生しその信号はクロック周波数をｆｃとすると図２または図３（ｄ）のようにｆｃの整数倍に強いスペクトルを示す。なお、発振器１０２で発生するクロック信号のデュ-ティ比が５０％であれば偶数倍の高調波成分は消失し奇数ｎ次の高調波の強さは基本波の１／ｎである。Ｍ系列発生器１０３は発振器１０２の信号からＭ系列を発生する。シフトレジスタ１０６のタップのいくつかの論理和を排他的論理和回路１０９で発生し初段に帰還するとタップの取り方によりシフトレジスタ１０６が取りうる全ての状態を巡回する場合がある。このような場合、シフトレジスタの段数をｍとするとこの出力シーケンスの長さは２^ｍ-１でありＭ系列または最長系列とよばれる。Ｍ系列の自己相関関数はτ＝０で２^ｍ-１、τ≠０のとき‐１をとることが知られている。これは自己相関関数がデルタ関数となるランダムノイズと構造が似ており擬似雑音系列（ＰＮシーケンス）とも呼ばれる所以である。ウィナーヒンチンの公式から自己相関関数のフーリエ変換がスペクトルを示すので、このような信号のスペクトルは非常に広いスペクトルを持つことが分かる。図３（ｅ）に示すようにスペクトルの最初の零点はｆｃ、すなわちシフトレジスタ１０６に入力されたクロック周波数となり。スペクトルのエネルギーはＤＣからｆｃまでほぼ一様に線スペクトルが細かい間隔で分布する。各線スペクトルの周波数間隔ｆｓは

［数１］
ｆｓ＝ｆｃ／２^ｍ-１＝ｆｃ／（Ｍ系列の長さ）
である。

排他的論理和回路１０４はＭ系列発生器１０３の信号と発振器１０２の信号の排他的論理和を取る。排他的論理和は論理１のとき‐１（Ｖｏｌｔ）、論理０のとき１（Ｖｏｌｔ）の電圧値を取るものとすると電圧の乗算器と考えることが出きる。よって、排他的論理和回路１０４の出力はＭ系列と発振器１０２出力の積であり、そのスペクトルは両信号スペクトルの畳みこみで計算される。図２または図３の（ｃ）に排他的論理和回路１０４の出力波形、（ｆ）にそのパワースペクトルを示す。クロック信号として発振器１０２の信号をそのまま使った場合のスペクトル（同図（ｄ））と比較するとそのピークが劇的に小さくなっているのが分かる。従ってこの信号をクロックとして配信すれば不要放射のピークを押さえることが出きる。なお、図１の１０８は遅延回路で発振器１０２信号位相を９０度シフトしている。このようにすることにより発振器１０２出力とＭ系列信号が同じに変化することが無くクロックとして配信される信号１０７のパルス幅が確保される。クロックの受信部ではこの信号をそのままクロックとして用いても良い。
その場合はクロックの間隔が等間隔ではないがクロック周期の±１／２の偏移なのでシステム設計は容易である。

図４は本発明に係る他の実施例の要部を説明する図である。その構成は実施例１と同様に電子装置は大きく装置の動作の基準となるクロックパルスを発生するクロック発生部４０１と該クロックを使用するクロック受信部４０５にブロック分けされる。クロック発生部４０１は周期的なパルスを発生する発振器４０２と広いスペクトルを有するパルス列を発生するＭ系列発生器４０３と該Ｍ系列発生器４０３により発生されたＭ系列パルスと発振器４０２で発生されたパルス列を乗算する排他的論理和回路４０４にて構成される。クロック受信部４０５は排他的論理和回路４０６を含み排他的論理和回路４０４の信号４０７とＭ系列信号４０８の排他的論理和を取りクロックを再生する。図５は各部の出力波形を説明する図であり図５（ａ）は発振器４０２の出力信号波形、同図（ｂ）はＭ系列発生器４０３にて発生されたＭ系列信号、同図（ｃ）は排他的論理和回路４０４の出力を示す。また、同図（ｄ）、（ｅ）、（ｆ）はそれぞれ同図（ａ）、（ｂ）、（ｃ）のフーリエ変換であり電力スペクトルを示す。なお図５は実施例１の図３に相当し細部が良く見えるように先頭の部分を拡大した図である。図２に相当する波形図は省略する。

このような構成によってクロック受信部内では図５（ｂ）、（ｃ）の信号の排他的論理和を排他的論理和回路４０６によって計算し同図（ａ）の信号、すなわちクロック信号４１０を再生する。これによってクロックの配信はスペクトルピークの小さい信号で配信しそれを使う受信端で等間隔のクロックを再生することができる。なお、実施例２では実施例１のクロック発生部１０１内の遅延回路１０１に相当する回路を省略している。このようにしてもスペクトルのピークを低減するという効果は同じである。また図３（ｃ）の波形は同図（ａ）、（ｂ）の波形のトランジェントが同時に起こるためにスキューによる細いパルスも図示されているが、これらは従来の通常の方法によって除去できるのでその除去についてここでは特に言及しない。図３（ｆ）と図５（ｆ）に示されるクロックとして配信される信号のスペクトルを比較してみると実施例１のほうがスペクトルがｆｃを中心に高い方へ若干偏っているのが観測される。これは実施例１では（ｃ）の波形にそのパルス幅がせまいものが存在するためである。

本発明に係るさらに別の実施例の要部を図６に示す。その構成は実施例１、２と同様に電子装置は大きく装置の動作の基準となるクロックパルスを発生するクロック発生部６０１と該クロックを使用するクロック受信部６０５にブロック分けされる。クロック発生部６０１は周期的なパルスを発生する発振器６０２と広いスペクトルを有するパルス列を発生するＭ系列発生器６０３と該Ｍ系列発生器６０３により発生されたＭ系列パルスと発振器６０２で発生されたパルス列を乗算する排他的論理和回路６０４にて構成される。クロック受信部６０５は排他的論理和回路６０６を含みＭ系列発生器６１１によって発生される信号と排他的論理和回路６０４の信号６０７の排他的論理和を取りクロックを再生する。Ｍ系列発生器６１１はシフトレジスタ６１３と排他的論理和回路６１２によって構成される。６１０は同期回路でクロックとして配信される変調された信号６０７からタイミングを抽出してＭ系列発生器６１１の同期を取る。実施例２ではクロック配信のために４０７、４０８の２本の信号を配信する必要がある。実施例３ではクロック受信部内にＭ系列発生器６１１、排他的論理和回路６１４を含みクロックの受信部内部でＭ系列を発生させクロック信号６１５を再生する。この構成によりシステム内に実施例２に示したようなＭ系列信号４０８を配信する必要がなくなり配線スペースを省略できシステム設計を容易に出きる。

実施例１、２、３ではＭ系列信号によってクロックに含まれるスペクトルのピークを分散させ不要放射のピークを少なくする技術であった。見方を変えると不要放射トータルの電力は減っているわけではなく電力密度を減らしているだけであり、本来クロック信号には存在しなかった周波数成分の妨害波が小さなピークパワーではあるが拡散される。これにより、受信系に拡散されたわずかな放射エネルギーが回り込み妨害になることがある。例えば、図２において、２．５ｆｃがシステムの受信機の周波数であったとすると本発明による拡散前はまったくクロックによる妨害成分がなかったのに若干の妨害成分が現れていることが同図（ｄ）、（ｆ）より分かる。実施例４にこの対策として、図２において周波数２．５ｆｃの妨害成分を消失させる方法を例示する。周波数スペクトルは畳みこみの原理により図２の（ｅ）が同図（ｄ）の各線スペクトルを中心に折り返し加算されるため、２．５ｆｃのところに零点を持ってくるには同図（ｅ）の拡散信号として０．５ｆｃのところに零点を持つものを用意すれば良い。これは以下のようにして実現することができる。図７にその構成の要部を、図８に波形図を示し説明する。その構成は実施例１、２、３と同様に電子装置は大きく装置の動作の基準となるクロックパルスを発生するクロック発生部７０１と該クロックを使用するクロック受信部７０５にブロック分けされる。クロック発生部７０１は周期的なパルスを発生する発振器７０２と広いスペクトルを有するパルス列を発生するＭ系列発生器７０３と該Ｍ系列発生器７０３により発生されたＭ系列パルスと発振器７０２で発生されたパルス列を乗算する排他的論理和回路７０４にて構成されるがＭ系列発生器７０３はと発振器７０２との間に１／２分周回路７１０が挿入され、Ｍ系列発生器は実施例１、２、３の場合に比べ１／２の速さで動作しその周期は２倍となるため図８（ｅ）に示すように０．５ｆｃに零点を持つようになる。従って、排他的論理和回路７０４の出力は図８（ｆ）のようになり２．５ｆｃのところに零点を持ってくることができる。なお図８（ａ）は発振器７０２出力波形、同図（ｂ）はＭ系列発生器７０３出力波形、同図（ｃ）はクロックとして配信される信号７０７すなわち排他的論理和回路７０４出力波形であり、同図（ｄ）、（ｅ）、（ｆ）はそれぞれ同図（ａ）、（ｂ）、（ｃ）のパワースペクトルを示す。分周回路７１０は１／２分周として例を示したが任意整数ｎ分の１分周した場合は零点はＤＣからｆｃの間にｎ個できる。これによって簡単な構成により不要放射成分のゼロ点を任意の場所に持ってくることが可能となる。

実施例４においてＤＣ近傍のエネルギー成分の少ない拡散信号を用いるとクロック周波数（またはその高調波周波数）近傍の妨害も回避できる。このためには拡散に用いたＭ系列に細工しＤＣ近傍のスペクトルを除去すれば良い。図９にその実施例を示す。拡散信号として用いる波形を図９の拡散信号発生器９１２のように、シフトレジスタ９０６、排他的論理和回路９０９によって構成されるＭ系列発生器９０３を発振器９０２の出力パルスを１／２分周器９１０により分周して駆動する。該Ｍ系列発生器９０３出力と１／２分周器９１０出力を排他的論理和回路９１０により乗算すればその信号のスペクトルは図１０（ｇ）に示すようにＤＣ近傍でエネルギーが零となる。図１０は実施例５の各部分の信号を図示し、（ａ）、（ｂ）、（ｃ）、（ｄ）はそれぞれ、発振器９０２出力、Ｍ系列発生器９０３出力、拡散信号発生器９１２出力、および排他的論理和回路９０４出力、すなわち拡散されたクロック信号９０７であり、（ｅ）、（ｆ）、（ｇ）、（ｈ）はそれぞれのパワースペクトルを示す。この拡散信号発生器９１２出力信号を排他的論理和回路９０４により発振器９０２出力に乗算すれば図１０（ｈ）に示すようにクロック周波数ｆｃの高調波周波数ｎｆｃでスペクトルが零の信号を得ることができる。この信号をクロックとして配給しクロック受信側で使用すればよい。なお９０８、９１１は９０度位相器（遅延回路）である。この回路働きにより各出力のパルス幅が以上に細くなったりすることを回避できる。これらの位相器のある,無しによってパワースペクトル分布は若干異なるが零点への影響はない。実施例２、３のように拡散信号もいっしょに配布したり、またはクロック受信側で拡散信号を再生すれば等間隔のクロック信号を再生でき、このように応用しても良い。

以上述べたように本発明によれば、簡単な回路を付加することにより、クロック信号のスペクトル分布を拡散でき機器の不要放射対策を劇的に簡略化できる。また、拡散信号を独立に調整でき、クロック高調波による機器自体への妨害も回避することが可能である。

本発明はＣＰＵを使用する通常のデジタル機器のみでなく撮像素子や表示体素子の駆動回路に用いてもその効果は大きい。

本発明の実施例の要部を示すブロック図。本発明の実施例の要部の信号を示すタイム図と周波数スペクトル図。本発明の実施例の要部の信号を示すタイム図と周波数スペクトル図で図２の一部を詳述する図。本発明の他の実施例の要部を示すブロック図。本発明の他の実施例の要部の信号を示すタイム図と周波数スペクトル図。本発明のさらに他の実施例の要部を示すブロック図。本発明のさらに他の実施例の要部を示すブロック図。本発明の他の実施例の要部の信号を示すタイム図と周波数スペクトル図。本発明のさらに他の実施例の要部を示すブロック図。本発明の他の実施例の要部の信号を示すタイム図と周波数スペクトル図。

符号の説明

１０１、４０１、６０１、７０１、９０１・・・クロック発生部
１０５、４０５、６０５、７０５、９０５・・・クロック受信部
１０２、４０２、６０２、７０２、９０２・・・クロック発振器
１０３、４０３、６０３、７０３、９０３、６１１・・・Ｍ系列発生器
１０４、４０４、６０４、７０４、９０４・・・排他的論理和回路
１０７、４０７、６０７、７０７、９０７・・・配給される拡散されたクロック信号
４０８・・・配給する拡散信号
４０６、６１５・・・クロック信号を再生するための排他的論理和回路
６１０・・・同期回路

Claims

等周期のクロック信号を発生するクロック発生回路と、前記クロック信号からＭ系列信号を発生する拡散信号発生回路と、前記クロック信号と前記Ｍ系列信号との排他的論理和を取り変調する変調回路と、前記クロック発生回路と前記変調回路の間にクロック信号の位相を９０度シフトする遅延回路とを備えたクロック発生部と、
前記変調回路からの出力を受信するクロック受信部と、を有し、
前記クロック受信部では受信した前記変調回路からの出力と前記Ｍ系列信号の排他的論理和をとって前記クロック信号を再生することを特徴とする電子装置。
等周期のクロック信号を発生するクロック発生回路と、前記クロック信号から前記クロック信号の周期と同一のチップ周期を有するＭ系列信号を発生する拡散信号発生回路と、前記クロック信号と前記Ｍ系列信号との排他的論理和を取り変調する変調回路とを備えたクロック発生部と、
前記変調回路からの出力を受信するクロック受信部と、を有し、
前記クロック受信部では受信した前記変調回路からの出力と前記Ｍ系列信号の排他的論理和をとって前記クロック信号を再生することを特徴とする電子装置。
前記クロック受信部は前記変調回路からの出力と前記Ｍ系列信号の２つの信号を受信する事を特徴とする請求項１または２に記載の電子装置。
前記クロック受信部に前記変調回路からの出力信号からタイミングを抽出する同期回路と、前記タイミングに同期し前記Ｍ系列信号を発生する第２拡散信号発生回路を備え、前記第２拡散信号発生回路の発生する前記Ｍ系列信号と前記変調回路の出力信号との排他的論理和をとって前記クロック信号を再生することを特徴とする請求項１または２に記載の電子装置。
前記クロック発生回路と前記拡散信号発生回路との間に分周回路を備え、前記Ｍ系列信号は、前記変調回路からの出力が該電子装置への影響を極小にするように所定の周波数においてスペクトルの零点を有する信号であることを特徴とする前記請求項２乃至４のいずれかに記載の電子装置。