JP4263728B2 - デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 - Google Patents

デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 Download PDF

Info

Publication number
JP4263728B2
JP4263728B2 JP2006050814A JP2006050814A JP4263728B2 JP 4263728 B2 JP4263728 B2 JP 4263728B2 JP 2006050814 A JP2006050814 A JP 2006050814A JP 2006050814 A JP2006050814 A JP 2006050814A JP 4263728 B2 JP4263728 B2 JP 4263728B2
Authority
JP
Japan
Prior art keywords
film
etching
mask pattern
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006050814A
Other languages
English (en)
Other versions
JP2007234646A (ja
Inventor
等 羽立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006050814A priority Critical patent/JP4263728B2/ja
Publication of JP2007234646A publication Critical patent/JP2007234646A/ja
Application granted granted Critical
Publication of JP4263728B2 publication Critical patent/JP4263728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、各種マイクロデバイス分野におけるデバイス構造の形成方法、ならびにそのデバイス構造の形成方法を応用した磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法に関する。
近年、各種マイクロデバイス分野において、デバイス構造が広く利用されている。このデバイス構造の一例としては、薄膜磁気ヘッドに搭載される磁気抵抗効果(MR;magneto-resistive effect)素子が挙げられる。このデバイス構造の形成工程では、マスクパターンを使用したエッチングおよびリフトオフが行われている。
このリフトオフに関しては、リフトオフ性を向上させるために、アンダーカット部を有するレジストパターン(いわゆるアンダーカット型バイレイヤーレジストパターン)を使用する技術が知られている(例えば、特許文献1参照。)。このレジストパターンは、下層レジスト膜(PMGI(ポリメチルグルタルイミド))および上層レジスト膜(フォトレジスト)をこの順に積層形成したのち、フォトリソグラフィ法を使用して両フォトレジスト膜を一括してパターニング(露光・現像)することにより形成されている。
特公平07−006058号公報
最近のマイクロデバイスの加速度的な小型化に伴い、デバイス構造の形成工程では、微細パターン化の要望に答えつつ、マスクパターンを良好にリフトオフすることが困難になっている。具体的には、目標とするパターン幅が100nm以下まで狭くなると、マスクパターンのアンダーカット幅が極めて狭くなる。この場合には、マスクパターンを使用してエッチングしたのちにリフトオフしようとすると、エッチング時に生じた付着膜(ばりの発生要因となるいわゆる再付着膜)の影響を受けてマスクパターンをリフトオフしにくくなったり、あるいはリフトオフできたとしてもばりが生じやすくなる。これにより、デバイス構造の歩留りが問題視されている。
そこで、リフトオフ工程においてばりが生じることを防止するために、アンダーカット部を有するマスクパターンを光架橋性の有機樹脂層で覆い、その有機樹脂層を光架橋させることによりマスクパターンを捕捉したのち、有機樹脂層を除去しながらマスクパターンをリフトオフする技術が知られている(例えば、特許文献2参照。)。このリフトオフ工程では、エッチング工程においてマスクパターンに付着膜が付着すると、その付着膜がマスクパターンと一緒に有機樹脂層により捕捉される。これにより、マスクパターンおよび付着膜が併せて除去される。
特開2004−207488号公報
光架橋性の有機樹脂層を使用した従来のデバイス構造の形成方法では、付着膜の膜強度や接着強度が弱い場合には、リフトオフ工程においてばりが生じることを防止可能であると見込まれる。しかしながら、付着膜が付着したままの状態でマスクパターンをリフトオフするのでは、付着膜の膜強度や接着強度が強い場合に、未だばりが生じるおそれがある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、リフトオフ工程においてばりが生じることを簡単に防止することにより歩留りを向上させることが可能なデバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法を提供することにある。
本発明の第1のデバイス構造の形成方法は、第1のデバイス膜を形成する第1の工程と、第1のデバイス膜上に外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、マスクパターンを使用して第1のデバイス膜を選択的にエッチングする第3の工程と、第1ないし第3の工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように第2のデバイス膜およびエッチング保護膜をこの順に積層形成する第4の工程と、エッチング保護膜をマスクとして第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、マスクパターンをその上の第2のデバイス膜およびエッチング保護膜と共に除去する第6の工程と、残存するエッチング保護膜を除去する第7の工程とを含むものである。また、本発明の第2のデバイス構造の形成方法は、第1のデバイス膜を形成する第1の工程と、第1のデバイス膜上に外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、マスクパターンを使用して第1のデバイス膜を選択的にエッチングする第3の工程と、第1ないし第3の工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように第2のデバイス膜を形成する第4の工程と、第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、マスクパターンをその上の第2のデバイス膜と共に除去する第6の工程とを含むものである。
これらの第1および第2のデバイス構造の形成方法では、第1のデバイス膜がエッチングされる際にアンダーカット部においてマスクパターンの側壁に飛散物(付着膜)が付着しても、その後に全体が等方性エッチングされることにより付着膜が除去されるため、マスクパターンが除去(リフトオフ)される際にばりが生じない。しかも、付着膜を除去するために等方性エッチングしているため、異方性エッチングする場合と比較して、エッチング作業が簡単になる。なお、デバイス構造の一例として磁気抵抗効果素子を挙げることにより第1および第2のデバイス膜を具体的に説明すると、第1のデバイス膜は磁気抵抗効果膜であり、第2のデバイス膜は磁気抵抗効果膜を機能させるための機能膜(例えばギャップ膜、磁気バイアス膜またはリード膜など)である。
第1のデバイス構造の形成方法では、第4の工程において、指向性の膜形成方法を使用して第2のデバイス膜およびエッチング保護膜の形成を行うと共に、エッチング保護膜が第1のデバイス膜よりも遅いエッチングレートを有するようにするのが好ましい。
本発明の第1の磁気抵抗効果素子の製造方法は、磁気抵抗効果膜を形成する第1の工程と、磁気抵抗効果膜上に外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、マスクパターンを使用して磁気抵抗効果膜を選択的にエッチングする第3の工程と、第1ないし第3の工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように機能膜およびエッチング保護膜をこの順に積層形成する第4の工程と、エッチング保護膜をマスクとして第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、マスクパターンをその上の機能膜およびエッチング保護膜と共に除去する第6の工程と、残存するエッチング保護膜を除去する第7の工程とを含むものである。また、本発明の第2の磁気抵抗効果素子の製造方法は、磁気抵抗効果膜を形成する第1の工程と、磁気抵抗効果膜上に外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、マスクパターンを使用して磁気抵抗効果膜を選択的にエッチングする第3の工程と、第1ないし第3の工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように機能膜を形成する第4の工程と、第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、マスクパターンをその上の機能膜と共に除去する第6の工程とを含むものである。
本発明の第1の薄膜磁気ヘッドの製造方法は、磁気抵抗効果素子を備えた薄膜磁気ヘッドを製造する方法であり、磁気抵抗効果素子を製造する工程が、磁気抵抗効果膜を形成する第1の工程と、磁気抵抗効果膜上に外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、マスクパターンを使用して磁気抵抗効果膜を選択的にエッチングする第3の工程と、第1ないし第3の工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように機能膜およびエッチング保護膜をこの順に積層形成する第4の工程と、エッチング保護膜をマスクとして第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、マスクパターンをその上の機能膜およびエッチング保護膜と共に除去する第6の工程と、残存するエッチング保護膜を除去する第7の工程とを含むものである。また、本発明の第2の薄膜磁気ヘッドの製造方法は、磁気抵抗効果素子を備えた薄膜磁気ヘッドを製造する方法であり、磁気抵抗効果素子を製造する工程が、磁気抵抗効果膜を形成する第1の工程と、磁気抵抗効果膜上に外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、マスクパターンを使用して磁気抵抗効果膜を選択的にエッチングする第3の工程と、第1ないし第3の工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように機能膜を形成する第4の工程と、第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、マスクパターンをその上の機能膜と共に除去する第6の工程とを含むものである。
これらの第1または第2の磁気抵抗効果素子の製造方法または薄膜磁気ヘッドの製造方法では、上記したデバイス構造の形成方法を応用しているため、マスクパターンの側壁に付着した付着膜が除去されることにより、そのマスクパターンが除去される際にばりが生じない。しかも、付着膜を除去するためのエッチング作業が簡単になる。
第1の磁気抵抗効果素子の製造方法または薄膜磁気ヘッドの製造方法では、第4の工程において、指向性の膜形成方法を使用して機能膜およびエッチング保護膜の形成を行うと共に、エッチング保護膜が機能膜よりも遅いエッチングレートを有するようにするのが好ましい。
本発明のデバイス構造の形成方法、磁気抵抗効果素子の製造方法または薄膜磁気ヘッドの製造方法によれば、マスクパターンを使用して第1のデバイス膜または磁気抵抗効果膜を選択的にエッチングし、全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように第2のデバイス膜または機能膜を形成し、全体を等方性エッチングし、マスクパターンをその上の第2のデバイス膜または機能膜と共に除去するようにしたので、リフトオフ工程においてばりが生じることを簡単に防止することにより歩留りを向上させることができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
[第1の実施の形態]
まず、図1を参照して、本発明の第1の実施の形態に係るデバイス構造の形成方法を使用して形成されるデバイス構造の構成について簡単に説明する。図1は、デバイス構造10の断面構成を表している。
デバイス構造10は、各種マイクロデバイスに応用されるものであり、例えば、基体1の一面に設けられている。この「マイクロデバイス」としては、例えば、薄膜磁気ヘッド、薄膜インダクタ、薄膜センサ、半導体デバイスまたはこれらを搭載した装置などが挙げられる。
このデバイス構造10は、第1のデバイス膜パターン2(厚さT2)と、その第1のデバイス膜パターン2の周囲に連結された第2のデバイス膜パターン3(厚さT3)とを備えている。これらの第1および第2のデバイス膜パターン2,3の材質や厚さT2,T3は、デバイス構造10の応用用途に応じて任意に設定可能である。ここでは、例えば、2つの側面2Sがいずれも基体1の表面の垂線Pに対して傾斜することにより、第1のデバイス膜パターン2がパターン幅(最大幅)W2を有している。ただし、側面2Sは垂線Pに対して傾斜していなくてもよい。
なお、基体1は、デバイス構造10を支持するものである。この基体1は、例えば、アルティック(Al2 3 ・TiC)基板またはシリコン(Si)基板などの各種基板であってもよいし、あるいは各種基板に下地膜(例えば酸化アルミニウム(Al2 3 ;いわゆるアルミナ))などの各種膜が設けられたものであってもよい。
次に、図1〜図6を参照して、デバイス構造10の形成方法について説明する。図2〜図6は、デバイス構造10の形成工程を説明するためのものであり、いずれも図1に対応する断面構成を示している。
デバイス構造10を形成する際には、まず、図2に示したように、基体1の一面を覆うように第1のデバイス膜4(厚さT2)を形成する。この第1のデバイス膜4は、図1に示した第1のデバイス膜パターン2を形成するための前準備膜である。
続いて、第1のデバイス膜4上に、外縁に沿ってアンダーカット部5U(アンダーカット幅W5U)を有するようにマスクパターン5を形成する。この場合には、例えば、相対的に狭い幅を有する下層レジストパターン51と相対的に広い幅(幅W5)を有する上層レジストパターン52とがこの順に積層された積層構造(いわゆるバイレイヤーレジストパターン構造)を有するようにする。
この種のマスクパターン5は、例えば、第1のデバイス膜4を覆うように下層レジスト膜(例えばPMGI)および上層レジスト膜(例えばポジ型フォトレジスト)をこの順に積層形成したのち、フォトリソグラフィ法を使用して両レジスト膜を一括してパターニング(露光・現像)することにより形成可能である。このポジ型フォトレジストとしては、例えば、電子線(EB;electron beam )用レジスト、i線用レジスト、KrFエキシマレジスト、ArFエキシマレジストまたはArF液浸用レジストなどを使用可能である。
続いて、マスクパターン5を使用して第1のデバイス膜4を選択的にエッチングする。この場合には、例えば、イオンミリングなどを使用する。このエッチング処理により、第1のデバイス膜4のうちのマスクパターン5により覆われていない部分が選択的に除去されるため、図3に示したように、第1のデバイス膜パターン2が形成される。このエッチング工程では、第1のデバイス膜4がエッチングされる際に飛散物(エッチングかす)が生じるため、その飛散物がアンダーカット部5Uにおいてマスクパターン5の側壁に付着膜4Hとして付着する。ここでは、例えば、付着膜4Hにより下層レジストパターン51の側壁から第1のデバイス膜パターン2の上面まで連続的に覆われた場合を示している。この付着膜4Hの付着現象は、いわゆるエッチングかすの再付着現象である。
続いて、図4に示したように、先工程において形成された構造体の全体を覆うと共にマスクパターン5のアンダーカット部5Uにまで入り込まないように第2のデバイス膜6(厚さT3)およびエッチング保護膜7をこの順に積層形成する。この第2のデバイス膜6は、図1に示した第2のデバイス膜パターン3を形成するための前準備膜である。また、エッチング保護膜7は、後工程(図5参照)において付着膜4Hをエッチングするためのマスクとして使用されるものである。この場合には、例えば、アンダーカット部5Uを塞がないようにするため、イオンビームスパッタリング法などに代表される指向性(直進性)の膜形成方法を使用し、垂線Pに対してほぼ平行な方向(下方向)に膜形成処理を施す。また、例えば、エッチング保護膜7が第1のデバイス膜4よりも遅いエッチングレートを有するようにする。一例を挙げれば、第1のデバイス膜4の形成材料としてタンタル(Ta)を使用した場合には、エッチング保護膜7の形成材料としてアルミナを使用する。あるいは、第1のデバイス膜4の形成材料として金(Au)または銅(Cu)を使用した場合には、エッチング保護膜7の形成材料としてアルミナまたは酸化ケイ素(SiO2 )を使用する。
続いて、エッチング保護膜7をマスクとして、先工程において形成された構造体の全体を等方性エッチングする。この場合には、例えば、反応性イオンエッチング(RIE;reactive ion etching)などを使用する。このRIEによる等方性エッチングを行う場合には、例えば、マイクロ波プラズマまたはRFプラズマなどのプラズマ源を使用する。特に、エッチング保護膜7をマスクとして有効に機能させる(選択比を確保する)ために、そのエッチング保護膜7がエッチングされにくくなるようなガス(エッチングガス)を使用するのが好ましい。一例を挙げれば、エッチング後に腐食残留物が生じることを防止するため、エッチングガスとしてアルゴン(Ar)および酸素(O2 )の混合ガスを使用する。このエッチング処理により、エッチング保護膜7により覆われていないアンダーカット部5Uにおいて付着膜4Hが選択的にエッチングされるため、図5に示したように、アンダーカット部5Uにおいて、付着膜4Hが除去されることにより下層レジストパターン51および第1のデバイス膜パターン2が露出する。
続いて、マスクパターン5をその上の第2のデバイス膜6およびエッチング保護膜7と共に除去(いわゆるリフトオフ)することにより、図6に示したように、第2のデバイス膜6の残存部分として第2のデバイス膜パターン3を形成する。この場合には、例えば、NMP(N−メチル−2−ピロリドン)またはアセトンなどの有機溶剤を使用してマスクパターン5を剥離させる。
最後に、第2のデバイス膜パターン3を覆っているエッチング保護膜7を除去する。この場合には、例えば、ウェットエッチングまたはドライエッチングなどを使用してエッチング保護膜7をエッチングする。これにより、図1に示したデバイス構造10が完成する。
本実施の形態に係るデバイス構造の形成方法では、(1)アンダーカット部5Uを有するマスクパターン5を使用して第1のデバイス膜4(厚さT2)を選択的にエッチングし、(2)全体を覆うと共にアンダーカット部5Uにまで入り込まないように第2のデバイス膜6(厚さT3)およびエッチング保護膜7をこの順に積層形成し、(3)エッチング保護膜7をマスクとして全体を等方性エッチングし、(4)マスクパターン5をリフトオフしているので、以下の理由により、リフトオフ工程においてばりが生じることを防止することにより歩留りを向上させることができる。
図7および図8は、本実施の形態に係るデバイス構造の形成方法に対する比較例としてのデバイス構造の形成方法を説明するためのものであり、それぞれ図4および図6に対応する断面構成を示している。この比較例は、エッチング保護膜7を形成しないと共に全体を等方性エッチングしない点を除き、本実施の形態と同様の手順を経るものである。
比較例では、図7に示したように、第1のデバイス膜パターン2の形成工程において、その第1のデバイス膜パターン2およびマスクパターン5に付着膜4Hが付着すると、その付着膜4Hが残存したままの状態でマスクパターン5がリフトオフされる。この場合には、第1のデバイス膜パターン2およびマスクパターン5が付着膜4Hを介して互いに接続されている状態においてマスクパターン5がリフトオフされるため、その付着膜4Hの膜強度や接着強度によっては、図8に示したように、マスクパターン5と一緒に除去されなかった付着膜4Hの一部が第1のデバイス膜パターン2の上面に残存し、すなわちばりが生じやすくなる。このばりの発生傾向は、第1のデバイス膜パターン2のパターン幅W2を約100nm以下まで狭めるために、マスクパターン5のパターン幅W5を狭めるほど顕著になる。なぜなら、アンダーカット幅W5Uが著しく狭められるため、下層レジストパターン51の側壁に付着膜4Hが付着しやすくなるからである。
これに対して、本実施の形態では、図4に示したように、第1のデバイス膜パターン2およびマスクパターン5に付着膜4Hが付着しても、その後にエッチング保護膜7をマスクとして全体が等方性エッチングされることにより付着膜4Hが除去されるため、付着膜4Hの膜強度や接着強度に関係なく、マスクパターン5のリフトオフ工程においてばりが生じない。もちろん、ばりの発生は、第1のデバイスパターン2のパターン幅W2に関係なく防止される。したがって、本実施の形態では、リフトオフ工程においてばりが生じることを防止することにより歩留りを向上させることができるのである。
この場合には、特に、付着膜4Hを除去するためにRIEによる等方性エッチングを行っているので、イオンミリングやRIEによる異方性エッチングを行う場合と比較して、付着膜4Hを簡単かつ安価に除去することができる。すなわち、イオンミリングによる異方性エッチングを行う場合には、エッチング作用が指向性を有するため、そのエッチング作用をアンダーカット部5Uまで十分に及ぼすためにビーム角度の調整などの煩雑な設定作業が必要である。また、RIEによる異方性エッチングを行う場合には、電子サイクロトロン共鳴プラズマ(ECR)または誘導結合プラズマ(ICP)などの特殊なプラズマ源を使用しなければならないため、高価な装置が必要である。これに対して、RIEによる等方性エッチングを行う場合には、マスクパターン5(上層レジストパターン52)の陰となっているアンダーカット部5Uまで十分にエッチング作用が及び、そのマスクパターン5が存在する状態においても付着膜4Hを十分にエッチングすることが可能であるため、上記した煩雑な設定作業が不要である。しかも、マイクロ波プラズマまたはRFプラズマなどの一般的なプラズマ発生源を使用すればよく、上記した特殊なプラズマ源を使用しなくてよいため、安価な装置で済む。
また、本実施の形態では、付着膜4Hを除去するために、エッチング保護膜7をマスクとして全体を等方性エッチングするようにしたので、そのエッチング保護膜7により第2のデバイス膜6が保護された状態において全体が等方性エッチングされる。この場合には、付着膜4Hのみがエッチングされ、第2のデバイス膜6までエッチングされないため、その第2のデバイス膜6の厚さT3が維持される。したがって、第2のデバイス膜6の膜減りを防止することにより、設計仕様通りにデバイス構造10を形成することができる。
また、本実施の形態では、図4に示したように、第2のデバイス膜6およびエッチング保護膜7を形成するためにイオンビームスパッタリング法などの指向性の膜形成方法を使用したので、第2のデバイス膜6により第1のデバイス膜パターン2の周囲が十分に埋め込まれると共にエッチング保護膜7によりマスクパターン5のアンダーカット部5Uを塞がないように、全体が覆われる。したがって、後工程において、第1のデバイス膜パターン2の周囲に目標通りの厚さT3となるように第2のデバイス膜パターン3を形成することができると共に、エッチング保護膜7をマスクとして付着膜4Hのみをエッチングすることができる。
また、本実施の形態では、エッチング保護膜7が第1のデバイス膜4よりも遅いエッチングレートを有するようにしたので、図4に示したように、その第1のデバイス膜4の飛散物である(第1のデバイス膜4と同様の材質である)付着膜4Hをエッチングする際に、付着膜4Hとエッチング保護膜7との間において選択比が確保される。具体的には、相対的に遅いエッチングレートを有するエッチング保護膜7がエッチングされにくくなる一方で、相対的に速いエッチグレートを有する付着膜4Hがエッチングされやすくなる。したがって、エッチング保護膜7をマスクとして全体をエッチングする際に、付着膜4Hを選択的かつ十分にエッチングすることができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。
図9および図10は、第2の実施の形態に係るデバイス構造の形成方法を説明するためのものであり、それぞれ図4および図5に対応する断面構成を示している。なお、図9および図10では、上記第1の実施の形態において説明した構成要素と同一の構成要素に同一の符号を付している。
このデバイス構造の形成方法は、以下で説明する点を除き、上記第1の実施の形態と同様の手順を経るものである。すなわち、図3に示したように、第1のデバイス膜パターン2を形成したのち、図9に示したように、第2のデバイス膜6を形成する。この場合には、例えば、後工程において等方性エッチングを行う場合に第2のデバイス膜6が膜減りする(第2のデバイス膜6がエッチングされることにより厚さが減少する)ことを考慮して、目標厚さT3よりも大きな厚さT4を有するようにする。この場合には、必要に応じて、第2のデバイス膜6の構成材料として、エッチングされにくい材料を使用するのが好ましい。なお、厚さT4は、エッチング時における第2のデバイス膜6の膜減り量に応じて任意に設定可能である。続いて、RIEを使用して、先工程において形成された構造体の全体を等方性エッチングすることにより、図10に示したように、付着膜4Hを除去する。この場合には、必要に応じて、第2のデバイス膜6の膜減り量を少なくするために、その第2のデバイス膜6がエッチングされにくくなる(選択比が確保される)ようなエッチングガスの種類またはエッチング条件を選択する。このエッチング処理により、付着膜4Hだけでなく第2のデバイス膜6もエッチングされるため、その第2のデバイス膜6の厚さがT4からT3まで減少する。
本実施の形態に係るデバイス構造の形成方法では、(1)アンダーカット部5Uを有するマスクパターン5を使用して第1のデバイス膜4(厚さT2)を選択的にエッチングし、(2)全体を覆うと共にアンダーカット部5Uにまで入り込まないように第2のデバイス膜6(厚さT4)を形成し、(3)全体を等方性エッチングし、(4)マスクパターン5をリフトオフしているので、上記第1の実施の形態と同様の作用により、リフトオフ工程においてばりが生じることを簡単に防止することにより歩留りを向上させることができる。この場合には、特に、上記第1の実施の形態と比較して、第2のデバイス膜6の厚さを目標厚さT3よりも大きなT4に設定しなければならないが、エッチング保護膜7の形成・除去工程が不要になるため、デバイス構造10の形成工程をより簡単にすることができる。
本実施の形態のデバイス構造の形成方法に関する上記以外の作用および効果は、上記第1の実施の形態と同様である。
次に、本発明のデバイス構造の形成方法の応用例について説明する。以下では、デバイス構造の形成方法が応用されるマイクロデバイスを代表して、例えば、MR素子を搭載した薄膜磁気ヘッドの製造方法について説明する。
まず、図11〜図15を参照して、薄膜磁気ヘッドの製造方法を使用して製造される薄膜磁気ヘッドの構成について簡単に説明する。図11〜図13は薄膜磁気ヘッド100の構成を表しており、それぞれ分解斜視構成、図11に示した矢印XII方向から見た平面構成、図12に示したXIII−XIII線に沿った矢視方向の断面構成を示している。また、図14および図15は薄膜磁気ヘッド100のうちのMR素子200の構成を拡大して表しており、それぞれ図12および図13に示したXIV−XIV線に沿った矢視方向の断面構成、ならびにMR膜パターン201の断面構成を示している。
薄膜磁気ヘッド100は、例えば、図11〜図13に示したように、セラミック(例えばアルティック)製のスライダ90の一面に設けられており、そのスライダ90と共にエアベアリング面90Mを構成している。この薄膜磁気ヘッド100は、例えば、再生機能を担う再生ヘッド部100Aと記録機能を担う記録ヘッド部100Bとを含む複合型ヘッドである。
再生ヘッド部100Aは、例えば、スライダ90上に設けられており、絶縁層101と、下部シールド層102と、MR素子200およびシールド絶縁層103と、上部シールド層104とがこの順に積層された積層構造を有している。
絶縁層101は、再生ヘッド部100Aをスライダ90から電気的に分離するものであり、例えば、アルミナまたは酸化ケイ素などの絶縁性材料により構成されている。下部シールド層102および上部シールド層104は、MR素子200を周辺から磁気的に遮蔽するものであり、例えば、ニッケル鉄合金(NiFe(いわゆるパーマロイ(商品名)))、鉄コバルトニッケル合金(FeCoNi)または鉄コバルト合金(FeCo)などの磁性材料により構成されている。MR素子200は、磁気抵抗効果を利用して磁気記録媒体(図示せず)の信号磁界を検出することにより、その磁気記録媒体に記録されている情報を磁気的に再生するものであり、シールド絶縁層103により周囲を囲まれている。このMR素子200の詳細な構成については、後述する(図14および図15参照)。シールド絶縁層103は、MR素子200を周辺から電気的に分離するものであり、例えば、アルミナなどの絶縁性材料により構成されている。なお、図11および図12では、シールド絶縁層103を含む一部の構成要素の図示を省略している。
記録ヘッド部100Bは、例えば、再生ヘッド部100A上に非磁性層105を介して設けられており、下部磁極106と、記録ギャップ層107と、絶縁層108,110,112により埋設された2段構成の薄膜コイル109,111と、上部磁極113とがこの順に積層された積層構造を有する長手記録ヘッドである。なお、非磁性層105は、再生ヘッド部100Aと記録ヘッド部100Bとの間を磁気的に分離するものであり、例えばアルミナなどの非磁性材料により構成されている。
下部磁極106は、上部磁極113と共に磁路を構成するものであり、例えば、パーマロイなどの高飽和磁束密度磁性材料により構成されている。記録ギャップ層107は、下部磁極106と上部磁極113との間に磁気的なギャップを設けるものであり、例えば、アルミナなどの絶縁性材料により構成されている。絶縁層108,110,112は、薄膜コイル109,111を周辺から電気的に分離するものであり、例えば、フォトレジストまたはアルミナなどの絶縁性材料により構成されている。薄膜コイル109,111は、記録用の磁束を発生させるものであり、例えば、銅などの高導電性材料により構成されたスパイラル状構造を有している。これらの薄膜コイル109,111の一端は互いに連結されており、他端には通電用のパッドが設けられている。上部磁極113は、薄膜コイル109,111において発生した磁束を利用して記録ギャップ層107近傍に記録用の磁界を発生させるものであり、例えば、パーマロイまたは窒化鉄(FeN)などの高飽和磁束密度磁性材料により構成されている。この上部磁極113は、記録ギャップ層107に設けられたバックギャップ107Gを通じて下部磁極106と磁気的に連結されている。なお、上部磁極113上には、さらに、記録ヘッド部100Bを周辺から電気的に分離するためのオーバーコート層(図示せず)が設けられている。
再生ヘッド部100AのうちのMR素子200は、例えば、図14に示したように、リード層としての機能を兼ねる下部シールド層102および上部シールド層104の間に配置されている。このMR素子200は、下部シールド層102上に設けられたMR膜パターン201と、そのMR膜パターン201の再生トラック幅方向(X軸方向)における両側に設けられた下部ギャップ膜パターン202R,202Lおよび磁気バイアス膜パターン203R,203Lと、MR膜パターン201、下部ギャップ膜パターン202R,202Lおよび磁気バイアス膜パターン203,203Lを覆うように設けられた上部ギャップ膜204とを備えている。
MR膜パターン201は、例えば、図14および図15に示したように、下部シールド層102に近い側から順に、シード層2011と、ピンニング層2012と、ピンド層2013と、トンネル絶縁層2014と、フリー層2015と、保護層2016とが積層された積層構造を有している。この種のMR膜パターン201を備えたMR素子200は、いわゆるトンネル磁気抵抗効果(TMR;tunneling magneto-resistive effect)素子である。なお、ピンニング層2012からフリー層2015に至る積層順は、上記した順序と反転していてもよい。
シード層2011は、その上に形成される層(ここではピンニング層2012等)の磁気特性を安定化するものであり、例えば、ニッケルクロム合金(NiCr)などの金属材料により構成されている。ピンニング層2012は、ピンド層2013の磁化方向を固定するものであり、例えば、イリジウムマンガン合金(IrMn)などの反強磁性材料により構成されている。ピンド層2013は、ピンニング層2012と交換結合されることにより磁化方向が固定されたものであり、コバルト鉄合金(CoFe)などの強磁性材料を含んで構成されている。このピンド層2013は、例えば、単層構造であってもよいし、あるいは非磁性層を挟んで2つの強磁性層が積層された積層構造(いわゆるシンセティックピンド層)であってもよい。トンネル絶縁層2014は、ピンド層2013とフリー層2015との間において電子をトンネリングさせるものであり、例えば、アルミナなどの絶縁性材料により構成されている。フリー層2015は、外部磁界に応じて磁化方向が回転可能なものであり、例えば、コバルト鉄合金などの強磁性材料を含んで構成されている。このフリー層2015は、例えば、単層構造であってもよいし、あるいは非磁性層を挟んで2つの強磁性層が積層された積層構造(いわゆるシンセティックフリー層)であってもよい。保護層2016は、MR膜パターン201のうちの主要部(主にピンニング層2012からフリー層2015に至る積層部分)を保護するものであり、例えば、タンタルなどの非磁性材料により構成されている。
下部ギャップ膜パターン202R,202Lは、MR膜パターン201を周辺から磁気的に分離するものであり、それぞれMR膜パターン201の両側に分離配置されている。この下部ギャップ膜パターン202R,202Lは、例えば、アルミナまたは酸化ケイ素などの非磁性絶縁性材料により構成され、約15nmの厚さを有していると共に、MR膜パターン201の側面および下部シールド層102の上面を覆うように設けられている。
磁気バイアス膜パターン203R,203Lは、MR膜パターン201に磁気バイアスを供給するものであり、それぞれ下部ギャップ膜パターン202R,202L上に積層されている。この磁気バイアス膜パターン203R,203Lは、例えば、下部ギャップ膜パターン202R,202Lに近い側から順に、バッファ層、バイアス層および非磁性金属層とが積層された積層構造を有しており、全体として約35nmの厚さ(総厚)を有している。バッファ層は、例えば、クロム、チタン、モリブデン(Mo)、タングステン(W)またはこれらの合金(例えばクロムチタン合金(CrTi))などにより構成されており、約5nmの厚さを有している。バイアス層は、実質的に磁気バイアスを供給するものであり、例えば、コバルト白金合金(CoPt)、コバルトクロム白金合金(CoCrPt)またはサマリウムコバルト合金(SmCo)などの強磁性材料により構成され、約25nmの厚さを有している。なお、バイアス層は、例えば、上記した強磁性材料の単層構造または積層構造であってもよいし、あるいは強磁性材料層および非磁性材料層が交互に積層された積層構造であってもよい。非磁性金属層は、バイアス層を保護するものであり、例えば、タンタル、クロム、チタン、タングステン、ルテニウム(Ru)またはロジウム(Rh)などの非磁性金属材料により構成され、約5nmの厚さを有している。
上部ギャップ膜204は、MR膜パターン201を上部シールド層104から磁気的に分離するものであり、例えば、クロム、チタン、タングステン、銅、タンタルまたはルテニウムなどの非磁性金属材料により構成されている。
この薄膜磁気ヘッド100では、再生ヘッド部100AのうちのMR素子200により再生処理が実行される。すなわち、情報の再生時には、磁気バイアス膜パターン203R,203LからMR膜パターン201に磁気バイアスが供給された状態において、下部シールド層102および上部シールド層104を通じてMR膜パターン201にセンス電流が流れる。この場合において、磁気記録媒体の信号磁界を検出することによりフリー層2015の磁化方向が回転すると、MR膜パターン201中を流れる伝導電子は、ピンド層2013の磁化方向とフリー層2015の磁化方向との間の相対角度に応じた抵抗を受ける。このMR膜パターン201の抵抗は信号磁界の大きさに応じて変化するため(磁気抵抗効果)、その抵抗変化が電圧変化として検出されることにより、磁気記録媒体に記録されていた情報が磁気的に再生される。
次に、図11〜図20を参照して、薄膜磁気ヘッド100の製造方法について説明する。ここでは、上記第1および第2の実施の形態において説明したデバイス構造の形成方法を代表して、第1の実施の形態のデバイス構造の形成方法を応用した場合について説明する。図16〜図20はMR素子200の製造工程を説明するものであり、いずれも図14に対応する断面構成を示している。以下では、まず、図11〜図15を参照して薄膜磁気ヘッド100全体の製造工程について簡単に説明したのち、図14〜図20を参照してMR素子200の製造工程について詳細に説明する。この場合には、薄膜磁気ヘッド100を構成する一連の構成要素の材質に関しては既に説明したので、その説明を省略する。
薄膜磁気ヘッド100は、例えば、スパッタリング法、電解めっき法または化学蒸着(CVD;chemical vapor deposition )法に代表される膜形成技術、フォトリソグラフィ法に代表されるパターニング技術、イオンミリングまたはRIEに代表されるエッチング技術、ならびに化学機械研磨(CMP;chemical mechanical polishing )法に代表される研磨技術などを使用して、一連の構成要素を積層形成することにより製造可能である。すなわち、スライダ90を準備したのち、まず、スライダ90の一面に、絶縁層101と、下部シールド層102と、MR素子200およびシールド絶縁層103と、上部シールド層14とをこの順に積層形成することにより、再生ヘッド部100Aを形成する。続いて、再生ヘッド部100A(上部シールド層104)上に非磁性層105を形成したのち、その非磁性層15上に、下部磁極106と、記録ギャップ層107と、絶縁層108,110,112により埋設された薄膜コイル109,111と、上部磁極113とをこの順に積層形成することにより、記録ヘッド部100Bを形成する。最後に、記録ヘッド部100Bを覆うようにオーバーコート層(図示せず)を形成したのち、再生ヘッド部100Aおよび記録ヘッド部100Bを含む構造体をスライダ90と共に一括研磨してエアベアリング面90Mを形成することにより、薄膜磁気ヘッド100が完成する。
MR素子200を製造する際には、まず、図16に示したように、例えばスパッタリング法を使用して、下部シールド層102の一面を覆うようにMR膜114(厚さT114)を形成する。この場合には、例えば、図15に示したように、下部シールド層102上に、シード層2011と、ピンニング層2012と、ピンド層2013と、トンネル絶縁層2014と、フリー層2015と、保護層2016とをこの順に積層形成する。
続いて、例えばフォトリソグラフィ法を使用して、MR膜114上に、外縁に沿って設けられたアンダーカット部115U(アンダーカット幅W115U)を有するようにマスクパターン115を形成する。この場合には、例えば、下層レジストパターン1151(例えばPMGI)および上層レジストパターン1152(例えばフォトレジスト)を含む積層構造を有するようにする。
続いて、例えばイオンミリングを使用して、マスクパターン115を使用してMR膜114を選択的にエッチングする。このエッチング処理により、図17に示したように、MR膜パターン201が形成される。この場合には、MR膜パターン201およびマスクパターン115(下層レジストパターン1511)に付着膜114Hが付着する。
続いて、図18に示したように、例えばイオンビームスパッタリング法などの指向性の膜形成方法を使用して、垂線Pに対してほぼ平行な方向(下方向)に膜形成処理を施すことにより、先工程において形成された構造体の全体を覆うと共にマスクパターン115のアンダーカット部115Uにまで入り込まないように、下部ギャップ膜116、磁気バイアス膜117およびエッチング保護膜118をこの順に積層形成する。この下部ギャップ膜116および磁気バイアス膜117は、いわゆる機能膜であり、それぞれ後工程において下部ギャップ膜パターン202R,202Lおよび磁気バイアス膜パターン203R,203Lとなるものである。この場合には、例えば、エッチング保護膜118がMR膜114よりも遅いエッチングレートを有するようにする。
続いて、例えばRIEなどの等方性のエッチングを使用して、エッチング保護膜118をマスクとして、先工程において形成された構造体の全体をエッチングする。このエッチング処理により、図19に示したように、付着膜114Hが除去される。
続いて、例えばNMPまたはアセトンなどの有機溶剤を使用して、マスクパターン115をその上の下部ギャップ膜116、磁気バイアス膜117およびエッチング保護膜118と共に除去(リフトオフ)することにより、図20に示したように、下部ギャップ膜116の残存部分として下部ギャップ膜パターン202R,202Lを形成すると共に、磁気バイアス膜118の残存部分として磁気バイアス膜パターン203R,203Lを形成する。
続いて、図14に示したように、例えばウェットエッチングまたはドライエッチングを使用して、磁気バイアス膜パターン203R,203Lを覆っているエッチング保護膜118を除去する。
最後に、例えばスパッタリング法を使用して、MR膜パターン201、下部ギャップ膜パターン202R,202Lおよび磁気バイアス膜パターン203R,203Lを覆うように上部ギャップ膜204を形成する。これにより、MR素子200が完成する。
この薄膜磁気ヘッドの製造方法では、上記第1の実施の形態において説明したデバイス構造の形成方法を応用してMR素子200を製造しているので、マスクパターン115の側壁に付着した付着膜114Hが除去されることにより、リフトオフ工程においてばりが生じない。しかも、付着膜114Hを除去するためのエッチング作業が簡単になる。したがって、リフトオフ工程においてばりが生じることを簡単に防止することにより歩留りを向上させることができる。なお、薄膜磁気ヘッドの製造方法に関する上記以外の手順、作用および効果は、第1の実施の形態において説明した場合と同様である。
なお、上記した薄膜磁気ヘッドの製造方法では、第1の実施の形態において説明したデバイス構造の形成方法を応用したが、必ずしもこれに限られるものではない。例えば、図18および図19にそれぞれ対応する図21および図22に示したように、第2の実施の形態において説明したデバイス構造の形成方法を応用することにより、エッチング保護膜118を使用しないようしてもよい。この場合には、例えば、磁気バイアス膜117を形成する際に、最上層である非磁性金属層の厚さを目標厚さよりも大きくすることにより、全体として目標厚さT203よりも大きな厚さT204を有するようにする。特に、必要に応じて、非磁性金属層の構成材料として、エッチングされにくい材料(例えばタンタル)を使用するのが好ましい。この場合においても、上記した手順を除いて、図18および図19に示した場合と同様の手順を経ることにより、付着膜114Hを除去するためのエッチング工程後において磁気バイアス膜117の厚さがT204からT203まで減少するため、リフトオフ工程においてばりが生じることを簡単に防止することにより歩留りを向上させることができる。
また、上記した薄膜磁気ヘッドの製造方法では、図14および図15に示したように、MR素子200をTMR素子としたが、必ずしもこれに限られるものではなく、そのTMR素子に代えて、いわゆる膜面直交電流型巨大磁気抵抗効果(CPP−GMR;current perpendicular to the plane-giant magneto-resistive effect )素子または膜面平行電流型巨大磁気抵抗効果(CIP−GMR;current in the plane-giant magneto-resistive effect )素子としてもよい。これらの場合においても、上記した薄膜磁気ヘッドの製造方法と同様の効果を得ることができる。
CPP−GMR素子としてのMR素子200は、例えば、図15に対応する図23に示したように、MR膜パターン201がトンネル絶縁層2014に代えてスペーサ層2017を備えている点を除き、TMR素子としてのMR素子200と同様の構造を有している。このスペーサ層2017は、ピンド層2013とフリー層2015との間を離間させるものであり、例えば、ルテニウムなどの非磁性材料により構成されている。
また、CIP−GMR素子としてのMR素子200は、例えば、図14に対応する図24に示したように、下部ギャップ膜パターン202R,202Lに代えて磁気バイアス膜パターン205R,205Lを備え、磁気バイアス膜パターン203R,203Lに代えてリード膜パターン206R,206Lを備え、上部ギャップ膜204に代えて上部ギャップ膜208を備えている。また、下部シールド層102とMR膜パターン201および磁気バイアス膜パターン205R,205Lとの間に、下部ギャップ膜207を新たに備えている。このMR素子200に関する上記以外の構成は、図14および図15に示した場合と同様である。磁気バイアス膜パターン205R,205Lは、磁気バイアス膜パターン203R,203Lと同様の機能および材質を有している。リード膜パターン206R,206Lは、MR膜パターン201に電流を流すためのものであり、例えば、金などの導電性材料により構成されている。下部ギャップ膜207および上部ギャップ膜208は、MR膜パターン201を下部シールド層102および上部シールド層104から磁気的かつ電気的に分離するものであり、例えば、アルミナなどの非磁性絶縁性材料により構成されている。
また、上記した薄膜磁気ヘッドの製造方法では、薄膜磁気ヘッド100のうちの記録ヘッド部100Bを長手記録ヘッドとしたが、必ずしもこれに限られるものではなく、垂直記録ヘッドとしてもよい。この場合においても、上記した薄膜磁気ヘッドの製造方法と同様の効果を得ることができる。
次に、本発明に関する実施例について説明する。
まず、上記第1の実施の形態のデバイス構造の形成方法を応用した薄膜磁気ヘッドの製造方法を使用して、MR素子を形成した。すなわち、まず、スパッタリング法を使用して、下部シールド層上に、シード層(ニッケルクロム合金)、ピンニング層(イリジウムマンガン合金)、ピンド層(コバルト鉄合金)、トンネル絶縁層(アルミナ)、フリー層(コバルト鉄合金)および保護層(タンタル)をこの順に積層形成することにより、MR膜を形成した。続いて、フォトリソグラフィ法を使用して、MR膜上に、下層レジストパターン(PMGI)および上層レジストパターン(フォトレジスト)を含む積層構造を有すると共にアンダーカット部を有するようにマスクパターンを形成した。続いて、イオンミリングを使用してMR膜を選択的にエッチングすることにより、MR膜パターンを形成した。続いて、イオンビームスパッタリング法を使用して、先工程において形成された構造体の全体を覆うと共にマスクパターンのアンダーカット部にまで入り込まないように、下部ギャップ膜(アルミナ)、磁気バイアス膜(クロムチタン合金(5nm厚)/コバルト白金合金(25nm厚)/タンタル(5nm厚))およびエッチング保護膜(アルミナ(10nm厚))をこの順に積層形成した。続いて、RIEを使用して全体を等方性エッチングした。この場合には、エッチング条件としてプラズマ源=マイクロ波プラズマ源,出力=1000W,圧力=80Pa,処理時間=1分間とした。続いて、アセトンを使用してマスクパターンをリフトオフすることにより、下部ギャップ膜パターンおよび磁気バイアス膜パターンを形成した。続いて、ウェットエッチングを使用してエッチング保護膜を除去した。最後に、スパッタリング法を使用して上部ギャップ膜(タンタル)を形成することにより、MR素子が完成した。
この薄膜磁気ヘッドの製造方法に関して、リフトオフ工程におけるばりの発生状況を調べたところ、表1に示した結果が得られた。表1は、エッチングガスの種類とばりの発生状況との間の相関を表している。この相関を調べる際には、エッチングガスとしてアルゴン,酸素,アルゴンおよび酸素の混合ガス,塩素(Cl2 ),四フッ化炭素(CF4 )の5種類を使用し、いずれの場合においても流量=6×10-33 /h(=100sccm)とした。特に、混合ガスの流量については、アルゴン=3×10-33 /h(=50sccm)および酸素=3×10-33 /hとした。表1では、エッチングガスの種類ごとに、付着膜の除去の可否、エッチング保護膜の被エッチングの有無、磁気バイアス膜の被エッチングの有無、ばりの発生の有無および総合判定(○または×)を示している。
Figure 0004263728
表1に示した結果から判るように、アルゴンまたは酸素を単体で使用した場合には、エッチング保護膜および磁気バイアス膜がエッチングされなかったが、付着膜も除去されなかったため、ばりが発生してしまった。また、塩素または四フッ化炭素を使用した場合には、付着膜が除去されたため、ばりが発生しなかったが、エッチング保護膜だけでなく磁気バイアス膜までエッチングされてしまった。これに対して、アルゴンおよび酸素の混合ガスを使用した場合には、付着膜が除去されたため、ばりが発生せず、しかもエッチング保護膜および磁気バイアス膜がエッチングされなかった。このことから、エッチング保護膜を使用する場合には、エッチングガスとしてアルゴンおよび酸素の混合ガスを使用することにより、磁気バイアス膜の膜減りを防止しつつばりの発生を防止することが可能であることが確認された。
ここで、確認までに、アルゴンおよび酸素の混合ガスを使用した場合についてエッチング時間の影響を調べたところ、表2に示した結果が得られた。表2は、エッチング時間(分)とばりの発生状況との間の相関を表している。この相関を調べる際には、エッチング時間を0.5分,1分,2分,3分,5分の5段階に変化させた。表2では、エッチング時間ごとに、表1に示した場合と同様の評価結果を示している。
Figure 0004263728
表2に示した結果から判るように、0.5分の場合には、エッチング保護膜および磁気バイアス膜がエッチングされなかったが、付着膜も除去されなかったため、ばりが発生してしまった。また、3分または5分の場合には、付着膜が除去されたため、ばりが発生しなかったが、エッチング保護膜だけでなく磁気バイアス膜までエッチングされてしまった。これに対して、1分または2分の場合には、付着膜が除去されたため、ばりが発生ず、しかもエッチング保護膜および磁気バイアス膜がエッチングされなかった。このことから、エッチングガスとしてアルゴンおよび酸素の混合ガスを使用する場合には、バリの発生状況および磁気バイアス膜の膜減りに関してエッチング時間が寄与することが確認された。
次に、上記第2の実施の形態のデバイス構造の形成方法を応用した薄膜磁気ヘッドの製造方法を使用して、MR素子を形成した。この場合には、エッチング保護膜を形成しなかったと共に、磁気バイアス膜のうちの非磁性金属層の形成材料を変更した点を除き、第1の実施の形態のデバイス構造の形成方法を応用した場合と同様の手順を経るようにした。
この薄膜磁気ヘッドの製造方法に関して、リフトオフ工程におけるばりの発生状況を調べたところ、表3に示した結果が得られた。表3は、非磁性金属層の厚さ(nm)とばりの発生状況との間の相関を表している。この相関を調べる際には、非磁性層金属層の厚さを5nm,10nm,15nm,20nm,30nm,50nmの6段階に変化させた。また、エッチングガスとしてアルゴンおよび酸素の混合ガスを使用したと共に、その流量およびエッチング条件を表1について説明した場合と同様にした。表3では、非磁性金属層の厚さごとに、付着膜の除去の可否、磁気バイアス膜のうちのバイアス層の露出の有無、ばりの発生の有無および総合判定を示している。
Figure 0004263728
表3に示した結果から判るように、5nmまたは10nmの場合には、付着膜が除去されたため、ばりが発生しなかったが、非磁性金属層が消失することによりバイアス層が露出してしまった。また、30nmまたは50nmの場合には、バイアス層が露出しなかったが、付着膜が除去されなかったため、ばりが発生してしまった。これに対して、15nmまたは20nmの場合には、付着膜が除去されたため、ばりが発生せず、しかもバイアス層が露出しなかった。このことから、エッチング保護膜を使用しなくても、磁気バイアス膜のうちの非磁性金属層の厚さを調整することにより、ばりの発生を防止することが可能であることが確認された。
以上、いくつかの実施の形態および実施例を挙げて本発明を説明したが、本発明は上記各実施の形態および実施例で説明した態様に限定されず、種々の変形が可能である。具体的には、上記実施の形態では、本発明のデバイス構造の形成方法を薄膜磁気ヘッドに応用する場合について説明したが、必ずしもこれに限られるものではなく、上記したように、薄膜インダクタ、薄膜センサ、半導体デバイスまたはこれらを搭載した装置などにも応用可能である。薄膜磁気ヘッド以外の一例として、本発明のデバイス構造の形成方法を薄膜インダクタに応用した場合には、第1のデバイス膜パターンが薄膜コイルとなり、第2のデバイス膜パターンが絶縁膜となる。
本発明に係るデバイス構造の形成方法は、薄膜磁気ヘッド(磁気抵抗効果素子)などのマイクロデバイスの製造方法に応用することが可能である。
本発明の第1の実施の形態に係るデバイス構造の形成方法を使用して形成されるデバイス構造の断面構成を表す断面図である。 本発明の第1の実施の形態に係るデバイス構造の形成方法における一工程を説明するための断面図である。 図2に続く工程を説明するための断面図である。 図3に続く工程を説明するための断面図である。 図4に続く工程を説明するための断面図である。 図5に続く工程を説明するための断面図である。 本発明の第1の実施の形態に係るデバイス構造の形成方法に対する比較例のデバイス構造の形成方法を説明するための断面図である。 図7に続く工程を説明するための断面図である。 本発明の第2の実施の形態に係るデバイス構造の形成方法における一工程を説明するための断面図である。 図9に続く工程を説明するための平面図である。 本発明の薄膜磁気ヘッドの製造方法を使用して製造される薄膜磁気ヘッドの分解斜視構成を表す斜視図である。 図11に示した矢印XII方向から見た薄膜磁気ヘッドの平面構成を表す平面図である。 図12に示したXIII−XIII線に沿った矢視方向における薄膜磁気ヘッドの断面構成を表す断面図である。 図12および図13に示したXIV−XIV線に沿った矢視方向におけるMR素子の断面構成を拡大して表す断面図である。 図14に示したMR素子のうちのMR膜パターンの断面構成を拡大して表す断面図である。 MR素子の製造方法における一工程を説明するための断面図である。 図16に続く工程を説明するための断面図である。 図17に続く工程を説明するための断面図である。 図18に続く工程を説明するための断面図である。 図19に続く工程を説明するための断面図である。 他のMR素子の製造方法における一工程を説明するための断面図である。 図21に続く工程を説明するための断面図である。 本発明の薄膜磁気ヘッドの製造方法に関する変形例を説明するための断面図である。 本発明の薄膜磁気ヘッドの製造方法に関する他の変形例を説明するための断面図である。
符号の説明
1…基体、2…第1のデバイス膜パターン、2S…側面、3…第2のデバイス膜パターン、4…第1のデバイス膜、4H,114H…付着膜、5,115…マスクパターン、5U,115U…アンダーカット部、6…第2のデバイス膜、7,118…エッチング保護膜、51,1151…下層レジストパターン、52,1152…上層レジストパターン、90…スライダ、90M…エアベアリング面、100…薄膜磁気ヘッド、100A…再生ヘッド部、100B…記録ヘッド部、101,108,110,112…絶縁層、102…下部シールド層、103…シールド絶縁層、104…上部シールド層、105…非磁性層、106…下部磁極、107…記録ギャップ層、107G…バックギャップ、109,111…薄膜コイル、113…上部磁極、114…MR膜、116,207…下部ギャップ膜、117…磁気バイアス膜、200…MR素子、201…MR膜パターン、202R,202L…下部ギャップ膜パターン、203R,203L,205R,205L…磁気バイアス膜パターン、204,208…上部ギャップ膜、206R,206L…リード膜パターン、2011…シード層、2012…ピンニング層、2013…ピンド層、2014…トンネル絶縁層、2015…フリー層、2016…保護層、2017…スペーサ層、P…垂線、T2〜T4,T114,T203,T204…厚さ、W2,W5,W115,W201…幅、W5U,W115U…アンダーカット幅。

Claims (12)

  1. 第1のデバイス膜を形成する第1の工程と、
    前記第1のデバイス膜上に、外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、
    前記マスクパターンを使用して前記第1のデバイス膜を選択的にエッチングする第3の工程と、
    前記第1ないし第3の工程において形成された構造体の全体を覆うと共に前記マスクパターンのアンダーカット部にまで入り込まないように第2のデバイス膜およびエッチング保護膜をこの順に積層形成する第4の工程と、
    前記エッチング保護膜をマスクとして、前記第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、
    前記マスクパターンをその上の第2のデバイス膜およびエッチング保護膜と共に除去する第6の工程と、
    残存するエッチング保護膜を除去する第7の工程と
    を含むことを特徴とするデバイス構造の形成方法。
  2. 前記第4の工程において、指向性の膜形成方法を使用して前記第2のデバイス膜および前記エッチング保護膜の形成を行う
    ことを特徴とする請求項1記載のデバイス構造の形成方法。
  3. 前記第4の工程において、前記エッチング保護膜が前記第1のデバイス膜よりも遅いエッチングレートを有するようにする
    ことを特徴とする請求項1または請求項2に記載のデバイス構造の形成方法。
  4. 第1のデバイス膜を形成する第1の工程と、
    前記第1のデバイス膜上に、外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、
    前記マスクパターンを使用して前記第1のデバイス膜を選択的にエッチングする第3の工程と、
    前記第1ないし第3の工程において形成された構造体の全体を覆うと共に前記マスクパターンのアンダーカット部にまで入り込まないように第2のデバイス膜を形成する第4の工程と、
    前記第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、
    前記マスクパターンをその上の第2のデバイス膜と共に除去する第6の工程と
    を含むことを特徴とするデバイス構造の形成方法。
  5. 磁気抵抗効果膜を形成する第1の工程と、
    前記磁気抵抗効果膜上に、外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、
    前記マスクパターンを使用して前記磁気抵抗効果膜を選択的にエッチングする第3の工程と、
    前記第1ないし第3の工程において形成された構造体の全体を覆うと共に前記マスクパターンのアンダーカット部にまで入り込まないように機能膜およびエッチング保護膜をこの順に積層形成する第4の工程と、
    前記エッチング保護膜をマスクとして、前記第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、
    前記マスクパターンをその上の機能膜およびエッチング保護膜と共に除去する第6の工程と、
    残存するエッチング保護膜を除去する第7の工程と
    を含むことを特徴とする磁気抵抗効果素子の製造方法。
  6. 前記第4の工程において、指向性の膜形成方法を使用して前記機能膜および前記エッチング保護膜の形成を行う
    ことを特徴とする請求項5記載の磁気抵抗効果素子の製造方法。
  7. 前記第4の工程において、前記エッチング保護膜が前記機能膜よりも遅いエッチングレートを有するようにする
    ことを特徴とする請求項5または請求項6に記載の磁気抵抗効果素子の製造方法。
  8. 磁気抵抗効果膜を形成する第1の工程と、
    前記磁気抵抗効果膜上に、外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、
    前記マスクパターンを使用して前記磁気抵抗効果膜を選択的にエッチングする第3の工程と、
    前記第1ないし第3の工程において形成された構造体の全体を覆うと共に前記マスクパターンのアンダーカット部にまで入り込まないように機能膜を形成する第4の工程と、
    前記第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、
    前記マスクパターンをその上の機能膜と共に除去する第6の工程と
    を含むことを特徴とする磁気抵抗効果素子の製造方法。
  9. 磁気抵抗効果素子を備えた薄膜磁気ヘッドの製造方法であって、
    前記磁気抵抗効果素子を製造する工程が、
    磁気抵抗効果膜を形成する第1の工程と、
    前記磁気抵抗効果膜上に、外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、
    前記マスクパターンを使用して前記磁気抵抗効果膜を選択的にエッチングする第3の工程と、
    前記第1ないし第3の工程において形成された構造体の全体を覆うと共に前記マスクパターンのアンダーカット部にまで入り込まないように機能膜およびエッチング保護膜をこの順に積層形成する第4の工程と、
    前記エッチング保護膜をマスクとして、前記第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、
    前記マスクパターンをその上の機能膜およびエッチング保護膜と共に除去する第6の工程と、
    残存するエッチング保護膜を除去する第7の工程と
    を含むことを特徴とする薄膜磁気ヘッドの製造方法。
  10. 前記第4の工程において、指向性の膜形成方法を使用して前記機能膜および前記エッチング保護膜の形成を行う
    ことを特徴とする請求項9記載の薄膜磁気ヘッドの製造方法。
  11. 前記第4の工程において、前記エッチング保護膜が前記機能膜よりも遅いエッチングレートを有するようにする
    ことを特徴とする請求項9または請求項10に記載の薄膜磁気ヘッドの製造方法。
  12. 磁気抵抗効果素子を備えた薄膜磁気ヘッドの製造方法であって、
    前記磁気抵抗効果素子を製造する工程が、
    磁気抵抗効果膜を形成する第1の工程と、
    前記磁気抵抗効果膜上に、外縁に沿ってアンダーカット部を有するようにマスクパターンを形成する第2の工程と、
    前記マスクパターンを使用して前記磁気抵抗効果膜を選択的にエッチングする第3の工程と、
    前記第1ないし第3の工程において形成された構造体の全体を覆うと共に前記マスクパターンのアンダーカット部にまで入り込まないように機能膜を形成する第4の工程と、
    前記第1ないし第4の工程において形成された構造体の全体を等方性エッチングする第5の工程と、
    前記マスクパターンをその上の機能膜と共に除去する第6の工程と
    を含むことを特徴とする薄膜磁気ヘッドの製造方法。
JP2006050814A 2006-02-27 2006-02-27 デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 Expired - Fee Related JP4263728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006050814A JP4263728B2 (ja) 2006-02-27 2006-02-27 デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050814A JP4263728B2 (ja) 2006-02-27 2006-02-27 デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法

Publications (2)

Publication Number Publication Date
JP2007234646A JP2007234646A (ja) 2007-09-13
JP4263728B2 true JP4263728B2 (ja) 2009-05-13

Family

ID=38554970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050814A Expired - Fee Related JP4263728B2 (ja) 2006-02-27 2006-02-27 デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法

Country Status (1)

Country Link
JP (1) JP4263728B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225489B2 (en) 2010-03-26 2012-07-24 Tdk Corporation Method of manufacturing magnetoresistive element having a pair of free layers
KR102102783B1 (ko) 2014-01-06 2020-04-22 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법

Also Published As

Publication number Publication date
JP2007234646A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
US7372673B2 (en) Magnetoresistive effect transducer having longitudinal bias layer and control layer directly connected to free layer
JP4322882B2 (ja) 薄膜磁気ヘッド及び該薄膜磁気ヘッドの製造方法
US20020157238A1 (en) Method of manufacturing magnetoresistive device and method of manufacturing thin-film magnetic head
JP2004253437A (ja) パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP2001325704A (ja) 磁気抵抗効果センサ、磁気抵抗効果センサの製造方法、磁気抵抗検出システム、および磁気記憶システム
JP2008021360A (ja) 薄膜磁気ヘッド、磁気ヘッドアセンブリ、磁気ディスクドライブ装置及び薄膜磁気ヘッドの製造方法
US10748559B1 (en) Magnetic head including spin torque oscillator and manufacturing method for the same
JP2001052316A (ja) 磁気抵抗効果ヘッド、その製造方法、及びそれを用いた磁気記録装置
JP2004022114A (ja) 磁気ヘッド及びその製造方法
US20060209471A1 (en) Magnetoresistive element and method of manufacturing the same
JP4322939B2 (ja) 磁区制御用反強磁性層を備えた磁気抵抗効果薄膜磁気ヘッド
JP2007317269A (ja) 磁気抵抗効果素子及び薄膜磁気ヘッド
US7950135B2 (en) Manufacturing method of magnetoresistive effect element
JP4263728B2 (ja) デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法
JP2005019497A (ja) 磁気抵抗効果素子の製造方法、並びに、磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
US7770284B2 (en) Manufacturing method of magnetoresistive effect element
US8149547B2 (en) Magnetoresistive effect element and thin-film magnetic head with the magnetoresistive effect element
US9236069B2 (en) Method for making a current-perpendicular-to-the-plane (CPP) magnetoresistive (MR) sensor with reduced-width self-aligned top electrode
JP2000293823A (ja) 磁気抵抗効果素子およびその製造方法、磁気抵抗効果ヘッド並びに磁気記録再生装置
JP4108093B2 (ja) 薄膜パターンの形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法
JP2005101423A (ja) 磁気検出素子およびその製造方法
KR100822593B1 (ko) 자기 헤드의 제조 방법
US8914970B2 (en) Method for making a tunneling magnetoresistive (TMR) sensor
US20080074800A1 (en) Manufacturing method of thin-film magnetic head and thin-film magnetic head
US20070072132A1 (en) Method of forming device structure, method of manufacturing magnetoresistive element, and method of manufacturing thin film magnetic head

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees