JP4261943B2 - Electronic component manufacturing method and electronic component - Google Patents
Electronic component manufacturing method and electronic component Download PDFInfo
- Publication number
- JP4261943B2 JP4261943B2 JP2003058091A JP2003058091A JP4261943B2 JP 4261943 B2 JP4261943 B2 JP 4261943B2 JP 2003058091 A JP2003058091 A JP 2003058091A JP 2003058091 A JP2003058091 A JP 2003058091A JP 4261943 B2 JP4261943 B2 JP 4261943B2
- Authority
- JP
- Japan
- Prior art keywords
- columnar conductor
- electronic component
- insulating layer
- columnar
- wiring patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品の製造方法および、電子部品に係り、特に積層対象となる層間の電気的接合に柱状導体を用いるようにした電子部品の製造方法および、電子部品に関する。
【0002】
【従来の技術】
従来、複数の配線パターンを積み重ねるとともに、これら積み重ねられた配線パターンの間に層間接続部を設け、複雑な配線機能を達成するようにした多層配線構造が知られている。
【0003】
そして同構造を形成するための製造方法が種々提案・開示されている。図7は、従来における一般的な層間接続部を示した断面説明図である。
【0004】
同図においては、下層側1に絶縁層2が形成されている。そして当該絶縁層2には層間接続部となる第1柱状導体3が前記絶縁層2を貫通するように設けられている。そしてこのように形成された下層側1の上面には、配線パターン4が形成され、前記第1柱状導体3との電気的導通を図るようにしている。
【0005】
ところで同図においては、下層側1と上層側5との接続を行う目的から、下層側1に設けられた第1柱状導体3の上方に配線パターン4を介して、第2柱状導体6が形成されている。そしてこの第2柱状導体6は、通常、第1柱状導体3の天井部分を覆うようレジスト等を塗布し、又はドライフィルム等を貼り付け、フォトエッチングによるマスク形成と、このマスクを用いたメッキの析出等により形成される。
【0006】
なおこのようなレジストを用い柱状導体となるポストを形成する詳細として、ドライフィルムレジストをラミネートした後、露光現像によってポスト形成用の開口部を形成する。そして開口部形成後は、当該開口部内に電解銅めっきによりポストを形成する方法が知られている(例えば、特許文献1参照。)。
【0007】
また柱状導体の頭部上を覆うレジストパターンに覆われていない樹脂層をジェットスクラブ処理(いわゆるブラスト処理)によって除去し、前記柱状導体の頭部を露出させるものも知られている(例えば、特許文献2参照。)。
【0008】
【特許文献1】
特開平10−75063号公報([0024])
【0009】
【特許文献2】
特開平10−22636号公報([0012])
【0010】
【発明が解決しようとする課題】
ところで上述した従来の技術では下記に示すような問題点があった。
【0011】
すなわち図7に示すように第1柱状導体3と第2柱状導体6とを重ね合わせる方式では、マスクの取り付け誤差やマスク自体の変形(温度湿度での膨張、収縮)、あるいは基板自体の変形などの要因によってマスクの位置精度が低下すると、第1柱状導体3と第2柱状導体6との相対位置ずれが発生し、その結果、図8に示すように第2柱状導体6に変形が生じ、抵抗値の増大や柱状導体を介した放熱特性が悪化するというおそれがあった。
【0012】
そして層間接続部となる柱状導体は、電子部品に対する小型化の要請から、その直径も縮小しており、マスクの位置精度に起因する上記課題は一層顕著になっていた。
【0013】
ここでマスクの位置精度を向上させることで上記課題を解決しようとすると、取り付け精度の管理などが厳格になり管理コストの高騰などといった新たな問題が発生する。
【0014】
また図9に示すように、第3柱状導体7の頭部上を覆うレジストパターン8に覆われていない樹脂層9をジェットスクラブ処理によって除去する場合、前記レジストパターン8に位置ずれが生じると、前記ジェットスクラブが第3柱状導体7の周囲の樹脂層9にかかり、当該樹脂層9が掘られ、図中、クロスハッチング部に示すような空隙10が生じるおそれがあった。このような課題をマスクの位置精度の向上で解決しようとすると、上記と同様、マスクの取り付け精度の管理などが厳格になり管理コストの高騰などといった新たな問題が発生する。
【0015】
本発明は、上記従来の問題点に着目し、従来のマスクの精度を厳格にすることなく、層間接続をなす柱状導体の接続信頼性を向上させる方法および、同方法を用いた電子部品を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明は、柱状導体を少なくとも絶縁層内を貫通する首下部と、この首下部の断面積を越えるだけの面積を備え上層側との配線接続をなす接続用頭部とで構成すれば、マスクの誤差を前記首下部より拡径された接続用頭部にて吸収することができるという知見に基づいてなされたものである。
【0017】
すなわち本発明に係る電子部品の製造方法は、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する柱状導体にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、前記柱状導体の設定高さを越えるよう前記柱状導体を形成した後、上方より前記柱状導体を研磨することで前記柱状導体の高さを前記設定高さに揃えるとともに、前記柱状導体の首下部断面積を越えるだけの接続用頭部を形成し、この拡径された接続用頭部に上層側を接続する手順とした。
【0018】
また他の電子部品の製造方法としては、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する柱状導体にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、前記柱状導体の設定高さを越えるよう前記柱状導体を形成し、上方より前記柱状導体を研磨することで前記柱状導体の高さを前記設定高さに揃えるとともに、前記柱状導体の首下部断面積を越えるだけの接続用頭部を形成した後、前記柱状導体が埋まるよう前記絶縁層を形成し、拡径された前記接続用頭部に重なる前記絶縁層領域に開口を形成することで前記接続用頭部を露出させ、上層側を接続する手順とした。
【0019】
そして本発明に係る電子部品は、配線パターンとこの配線パターンを覆う絶縁層とを少なくとも厚み方向に複数配置した電子部品であって、前記絶縁層を挟んで位置する配線パターン間を、その内部が密に形成された柱状導体で接続するとともに、この柱状導体に少なくとも首下部断面積を超えるだけの接続用頭部を設け、この拡径された接続用頭部に上層側を接続するよう構成した。
【0020】
上記構成によれば、まずあらかじめ設定した柱状導体の高さを超えるように、前記柱状導体を形成する。その後、この柱状導体の上方から当該柱状導体に研磨を施せば、柱状導体の全高は、あらかじめ設定した柱状導体の高さに倣うとともに、研磨が施された柱状導体の頭部は、その径が拡大する。なおこの接続用頭部は研磨により形成されることから、上方より見るとその面積内に首下部の面積が含まれるような位置関係となる(すなわち接続用頭部の投影面積内に首下部の投影面積が含まれる)。
【0021】
このように柱状導体の頭部に拡径した接続用頭部を形成すれば、上層に位置する配線パターンや柱状導体は、拡径された前記接続用頭部に対して、接続がなされるのでマスク等の位置ずれに対し、接続信頼性を確保することができる。
【0022】
また上記作用に加え、柱状導体を形成した後、絶縁層にて前記柱状導体を埋め、その後、接続用頭部の上方に位置する前記絶縁層を除去し、上層側との接続をなす開口を前記絶縁層に形成する場合でも、柱状導体における接続用頭部の径が大きく設定されているので、上記と同様、開口部の形成位置に対する制約が緩和され、上層に位置する配線パターンや柱状導体は、開口部から露出する前記接続用頭部に対して、接続がなされるので接続信頼性を確保することができる。
【0023】
【発明の実施の形態】
以下に本発明に係る電子部品の製造方法および、電子部品について好適な具体的実施の形態を図面を参照して詳細に説明する。
【0024】
図1は、本実施の形態に係る製造方法を用いた電子部品の断面拡大図である。
【0025】
同図に示すように、本実施の形態に係る電子部品の製造方法を用いて製造された電子部品20では、厚み方向に複数の層が形成され、(層間接続部となる)複数の柱状導体22A、22Bがこれら層間を接続するよう重ねられている(本実施の形態では2段ないし3段)。そしてこれら柱状導体22A、22B、22Cの周囲には絶縁層24が介在しており、柱状導体22A、22B、22Cや配線パターン26周囲の絶縁作用をなすようにしている。
【0026】
ところで前記柱状導体22A、22B、22Cには、上層側との接続をなすための接続用頭部28A、28B、28C(図示せず)と、当該接続用頭部28A、28B、28Cの下方に位置する首下部30A、30B、30Cとで構成されている。なお上述したこれら柱状導体22A、22B、22Cは、位置が異なるだけであり、その形状は同一であることから、柱状導体22Aをもとにして形状説明を行うこととする。
【0027】
柱状導体22Aは、上述したように接続用頭部28Aと、この接続用頭部28Aの直下に位置する首下部30Aとで構成されている。ここで前記接続用頭部28Aは、前記首下部30Aの断面積を超えるよう径が拡大されているとともに、前記接続用頭部28Aの投影面内に、前記首下部30Aの投影面が含まれるような位置関係となっている。また接続用頭部28Aの面積は、少なくとも首下部30Aを越えるとともに、接続対象となる上層側の柱状導体の形成位置の精度に応じて適宜設定すればよい。
【0028】
このように構成された電子部品20の製造方法について以下に説明を行う。
【0029】
本実施に係る製造方法を適用して上述した柱状導体を形成するためには、まず図2(1)に示すように、配線パターン32の上方にドライフィルム34を貼り合わせ、その後フォトエッチングを施すことで、前記ドライフィルム34の表面に開口36を形成する。なおドライフィルム34の厚み(図中、A寸法)は、あらかじめ設定した柱状導体の高さよりも低く設定する。
【0030】
そして同図(2)に示すように前記配線パターン32を電極として開口36内にメッキ(図中、ハッチング部)を析出させ、その後、同図(3)に示すように、ドライフィルム34の上側表面から盛り上がるように、前記メッキを自然成長させる。なおドライフィルム34の上側表面から盛り上がるメッキの高さ(図中、B寸法)は、あらかじめ設定された柱状導体の高さを超えるまで成長させる。
【0031】
このようにあらかじめ設定された柱状導体の高さまでメッキを成長させ柱状導体38を形成した後は、図3(1)に示すように、研磨手段となる砥石40を柱状導体38の上端部に接触させ、前記柱状導体38の高さをあらかじめ設定した高さ(図中、C寸法)に揃えるようにする。また前記砥石40を柱状導体38の上端部に接触させ研磨を施すと、柱状導体38の上端部の一部がドライフィルム34上のメッキ周縁部へと移動し、メッキ周縁部の外方にオーバーハング部42を形成する。柱状導体38に対し研磨が終了した状態を同図(2)に示す。
【0032】
そして上記工程によって研磨が終了した後は、同図(3)に示すようにドライフィルム34を除去すれば、接続用頭部44と首下部46とを備えた柱状導体38を形成することができる。
【0033】
このような手順を経て形成された柱状導体38の効果を以下に示す。
【0034】
図4は、絶縁層にて覆われた柱状導体の上部に開口を形成する工程を示した断面説明図である。同図(1)に示すように、柱状導体38を絶縁層48で埋めた後、開口50の形成領域を除いた箇所にマスク52を形成する。そしてマスク52形成後は、その上方よりジェットスクラブ処理を施し、接続用頭部44の上方に位置する絶縁層48の除去を行う。ここで柱状導体38には、拡径された接続用頭部44が形成されているので、例えばマスクの形成誤差によって同図(2)に示すように、左側に開口50がオフセットしても、当該開口50の領域が絶縁層48に重なることがなく、前記開口50の底部には、確実に接続用頭部44を露出させることができるのである。また同図(3)に示すようにマスクの形成誤差によって開口50が拡大しても、同図(2)と同様、前記開口50の底部に接続用頭部44を露出させることができる。
【0035】
なお上述した本実施の形態では、メッキをドライフィルム表面から自然成長させることで接続用頭部と首下部とを備えた柱状導体を形成することとしたが、この形態に限定されることもなく、例えば、ドライフィルムを2層重ね合わせるようにして接続用頭部と首下部とを形成するような以下の方法を用いても、本発明に係る柱状導体を形成することが可能である。
【0036】
本実施の形態に係る他の製造方法を適用して柱状導体を形成するには、まず図5(1)に示すようにすでに形成された配線パターン54の上層に、第1および第2ドライフィルム56、58を貼り合わせるとともに、その後、フォトエッチング処理を施すことにより、前記第1および第2ドライフィルム56、58に柱状導体における首下部断面形状に相当する下穴60を形成する。なお前記第1および第2ドライフィルム56、58の厚みは以下のように設定すればよい。すなわち第1ドライフィルム56の厚み(図中、寸法D)は、少なくとも形成対象となる柱状導体の高さよりも低く設定され、そして前記第2ドライフィルム58の厚みは、第1および第2ドライフィルム56、58を重ねた際(図中、寸法E)、前記柱状導体の高さを越えるだけの寸法になるよう設定する。なお本形態の形態を実施する場合、例えば、第1ドライフィルム56の材質を溶剤系の剥離液により剥離が可能であるような材質とするとともに、第2ドライフィルム58の材質をアルカリ系の剥離液にて剥離できる材質として、選択的に剥離ができるようにすることが好ましい。このように第1および第2ドライフィルム56、58の材質を異ならせ、同一の剥離液で剥離できないようにすれば、これらドライフィルムの境界を明確にすることが可能になる。また本実施の形態では、第1および第2ドライフィルム56、58を用いることとしたが、この形態に限定されることもなく、例えば前記第1および第2ドライフィルム56、58に代えて、同一の剥離液で剥離できないような異なるレジストを適用してもよい。
【0037】
その後、同図(2)に示すように配線パターン54を電極として、下穴60にメッキを析出し第2ドライフィルム58の上端付近まで金属を充填させ柱状導体62を形成させた後は、同図(3)に示すように第2ドライフィルム58を除去し、柱状導体62の上端部を露出させる。
【0038】
このように第2ドライフィルム58の除去により、柱状導体62の上端部を露出した後は、図6(1)に示すように、研磨手段となる砥石64を柱状導体62の上端部に接触させ、前記柱状導体62の高さをあらかじめ設定した高さ(図中、C寸法)に揃えるようにする。また前記砥石64を柱状導体62の上端部に接触させ研磨を施すと、柱状導体62の上端部の一部が第1ドライフィルム56の上面側へと移動し、オーバーハング部66を形成する。柱状導体62に対し研磨が終了した状態を同図(2)に示す。
【0039】
そして柱状導体62に対し研磨が終了した後は、同図(3)に示すように第1ドライフィルム56を除去すれば、接続用頭部68と首下部70とを備えた柱状導体40を形成することができる。
【0040】
【発明の効果】
以上説明したように本発明によれば、複数の配線パターンと、これら配線パターンの間に介在する絶縁層とを備えるとともに、前記絶縁層を貫通する柱状導体にて前記配線パターン間の電気的接続を行う電子部品の製造方法であって、前記柱状導体の設定高さを越えるよう前記柱状導体を形成した後、上方より前記柱状導体を研磨することで前記柱状導体の高さを前記設定高さに揃えるとともに、前記柱状導体の首下部断面積を越えるだけの接続用頭部を形成し、この拡径された接続用頭部に上層側を接続するようにしたので、従来のマスクの精度を厳格にすることなく、層間接続をなす柱状導体の接続信頼性を向上させることが可能になる。
【図面の簡単な説明】
【図1】本実施の形態に係る製造方法を用いた電子部品の断面拡大図である。
【図2】本実施の形態に係る柱状導体を形成する方法を示す断面説明図である。
【図3】本実施の形態に係る柱状導体を形成する方法を示す断面説明図である。
【図4】絶縁層にて覆われた柱状導体の上部に開口を形成する工程を示した断面説明図である。
【図5】本実施の形態に係る柱状導体を形成する他の方法を示す断面説明図である。
【図6】本実施の形態に係る柱状導体を形成する他の方法を示す断面説明図である。
【図7】従来における一般的な層間接続部を示した断面説明図である。
【図8】第1柱状導体と第2柱状導体との相対位置ずれが発生した状態を示す断面説明図である。
【図9】レジストパターンに覆われていない樹脂層をジェットスクラブ処理によって除去する状態を示す断面説明図である。
【符号の説明】
1………下層側
2………絶縁層
3………第1柱状導体
4………配線パターン
5………上層側
6………第2柱状導体
7………第3柱状導体
8………レジストパターン
9………樹脂層
10………空隙
20………電子部品
22A、22B、22C………柱状導体
24………絶縁層
26………配線パターン
28A、28B、28C………接続用頭部
30A、30B、30C………首下部
32………配線パターン
34………ドライフィルム
36………開口
38………柱状導体
40………砥石
42………オーバーハング部
44………接続用頭部
46………首下部
48………絶縁層
50………開口
52………マスク
54………配線パターン
56………第1ドライフィルム
58………第2ドライフィルム
60………下穴
62………柱状導体
64………砥石
66………オーバーハング部
68………接続用頭部
70………首下部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component manufacturing method and an electronic component, and more particularly, to an electronic component manufacturing method and an electronic component in which columnar conductors are used for electrical connection between layers to be laminated.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a multilayer wiring structure is known in which a plurality of wiring patterns are stacked and an interlayer connection portion is provided between the stacked wiring patterns to achieve a complicated wiring function.
[0003]
Various manufacturing methods for forming the structure have been proposed and disclosed. FIG. 7 is a cross-sectional explanatory view showing a conventional general interlayer connection.
[0004]
In the figure, an
[0005]
In the figure, for the purpose of connecting the
[0006]
As details of forming a post that becomes a columnar conductor using such a resist, a dry film resist is laminated, and then an opening for forming a post is formed by exposure and development. And after opening part formation, the method of forming a post by electrolytic copper plating in the said opening part is known (for example, refer patent document 1).
[0007]
Also known is a method in which a resin layer not covered with a resist pattern covering the top of the columnar conductor is removed by jet scrubbing (so-called blasting) to expose the head of the columnar conductor (for example, a patent). Reference 2).
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 10-75063 ([0024])
[0009]
[Patent Document 2]
JP-A-10-22636 ([0012])
[0010]
[Problems to be solved by the invention]
Incidentally, the above-described conventional technique has the following problems.
[0011]
That is, as shown in FIG. 7, in the method in which the first
[0012]
The diameter of the columnar conductor serving as the interlayer connection portion has also been reduced due to a demand for miniaturization of the electronic component, and the above-described problem due to the mask position accuracy has become more prominent.
[0013]
Here, if it is going to solve the said subject by improving the positional accuracy of a mask, management of attachment accuracy etc. will become severe, and new problems, such as a rise in management cost, will generate | occur | produce.
[0014]
As shown in FIG. 9, when the
[0015]
The present invention pays attention to the above-mentioned conventional problems, and provides a method for improving the connection reliability of columnar conductors for interlayer connection without making the accuracy of conventional masks strict, and an electronic component using the method The purpose is to do.
[0016]
[Means for Solving the Problems]
The present invention provides a mask if the columnar conductor is composed of at least a lower neck portion penetrating through the insulating layer and a connection head portion having an area exceeding the cross-sectional area of the lower neck portion and making a wiring connection with the upper layer side. This is based on the knowledge that the error can be absorbed by the connecting head whose diameter is expanded from the lower neck.
[0017]
That is, the electronic component manufacturing method according to the present invention includes a plurality of wiring patterns and an insulating layer interposed between the wiring patterns, and an electrical connection between the wiring patterns by a columnar conductor penetrating the insulating layer. A method of manufacturing an electronic component to be connected, wherein after forming the columnar conductor to exceed a set height of the columnar conductor, the columnar conductor is polished from above so that the height of the columnar conductor is set to the set height. In addition, the connecting head is formed so as to exceed the cross-sectional area of the neck lower portion of the columnar conductor, and the upper layer side is connected to the enlarged connecting head.
[0018]
As another method of manufacturing an electronic component, a plurality of wiring patterns and an insulating layer interposed between the wiring patterns are provided, and electrical connection between the wiring patterns is performed by a columnar conductor penetrating the insulating layer. The columnar conductor is formed so as to exceed the set height of the columnar conductor, and the columnar conductor is polished from above to reduce the height of the columnar conductor to the set height. And forming an insulating layer so as to fill the columnar conductor, and overlapping the connection head that has been expanded in diameter. By forming an opening in the layer region, the connecting head was exposed and the upper layer side was connected.
[0019]
The electronic component according to the present invention is an electronic component in which a plurality of wiring patterns and insulating layers covering the wiring patterns are arranged at least in the thickness direction, and the interior of the wiring pattern located between the insulating layers is between The connection is made with densely formed columnar conductors, and a connection head is provided on the columnar conductor so as to exceed at least the neck lower cross-sectional area, and the upper layer side is connected to the expanded connection head. .
[0020]
According to the said structure, the said columnar conductor is first formed so that the height of the columnar conductor set beforehand may be exceeded. Thereafter, if the columnar conductor is polished from above the columnar conductor, the total height of the columnar conductor follows the preset columnar conductor height, and the diameter of the head of the polished columnar conductor is Expanding. Since the connecting head is formed by polishing, when viewed from above, the area is such that the area of the lower neck is included in the area (that is, the lower part of the neck is within the projected area of the connecting head). Projection area included).
[0021]
In this way, if the connection head having an enlarged diameter is formed on the head of the columnar conductor, the wiring pattern and the columnar conductor located in the upper layer are connected to the connection head having an enlarged diameter. Connection reliability can be ensured against displacement of the mask or the like.
[0022]
In addition to the above action, after forming the columnar conductor, the columnar conductor is filled with an insulating layer, and then the insulating layer located above the connection head is removed to provide an opening for connection with the upper layer side. Even in the case where the insulating layer is formed, since the diameter of the connecting head in the columnar conductor is set to be large, the restriction on the position where the opening is formed is eased as described above, and the wiring pattern and columnar conductor located in the upper layer are relaxed. Since the connection is made to the connection head exposed from the opening, connection reliability can be ensured.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a method for manufacturing an electronic component and an electronic component according to the present invention will be described in detail with reference to the drawings.
[0024]
FIG. 1 is an enlarged cross-sectional view of an electronic component using the manufacturing method according to the present embodiment.
[0025]
As shown in the figure, in
[0026]
By the way, the
[0027]
As described above, the
[0028]
A method for manufacturing the
[0029]
In order to apply the manufacturing method according to this embodiment to form the above-described columnar conductor, first, as shown in FIG. 2A, a
[0030]
Then, as shown in FIG. 2 (2), plating (hatched portion in the figure) is deposited in the
[0031]
After the plating is grown to the height of the columnar conductor set in advance as described above and the
[0032]
After the polishing is completed by the above process, the
[0033]
The effect of the
[0034]
FIG. 4 is a cross-sectional explanatory view showing a step of forming an opening in the upper part of the columnar conductor covered with the insulating layer. As shown in FIG. 1A, after the
[0035]
In the above-described embodiment, the columnar conductor having the connection head and the neck lower part is formed by spontaneously growing the plating from the dry film surface. However, the present invention is not limited to this form. For example, it is possible to form the columnar conductor according to the present invention by using the following method in which the connecting head and the neck lower part are formed by superposing two layers of dry films.
[0036]
In order to form a columnar conductor by applying another manufacturing method according to the present embodiment, first, as shown in FIG. 5 (1), first and second dry films are formed on the already formed
[0037]
Thereafter, as shown in FIG. 2 (2), the
[0038]
After the upper end portion of the
[0039]
After the
[0040]
【The invention's effect】
As described above, according to the present invention, a plurality of wiring patterns and an insulating layer interposed between the wiring patterns are provided, and electrical connection between the wiring patterns is performed by a columnar conductor penetrating the insulating layer. A method of manufacturing an electronic component, comprising: forming the columnar conductor so as to exceed a set height of the columnar conductor, and then polishing the columnar conductor from above to set the height of the columnar conductor to the set height. And connecting the upper layer side to the enlarged diameter connecting head so as to exceed the cross-sectional area of the lower part of the neck of the columnar conductor. Without being strict, it is possible to improve the connection reliability of the columnar conductors that make the interlayer connection.
[Brief description of the drawings]
FIG. 1 is an enlarged cross-sectional view of an electronic component using a manufacturing method according to an embodiment.
FIG. 2 is an explanatory cross-sectional view showing a method of forming a columnar conductor according to the present embodiment.
FIG. 3 is an explanatory cross-sectional view showing a method of forming a columnar conductor according to the present embodiment.
FIG. 4 is an explanatory cross-sectional view showing a step of forming an opening in the upper part of a columnar conductor covered with an insulating layer.
FIG. 5 is an explanatory cross-sectional view showing another method of forming a columnar conductor according to the present embodiment.
FIG. 6 is an explanatory cross-sectional view showing another method for forming a columnar conductor according to the present embodiment.
FIG. 7 is an explanatory cross-sectional view showing a conventional general interlayer connection portion.
FIG. 8 is an explanatory cross-sectional view showing a state in which a relative displacement between the first columnar conductor and the second columnar conductor has occurred.
FIG. 9 is an explanatory cross-sectional view showing a state in which a resin layer not covered with a resist pattern is removed by a jet scrub process.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記柱状導体の設定高さを越えるよう前記柱状導体を形成し、
前記柱状導体を上方より回転砥石により研磨することで前記柱状導体の高さを前記設定高さに揃えるとともに、前記研磨をすることによって前記柱状導体の一部を移動させて前記柱状導体から側方に張り出すオーバーハング部を形成して前記柱状導体の首下部断面積を越えるだけの接続用頭部を形成し、
前記接続用頭部に上層側の電極を接続する、ことを特徴とする電子部品の製造方法。A method of manufacturing an electronic component comprising a plurality of wiring patterns and an insulating layer interposed between the wiring patterns, and electrically connecting the wiring patterns with a columnar conductor penetrating the insulating layer,
Forming the columnar conductor to exceed the set height of the columnar conductor;
By polishing the columnar conductor from above with a rotating grindstone, the height of the columnar conductor is made equal to the set height, and by polishing, a part of the columnar conductor is moved to the side from the columnar conductor. Forming an overhang portion projecting over to form a connection head that only exceeds the neck lower cross-sectional area of the columnar conductor,
An electronic component manufacturing method comprising connecting an upper layer side electrode to the connection head.
前記絶縁層を挟んで位置する配線パターンと、
前記絶縁層を挟んで配置された配線パターンを各々接続する内部が密に形成された柱状導体と、を有し、
前記柱状導体は、前記柱状導体の本体の断面積を超えた断面積を有した接続用頭部を有し、
前記接続用頭部の拡径部分は前記柱状導体の上面を回転砥石により研磨する際に前記柱状導体の一部が展延されてなる領域を有することを特徴とする電子部品。An electronic component in which a plurality of wiring patterns and insulating layers covering the wiring patterns are arranged in the thickness direction,
A wiring pattern located across the insulating layer;
A columnar conductor in which the inside connecting each of the wiring patterns arranged across the insulating layer is formed densely, and
The columnar conductor has a connecting head having a cross-sectional area exceeding the cross-sectional area of the main body of the columnar conductor;
The diameter-enlarged portion of the connecting head has an area in which a part of the columnar conductor is extended when the upper surface of the columnar conductor is polished with a rotating grindstone .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058091A JP4261943B2 (en) | 2003-03-05 | 2003-03-05 | Electronic component manufacturing method and electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058091A JP4261943B2 (en) | 2003-03-05 | 2003-03-05 | Electronic component manufacturing method and electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273495A JP2004273495A (en) | 2004-09-30 |
JP4261943B2 true JP4261943B2 (en) | 2009-05-13 |
Family
ID=33121287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058091A Expired - Lifetime JP4261943B2 (en) | 2003-03-05 | 2003-03-05 | Electronic component manufacturing method and electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4261943B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6467855B2 (en) * | 2014-10-16 | 2019-02-13 | 凸版印刷株式会社 | Manufacturing method of multilayer wiring board |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5440805A (en) * | 1992-03-09 | 1995-08-15 | Rogers Corporation | Method of manufacturing a multilayer circuit |
JPH07176847A (en) * | 1993-12-20 | 1995-07-14 | Tokuyama Corp | Circuit board and its manufacture |
JPH0883982A (en) * | 1994-09-13 | 1996-03-26 | Oki Electric Ind Co Ltd | Manufacture of multilayer printed-wiring board |
JPH08107279A (en) * | 1994-10-03 | 1996-04-23 | Hitachi Ltd | Manufacture of wiring board |
JP3290041B2 (en) * | 1995-02-17 | 2002-06-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Multilayer printed circuit board, method for manufacturing multilayer printed circuit board |
JP2001257474A (en) * | 2000-03-10 | 2001-09-21 | Ngk Spark Plug Co Ltd | Method of manufacturing wiring board |
JP2002319759A (en) * | 2001-04-20 | 2002-10-31 | Shindo Denshi Kogyo Kk | Method for producing flexible printed circuit board |
-
2003
- 2003-03-05 JP JP2003058091A patent/JP4261943B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004273495A (en) | 2004-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3585796B2 (en) | Multilayer wiring board manufacturing method and semiconductor device | |
EP0450381B1 (en) | Multilayer interconnection structure | |
TW200803673A (en) | Wiring substrate and manufacturing method thereof, and semiconductor apparatus | |
US6667235B2 (en) | Semiconductor device and manufacturing method therefor | |
CN109788666B (en) | Circuit substrate and manufacturing method thereof | |
KR101219905B1 (en) | The printed circuit board and the method for manufacturing the same | |
US20160338192A1 (en) | Fine line 3d non-planar conforming circuit | |
JP4261943B2 (en) | Electronic component manufacturing method and electronic component | |
TWI253314B (en) | Manufacturing method for an electronic component and an electronic component | |
JP7327436B2 (en) | Coil component and its manufacturing method | |
JP3306495B2 (en) | Manufacturing method of flex-rigid wiring board | |
WO2003002786A1 (en) | Electroplating method and printed wiring board manufacturing method | |
JP2715920B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2000114412A (en) | Manufacture of circuit board | |
JP2004311796A (en) | Electronic component and method for manufacturing the same | |
KR101218308B1 (en) | Method of manufacturing printed circuit board | |
JP2661231B2 (en) | Manufacturing method of printed wiring board | |
TW201804879A (en) | Circuit carrier and manufacturing method thereof | |
JPS60192348A (en) | Method for forming multilayer wiring of semiconductor integrated circuit | |
JPH0587973B2 (en) | ||
JP2004087835A (en) | Wiring board and method for manufacturing the same | |
JPS60140737A (en) | Manufacture of semiconductor device | |
JP2006108520A (en) | Semiconductor device and method of manufacturing the same | |
JPH02121387A (en) | Manufacture of electronic circuit device | |
JP2003338684A (en) | Method of manufacturing printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4261943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |