JP4260901B2 - メモリへのデータの疑似整合転送の方法と装置 - Google Patents

メモリへのデータの疑似整合転送の方法と装置 Download PDF

Info

Publication number
JP4260901B2
JP4260901B2 JP13923694A JP13923694A JP4260901B2 JP 4260901 B2 JP4260901 B2 JP 4260901B2 JP 13923694 A JP13923694 A JP 13923694A JP 13923694 A JP13923694 A JP 13923694A JP 4260901 B2 JP4260901 B2 JP 4260901B2
Authority
JP
Japan
Prior art keywords
data
byte
bytes
transferred
transferred data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13923694A
Other languages
English (en)
Other versions
JPH07141256A (ja
Inventor
エム．ジョンソン ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
NCR International Inc
Original Assignee
Hynix Semiconductor Inc
NCR International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc, NCR International Inc filed Critical Hynix Semiconductor Inc
Publication of JPH07141256A publication Critical patent/JPH07141256A/ja
Application granted granted Critical
Publication of JP4260901B2 publication Critical patent/JP4260901B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Image Processing (AREA)
  • Bus Control (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は一般にコンピューターメモリ内のデータ転送に関し、特にメモリへデータを疑似整合して転送（以下、データ疑似整合転送という）する方法および装置に関する。
【０００２】
【従来の技術】
コンピューターシステムにおいては入出力バス（Ｉ／Ｏバス）を介してしばしばプロセッサ、メモリおよび周辺デバイス間でデータが転送される。従来はＩＳＡ、ＥＩＳＡあるいはマイクロチャンネル（登録商標）バスの様な標準化されたバスを使っていろいろのプラットフォームおよびいろいろのプロセッサにまたがる周辺デバイスに一つの共通Ｉ／Ｏインターフェースを与えていた。しかしながらこれらのバスにまたがるデータ転送には多くの問題がある。
【０００３】
バスにまたがるデータ転送に関わる問題の一つは、データの未整合転送（unalignment transfer of data）である。未整合転送は一ブロックのデータバイトがソースおよびまたはデスティネーション（目標）における一ワードもしくはダブルワードの境界（boudary）に整合されていないときに起きる。そのような不整合は転送中にバイトブロックをシフトし、およびまたはマスキングを行なう点でプロセッサまたはデバイスに著しいオーバーヘッドを起こしかねない。例えばインテル（登録商標）３８６および４８６プロセッサ内の未整合転送は等価な整合転送に比べて５０％ないし２５０％遅くなることがある。したがって、メモリへの未整合データ転送を最適化するための方法および装置を与える必要がある。
【０００４】
【発明が解決しようとする課題】
上記の先行技術における限界を克服するため、かつ本明細書の以下の記載から明らかになる他の制限を克服するため、本発明はメモリへのデータの疑似整合転送を与える方法および装置を与える。
【０００５】
【課題を解決するための手段】
このため、本発明は、入出力バスを介して周辺デバイスに複数のデータバイトを転送するための手段と、前記転送されるデータバイトの整合情報を有する制御ヘッダのフォーマット化と送信を行なう手段と、を備えたプロセッサと、前記周辺デバイスに接続され、前記プロセッサから転送された前記データバイトと、当該データバイトの一部であるか又は整合転送に伴って担持される余分のバイトであるか否かを示すマスクビット情報を含む前記制御ヘッダと、を受信して当該転送されたデータバイトが再整合を必要とするか否かを決定し、前記整合情報を有する制御ヘッダに基づいて前記再整合を実行するために前記転送されたデータバイトの再整合を行なうための整合手段と、を含み、前記制御ヘッダは、前記転送されるデータバイトのソースアドレス、デスティネーションアドレス、バイト長及び制御ワードを含むコンピューターシステムを提供するものである。
【０００６】
【実施例】
好ましい実施例に関する以下の説明では添付の図面を参照して本発明を実施した特定の実施例を示す。本発明の範囲を逸脱することなく他の実施例を実施しうること、および構造上の変更をなしうることを了解されたい。
【０００７】
引用する図面において類似の参照番号は対応する部分を表す。
【０００８】
概観
データ転送を行なうための最も効率的なインテル３８６／４８６（登録商標）のインストラクション（命令）は「REP MOVSD」であるが、これは「REPeat MOVe String Double word」を意味する略号である。この命令が最も効率的に実行されるためにはソースおよびデスティネーションの両アドレスがダブルワードに整合されていること、すなわち３２ビット境界に整合されていることが必要である。バイト（８-ビット）およびワード（１６-ビット）の転送も許容されており、サポートされているが、それほど効率的ではない。その理由はＩ／Ｏバスが３２ビット幅であるからである。しかしながら多くのアプリケーションは必ずしもデータブロックをダブルワードに整合させていない。なぜならば多くのアプリケーションは通常、データブロックにこれをストリングバイトとしてアクセスするからである。
【０００９】
本発明はデータが未整合である場合でもメモリへの高速な整合データ転送を可能にする。すなわち本発明はデータを疑似整合してメモリへ転送する方法と装置を与える。その場合、本発明で追加するソフトウェアおよびハードウェアがあたかもデータが整合されているかのごとくに未整合データの転送を行なう。このソフトウェアは周辺デバイス内のハードウェアに命令を発生する。この命令は当該周辺デバイスが未整合転送されたバイトを結合し、回転し、マスクして確実にそれらのバイトが周辺デバイス内に適切に整合させる。
【００１０】
整合転送および未整合転送
図１および図２はデータの整合転送とデータの未整合転送の相異を示す例である。図１は整合した転送を示し、図２は未整合の転送を示す。図１および図２の両方とも、各ブロックは一バイトのデータを表し、四バイトからなる各水平グループによりダブルワードに整合された境界を示す。
【００１１】
図１は典型的なダブルワードの整合転送を示す。図示するようにソースメモリ内における各データワードＳ0-Ｓ3、Ｓ4-Ｓ7、Ｓ8-Ｓ11、Ｓ12-Ｓ15はデスティネーションメモリ内の対応するダブルワードＤ0-Ｄ3、Ｄ4-Ｄ7、Ｄ8-Ｄ11、Ｄ12-Ｄ15に転送されるときに変更を受けない。 従ってこの転送は転送の際にデータのダブルワード整合を維持する。
【００１２】
図２はデータの未整合転送を示す。図に示すようにソースメモリ内の各バイトＳ0-Ｓ15はデスティネーションメモリ内の対応するバイトＤ0-Ｄ15に転送される際にダブルワードの相対位置を変更する。典型的な場合、整合上の変化を処理するため、バイトの結合、回転およびマスキングが必要となろう。しかしながらこれらの機能は通常、プロセッサにより非常に非能率的な方法で行なわれる。
【００１３】
ハードウェア環境
図３は本発明の一般的なハードウェア環境を例示するブロック線図である。プロセッサ１０は例えばインテル３８６もしくは４８６プロセッサであるが、これはＩ／Ｏバス１４を介してビデオ回路１２に結合される。このＩ／Ｏバス１４はプロセッサ１０とビデオ回路１２との間のアドレスデータおよび制御信号の転送を行なう。ビデオ回路１２の主な目的はビデオメモリ１６とＣＲＴ１８を制御することである。ビデオメモリ１６はプロセッサ１０から送られるデータを格納する。このデータは後でＣＲＴ１８に書き込まれる。ビデオ回路１２はプロセッサ１０からビデオメモリ１６へのデータ転送とビデオメモリ１６からＣＲＴ１８へのデータ転送との間の調停（arbitration）を行なう。
【００１４】
ビデオ回路
図４はビデオ回路１２を拡大して示すブロック線図である。ビデオ回路１２は調停論理回路２０、ＣＲＴコントローラ論理回路２２、マルチプレクサ２４および整合論理回路（alignment logic）２６を含む。調停論理回路２０はマルチプレクサ２４を制御して調停論理回路２０とプロセッサ１０との間を調停し、それによりプロセッサ１０、ビデオメモリ１６およびＣＲＴ１８へのデータ転送およびこれらからのデータ転送を制御する。ＣＲＴコントローラ論理回路２２はＣＲＴ１８上にデータを表示するため、ビデオメモリ１６からデータの読み出しに必要なアドレスを与える。整合論理回路２６はプロセッサ１０からの転送データを確実にビデオメモリ１６内に正しく整合させる。整合転送には結合も回転もマスキングも必要ないが、何らかの整合が実際に必要とされるか否かに関わらず、各データ転送について整合論理回路２６が使用される。すべてのデータ転送が整合論理回路２６を通して行なわれるというこの条件がすべてのタイミング問題を解決し、制御論理回路を簡単化する。
【００１５】
整合論理回路
図５は、本発明の整合論理回路２６のコンポーネントを例示するブロック線図である。データは図５の左側にある四つのバスDATA IN（DIN）で整合論理回路２６に入る。各 DIN バスは、８ビットバイトのデータを含む。マスク情報は、図５の左側にあるバスMask In（MIN）で整合論理回路２６に入る。この場合、MINバスの各四つの信号は対応するMINバス上の８ビットバイトデータに対するマスクビットを含む。このマスクビットは、当該バイトが所望のデータの一部であるか、あるいは単に疑似整合転送に伴って担持される余分のバイトであるか否かを示すためのものである。制御信号もまた図５の左側にあるALIGN LAT LO、DIR RIGHT、およびROTATE[1:0]信号線から整合論理回路２６に入る。
【００１６】
ブロック２８ａ-２８ｄはタイミングをとる目的で設けられた遅延ブロックである。ブロック３０ａ-３０ｄはそれぞれのDINバスから来る各８ビットデータバイトおよびMIN信号線から来る単一マスクビットをラッチングすることができる９ビットレジスタで、このラッチングはビデオ回路１２により発生されたALIGN LAT LO信号によりクロックされるときに行なわれる。ブロック３２ａ-３２ｄはDINバス上にある現在のデータと、DINバス上に前回あったデータを表すブロック３０ａ-３０ｄとの間の選択を行なう２：１マルチプレクサである。この選択により、二つのシーケンシャルダブルワードからデータバイトを選択的に組み合わせて出力ダブルワードとすることが可能となる。ブロック３２ａ-３２ｄに対して設けられた選択論理回路３４は、表ＩＡ-ＩＤに示すブール代数論理で記述されるDIR RIGHT信号およびROTATE[1:0]信号で駆動されるＮＡＮＤゲートおよびＮＯＲゲートで構成される。ブロック３６ａ-３６ｄは、出力ダブルワード内のバイトを回転するため、四つのマルチプレクサ３２ａ-３２ｄの任意の一出力から負荷することができる９ビットレジスである。ブロック３６ａ-３６ｄに対して設けられた選択論理回路３８は、表IIに示すブール代数により記述されるROTATE[1:0]制御信号により駆動されるＮＯＲゲートで構成される。ブロック３６ａ-３６ｄに対する選択論理回路３８は、「バレルシフティング（barrel shifting）」の機能を果たす。この場合、各ブロック３２ａ-３２ｄから得られるバイトを任意のブロック３６ａ-３６ｄの中に格納することができる。ROTATE[1:0]信号はバイトの回転、すなわちいずれのブロック３２ａ-３２ｄのバイトを各ブロック３６ａ-３６ｄ中に格納されるべきか、を示す。
【００１７】
データは図５の右側にある四つのバスData Out（DOUTバス）において整合論理回路２６から出る。この場合、各DOUTバスは８ビットデータバイトを含む。マスク情報もまた図５の右側にあるMask Outバス（MOUTバス）から整合論理回路２６を出る。この場合、MOUTバス内の四つの信号は各々、対応するDOUTバス上の８ビットデータバスをビデオメモリ１６内に格納すべきか否かを示す。
【００１８】
ソフトウェア ドライバ モジュール
図６は本発明のソフトウェアドライバモジュールが使用する論理を例示するブロック線図である。このソフトウェアドライバモジュールはプロセッサ１０上で実行され、プロセッサ１０から送られるデータの疑似整合転送を制御する。ブロック４０はデータブロックをプロセッサ１０からビデオメモリ１６に移動させる旨のアプリケーションリクエストを受信するドライバモジュールを表す。この場合、当該データブロックはその開始バイトアドレスとバイト長により同定される。
【００１９】
ブロック４２は当該転送のための制御ヘッダを計算しフォーマット化するドライバモジュールを表す。この制御ヘッダは当該ソースアドレス、デスティネーションアドレス、バイト長、および制御ワードを含む。各整合制御ワードは対応するダブルワードに対するROTATE[1:0]、DIR RIGHTおよびMIN[3:0]信号を表す７ビットを含む。上述したように、制御ヘッダ中のROTATE[1:0]ビット、DIR RIGHTビットおよびMIN[3:0]ビットは整合論理回路２６に、転送の真性、すなわち当該バイトが回転されるべきか否か、回転の方向、および余分のバイトのマスキング、を通知する。例えば図２に示すデータの転送は五つのシーケンシャルダブルワードを転送することと、一バイトの右回転が必要であろう。さらに、Ｓ15の左の二つの余分のバイトおよびＳ0の右の余分の二バイトがマスクされることになろう。
【００２０】
ブロック４４は整合した転送が確実に行われるように、プロセッサ１０に与えられるソースアドレス、デスティネーションアドレスおよびバイト長を修正するドライバモジュールを表す。ブロック４６は、プロセッサ１０に命令してプロセッサ１０がビデオ回路１２に制御ヘッダおよび疑似整合データブロック（pseudo-aligned data block）を転送させるドライバモジュールを表す。
【００２１】
ビデオ回路１２はステートマシン（state machine）とＦＩＦＯとを含む。これらのＦＩＦＯは、プロセッサ１０からの転送を緩衝（buffer）してからALIGN LAT LO信号、DIR RIGHT信号およびROTATE[1:0]制御信号線のみならずDINバス信号およびMINバス信号を整合論理回路２６中に送る。そのようなステートマシンおよびＦＩＦＯの設計は本技術分野でよく知られているのでここには之以上詳細に述べない。
【００２２】
結論
要約すると、本発明はメモリへデータを疑似整合して転送する方法および装置を開示する。通常、周辺デバイスに結合される整合論理回路がプロセッサから複数のデータバイトを受信する。この整合論理回路は、当該データバイトが再整合を必要とするか否かを決定するためのデータバイトと共に転送される制御ヘッダを使用する。再整合を実行するため、整合論理回路は制御ヘッダにより示される通りに当該データバイトを結合し、回転し、マスキングする。
【００２３】
本発明の好ましい実施例に関する上記の説明は例示および説明のために示したに過ぎない。上記説明が本発明を言い尽したものではなく、また開示した通りのものに本発明を限定するものでもない。上の教示に照らして多数の設計変更および修正が可能である。例えば以下の節は本発明を達成する代わりの方法および装置を記述している。
【００２４】
当業者はメモリを有する任意のデバイスに本発明を適用することができ、ビデオコントローラに限定されないことが認識できよう。本明細書で引用したビデオをコントローラは単に例示の目的のための物であって、これですべての適用対象を言い尽したのではなく、また開示した形態のものに限定されるものではない。
【００２５】
当業者はいろいろの構成のデバイスおよび諸コンポーネントを具備したシステムに本発明を適用することができることが認識できよう。本明細書で引用した構成のデバイスおよび諸コンポーネントは単に例示の目的のための物であって、これですべての適用対象を言い尽したのではなく、また開示した形態のものに限定されるものではない。
【００２６】
当業者はいろいろのバット幅のＩ／Ｏバスに本発明を適用することができることが認識できよう。本明細書で引用したビット幅は単に例示の目的のための物であって、これですべての適用対象を言い尽したのではなく、また開示した形態のものに限定されるものではない。
【００２７】
当業者はいろいろのインストラクションの集合を具備したいろいろのプロセッサに本発明を適用することができることが認識できよう。本明細書で引用したプロセッサおよびインストラクションの集合は単に例示の目的のための物であって、これですべての適用対象を言い尽したのではなく、また開示した形態のものに限定されるものではない。
【００２８】
【発明の効果】
以上に説明したように、本発明はデータが未整合である場合でも本発明で追加するソフトウェアおよびハードウェアを使用して、あたかもデータが整合されているかのごとくに未整合データの転送を行なう。この場合このソフトウェアは周辺デバイス内のハードウェアに命令を発生し、この命令によって当該周辺デバイスが未整合転送されたバイトを結合し、回転し、マスクして確実にそれらのバイトが周辺デバイス内に適切に整合させる。このため、本発明によりメモリへの高速なデータ転送が可能となる。
【００２９】
Figure 0004260901
Figure 0004260901

【図面の簡単な説明】
【図１】 プロセッサとビデオメモリ間の整合した転送の一例である。
【図２】 プロセッサとビデオメモリ間の未整合転送の一例である。
【図３】 本発明の一般的なハードウェア環境を例示するブロック線図である。
【図４】 本発明のビデオ回路を拡大したブロック線図である
【図５】 本発明の整合論理回路の諸コンポーネントを例示するブロック線図である。
【図６】 本発明のソフトウェアドライバーモジュールで使用する論理回路を例示するブロック線図である。
【符号の説明】
１０ プロセッサ
１２ ビデオ回路
１４ Ｉ／Ｏバス
１６ ビデオメモリ
１８ ＣＲＴ
２０ 調停論理回路
２２ ＣＲＴコントローラ論理回路
２４ マルチプレクサ
２６ 整合論理回路
２８ 遅延ブロック
３０ ９ビットレジスタ
３２ ２：１マルチプレクサ
３４ 選択論理回路
３６ ９ビットレジス
３８ 選択論理回路

Claims (3)

  1. 入出力バスを介して周辺デバイスに複数のデータバイトを転送するための手段と、前記転送されるデータバイトと、当該データバイトの一部であるか又は整合転送に伴って担持される余分のバイトであるか否かを示すマスクビット情報を含む整合情報を有する制御ヘッダのフォーマット化と送信を行なう手段と、を備えたプロセッサと、
    前記周辺デバイスに接続され、前記プロセッサから転送された前記データバイトと前記整合情報を有する制御ヘッダを受信して当該転送されたデータバイトが再整合を必要とするか否かを決定し、前記制御ヘッダに基づいて前記再整合を実行するために前記転送されたデータバイトの再整合を行なうための整合手段と、を含み、
    前記制御ヘッダは、前記転送されるデータバイトのソースアドレス、デスティネーションアドレス、バイト長及び制御ワードを含むコンピューターシステム。
  2. 入出力バスを介して周辺デバイスに複数のデータバイトを転送するための手段と、前記転送されるデータバイトと、当該データバイトの一部であるか又は整合転送に伴って担持される余分のバイトであるか否かを示すマスクビット情報を含む整合情報を有する制御ヘッダのフォーマット化と送信を行なう手段と、を備えたプロセッサと、
    前記周辺デバイスに接続され、前記プロセッサから転送された前記データバイトと前記整合情報を有する前記制御ヘッダを受信して当該転送されたデータバイトが再整合を必要とするか否かを決定し、前記制御ヘッダに基づいて前記再整合を実行するために前記転送されたデータバイトの再整合を行なうための整合手段と、を含み
    前記制御ヘッダは、前記転送されるデータバイトのソースアドレス、デスティネーションアドレス、バイト長、前記転送されるデータバイトの回転及びその方向を含む前記整合情報を有し、
    前記整合手段は、前記制御ヘッダを解釈する手段を有し、前記転送されたデータバイトの回転による整合処理を行なうことを特徴とする請求項１に記載のコンピューターシステム。
  3. コンピューターシステムにおけるデータ転送方法であって、
    プロセッサから周辺デバイスに対して出入力バスを介して複数のデータバイトを転送するステップと、
    前記転送されるデータバイトのソースアドレス、デスティネーションアドレス及びバイト長を含む、前記転送されるデータバイトと、当該データバイトの一部であるか又は整合転送に伴って担持される余分のバイトであるか否かを示すマスクビット情報を含む整合情報を有する制御ヘッダのフォーマット化と送信を行なうステップと、
    転送された前記データバイトの整合処理を行なうステップと、の各ステップを有し、
    前記整合処理を行なうステップは、
    前記プロセッサから、前記転送されるデータバイトを受信するステップと、
    当該転送されたデータバイトが前記整合情報により再整合を必要とするか否かを決定するステップと、
    前記制御ヘッダに基づいて前記再整合を実行するために前記転送されたデータバイトの再整合を行なうステップと、の各ステップを含むことを特徴とするデータ転送方法。
JP13923694A 1993-06-25 1994-06-22 メモリへのデータの疑似整合転送の方法と装置 Expired - Lifetime JP4260901B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/082,862 US5680642A (en) 1993-06-25 1993-06-25 Method and apparatus for pseudo-aligned transfers of data to memory wherein a re-alignment is performed based on the data byte control header
US08/082,862 1993-06-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008052554A Division JP2008198218A (ja) 1993-06-25 2008-03-03 コンピュータシステム及びデータ転送方法

Publications (2)

Publication Number Publication Date
JPH07141256A JPH07141256A (ja) 1995-06-02
JP4260901B2 true JP4260901B2 (ja) 2009-04-30

Family

ID=22173914

Family Applications (2)

Application Number Title Priority Date Filing Date
JP13923694A Expired - Lifetime JP4260901B2 (ja) 1993-06-25 1994-06-22 メモリへのデータの疑似整合転送の方法と装置
JP2008052554A Pending JP2008198218A (ja) 1993-06-25 2008-03-03 コンピュータシステム及びデータ転送方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008052554A Pending JP2008198218A (ja) 1993-06-25 2008-03-03 コンピュータシステム及びデータ転送方法

Country Status (3)

Country Link
US (1) US5680642A (ja)
EP (1) EP0631238A1 (ja)
JP (2) JP4260901B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145017A (en) * 1997-08-05 2000-11-07 Adaptec, Inc. Data alignment system for a hardware accelerated command interpreter engine
US6622232B2 (en) 2001-05-18 2003-09-16 Intel Corporation Apparatus and method for performing non-aligned memory accesses
US7296108B2 (en) * 2005-05-26 2007-11-13 International Business Machines Corporation Apparatus and method for efficient transmission of unaligned data
US7873066B2 (en) * 2009-01-26 2011-01-18 International Business Machines Corporation Streaming direct inter-thread communication buffer packets that support hardware controlled arbitrary vector operand alignment in a densely threaded network on a chip
US8799411B2 (en) * 2010-05-28 2014-08-05 Arvato Digital Services Canada, Inc. Method and apparatus for providing enhanced streaming content delivery with multi-archive support using secure download manager and content-indifferent decoding

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6019809B2 (ja) * 1979-12-26 1985-05-18 株式会社日立製作所 デ−タ処理装置
US4602350A (en) * 1981-10-13 1986-07-22 Trw Inc. Data reordering memory for use in prime factor transform
CA1235189A (en) * 1985-01-14 1988-04-12 Haruhiko Akiyama Error correction encoding system
US5287537A (en) * 1985-11-15 1994-02-15 Data General Corporation Distributed processing system having plural computers each using identical retaining information to identify another computer for executing a received command
US4722050A (en) * 1986-03-27 1988-01-26 Hewlett-Packard Company Method and apparatus for facilitating instruction processing of a digital computer
US4845664A (en) * 1986-09-15 1989-07-04 International Business Machines Corp. On-chip bit reordering structure
US4932026A (en) * 1986-12-19 1990-06-05 Wang Laboratories, Inc. Apparatus for distributing data processing across a plurality of loci of control
US4860219A (en) * 1987-02-26 1989-08-22 National Business Systems, Inc. High speed printer
US4897799A (en) * 1987-09-15 1990-01-30 Bell Communications Research, Inc. Format independent visual communications
DE68925666T2 (de) * 1988-10-07 1996-09-26 Ibm Prozessoren für wortorganisierte Daten
US5222225A (en) * 1988-10-07 1993-06-22 International Business Machines Corporation Apparatus for processing character string moves in a data processing system
US5187783A (en) * 1989-03-15 1993-02-16 Micral, Inc. Controller for direct memory access
US5269001A (en) * 1989-07-28 1993-12-07 Texas Instruments Incorporated Video graphics display memory swizzle logic circuit and method
US5287470A (en) * 1989-12-28 1994-02-15 Texas Instruments Incorporated Apparatus and method for coupling a multi-lead output bus to interleaved memories, which are addressable in normal and block-write modes
US5491811A (en) * 1992-04-20 1996-02-13 International Business Machines Corporation Cache system using mask bits to recorder the sequences for transfers of data through cache to system memory
US5321697A (en) * 1992-05-28 1994-06-14 Cray Research, Inc. Solid state storage device
US5574923A (en) * 1993-05-10 1996-11-12 Intel Corporation Method and apparatus for performing bi-endian byte and short accesses in a single-endian microprocessor

Also Published As

Publication number Publication date
US5680642A (en) 1997-10-21
JP2008198218A (ja) 2008-08-28
JPH07141256A (ja) 1995-06-02
EP0631238A1 (en) 1994-12-28

Similar Documents

Publication Publication Date Title
US5568619A (en) Method and apparatus for configuring a bus-to-bus bridge
US4633437A (en) Data processor having dynamic bus sizing
US5761462A (en) Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data-processing system
US5828865A (en) Dual mode bus bridge for interfacing a host bus and a personal computer interface bus
US5828853A (en) Method and apparatus for interfacing two systems operating in potentially differing Endian modes
JP2565659B2 (ja) 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置
KR100381076B1 (ko) 인터버스버퍼
US5537659A (en) Bus controller for adjusting port size communication between a bus master and bus slave using bus master information
US20040010652A1 (en) System-on-chip (SOC) architecture with arbitrary pipeline depth
US5187783A (en) Controller for direct memory access
JP2008198218A (ja) コンピュータシステム及びデータ転送方法
US6266723B1 (en) Method and system for optimizing of peripheral component interconnect PCI bus transfers
EP1091301B1 (en) Method and apparatus for transmitting operation packets between functional modules of a processor
EP0331487B1 (en) Data transfer control system
EP0680636B1 (en) Interface apparatus
EP0334131B1 (en) Data processor performing operation on data having length shorter than one-word length
US6681273B1 (en) High performance, variable data width FIFO buffer
US4751632A (en) Data processor having multiple cycle operand cycles
EP0391537B1 (en) Lock converting bus-to-bus interface system
US6032212A (en) Device and method for interfacing PCI and VMEbus with a byte swapping circuit
US5944808A (en) Partial parity correction logic
JPH11265341A (ja) 入出力バスブリッジ装置
JPH0528104A (ja) マルチプロセツサシステム
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
JPH05250310A (ja) データ処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050616

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20051202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term