JP4260197B2 - 処理装置 - Google Patents
処理装置 Download PDFInfo
- Publication number
- JP4260197B2 JP4260197B2 JP2007070700A JP2007070700A JP4260197B2 JP 4260197 B2 JP4260197 B2 JP 4260197B2 JP 2007070700 A JP2007070700 A JP 2007070700A JP 2007070700 A JP2007070700 A JP 2007070700A JP 4260197 B2 JP4260197 B2 JP 4260197B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reconfigurable
- unit
- output
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
図1は、実施の形態に係る処理装置10の構成図である。処理装置10は、集積回路装置26を備える。集積回路装置26は、回路構成を再構成可能とする機能を有する。集積回路装置26は1チップとして構成され、リコンフィギュラブル回路12、設定部14、制御部18、内部状態保持回路20、出力回路22および経路部24を備える。リコンフィギュラブル回路12は、設定を変更することにより、機能の変更を可能とする。
図13は、図8に示すFIRフィルタ回路をコンパイルして作成したデータフローグラフ38bを示す。図中、“+”は加算を、“MOV”はスルー用のパスを、“>>4”は4ビットのシフトを、“>>3”は3ビットのシフトを、“>>1”は1ビットのシフトを示す。図9の例では、複数ビットのシフトを1ビットシフトにおとしてデータフローグラフ38aを作成したが、図13の例では、複数ビットのシフトをそのままにデータフローグラフ38bを作成している。図示のごとく、データフローグラフ38bは、4段の演算子で構成される。
上記の実施の形態1および2の構成においては、具体例として単一の回路であるFIRフィルタ回路をリコンフュギラブル回路を用いて実現する例について説明したが、本発明の実施の形態3においては複数の回路をリコンフュギラブル回路で実現する方式について説明する。
Claims (2)
- 少なくとも3つの分割回路(第1ないし第3分割回路)に分割化可能な回路を第1、第2、第3分割回路の順に同一領域に順次配置可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路の出力を記憶する記憶部と、
前記記憶部よりも高速に動作し、前記リコンフィギュラブル回路の出力を保持する状態保持部と、
前記記憶部の出力と前記状態保持部の出力を選択して、前記リコンフィギュラブル回路へ供給する切替部を備え、
前記第3分割回路は更に回路3−1、回路3−2に分割化可能であって、回路3−1、回路3−2の順で同一領域に配置可能であり、
前記リコンフィギュラブル回路に回路3−1が配置されているとき、前記切替部は、前記記憶部に記憶された前記第1及び第2分割回路の出力を前記リコンフィギュラブル回路に供給し、
前記リコンフィギュラブル回路に回路3−2が配置されているとき、前記状態保持部に保持された回路3−1の出力を前記リコンフィギュラブル回路に供給する処理装置。
- 前記処理装置は、デジタル復調処理装置であって、
前記第1分割回路は、I信号を処理するフィルタ回路であり、
前記第2分割回路は、Q信号を処理するフィルタ回路であり、
前記第3分割回路は、ループフィルタ、乗算器、正負判定回路を含む、復調処理回路である、請求項1記載の処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070700A JP4260197B2 (ja) | 2003-01-15 | 2007-03-19 | 処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007654 | 2003-01-15 | ||
JP2007070700A JP4260197B2 (ja) | 2003-01-15 | 2007-03-19 | 処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003339030A Division JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007213594A JP2007213594A (ja) | 2007-08-23 |
JP4260197B2 true JP4260197B2 (ja) | 2009-04-30 |
Family
ID=38491904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070700A Expired - Fee Related JP4260197B2 (ja) | 2003-01-15 | 2007-03-19 | 処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4260197B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7978087B2 (en) | 2004-01-13 | 2011-07-12 | Robert Bosch Gmbh | Fire detector |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5948806B2 (ja) * | 2011-11-16 | 2016-07-06 | 富士通株式会社 | プラグインカード収容装置及びプラグインカード制御方法 |
-
2007
- 2007-03-19 JP JP2007070700A patent/JP4260197B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7978087B2 (en) | 2004-01-13 | 2011-07-12 | Robert Bosch Gmbh | Fire detector |
Also Published As
Publication number | Publication date |
---|---|
JP2007213594A (ja) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275013B2 (ja) | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
US7849288B2 (en) | Alternately selecting memory units to store and retrieve configuration information in respective areas for a plurality of processing elements to perform pipelined processes | |
JP4011007B2 (ja) | リコンフィギュラブル回路を備えた集積回路装置および処理装置 | |
JP2018530040A (ja) | 自己適応型チップ及び配置方法 | |
JP2005044329A (ja) | 半導体集積回路 | |
US6202074B1 (en) | Multiplierless digital filtering | |
JP4260197B2 (ja) | 処理装置 | |
US7509479B2 (en) | Reconfigurable global cellular automaton with RAM blocks coupled to input and output feedback crossbar switches receiving clock counter value from sequence control unit | |
US20070038971A1 (en) | Processing device with reconfigurable circuit, integrated circuit device and processing method using these devices | |
JP4011012B2 (ja) | リコンフィギュラブル回路を備えた処理装置 | |
JP4156010B2 (ja) | 処理装置 | |
JP4413052B2 (ja) | データフローグラフ処理装置および処理装置 | |
JP4330472B2 (ja) | 処理装置 | |
JP4748944B2 (ja) | 処理装置 | |
JP2005276854A (ja) | 処理装置 | |
JP4208751B2 (ja) | データフローグラフ処理装置。 | |
JP3896083B2 (ja) | リコンフィギュラブル回路とそれを利用可能な集積回路装置 | |
JP3970186B2 (ja) | リコンフィギュラブル回路を備えた集積回路装置および処理装置 | |
JP4357326B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP4553614B2 (ja) | 処理装置 | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
US20240118870A1 (en) | Digital Signal Processing Circuitry with Multiple Precisions and Dataflows | |
CN100412801C (zh) | 备有可重构电路的处理装置、集成电路装置 | |
US20090198973A1 (en) | Processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |