JP4259803B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4259803B2 JP4259803B2 JP2002062463A JP2002062463A JP4259803B2 JP 4259803 B2 JP4259803 B2 JP 4259803B2 JP 2002062463 A JP2002062463 A JP 2002062463A JP 2002062463 A JP2002062463 A JP 2002062463A JP 4259803 B2 JP4259803 B2 JP 4259803B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- inverter circuit
- circuit
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は映像表示装置の駆動回路におけるクロック信号に基づいた映像信号のサンプリングのためのタイミングの制御に関する。
【0002】
【従来の技術】
近年、映像表示装置は、携帯可能な表示装置、例えば携帯用テレビ、携帯電話等のモニターとして特に市場ニーズが強く、またこれらの用途では、表示装置はそれに応じて小型化、軽量化、省消費電力化の要求が特に強いので要求を満たすために研究開発も盛んである。
【0003】
図8に従来の液晶表示装置の等価回路図を示し、図9にその液晶表示装置の駆動時のタイミングチャートを示す。
【0004】
図8に示すように、液晶表示パネルPは絶縁性基板10上に、ゲート信号を供給するゲートドライバ50に接続された複数のゲート信号線51と、ドレイン信号を供給するドレインドライバ60から出力されるサンプリングパルスのタイミングに応じてサンプリングトランジスタSPt1,SPt2,・・・,SPtnがオンし、それに応じてデータ信号線(映像信号線)62のデータ信号(映像信号)Sigが供給される複数のドレイン信号線61が配置されており、それらの両信号線51,61の交差部近傍には、それらの両信号線51,61に接続されたTFT70と、そのTFT70に接続された表示電極80が配置されている。
【0005】
また、絶縁性基板10とは別基板の外付け回路基板には、パネル駆動用LSIが設けられている。この外部に設けたパネル駆動用LSIから、外部クロック入力部T1,T2を介してクロック信号CKH1及びCKH2が供給される。このクロック信号CKH1とCKH2とは互いに位相が逆のクロック信号であり、サンプリングトランジスタSPt1、SPt2、SPt3・・・が、映像信号をラッチするタイミングを決めるタイミング信号を生成するための基準信号である。
【0006】
また、パネル駆動用LSIからは、垂直ドライバのスタート信号STV、水平ドライバのスタート信号STHが、それぞれゲートドライバ50及びドレインドライバ60に入力され、またデータ信号Sigがデータ信号線62に入力される。
【0007】
まず、外部から入力されたクロック信号、即ち外部クロック信号CKH1,CKH2は、それぞれレベルシフタ(L/S)に入力されて例えば0〜3Vが0〜8Vに昇圧される。そして、その出力信号は整形用インバータ回路102に入力され、バッファ回路101を介してドレインドライバ60を構成する各シフトレジスタにクロック信号として入力される。
【0008】
各シフトレジスタはインバータ回路及びクロックドインバータ回路から成り水平方向のスタート信号STHに基づいて順次次段にクロック信号が転送され、各シフトレジスタによってサンプリングパルスが発生される。
【0009】
このサンプリングパルスに基づいて、外部から入力される映像信号をサンプリングTFTによってサンプリングし、それぞれのドレイン信号線61に出力される。即ち、スタート信号STHに基づくサンプリング信号に応じてサンプリングTFTSPtがオンし映像信号線62の映像信号がドレイン信号線61に供給される。
【0010】
また、ゲート信号がゲート信号線51からゲート電極13に入力され、TFT70がオンする。それによってTFT70を介してドレイン信号が表示電極80に印加される。それと同時に、表示電極80に印加された電圧を1フィールド期間保持するために補助容量85にもドレイン信号がTFT70を介して印加される。この補助容量85の一方の電極はTFT70のソース11sに接続されており、他方の電極は各表示画素P11,P12,P13・・・、P21,P22,P23・・・において共通の電位が印加されている。
【0011】
TFT70のゲート13が開いてドレイン信号が液晶21に印加されると、1フィールド期間保持されなければならないが、液晶21のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、フリッカや表示むらとして現れてしまい良好な表示が得られなくなる。そこでその電圧を1フィールド期間保持するために補助容量85を設けている。
【0012】
表示電極80に印加された電圧が液晶21に印加されることにより、その電圧に応じて液晶21が配向して表示を得ることができる。
【0013】
【発明が解決しようとする課題】
ところが、従来の液晶表示装置では、製造工程条件等のばらつきに伴い各回路、例えばインバータ回路101,102の特性の変動が生じることがある。そのため、クロック信号に基づく映像信号をサンプリングするタイミングが早くなったり遅延したりという変動が生じることになる。
【0014】
従って、映像信号線62からドレイン信号線61に供給されるドレイン信号の電位が、映像信号Sigの電位にまで十分に充電される前に、サンプリングTFTSPtによってサンプリングされて確定してしまい、この場合、表示電極80には、不十分な電圧が印加され、表示品質の低い表示装置になってしまうという問題があった。
【0015】
図9に図8中のA,B,Cの各点におけるタイミングチャートを示す。
【0016】
外部クロック信号CKH1,CKH2に基づいて、上述のようにドレインドライバ60内で水平スタート信号STHがシフトされ、サンプリングタイミング信号STH、STH2・・・が生成されてドレインドライバ60の各段から出力される(A点)。このタイミング信号は異なるインバータを介して極性が異なる同位相のタイミング信号となり、サンプリングTFTSPtに印加される(B,C点)。しかし、例えばインバータ回路101等の特性変動により、サンプリングTFTSPtをオンさせるタイミング信号(B,C)が図9のようなタイミングで出力されると、映像信号S11の電位が映像信号線62においてまだ確定しないタイミングでサンプリングしてしまう。従って、このような場合には表示品質が低下してしまう。
【0017】
このようなサンプリング信号と、映像信号とのタイミングのずれを解消するには、クロック信号CKH1,CKH2の位相を調整することが考えられる。具体的には、位相の調整とは、クロック信号CKH1,CKH2の遅延時間を変更することで、これはクロック入力部のインバータ回路の数を変更することが考えられる。しかし、インバータ回路を各回路形成後に変更することはできないので、新たな別のパターンマスク、即ちインバータ回路を構成するTFTの能動層の島化工程のパターンマスクから、TFTのソース及びドレイン電極並びに配線を形成するためのパターンマスクまでの全てのパターンマスクを作製しなければならない。そうすると、その新規にパターンマスクを作製するにあたり、コストが非常にかかるという欠点が生じていた。
【0018】
本発明は、上記の従来の欠点に鑑みてなされたものであり、コストを増大させることなく容易にサンプリングトランジスタが映像信号をサンプリングするタイミングを適正なタイミングとすることができ、それにより良好な表示を得ることができる映像表示装置を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明は、外部から順次転送される表示信号を外部クロック信号に基づいてサンプリングして、マトリクス状に配置された各画素に供給し、各画素に表示させる表示装置であり、前記表示信号をサンプリングするためのサンプリング信号を、前記外部クロック信号に基づいて作成するサンプリング信号作成回路と、該サンプリング信号作成回路と、前記外部クロック信号の供給端子との間に配置されて前記外部クロック信号を遅延させる機能を備えた1以上のクロック遅延用回路と、を備え、前記1以上のクロック遅延用回路の少なくとも1つが、前記サンプリング信号作成回路に前記外部クロック信号を供給するための信号伝達配線から絶縁され、前記クロック遅延用回路は、n型薄膜トランジスタとp型薄膜トランジスタとを相補的接続することで構成されるインバータ回路であり、前記信号伝達配線から絶縁されている前記クロック遅延用回路の形成領域では、1つのインバータ回路を構成しうる前記n型及び前記p型薄膜トランジスタの互いに離間配置された能動層の間隙に、該回路との絶縁を維持しつつ、前記信号伝達配線が配置され、前記信号伝達配線から絶縁されている前記インバータ回路を構成する前記n型及び前記p型薄膜トランジスタのソース及びドレインに対応して接続されるソース電極及びドレイン電極と、前記信号伝達配線とは、いずれも同一の絶縁膜の上に、同一の導電材料を用いて形成されている。
【0020】
また、本発明では、1つのインバータ回路を構成する前記n型及び前記p型薄膜トランジスタの能動層は、互いに前記信号伝達配線の線幅より大きく離間されている。
【0021】
本発明の他の態様では、上記表示装置において、前記信号伝達経路に電気的に接続されていない前記1以上のクロック遅延用回路のための前記n型及びp型薄膜トランジスタは、それぞれ低圧側電源ライン、高圧側電源ラインに接続されている。
また、本発明の他の態様では、上記表示装置において、前記信号伝送配線には、複数の前記インバータ回路が接続され、該複数のインバータ回路は、前記信号伝送配線の経路に対し、互いに電気的に並列接続され、又は、直列接続されている。
【0022】
このような表示装置によれば、コストを増大させることなく容易にサンプリングトランジスタによる映像信号のサンプリングを適正なタイミングで実行することができ、それにより良好な表示を得ることができる。
【0028】
上記のように信号経路に接続されないトランジスタについては、電源ラインに接続することにより、電気的にフローティングな状態になることがなく、非接続の遅延回路が存在していても他の回路素子に与える影響を非常に小さくすることが可能となる。
【0031】
【発明の実施の形態】
本発明の好適な実施の形態(以下実施形態)に係る映像表示装置について以下に図面を用いて説明する。
【0032】
図1に本発明の映像表示装置を液晶表示装置に応用した場合の等価回路図を示し、図2にその液晶表示装置の各点における駆動時のタイミングチャートを示す。
【0033】
図1に示すように、液晶表示パネルPは、液晶表示パネルPとは別体の外付けのパネル駆動用LSI及び各信号端子から供給される各信号に基づいて駆動される。
【0034】
液晶表示パネルPは、ゲート信号を供給するゲートドライバ50に接続された複数のゲート信号線51が行方向(水平方向)に配置されており、ドレイン信号を供給するドレインドライバ60に接続された複数のドレイン信号線61が列方向(垂直方向)に配置されている。両信号線51,61の交差部近傍には表示領域におけるスイッチング素子であるTFT70が配置されている。また、液晶表示パネルPには、複数の表示画素P11,P12,P13・・・がマトリクス状に配置されている。これらの表示画素は、ゲート信号線51とドレイン信号線61によって区画された領域にそれぞれ構成されている。このTFT70に接続された表示電極80に印加された電圧によって液晶21の立ち上がり及び立ち下がりが制御される。
【0035】
液晶表示パネルPには、外付けのパネル駆動用LSIから供給される各ドライバ50,60をスキャンさせるための外部クロック信号、データ信号、対向電極電圧、各ドライバを駆動する電圧、及び信号保持回路を駆動する電圧を印加する端子T1〜T9が備えられている。
【0036】
このように、外付けのパネル駆動用LSIは、上述のドライバ50,60を動作させるための外部クロック信号CKV1,CKV2,CKH1,CKH2、タイミング信号(STV,STH)、表示データ信号(Sig)を作成する。また、各信号端子T1〜T9からは、外部クロック信号、対向電極電圧Vcom、ドライバ電源などを液晶表示パネルPに供給する。
【0037】
各シフトレジスタはドレインドライバ60を構成しており、インバータ回路及びクロックドインバータ回路からなり、水平方向のスタート信号STHを、クロック信号CKH1,CKH2に基づいて順次次段に転送し、各シフトレジスタからサンプリングパルスを出力する。なお、クロックドインバータの構成は、インバータ回路とトランスファーゲートに置き換え可能である。
【0038】
図1において特徴的なことは、外部クロック信号入力部T1,T2とシフトレジスタ(サンプリング信号作成回路)60との間に、サンプリングのタイミングを調整する遅延時間調整回路(遅延回路)100である複数のインバータ回路111が設けられている点である。
【0039】
ここで、本発明の映像表示装置の駆動方法について図2を参照して説明する。
【0040】
1周期がtの外部クロック信号CKH1,CKH2に基づいて、シフトレジスタは、スタート信号STHを転送し、また、対応するサンプリングTFTSPt1,SPt2、SPt3・・・に対して、選択レベルが”t”期間であるサンプリング信号を出力する(図中A参照)。サンプリングTFTSPtは、このサンプリング信号に応じたタイミングで映像信号をサンプリングする。
【0041】
点B,C、即ちサンプリングTFTの映像信号のサンプリングタイミングは、映像信号S11が映像信号線62に十分に充電されて、この映像信号線62の電位が映像信号S11本来の電位に等しくなったタイミングで行われている。
【0042】
これは、図9で示したように、サンプリングTFTが映像信号をサンプリングするタイミングが、その映像信号S11によって映像信号線62が十分に充電されていないタイミングの場合に比べ、必要な遅延時間を得るために必要なインバータ回路を選択することにより、サンプリングのタイミングを遅らせたためである。従って、十分に電位が充電した状態でサンプリングすることができ、良好な表示を得ることができる。
【0043】
図3は、互いに電気的に独立したインバータ回路111を選択して、それらを接続する例を示す。
【0044】
図3(a)は、互いに電気的に独立な2つのインバータ回路を形成した場合を示す。ただし、この図3(a)は、タイミング調整用としてのインバータ回路111を1つも選択していない状態である。また、図3(b)は図3(a)に示す2つのインバータ回路を外部クロック入力部T1,T2とシフトレジスタ60との間に接続した場合の等価回路である。この接続されたインバータ回路は、映像表示装置の表示領域及びその周辺領域の駆動回路を構成するスイッチングTFTと同時に形成する。また、それらのスイッチングTFTのソース及びドレイン電極並びに配線を形成する工程に用いるマスクパターンのみ、インバータ回路を接続するパターンを採用し、そのパターンに基づいて電極及び配線形成と同時にインバータ接続線を形成し所望のインバータ回路を接続するのである。
【0045】
図3(c)の例は、電気的に独立したインバータ回路を形成した場合、即ち、遅延時間調整用のインバータ回路を1つも選択して接続していない場合である。
【0046】
図3(d)及び図3(e)では、図3(c)の場合と同じインバータ回路が形成されているが、配線及び電極間のパターンマスクとして、1つまたは2つのインバータ回路を接続するマスクを用いることで、図示するような信号経路内で複数のインバータ回路をパラレル接続している。
【0047】
このように、2つまたは3つのインバータ回路をパラレルに接続すれば、1つのインバータ回路の場合と比べて、回路的にみた場合のトランジスタのサイズ(即ち回路の負荷)を変更することができる。なお、例えば、チャネル長を6μmに一定にし、nチャネルのチャネル幅を50μm、pチャネルのチャネル幅を75μmにすると、映像信号のサンプリングタイミングを10ナノ秒(nSec)遅延させることができる。
【0048】
図4及び図5は本発明及び従来の映像表示のインバータ回路の配置パターンを示し、図6(a)は図4(a)のA−A線に沿った断面図を示し、図6(b)は図4(b)のB−B線に沿った断面図を示す。なお、図4(a)〜4(c)にはインバータ回路を4つ分のパターンを基板上に作製した場合を示している。
【0049】
図4(a)には、いずれのインバータ回路111も斜線を付した例えばアルミニウムからなる接続線パターン、特にレベルシフタ(L/S)からバッファ回路につながる接続線(信号伝達配線)L1によって接続されていない場合を示している。図4(b)は、4つのインバータ回路が全て接続線パターンによって接続されている場合を示し、図4(c)は、4つのインバータ回路のうち、図中の左2つのインバータ回路を接続線パターンによって接続した場合を示している。また、各図において、L/Sに接続された整形用のインバータ回路からの出力信号が配線L1に入力され、接続された各インバータ回路を介してバッファ回路101に出力される。各図の上下には電源ラインが延び、インバータ回路の電源電圧VDDとVSSが印加されている。
【0050】
映像表示装置を作製した場合、ある製造ロットにおいて映像信号のサンプリングのタイミングが早すぎ、まだ十分に映像信号によって映像信号線が充電されていないタイミングでサンプリングしてしまう等、正常なサンプリングができない場合には、次の製造ロットにおいてはインバータ回路を選択して接続線パターンで接続する。そうしてサンプリングのタイミングを遅延させる。即ち、図4(a)のように、インバータ用のTFTが基板上に形成してあるものの、いずれのインバータ回路も信号経路から切り離されたままで選択されていないパターンの採用された製造ロットにおいて製造されたディスプレイにおいて、サンプリングのタイミングが早すぎたとする。この場合には、次の製造ロットにおいては、ディスプレイ製造時に、非選択用の接続線パターン(図4(a)の斜線ハッチング領域)に代えて、4つのインバータ回路選択用の接続線パターン(図4(b)の斜線ハッチング領域)を採用し、信号経路内に4つのインバータ回路を配置する。あるいは、図4(c)の斜線ハッチング領域に示すように2つのインバータ回路選択用の接続線パターンを採用して2つのインバータ回路を配置する。このように信号経路内にインバータ回路を接続することにより信号(ここではクロック信号CKH1,CKH2)の遅延時間を調整する。ここで、選択するインバータ回路の数は、サンプリングのタイミングが映像信号によって、映像信号線が十分に充電されたタイミングとなるような数にすれば良い。なお、基板上に作製する互いに電気的に独立のインバータ回路の数は各製造ロットにおけるサンプリングのタイミングの遅れまたは早まりをカバーできる数であれば良い。
【0051】
また、図4(a)〜4(c)において点線で示す各能動層と、斜線ハッチングしたアルミニウムからなる各電極及び接続線との、コンタクト位置は図中「X」で示され、全図とも接続関係は異なるが「X」の位置は、図4(a)〜4(c)で全て同じである。また、TFTの例えばクロム(Cr)からなるゲート電極と上記接続線とのコンタクト位置は図中「○」印で示され、このコンタクトも、上記「X」で示すコンタクト同様、図4(a)〜4(c)の各図で接続関係は異なるが、全図とも同じ位置に形成されている。さらに、信号経路に接続されるインバータ回路も接続されないインバータ回路のいずれも、能動層と接続配線とのコンタクト、及びゲートとなる配線と接続配線とのコンタクトが形成されている。
【0052】
そのため、表示画素領域内及びその周辺領域の駆動回路を構成するTFTのドレイン信号線の形成工程と同時に、ここではインバータ構造の遅延回路を必要数だけ接続することができる。即ち、遅延回路の数を変えるにあたり、新たにインバータ回路を構成するTFTを作り込む方法を採用すると、コンタクト部形成工程までマスクパターン変更して製造しなければならない。しかし、本発明では、表示領域内及びその周辺領域の駆動回路を構成するスイッチング素子であるTFTの電極及び配線の形成工程において、使用するマスクパターンとして、インバータ回路を信号経路に接続する接続線パターンを備えたものを用いるだけで良く、工程を増大させることなく、また工程順の変更もなく、単に配線パターンの変更をするだけで遅延時間の調整が可能となる。
【0053】
ここで図4(a)〜4(c)において、それぞれ「X」、「○」で示したコンタクト位置に加え、本実施形態では、Crなどからなるゲート電極13(各図の白抜きの配線)についても、図4(a)〜4(c)の各図において、全て同位置に形成されている。また、インバータ回路の信号伝達配線(L1)への接続の有無に関わらず、このインバータ回路を構成するTFTの位置、具体的にはTFTの島状能動層の位置は全て同じである。このように能動層、コンタクト位置をインバータ回路の信号経路への接続の有無に関わらず同位置に配置するため、本実施形態では、1つのインバータ回路111を構成するnch型TFTとpch型TFTの各能動層の間が、インバータ回路の信号伝達配線L1がこの間に配置可能なだけ離間されている。そして、信号伝達配線に接続されないインバータ回路については、図4(a)に示されているように、信号伝達配線L1が各インバータ回路111のnch型TFTとpch型TFTの能動層の間を通り抜けるようにレイアウトされている。
【0054】
インバータ回路を遅延回路として複数用いる場合、通常、必要な数のインバータ回路を最初から形成し、複数のインバータ回路は直列に接続される。そして、図5(a)に示すように、1つのインバータ回路を構成するnch型TFTと、pch型TFTとは互いにできる限り隙間なく配置される。このため、必要なインバータ回路の接続数が変更になった場合は、接続数に応じたインバータ回路形成用マスクを各製造工程で使用するのである。
【0055】
これに対し、本実施形態では、上述のように、基板上に形成されるインバータ回路はこれがクロックの信号伝達配線に接続されるかどうかに関わらず、同じ位置に形成され、各配線や電極とのコンタクト位置も同一である。従って、配線(例えば、表示装置のデータ信号ライン、VDD及びVSSライン、信号伝達配線L1)形成用工程においてのみ、インバータ回路の接続数に応じた配線パターンの描画されたマスクに変更することで、インバータ回路の接続数を変更できる。
【0056】
図5(b)及び5(c)は、遅延回路として機能するインバータ回路の上記図4(a)〜4(c)と異なるレイアウトを示している。なお、図5(b)では、全てのインバータ回路が信号伝達配線L1と絶縁され、図5(c)では全てのインバータ回路が配線L1に接続されている。上記図4(a)〜4(c)と相違する点は各TFTの配列方向であり、図4(a)〜4(c)では、各TFTのチャネル長方向がVDD及びVSSラインの延在方向に沿っているが、図5(b)及び図5(c)のレイアウトでは、TFTのチャネル長方向が、VDD及びVSSラインの延在方向と直交する方向である点である。しかし、各TFTがインバータ回路の電源となるVDD及びVSSラインの間に形成され、かつ、1つのインバータ回路を構成するnch型TFTとpch型TFTの能動層が、信号伝達配線L1に接続されたかどうかに関わらず、離間配置されている点は共通する。また、同様に、このような配置により、信号伝達配線L1に接続されるかどうかにかかわらず、TFTの形成位置及び各電極又は配線とのコンタクト位置は同じである。なお、図4(a)〜4(c)、5(b)及び5(c)のいずれの配線パターンマスクについても、表示領域及びその周辺領域の駆動回路を構成するTFTの電極及び配線パターンが同一マスク内に描画されている。
【0057】
次に、図6に基づいて、上述のようなインバータ回路の製造方法について説明する。まず、無アルカリガラス基板、石英基板等の絶縁性基板10上に、プラズマCVD法を用いて非晶質シリコン膜(以下、「a−Si膜」と称する)を堆積し、その表面側からXeClエキシマレーザビームを走査しながら照射して、a−Si膜を溶融再結晶化させて多結晶シリコン膜(以下、「p−Si膜」と称する)11にする。それをフォトマスクパターンを用いるホトリソ技術により島化し、それが薄膜トランジスタの能動層となる。
【0058】
p−Si膜11を覆う基板10全面には、ゲート絶縁膜12として、CVD法によってSiN膜及びSiO2膜を順に積層する。このゲート絶縁膜12の上に、ゲート電極のパターンを有するフォトマスクパターンを用い、ホトリソ技術によって、Cr、W等の高融点金属からなるゲート電極13を形成する。このゲート電極13をマスクとして、能動層のソース11sまたはドレイン11dになる領域にイオンドーピングをする。nチャネル型TFTとする場合にはリン(P)を導入し、pチャネル型TFTとする場合にはボロン(b)を導入する。
【0059】
その後、SiO2膜、SiN膜及びSiO2膜を順に積層した層間絶縁膜14を形成する。この層間絶縁膜14の、ソース11s及びドレイン11dに対応した領域にコンタクトホール15を形成する。その際も、コンタクトホールを形成するためのパターンを有するホトマスクパターンを用いてホトリソ技術によりコンタクトホール15を形成する。そしてそのコンタクトホールを含む層間絶縁膜14上にアルミニウム(Al)をスパッタ法を用いて堆積する。そして、ソース16及びドレイン電極17並びに配線18のパターンを有するホトマスクパターンを用いてホトリソ技術によりこのAlをパターニングしてソース電極16及びドレイン電極17及び配線18を形成する。最後に、ソース及びドレイン電極16,17並びに配線18上に、絶縁膜を形成して表面を絶縁する。なお、図6におけるソース・ドレイン電極16,17は、ここでは図4(a)〜4(c)に示すように、採用されるインバータ回路の接続パターンに応じて、VDDラインまたはVSSラインのいずれかが兼用している。なお、もちろんこの電極及び配線形成と同時に、所望とする数のインバータ回路を接続する接続線配線も形成される。
【0060】
以上のようにしてインバータ回路が完成する。なお、このようなインバータ回路を含む周辺駆動回路を形成するのと同時に、映像表示装置の表示領域に配置されるTFT70(画素スイッチ用)も形成される(図1参照)。
【0061】
本発明の構成によれば、遅延条件によっては、基板上に形成されているものの信号経路には接続されないインバータ回路が存在することになる。この場合であっても、図4(a)に示すように非接続のインバータ回路は信号経路に電気的にはVDDラインまたはVSSラインに接続され、この例では、これらのTFTはいずれもOFF電圧がゲート電極13に印加されているので、予期しない誤動作が確実に防止されている。
【0062】
このように、映像表示装置のTFTを形成するにあたっては、各工程においてパターンマスクを用いる。従来であれば、映像信号のサンプリングタイミングを調整するためには、インバータ回路の数を変更するにあたり、いろいろな数のインバータ回路をその都度追加形成するためのパターンマスクをそれぞれ準備しておく必要がある。一方、本発明では、信号経路に接続するか否かに関わらず、あらかじめ互いに電気的に独立な複数のインバータ回路を作製するためのパターンを描画した各工程のパターンマスクによって複数のインバータ回路を形成しておく。従って、遅延時間調整のためのインバータ回路の数を変更するためには、各インバータ回路を接続するためのインバータ接続線パターンのみが異なるパターンマスクを、想定されるインバータ回路接続数分だけ準備しておけばよい。即ち、あらかじめ複数のインバータ回路を作製しておき、それらを必要に応じて接続するためのパターンマスクを用意しておけば、接続線パターン形成より前の工程に必要なパターンマスクを用意する必要はない。
【0063】
こうして形成されたインバータ回路を必要に応じてその数を選択してそれを接続させる場合について説明する。
【0064】
図6に示す2つのインバータ回路において、上述のように図6(a)は、図4(a)のA−A線に沿った断面図であり、いずれのインバータ回路も信号経路に接続されていない。一方、図6(b)は、図4(b)のB−B線に沿った断面図であり、図示された全てのインバータ回路が信号経路に接続されている。なお、上述の図5(b),5(c)に示すインバータ回路も図6(a),6(b)に示すものと同様な断面構造を有する。
【0065】
即ち、インバータ回路を接続する場合には、ソース及びドレイン電極並びに配線パターンが形成されたフォトマスクパターンとして、必要なインバータ回路を接続するパターンが描画されたマスクを用いてインバータ回路を構成する各nチャネルTFT及びpチャネルTFTを必要な数だけ接続する。これによりサンプリングタイミングの所望量の遅延制御が可能となる。
【0066】
上述のように、表示領域及び周辺領域の駆動回路のスイッチング素子を形成するための各パターンを形成したフォトマスクパターンに、互いに電気的に独立した複数のインバータ回路を形成するマスクパターンも描画しておき、表示領域及び周辺領域の駆動回路のスイッチング素子の形成と同時に互いに電気的に独立した複数のインバータ回路を形成する。
【0067】
その後のスイッチング素子の電極及び配線形成のマスクパターンに、必要なインバータ接続線のパターンも描画しておき、表示領域及び周辺領域の駆動回路の形成と同時に、インバータ回路を接続するのである。
【0068】
こうして、外部クロック入力部とシフトレジスタとの間に、サンプリングタイミングの遅延時間に応じて、所望の数のインバータ回路を接続するためのパターンが形成されたパターンマスクを切り替えるだけで、インバータ回路を選択して接続することが容易にでき、また遅延時間を調整することができるのでサンプリングのタイミングが良好となるとともに、表示の乱れもなくなる。
【0069】
上述のように本発明の映像表示装置によれば、あるロットの映像表示装置の映像信号のサンプリングのタイミングがずれた場合には、次のロットの映像表示装置の製造の際には、タイミングの遅延時間を適切な値になるようにインバータ回路の数、即ち遅延時間を選択し、その選択したインバータ回路を接続するための配線パターンを有するフォトマスクパターンによって接続することができるため、適正なタイミングで映像信号のサンプリングができるので、十分な電位にまで充電することができるため、良好な表示を得ることが可能となる。
【0070】
なお、上述の実施の形態においては、遅延時間を増大させる場合について説明したが、図4(b)のパターンから図4(c)のパターンに変更する場合、即ち遅延時間を減少させる場合についてもインバータを選択する数を減少させることによりタイミングの調整が可能である。
【0071】
また、上述の基板上に製造するインバータ回路は、そのインバータ回路を構成するTFTのサイズによって遅延時間を異ならせることができる。従って、1つのインバータ回路でサンプリングのタイミングを大きく遅延させる場合には、チャネル幅を大きくしたインバータ回路を製造すればよく、逆に、遅延量を小さくしたい場合には、チャネル幅を小さくすることにより実現できる。
【0072】
さらに上述の実施の形態においては、遅延回路としてインバータ回路を用いた場合について説明したが、本発明はそれに限定されるものではなく、図7(a)に示すように抵抗と容量を接続しそれらの抵抗値、容量値を調整することにより遅延時間を調整することができる。また、図7(b)に示すように、インバータ回路NANDゲート回路に置き換えることによっても遅延時間を調整することができる。さらに、図7(c)に示すように、NORゲート回路を用いて遅延時間を調整することができる。
【0073】
さらにまた、本発明において、「遅延時間」とは、サンプリングのタイミングが遅れる場合はもちろん早い場合も含むものとする。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る表示装置を液晶表示装置に応用した場合の等価回路図である。
【図2】 本発明の実施形態に係る表示装置のタイミングチャートである。
【図3】 本発明の実施形態に係る表示装置のインバータ回路の接続方法を示す図である。
【図4】 本発明の実施形態に係る表示装置のインバータ回路の接続方法を示す図である。
【図5】 一般的な表示装置のインバータ回路及び本発明の実施形態に係る表示装置のインバータ回路の接続方法を示す図である。
【図6】 図4のインバータ回路の断面図である。
【図7】 本発明の遅延時間調整回路の他の実施の形態を示す等価回路図である。
【図8】 従来の液晶表示装置の等価回路図である。
【図9】 従来の液晶表示装置の各点におけるタイミングチャート図である。
【符号の説明】
10 絶縁性基板、21 液晶、50 ゲートドライバ、51 ゲート信号線、60 ドレインドライバ(シフトレジスタ)、61 ドレイン信号線、62 映像信号線、70 TFT、80 表示電極、100 遅延時間調整用インバータ回路、L/S レベルシフタ、L1 接続配線、P 液晶表示パネル、SPt1〜SPt3 サンプリングトランジスタ。
Claims (4)
- 外部から順次転送される表示信号を外部クロック信号に基づいてサンプリングして、マトリクス状に配置された各画素に供給し、各画素に表示させる表示装置であり、
前記表示信号をサンプリングするためのサンプリング信号を、前記外部クロック信号に基づいて作成するサンプリング信号作成回路と、
該サンプリング信号作成回路と、前記外部クロック信号の供給端子との間に配置されて前記外部クロック信号を遅延させる機能を備えた1以上のクロック遅延用回路と、を備え、
前記1以上のクロック遅延用回路の少なくとも1つが、前記サンプリング信号作成回路に前記外部クロック信号を供給するための信号伝達配線から絶縁され、
前記クロック遅延用回路は、n型薄膜トランジスタとp型薄膜トランジスタとを相補的接続することで構成されるインバータ回路であり、
前記信号伝達配線から絶縁されている前記クロック遅延用回路の形成領域では、1つのインバータ回路を構成しうる前記n型及び前記p型薄膜トランジスタの互いに離間配置された能動層の間隙に、該回路との絶縁を維持しつつ、前記信号伝達配線が配置され、
前記信号伝達配線から絶縁されている前記インバータ回路を構成する前記n型及び前記p型薄膜トランジスタのソース及びドレインに対応して接続されるソース電極及びドレイン電極と、前記信号伝達配線とは、いずれも同一の絶縁膜の上に、同一の導電材料を用いて形成されていることを特徴とする表示装置。 - 請求項1に記載の表示装置において、
1つのインバータ回路を構成する前記n型及び前記p型薄膜トランジスタの能動層は、互いに前記信号伝達配線の線幅より大きく離間されていることを特徴とする表示装置。 - 請求項1又は請求項2に記載の表示装置において、
前記信号伝達経路に電気的に接続されていない前記1以上のクロック遅延用回路のための前記n型及びp型薄膜トランジスタは、それぞれ低圧側電源ライン、高圧側電源ラインに接続されていることを特徴とする表示装置。 - 請求項1〜請求項3のいずれか一項に記載の表示装置において、
前記信号伝送配線には、複数の前記インバータ回路が接続され、
該複数のインバータ回路は、前記信号伝送配線の経路に対し、互いに電気的に並列接続され、又は、直列接続されていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002062463A JP4259803B2 (ja) | 2001-03-08 | 2002-03-07 | 表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-65056 | 2001-03-08 | ||
JP2001065056 | 2001-03-08 | ||
JP2002062463A JP4259803B2 (ja) | 2001-03-08 | 2002-03-07 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003015152A JP2003015152A (ja) | 2003-01-15 |
JP4259803B2 true JP4259803B2 (ja) | 2009-04-30 |
Family
ID=26610878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002062463A Expired - Lifetime JP4259803B2 (ja) | 2001-03-08 | 2002-03-07 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259803B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4531343B2 (ja) | 2003-03-26 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 駆動回路 |
JP4529484B2 (ja) * | 2004-03-02 | 2010-08-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR100685814B1 (ko) | 2005-02-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 스캔 드라이버 및 이를 구비한 평판 표시 장치 |
JP2009122600A (ja) * | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | 電気泳動表示装置、及び電子機器 |
JP2010103185A (ja) * | 2008-10-21 | 2010-05-06 | Nec Corp | 半導体集積回路におけるセルデータ生成方法、及び、半導体集積回路の設計方法 |
-
2002
- 2002-03-07 JP JP2002062463A patent/JP4259803B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003015152A (ja) | 2003-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3122003B2 (ja) | アクティブマトリクス基板 | |
JP4691387B2 (ja) | 表示装置用駆動装置及び表示板 | |
US8035596B2 (en) | Liquid crystal display device | |
JP5234333B2 (ja) | ゲート線駆動回路、アクティブマトリクス基板及び液晶表示装置 | |
KR101276483B1 (ko) | 회로 기판 및 표시 장치 | |
US5982462A (en) | Inverse stagger or planar type thin-film transistor device and liquid-crystal display apparatus having floating gate electrode which is capacitively coupled with one or more input electrodes | |
US6873378B2 (en) | Liquid crystal display panel | |
KR101061846B1 (ko) | 표시 장치용 구동 장치 | |
CN111710310B (zh) | 多路分配电路、阵列基板、显示面板和装置及驱动方法 | |
JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
US7151523B2 (en) | Bi-directional shift register and display device using same | |
JP2009098587A (ja) | 液晶表示装置 | |
US7265744B2 (en) | Liquid crystal display device and driving method thereof | |
JP5366458B2 (ja) | アクティブマトリクス型表示装置及びそれを用いた電子機器 | |
JP4259803B2 (ja) | 表示装置 | |
US8638284B2 (en) | Gate signal line driving circuit and display device | |
EP0760966B1 (en) | Large aperture ratio array architecture for active matrix liquid crystal displays | |
US6985129B2 (en) | Video display device | |
KR20040055414A (ko) | 액정표시장치의 구동장치 및 방법 | |
CN113506534B (zh) | 显示面板 | |
JPH1185058A (ja) | 表示用信号伝達路および表示装置 | |
JP4427150B2 (ja) | 液晶表示装置 | |
KR100840329B1 (ko) | 액정 표시 장치 | |
JPH11272240A (ja) | アレイ基板及び液晶表示装置 | |
KR20030054816A (ko) | 쉬프트 레지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4259803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |