JP4258351B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP4258351B2
JP4258351B2 JP2003367074A JP2003367074A JP4258351B2 JP 4258351 B2 JP4258351 B2 JP 4258351B2 JP 2003367074 A JP2003367074 A JP 2003367074A JP 2003367074 A JP2003367074 A JP 2003367074A JP 4258351 B2 JP4258351 B2 JP 4258351B2
Authority
JP
Japan
Prior art keywords
discharge
electrode
electrodes
sustain
priming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003367074A
Other languages
Japanese (ja)
Other versions
JP2005135596A (en
Inventor
弘之 橘
兼司 小川
泰明 武藤
功 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003367074A priority Critical patent/JP4258351B2/en
Publication of JP2005135596A publication Critical patent/JP2005135596A/en
Application granted granted Critical
Publication of JP4258351B2 publication Critical patent/JP4258351B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel used for a wall-mounted television, a large monitor and the like.

プラズマディスプレイパネル(以下、PDPあるいはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向、密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。   A plasma display panel (hereinafter abbreviated as PDP or panel) is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight. A typical AC surface discharge type panel as a PDP has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. The front plate is formed with a plurality of pairs of display electrodes composed of scan electrodes and sustain electrodes on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel to the data electrodes on each of the dielectric layers. A phosphor layer is formed on the side surface of the partition wall. The front plate and the back plate are opposed and sealed so that the display electrode and the data electrode cross three-dimensionally, and a discharge gas is sealed in the internal discharge space. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by the ultraviolet light to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. Here, each subfield has an initialization period, an address period, and a sustain period.

初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるというはたらきをもつ。書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、選択的な壁電荷形成を行う。続く維持期間では、走査電極と維持電極との間に所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。   In the initializing period, initializing discharge is simultaneously performed in all the discharge cells, the history of wall charges for the individual individual discharge cells is erased, and wall charges necessary for the subsequent address operation are formed. In addition, it has a function of generating priming (priming for discharge = excited particles) for reducing discharge delay and generating address discharge stably. In the address period, a scan pulse is sequentially applied to the scan electrodes, an address pulse corresponding to an image signal to be displayed is applied to the data electrodes, and an address discharge is selectively generated between the scan electrodes and the data electrodes. Selective wall charge formation is performed. In the subsequent sustain period, a predetermined number of sustain pulses are applied between the scan electrodes and the sustain electrodes, and the discharge cells in which the wall charges are formed by the address discharge are selectively discharged to emit light.

このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。   Thus, in order to display an image correctly, it is important to reliably perform selective address discharge in the address period. However, due to restrictions on the circuit configuration, a high voltage cannot be used for the address pulse, There are many factors that increase the discharge delay with respect to the address discharge, such as the fact that the phosphor layer formed on the layer makes it difficult for the discharge to occur. Therefore, priming for generating the address discharge stably is very important.

しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足し放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。   However, the priming caused by the discharge decreases rapidly with time. Therefore, in the above-described panel driving method, the priming generated by the initialization discharge is insufficient for the address discharge after a long time has elapsed since the initialization discharge, the discharge delay becomes large, and the address operation becomes unstable, causing the image to become unstable. There was a problem that display quality deteriorated. Alternatively, there is a problem in that the writing time is set long in order to perform the writing operation stably, and as a result, the time spent in the writing period becomes too long.

これらの問題を解決するために、パネルの前面板に補助放電電極を設けて形成した補助放電セルを用いてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている(たとえば特許文献1)。
特開2002−297091号公報
In order to solve these problems, a panel and a driving method thereof have been proposed in which priming is generated using an auxiliary discharge cell formed by providing an auxiliary discharge electrode on the front plate of the panel to reduce the discharge delay (for example, Patent Document 1).
JP 2002-297091 A

しかしながら上述のパネルにおいては、個々の補助放電セルが比較的大きいため、画像表示のための主放電セル間の距離を縮めることができず、その結果、高精細化が困難であるという課題があった。   However, in the above-mentioned panel, since the individual auxiliary discharge cells are relatively large, the distance between the main discharge cells for image display cannot be reduced, and as a result, there is a problem that high definition is difficult. It was.

本発明は、上述した課題に鑑みなされたものであり、書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a plasma display panel that can perform a writing operation stably and at high speed and can achieve high definition.

上述した課題を解決するために、本発明のプラズマディスプレイパネルは、可視光を透過する透明部分と可視光を透過しない不透明部分をそれぞれ有する走査電極および維持電極を互いに平行に2本ずつ交互に配列して配置した第1の基板と、この第1の基板に放電空間を挟んで対向配置されかつ前記走査電極および前記維持電極と交差する方向にデータ電極を配置した第2の基板とを有し、前記第2の基板は、前記走査電極および前記維持電極と前記データ電極とで構成される主放電セルを区画するとともに隣接する前記主放電セル行の間に隙間部を生じるように設けた隔壁と、前記隙間部のうち2本の走査電極が隣り合う側に生じる隙間部に前記走査電極と平行に前記データ電極と電気的に絶縁して配置しかつ前記第1の基板の走査電極との間でプライミング放電を行うためのプライミング電極とを備え、かつ前記隔壁は、前記主放電セルの放電空間を前記走査電極の透明部分および前記維持電極の前記透明部分ならびにそれらのつくる放電ギャップ部分とに対応する空間に制限するように設け、さらに2本の維持電極が隣り合う側に生じる隙間部の間隔を、2本の走査電極が隣り合う側に生じる隙間部の間隔より狭くしたことを特徴とする。この構成により、書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能で発光効率のよいプラズマディスプレイパネルを提供することができる。 In order to solve the above-described problem, the plasma display panel of the present invention has two scanning electrodes and two sustain electrodes alternately arranged in parallel with each other, each having a transparent portion that transmits visible light and an opaque portion that does not transmit visible light. And a second substrate that is disposed opposite to the first substrate with a discharge space in between and a data electrode is disposed in a direction intersecting the scan electrode and the sustain electrode. The second substrate partitions a main discharge cell composed of the scan electrode, the sustain electrode, and the data electrode, and is provided so as to generate a gap between adjacent main discharge cell rows. When, two scanning electrodes the scanning electrodes in parallel with the data electrodes and electrically insulated from the gap portions occurring on the side of the adjacent arranged and scan electrodes of the first substrate of the gap portion And a priming electrode for performing priming discharge between, and the partition wall, and the transparent portion and the discharge gap portion made of those transparent portion and the sustain electrodes of said scanning electrodes a discharge space of the main discharge cells The space between the two sustaining electrodes is adjacent to the side where the two sustain electrodes are adjacent to each other, and the space between the two sustaining electrodes is adjacent to the side where the two scanning electrodes are adjacent. And With this configuration, it is possible to provide a plasma display panel that can perform a writing operation stably and at high speed, and can achieve high definition and has high luminous efficiency.

また、2本の維持電極が隣り合う側に生じる隙間部の間隔を、2本の走査電極が隣り合う側に生じる隙間部の間隔より狭くしたことにより、さらに主放電セル間の距離を縮めることができる。 Further , the distance between the main discharge cells can be further reduced by making the gap between the two sustain electrodes adjacent to each other closer than the gap between the two scan electrodes adjacent to each other. Can do.

本発明によれば、書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能で発光効率のよいプラズマディスプレイパネルを提供することができる。   According to the present invention, it is possible to provide a plasma display panel that can perform a writing operation stably and at a high speed, and can achieve high definition and high luminous efficiency.

以下、本発明の実施の形態におけるプラズマディスプレイパネルについて、図面を用いて説明する。   Hereinafter, a plasma display panel according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態)
図1は本発明の実施の形態におけるプラズマディスプレイパネルの構造を示す分解斜視図であり、図2は同パネルの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンおよびキセノンの混合ガスが封入されている。
(Embodiment)
FIG. 1 is an exploded perspective view showing a structure of a plasma display panel according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of the panel. A front substrate 21 made of glass as a first substrate and a rear substrate 31 as a second substrate are arranged opposite to each other with a discharge space interposed therebetween, and a mixed gas of neon and xenon that emits ultraviolet rays by discharge is emitted into the discharge space. It is enclosed.

前面基板21上には、走査電極22と維持電極23とからなる表示電極対が互いに平行に複数対形成されている。このとき、走査電極22、維持電極23は、維持電極23−走査電極22−走査電極22−維持電極23−・・・となるように2本ずつ交互に配列されている。走査電極22と維持電極23はそれぞれ透明電極22a、23aと、透明電極22a、23a上に形成された金属母線22b、23bとから構成されており、金属母線22b、23bは可視光を透過しない不透明部分であり、透明電極22a、23aのうち金属母線22b、23bが形成されていない部分は可視光を透過する透明部分である。走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられている。走査電極22のうち、一方の走査電極22の金属母線22bの突出部分22b’は光吸収層28上にまで突出して形成されている。そして、これらの走査電極22、維持電極23および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。   On the front substrate 21, a plurality of display electrode pairs composed of the scan electrodes 22 and the sustain electrodes 23 are formed in parallel to each other. At this time, the scan electrodes 22 and the sustain electrodes 23 are alternately arranged two by two so as to be a sustain electrode 23 -a scan electrode 22 -a scan electrode 22 -a sustain electrode 23-. The scan electrode 22 and the sustain electrode 23 are respectively composed of transparent electrodes 22a and 23a and metal bus bars 22b and 23b formed on the transparent electrodes 22a and 23a. The metal bus bars 22b and 23b are opaque and do not transmit visible light. The portion of the transparent electrodes 22a and 23a where the metal bus bars 22b and 23b are not formed is a transparent portion that transmits visible light. A light absorption layer 28 made of a black material is provided between scan electrode 22 and scan electrode 22 and between sustain electrode 23 and sustain electrode 23. Of the scanning electrodes 22, the protruding portion 22 b ′ of the metal bus 22 b of one scanning electrode 22 is formed to protrude onto the light absorption layer 28. A dielectric layer 24 and a protective layer 25 are formed so as to cover the scan electrode 22, the sustain electrode 23, and the light absorption layer 28.

背面基板31上には、走査電極22および維持電極23と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように誘電体層33aが形成されている。誘電体層33aの上には、走査電極22と平行にプライミング電極36が複数形成されている。誘電体層33aはデータ電極32とプライミング電極36との間を絶縁している。そして、プライミング電極36を覆うように誘電体層33bが形成され、さらにその上に主放電セル40を区画するための隔壁34が形成されている。   On the back substrate 31, a plurality of data electrodes 32 are formed in parallel to each other in a direction crossing the scan electrodes 22 and the sustain electrodes 23, and a dielectric layer 33 a is formed so as to cover the data electrodes 32. A plurality of priming electrodes 36 are formed on the dielectric layer 33 a in parallel with the scanning electrodes 22. The dielectric layer 33 a insulates between the data electrode 32 and the priming electrode 36. A dielectric layer 33b is formed so as to cover the priming electrode 36, and a partition wall 34 for partitioning the main discharge cell 40 is further formed thereon.

隔壁34は、データ電極32と平行な方向に延びる縦壁部34aと、主放電セル40を形成しかつ主放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。その結果、隔壁34は一対の走査電極22と維持電極23とからなる表示電極対に沿って主放電セル40を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部41を生じる。隙間部41のうち、2本の走査電極22が隣り合う側に位置する隙間部41にプライミング電極36が形成されており、この隙間部41はプライミング放電セル41aとしてはたらく。すなわち隙間部41は1つおきにプライミング電極36を有するプライミング放電セル41aとなっている。   The partition wall 34 includes a vertical wall portion 34 a that extends in a direction parallel to the data electrode 32, and a horizontal wall portion 34 b that forms the main discharge cell 40 and forms a gap portion 41 between the main discharge cells 40. As a result, the barrier ribs 34 form a main discharge cell row in which a plurality of main discharge cells 40 are connected along a display electrode pair including a pair of scan electrodes 22 and sustain electrodes 23, and a gap is formed between adjacent main discharge cell rows. Part 41 is produced. A priming electrode 36 is formed in the gap 41 where the two scanning electrodes 22 are adjacent to each other in the gap 41, and this gap 41 serves as a priming discharge cell 41a. In other words, every other gap portion 41 is a priming discharge cell 41 a having the priming electrodes 36 every other gap portion 41.

そして、隔壁34により区画された主放電セル40に対応する誘電体層33bの表面と隔壁34の側面とに蛍光体層35が設けられている。なお、図1では隙間部41側に蛍光体層35を形成していないが、蛍光体層35を形成する構成としてもよい。   A phosphor layer 35 is provided on the surface of the dielectric layer 33 b corresponding to the main discharge cells 40 partitioned by the barrier ribs 34 and on the side surfaces of the barrier ribs 34. In FIG. 1, the phosphor layer 35 is not formed on the gap 41 side, but the phosphor layer 35 may be formed.

前面基板21と背面基板31を対向配置して封着する際、前面基板21上に形成された走査電極22の金属母線22bのうち光吸収層28上に突出した突出部分22b’と、背面基板31上に形成されたプライミング電極36との間でプライミング放電を行うように位置合わせする。   When the front substrate 21 and the rear substrate 31 are arranged to face each other and sealed, a protruding portion 22b ′ protruding on the light absorption layer 28 among the metal bus bars 22b of the scanning electrode 22 formed on the front substrate 21, and the rear substrate Alignment is performed so as to perform priming discharge with the priming electrode 36 formed on the electrode 31.

なお、上述の説明ではプライミング電極36を覆うように誘電体層33bが形成されているが、この誘電体層33bは形成しなくてもよい。   In the above description, the dielectric layer 33b is formed so as to cover the priming electrode 36. However, the dielectric layer 33b may not be formed.

次に、隔壁34の詳細について説明する。図3は本発明の実施の形態におけるパネルの隙間部の寸法を示すための断面図である。ただし、図面を見やすくするために誘電体層、蛍光体層等は省略している。隙間部41b側における隣接する2つの維持電極23間の隙間(以下、放電セル間ギャップと略記する)Gbは、隣接する主放電セル40が相互干渉をしないように設けている。隙間部41bの幅Sbは画像表示上は必ずしも必要でないが、パネル内の排気コンダクタンスを高めパネル製造時における排気工程を短縮するために設けている。   Next, details of the partition wall 34 will be described. FIG. 3 is a cross-sectional view for showing dimensions of a gap portion of the panel in the embodiment of the present invention. However, in order to make the drawing easier to see, the dielectric layer, the phosphor layer, and the like are omitted. A gap (hereinafter abbreviated as a gap between discharge cells) Gb between two adjacent sustain electrodes 23 on the gap 41b side is provided so that adjacent main discharge cells 40 do not interfere with each other. The width Sb of the gap 41b is not necessarily required for image display, but is provided to increase the exhaust conductance in the panel and shorten the exhaust process during panel manufacture.

図3において、横壁部34bは金属母線23bの下に位置し、走査電極22の透明部分および維持電極23の透明部分ならびに走査電極22および維持電極23の隙間(以下、放電ギャップと略記する)とに対応する空間に主放電セル40の放電空間を制限している。この構成により、パネルの発光効率を向上させている。発光効率が向上する理由は以下の通りである。金属母線23bの下に横壁部34bが存在しない場合について考えると、金属母線23bの下にまで主放電セル40の放電空間が広がり、その放電空間においても電力が供給され放電が発生する。そしてこのとき発生した紫外線が蛍光体層によって可視光に変換されるが、金属母線23bが可視光を透過しないため、金属母線23bの下で変換された可視光をパネル外部へ効率よく取り出すことができない。すなわち、金属母線23bの幅Xwに対応する電力を余分に投入しても輝度はほとんど変わらない。逆にいえば、金属母線23bの下の放電を抑えて電力を削減しても輝度は変わらないので、結果的に発光効率が向上することになる。したがって、金属母線23bの下に横壁部34bを設けて放電空間を走査電極22および維持電極23の透明部分の下の領域に制限することにより電力の無駄を無くし発光効率を高めることができる。   In FIG. 3, the horizontal wall 34b is located below the metal bus 23b, and the transparent portion of the scan electrode 22, the transparent portion of the sustain electrode 23, and the gap between the scan electrode 22 and the sustain electrode 23 (hereinafter abbreviated as a discharge gap). The discharge space of the main discharge cell 40 is limited to the space corresponding to. With this configuration, the light emission efficiency of the panel is improved. The reason why the luminous efficiency is improved is as follows. Considering the case where the horizontal wall portion 34b does not exist under the metal bus 23b, the discharge space of the main discharge cell 40 extends under the metal bus 23b, and electric power is supplied to the discharge space to generate discharge. The ultraviolet rays generated at this time are converted into visible light by the phosphor layer. However, since the metal bus 23b does not transmit visible light, the visible light converted under the metal bus 23b can be efficiently extracted outside the panel. Can not. That is, even if extra power corresponding to the width Xw of the metal bus 23b is input, the luminance hardly changes. In other words, the luminance does not change even if the electric power is reduced by suppressing the discharge under the metal bus 23b, and as a result, the light emission efficiency is improved. Therefore, by providing the horizontal wall portion 34b below the metal bus 23b and limiting the discharge space to the region below the transparent portion of the scan electrode 22 and the sustain electrode 23, waste of electric power can be eliminated and the light emission efficiency can be improved.

以上の理由から、可視光を透過しない領域の幅Bb(放電セル間ギャップGbと2つの金属母線23bの幅Xwとの和)と、主放電セル40の放電空間を制限する領域の幅Cb(隙間部41bの幅Sbと2つの横壁部34bの幅Rwとの和)とをほぼ等しく設計することが望ましい。なぜなら、幅Cbが幅Bbよりも小さすぎると無駄な電力が増え発光効率が悪くなり、逆に幅Cbが幅Bbよりも大きすぎると輝度そのものが低下して望ましくないからである。   For the above reasons, the width Bb of the region that does not transmit visible light (the sum of the gap Gb between the discharge cells and the width Xw of the two metal buses 23b) and the width Cb of the region that limits the discharge space of the main discharge cell 40 ( It is desirable to design the width Sb of the gap 41b and the sum of the widths Rw of the two lateral walls 34b substantially equal. This is because if the width Cb is too smaller than the width Bb, useless power is increased and the light emission efficiency is deteriorated. Conversely, if the width Cb is too larger than the width Bb, the luminance itself is lowered, which is not desirable.

また、こうして形成された隙間部41bは気体の通路となるので、パネル製造時の排気工程においてパネル内部の排気路としてはたらき、製造工程の時間を短縮する上でも有効である。   Further, since the gap 41b formed in this way becomes a gas passage, it acts as an exhaust path inside the panel in the exhaust process at the time of manufacturing the panel, and is effective in shortening the time of the manufacturing process.

プライミング放電セル41aについても上述した隙間部41bと同様に、幅Caが幅Baよりも小さすぎると無駄な電力が増え発光効率が悪くなり、逆に幅Caが幅Baよりも大きすぎると輝度そのものが低下して望ましくないので、幅Baと幅Caとをほぼ等しく設計することが望ましい。しかしながら、プライミング放電セル41aは前面基板21側にプライミング放電のための突出部分22b’を設ける必要があるため、可視光を透過しない領域の幅Baは隣接する2つの走査電極間の隙間(以下、放電セル間ギャップと略記する)Gaと2つの金属母線22bの幅Xwとの和にさらに突出部分22b’の幅Ywを加えたものとなる。   As for the priming discharge cell 41a, similarly to the gap 41b described above, if the width Ca is too smaller than the width Ba, useless power is increased and the light emission efficiency is deteriorated. Conversely, if the width Ca is too larger than the width Ba, the luminance itself is increased. Therefore, it is desirable to design the width Ba and the width Ca substantially equal. However, since the priming discharge cell 41a needs to be provided with a protruding portion 22b ′ for priming discharge on the front substrate 21 side, the width Ba of the region that does not transmit visible light is a gap between two adjacent scanning electrodes (hereinafter, referred to as a “priming discharge cell”). The sum of Ga and the width Xw of the two metal bus bars 22b is added to the width Yw of the protruding portion 22b ′.

本発明の実施の形態におけるパネルでは、放電セル間ギャップGaとGbとをほぼ等しくしているので、プライミング放電セル41aを設けたことにより実質的に増加する非発光領域(画像表示に寄与しない領域)はわずかに突出部分22b’の幅Ywのみに抑えることができる。   In the panel according to the embodiment of the present invention, since the gaps between discharge cells Ga and Gb are substantially equal, a non-light-emitting region (region that does not contribute to image display) that increases substantially by providing the priming discharge cell 41a. ) Can be slightly suppressed to only the width Yw of the protruding portion 22b ′.

本実施の形態におけるパネルの設計値の一例を示すと、プライミング放電セル41a側の放電セル間ギャップGaおよび隙間部41b側の放電セル間ギャップGbがともに200μmであり、これは本設計例においては隣り合う主放電セル40が相互干渉しないために必要な値である。また、金属母線22b、23bの幅が100μm、横壁部34bの幅が100μm、突出部分22b’の幅も100μmである。したがって、プライミング放電セル41aを設けたことにより実質的に増加する非発光領域の幅は、主放電セル行2行あたりわずか100μmであり、補助放電セルとしてのプライミング放電セル41aを追加しても輝度を大きく低下させることなく主放電セル40間の距離を縮めることができるので容易に高精細化に対応できる。なお上述の数値は一例であり、これに限定されるものではない。たとえば、主放電セル40が相互干渉しないために必要な最小の値は横壁部34bと前面基板21との隙間を小さくすることにより200μm以下に設定することができる。   An example of the design value of the panel in the present embodiment is that the discharge cell gap Ga on the priming discharge cell 41a side and the discharge cell gap Gb on the gap 41b side are both 200 μm, which is the case in this design example. This value is necessary so that adjacent main discharge cells 40 do not interfere with each other. The metal bus bars 22b and 23b have a width of 100 μm, the lateral wall portion 34b has a width of 100 μm, and the protruding portion 22b ′ has a width of 100 μm. Therefore, the width of the non-light-emitting region, which is substantially increased by providing the priming discharge cells 41a, is only 100 μm per two main discharge cell rows. Even if the priming discharge cells 41a as the auxiliary discharge cells are added, the luminance is increased. Since the distance between the main discharge cells 40 can be shortened without greatly reducing the above, it is possible to easily cope with high definition. The above numerical values are examples, and the present invention is not limited to them. For example, the minimum value necessary for the main discharge cells 40 not to interfere with each other can be set to 200 μm or less by reducing the gap between the lateral wall portion 34b and the front substrate 21.

このように、パネルを高精細化するためには、プライミング放電セル41a側の放電セル間ギャップGaおよび隙間部41b側の放電セル間ギャップGbを小さくし、金属母線22b、23b、突出部分22b’の幅、および横壁部34bの幅も小さくすることが望ましい。このとき、放電セル間ギャップGaと放電セル間ギャップGbとがほぼ等しくなる場合は、プライミング電極を有しない隙間部41b、すなわち2本の維持電極23が隣り合う側に位置する隙間部41bの隙間の間隔はプライミング放電セル41aの隙間の間隔より小さくなる。なおこの構成によると表示電極対の間隔が広い−狭い−広い・・と交互に繰り返すことになるが、その差は突出部分22b’の幅の程度であるので視覚的には大きな問題とはならない。   As described above, in order to increase the definition of the panel, the discharge cell gap Ga on the priming discharge cell 41a side and the discharge cell gap Gb on the gap 41b side are reduced to reduce the metal bus bars 22b and 23b and the protruding portion 22b ′. It is desirable to reduce the width of the horizontal wall 34b and the width of the lateral wall 34b. At this time, when the gap between discharge cells Ga and the gap between discharge cells Gb are substantially equal, the gap 41b not having the priming electrode, that is, the gap between the gaps 41b where the two sustain electrodes 23 are located adjacent to each other. Is smaller than the gap between the priming discharge cells 41a. According to this configuration, the interval between the pair of display electrodes is alternately repeated as being wide, narrow, wide, and so on. However, since the difference is about the width of the protruding portion 22b ′, it is not a big problem visually. .

図4は本発明の実施の形態におけるプラズマディスプレイパネルの電極配列図である。列方向にm列のデータ電極D1〜Dm(図1のデータ電極32)が配列され、行方向にn行の走査電極SC1〜SCn(図1の走査電極22)とn行の維持電極SU1〜SUn(図1の維持電極23)とが維持電極SU1−走査電極SC1−走査電極SC2−維持電極SU2−・・・となるように2本ずつ交互に配列されている。そして、実施の形態においては奇数行目の走査電極SC1、SC3、・・・の突出部分(図1の突出部分22b’)との間でプライミング放電を行うようにn/2本のプライミング電極PR1、PR3、・・・(図1のプライミング電極36)が配列されている。 FIG. 4 is an electrode array diagram of the plasma display panel in accordance with the exemplary embodiment of the present invention. Data electrodes D 1 to D m (data electrodes 32 in FIG. 1) in the column direction are arranged, and n rows of scan electrodes SC 1 to SC n (scan electrodes 22 in FIG. 1) and n rows in the row direction are arranged. sustain electrodes SU 1 to SU n (sustain electrodes 23 in FIG. 1) and the sustain electrodes SU 1 - scan electrode SC 1 - scan electrode SC 2 - sustain electrode SU 2 - · · · and so as to alternately arranged two by two Has been. In the embodiment, n / 2 priming is performed so as to perform priming discharge between the protruding portions of the odd-numbered scan electrodes SC 1 , SC 3 ,... (The protruding portion 22 b ′ in FIG. 1). Electrodes PR 1 , PR 3 ,... (Priming electrode 36 in FIG. 1) are arranged.

そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む主放電セルCi,j(図1の主放電セル40)が放電空間内にm×n個形成される。また1〜n行のうちの奇数行に走査電極SCiの突出部分とプライミング電極PRiとを含むプライミング放電セルPSi(図1のプライミング放電セル41a)が形成される。 A main discharge cell C i, j (a main discharge in FIG. 1) including a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (j = 1 to m ). M × n cells 40) are formed in the discharge space. In addition, priming discharge cells PS i (priming discharge cells 41a in FIG. 1) including protruding portions of scan electrodes SC i and priming electrodes PR i are formed in odd-numbered rows among 1 to n rows.

次に、パネルを駆動するための駆動波形とそのタイミングについて説明する。   Next, driving waveforms and timings for driving the panel will be described.

図5は、本発明の実施の形態におけるプラズマディスプレイパネルの駆動波形図である。なお、実施の形態においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外はほぼ同様であるので、1つのサブフィールドについてのみ動作を説明する。   FIG. 5 is a drive waveform diagram of the plasma display panel in accordance with the exemplary embodiment of the present invention. In the embodiment, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period, and each subfield is almost the same except that the number of sustain pulses in the sustain period is different. Since it is similar, the operation will be described for only one subfield.

初期化期間前半部では、データ電D1〜Dm、維持電極SU1〜SUnおよびプライミング電極PR1〜PRn-1をそれぞれ0(V)に保持し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRn-1との間でそれぞれ一回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部、維持電極SU1〜SUn上部およびプライミング電極PR1〜PRn-1上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧をあらわす。 In the first half of the initialization period, the data electrodes D 1 to D m , the sustain electrodes SU 1 to SU n and the priming electrodes PR 1 to PR n-1 are held at 0 (V), respectively, and are applied to the scan electrodes SC 1 to SC n . from voltage Vi 1 of the discharge start voltage or less with respect to sustain electrodes SU 1 to SU n, and applies the ramp waveform voltage gradually rises toward the voltage Vi 2 that exceeds the discharge start voltage. While the ramp waveform voltage rises, the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n-1 are each first time. A weak initializing discharge occurs. Then, negative wall voltage is accumulated on scan electrodes SC 1 to SC n , and on data electrodes D 1 to D m , sustain electrodes SU 1 to S n and priming electrodes PR 1 to PR n−1 . Accumulates positive wall voltage. Here, the wall voltage at the upper part of the electrode represents a voltage generated by the wall charge accumulated on the dielectric layer covering the electrode.

初期化期間後半部では、維持電極SU1〜SUnを正電圧Veに保ち、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRn-1との間でそれぞれ二回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR1〜PRn-1上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。 In the second half of the initializing period, maintaining the sustain electrodes SU 1 to SU n to a positive voltage Ve, the scan electrodes SC 1 to SC n, the voltage Vi 3 to be equal to or less than the discharge starting voltage with respect to sustain electrodes SU 1 to SU n Is applied with a ramp waveform voltage that gradually falls toward voltage Vi 4 exceeding the discharge start voltage. During this time, a second weak initializing discharge is generated between the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n−1. Occur. Then, the negative wall voltage above scan electrodes SC 1 -SC n and the positive wall voltage above sustain electrodes SU 1 -SU n are weakened, and the positive wall voltage above data electrodes D 1 -D m is used for the write operation. The positive wall voltage above the priming electrodes PR 1 to PR n-1 is also adjusted to a value suitable for the priming operation. This completes the initialization operation.

書込み期間では、走査電極SC1〜SCnを一旦電圧Vcに保持する。そして、プライミング電極PR1〜PRn-1に電圧Vqを印加する。 In the address period, scan electrodes SC 1 to SC n are temporarily held at voltage Vc. Then, the voltage Vq is applied to the priming electrodes PR 1 to PR n−1 .

まず、奇数行目の放電セルCp,1〜Cp,m(p=奇数)の書込み動作では、走査電極SCpに走査パルス電圧Vaを印加するとともに、表示すべき画像信号に対応するデータ電極Dk(kは1〜mの整数)に正の書込みパルスVdを印加する。奇数行目の走査電極SCpは自己の走査に伴ってプライミング放電を発生させるとともに書込みを行う走査電極である。したがって、走査パルス電圧Vaの印加によりプライミング電極PRpと走査電極SCpとの間でプライミング放電が発生し、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングが供給される。このときの放電は、プライミング放電セルが放電しやすく電圧Vqも高く設定できるため、放電遅れが小さく速い安定したプライミング放電となる。 First, in the address operation of the discharge cells C p, 1 to C p, m (p = odd number) in the odd-numbered rows, the scan pulse voltage Va is applied to the scan electrode SC p and the data corresponding to the image signal to be displayed. A positive address pulse Vd is applied to the electrode D k (k is an integer of 1 to m). The scan electrodes SC p of odd rows are scanning electrodes for writing with generating the priming discharge in accordance with the self-scanning. Accordingly, priming discharge is generated between the priming electrode PR p and the scanning electrode SC p by the application of the scan pulse voltage Va, and the discharge cells C p, 1 to C p, m and the discharge cells C p + 1,1 to C Priming is supplied inside p + 1, m . The discharge at this time is easy to discharge the priming discharge cell, and the voltage Vq can be set high, so that the discharge delay is small and fast and stable priming discharge.

その後引き続いて、書込みパルス電圧を印加したデータ電極Dkに対応する放電セルCp,kで書込み放電が発生する。このとき放電セルCp,kの放電は、走査電極SCpとプライミング電極PRpとの間で発生したプライミング放電からプライミングが供給されつつ発生するので、放電遅れが小さく安定した放電となる。この書込み放電により放電セルCp,kの走査電極SCp上部に正電圧が蓄積され、維持電極SUp上部に負電圧が蓄積されて、奇数行目の書込み動作が終了する。 Subsequently, an address discharge is generated in the discharge cell C p, k corresponding to the data electrode D k to which the address pulse voltage is applied. At this time, the discharge of the discharge cell C p, k is generated while the priming is supplied from the priming discharge generated between the scan electrode SC p and the priming electrode PR p , so that the discharge delay is small and the discharge is stable. Due to this address discharge, a positive voltage is accumulated on the scan electrode SC p of the discharge cell C p, k and a negative voltage is accumulated on the sustain electrode SU p, and the address operation in the odd-numbered rows is completed.

次に、偶数行目の放電セルCp+1,1〜Cp+1,mの書込み動作では、p+1行目の走査電極SCp+1に走査パルス電圧Vaを印加すると同時に、データ電極D1〜Dmのうちp+1行目に表示すべき画像信号に対応するデータ電極Dkに正の書込みパルス電圧Vdを印加する。これにより、データ電極Dkと走査電極SCp+1との交差部で放電が発生する。このとき、放電セルCp+1,kでは走査電極SCpとプライミング電極PRpとの間で発生したプライミング放電から十分なプライミングがすでに供給された状態で放電が発生するので、書込み放電の放電遅れは非常に小さく安定した放電となる。この書込み放電により放電セルCp+1,kの走査電極SCp+1上部に正電圧が蓄積され、維持電極SUp+1上部に負電圧が蓄積されて、偶数行目の書込み動作が終了する。 Next, in the address operation of the discharge cells C p + 1,1 to C p + 1, m in the even-numbered rows, the scan electrode voltage Va is applied to the scan electrode SC p + 1 in the p + 1 row, and at the same time, the data electrode D applying a positive write pulse voltage Vd to data electrode D k corresponding to the image signal to be displayed on the p + 1 th row of the 1 to D m. As a result, a discharge is generated at the intersection between the data electrode D k and the scan electrode SC p + 1 . At this time, in the discharge cell C p + 1, k , the discharge occurs in a state where sufficient priming has already been supplied from the priming discharge generated between the scan electrode SC p and the priming electrode PR p , so the discharge of the address discharge The delay is very small and stable discharge. Due to this address discharge, a positive voltage is accumulated above scan electrode SC p + 1 of discharge cell C p + 1, k and a negative voltage is accumulated above sustain electrode SU p + 1. To do.

以下、同様の書込み動作をn行目の放電セルCn,kに至るまで行い、書込み動作が終了する。 Thereafter, the same address operation is performed until the discharge cell C n, k in the n- th row , and the address operation is completed.

維持期間では、走査電極SC1〜SCnおよび維持電極SU1〜SUnを0(V)に一旦戻した後、走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした放電セルCi,kにおける走査電極SCi上部と維持電極SUi上部との間の電圧は、正の維持パルス電圧Vsに加えて、書込み期間において走査電極SCi上部および維持電極SUi上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、放電セルCi,kにおいて維持放電が発生する。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCi,kに対して維持パルスの回数だけ維持放電が継続して行われる。 In the sustain period, after returning once to the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n to 0 (V), applies a positive sustain pulse voltage Vs to scan electrodes SC 1 to SC n. At this time, the voltage between the discharge cell C i having generated the address discharge, the scan electrode SC i top in k and sustain electrode SU i top, in addition to the positive sustain pulse voltage Vs, the scan in the address periods electrode SC i It is subject to accumulated wall voltage and sustain electrode SU i upper, larger than the discharge start voltage. As a result, a sustain discharge occurs in the discharge cells C i, k . Hereinafter, similarly, by applying a sustain pulse alternately to the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n, the number of times of sustain pulse discharge cell C i having generated the address discharge, for k The sustain discharge is continuously performed.

このように、実施の形態では、奇数行目の放電セルCp,1〜Cp,m(p=奇数)の書込み動作において、背面基板31側に設けたプライミング電極PRpと前面基板21側に設けた走査電極SCpとの間でプライミング放電を発生させ、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングを供給することで、放電遅れが小さく、高速かつ安定した書込み放電を実現することができる。 Thus, in the embodiment, in the address operation of the discharge cells C p, 1 to C p, m (p = odd number) in the odd-numbered rows, the priming electrode PR p provided on the back substrate 31 side and the front substrate 21 side to generate a priming discharge between the scan electrodes SC p provided on the discharge cells C p, 1 -C p, inside the priming of m discharge cells C p + 1,1 ~C p + 1 , m By supplying, it is possible to realize a fast and stable address discharge with a small discharge delay.

なお、パネル製造工程において、前面基板21と背面基板31とを対向配置して封着する際、前面基板21と背面基板31とが位置ずれを発生しそのまま封着されることがある。このとき横壁部34bが走査電極22あるいは維持電極23の透明部分(透明電極22a、23aのうち金属母線22b、23bが形成されていない部分)にはみ出る方向にずれが発生した場合、発光に寄与する放電空間が狭くなり、ずれ発生領域の輝度低下を引き起こし輝度ムラを発生することがある。したがって、封着時にずれが発生しても輝度ムラが発生しないように、ずれに対するマージンをもった設計にしておくことが望ましい。図6は本発明のプラズマディスプレイパネルの他の実施の形態を示す断面図であり、図6(a)は、発光効率をやや犠牲にしてマージンδxを確保したパネル、図6(b)は、輝度をやや犠牲にしてマージンδxを確保したパネルである。図6(a)に示したパネルは、幅Caが幅Baよりもわずかに小さく、幅Cbが幅Bbよりもわずかに小さい。そのため、金属母線22b、23bの下の領域にもわずかに放電空間が広がっており発光効率はやや低下するが、封着時に±δxの位置ずれを発生しても横壁部34bが電極の透明部分にはみ出ることはないので、輝度低下を引き起こすことはない。また、図6(b)に示したパネルは、幅Caが幅Baよりもわずかに大きく、幅Cbが幅Bbよりもわずかに大きい。そのため、横壁部34bが電極の透明部分にもわずかにはみ出しており発光輝度はやや低下するが、封着時に±δxの位置ずれを発生して横壁部34bの一方が電極の透明部分にはみ出る量が増えてももう一方の横壁部34bのはみ出る量が減るので、輝度変化を発生することはない。このように図6(a)あるいは図6(b)に示したパネルではパネル封着工程において前面基板21と背面基板31とが位置ずれを発生しても輝度ムラを発生することのないパネルを実現することができる。   In the panel manufacturing process, when the front substrate 21 and the rear substrate 31 are arranged to face each other and sealed, the front substrate 21 and the rear substrate 31 may be misaligned and sealed as they are. At this time, if the lateral wall 34b is displaced in the direction in which it protrudes from the transparent portion of the scanning electrode 22 or the sustain electrode 23 (the portion of the transparent electrodes 22a and 23a where the metal bus bars 22b and 23b are not formed), it contributes to light emission. The discharge space becomes narrow, which may cause a decrease in luminance in the shift generation region, resulting in luminance unevenness. Therefore, it is desirable to design with a margin for deviation so that luminance unevenness does not occur even if deviation occurs during sealing. FIG. 6 is a cross-sectional view showing another embodiment of the plasma display panel of the present invention. FIG. 6A is a panel in which margin δx is secured at a slight sacrifice in luminous efficiency, and FIG. This is a panel that secures a margin δx at the expense of luminance. In the panel shown in FIG. 6A, the width Ca is slightly smaller than the width Ba, and the width Cb is slightly smaller than the width Bb. For this reason, the discharge space also slightly extends in the region below the metal bus bars 22b and 23b, and the light emission efficiency is slightly reduced. However, even if a positional deviation of ± δx occurs during sealing, the lateral wall portion 34b is a transparent portion of the electrode. Since it does not protrude, it does not cause a decrease in luminance. In the panel shown in FIG. 6B, the width Ca is slightly larger than the width Ba, and the width Cb is slightly larger than the width Bb. Therefore, the lateral wall portion 34b slightly protrudes into the transparent portion of the electrode, and the light emission luminance is slightly reduced. However, the amount of deviation of ± δx occurs at the time of sealing and one of the lateral wall portions 34b protrudes into the transparent portion of the electrode. Since the amount of protrusion of the other lateral wall portion 34b is reduced even if increases, the luminance does not change. As described above, in the panel shown in FIG. 6A or 6B, a panel which does not generate luminance unevenness even if the front substrate 21 and the rear substrate 31 are displaced in the panel sealing process. Can be realized.

本発明に係るプラズマディスプレイパネルは、書込み動作を安定かつ高速に行うことができ、しかも高精細化が可能なプラズマディスプレイパネルを提供することができるので、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネル等に有用である。   The plasma display panel according to the present invention can provide a plasma display panel capable of performing a writing operation stably and at high speed and capable of high definition, so that a plasma display used for a wall-mounted television, a large monitor, etc. Useful for panels.

本発明の実施の形態におけるプラズマディスプレイパネルの構造を示す分解斜視図1 is an exploded perspective view showing a structure of a plasma display panel in an embodiment of the present invention. 同パネルの断面図Cross section of the panel 同パネルの隙間部の寸法を示すための断面図Sectional view for showing the dimensions of the gap of the panel 同パネルの電極配列図Electrode arrangement of the panel 同パネルの駆動波形図Drive waveform diagram of the panel 本発明の他の実施の形態におけるプラズマディスプレイパネルの断面図Sectional drawing of the plasma display panel in other embodiment of this invention

符号の説明Explanation of symbols

21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
22b’ 突出部分
23 維持電極
24 誘電体層
25 保護層
28 光吸収層
31 背面基板
32 データ電極
33a,33b 誘電体層
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
36 プライミング電極
40 主放電セル
41 隙間部
41a プライミング放電セル
41b 隙間部
DESCRIPTION OF SYMBOLS 21 Front substrate 22 Scan electrode 22a, 23a Transparent electrode 22b, 23b Metal bus line 22b 'Protruding part 23 Sustain electrode 24 Dielectric layer 25 Protective layer 28 Light absorption layer 31 Back substrate 32 Data electrode 33a, 33b Dielectric layer 34 Partition 34a Vertical Wall part 34b Horizontal wall part 35 Phosphor layer 36 Priming electrode 40 Main discharge cell 41 Gap part 41a Priming discharge cell 41b Gap part

Claims (1)

可視光を透過する透明部分と可視光を透過しない不透明部分をそれぞれ有する走査電極および維持電極を互いに平行に2本ずつ交互に配列して配置した第1の基板と、この第1の基板に放電空間を挟んで対向配置されかつ前記走査電極および前記維持電極と交差する方向にデータ電極を配置した第2の基板とを有し、前記第2の基板は、前記走査電極および前記維持電極と前記データ電極とで構成される主放電セルを区画するとともに隣接する前記主放電セル行の間に隙間部を生じるように設けた隔壁と、前記隙間部のうち2本の走査電極が隣り合う側に生じる隙間部に前記走査電極と平行に前記データ電極と電気的に絶縁して配置しかつ前記第1の基板の走査電極との間でプライミング放電を行うためのプライミング電極とを備え、かつ前記隔壁は、前記主放電セルの放電空間を前記走査電極の透明部分および前記維持電極の前記透明部分ならびにそれらのつくる放電ギャップ部分とに対応する空間に制限するように設け、さらに2本の維持電極が隣り合う側に生じる隙間部の間隔を、2本の走査電極が隣り合う側に生じる隙間部の間隔より狭くしたことを特徴とするプラズマディスプレイパネル。 A first substrate in which two scanning electrodes and sustain electrodes each having a transparent portion that transmits visible light and an opaque portion that does not transmit visible light are arranged alternately in parallel with each other, and a discharge is performed on the first substrate. A second substrate disposed oppositely across a space and having a data electrode disposed in a direction intersecting the scan electrode and the sustain electrode, wherein the second substrate includes the scan electrode, the sustain electrode, and the second electrode. Partitioning main discharge cells composed of data electrodes and partition walls provided so as to generate gap portions between adjacent main discharge cell rows, and two scanning electrodes of the gap portions on the side adjacent to each other and a priming electrode for performing priming discharge between parallel the said scan electrode in a gap portion data electrodes electrically insulated by arranging and scan electrodes of the first substrate occurs, and before The barrier rib is provided so as to limit the discharge space of the main discharge cell to a space corresponding to the transparent portion of the scan electrode, the transparent portion of the sustain electrode, and the discharge gap portion formed by them, and two sustain electrodes The plasma display panel is characterized in that the interval between the gaps formed on the side adjacent to each other is narrower than the interval between the gaps formed on the side adjacent to the two scanning electrodes.
JP2003367074A 2003-10-28 2003-10-28 Plasma display panel Expired - Fee Related JP4258351B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003367074A JP4258351B2 (en) 2003-10-28 2003-10-28 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367074A JP4258351B2 (en) 2003-10-28 2003-10-28 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2005135596A JP2005135596A (en) 2005-05-26
JP4258351B2 true JP4258351B2 (en) 2009-04-30

Family

ID=34645179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367074A Expired - Fee Related JP4258351B2 (en) 2003-10-28 2003-10-28 Plasma display panel

Country Status (1)

Country Link
JP (1) JP4258351B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218708A (en) * 2009-03-13 2010-09-30 Panasonic Corp Plasma display panel and plasma display device

Also Published As

Publication number Publication date
JP2005135596A (en) 2005-05-26

Similar Documents

Publication Publication Date Title
KR100784597B1 (en) Plasma display panel and plasma display device
US7345655B2 (en) Plasma display panel drive method
WO2004042766A1 (en) Plasma display panel
KR100700407B1 (en) Method of driving plasma display panel
KR100749602B1 (en) Method for driving plasma display panel and plasma display device
JP3888321B2 (en) Driving method of plasma display panel
JP4075878B2 (en) Driving method of plasma display panel
JP4325237B2 (en) Plasma display panel
JP4258351B2 (en) Plasma display panel
JP3988667B2 (en) Driving method of plasma display panel
JP4239779B2 (en) Plasma display panel
JP4569136B2 (en) Driving method of plasma display panel
JP2006351259A (en) Plasma display panel
JP4461733B2 (en) Driving method of plasma display panel
JP2006251624A (en) Plasma display device
JP4165351B2 (en) Plasma display panel
JP4211579B2 (en) Plasma display panel
JP4507709B2 (en) Driving method of plasma display panel
JP2005338458A (en) Method for driving plasma display panel, and plasma display apparatus
JP2005100737A (en) Plasma display panel
JP2006172800A (en) Plasma display panel and its driving method
JP2005037821A (en) Driving method of plasma display panel
JP2006085964A (en) Plasma display panel and driving method thereof
JP2006108023A (en) Plasma display panel
JP2006031992A (en) Plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060929

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Effective date: 20081024

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees