JP4211579B2 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP4211579B2
JP4211579B2 JP2003384941A JP2003384941A JP4211579B2 JP 4211579 B2 JP4211579 B2 JP 4211579B2 JP 2003384941 A JP2003384941 A JP 2003384941A JP 2003384941 A JP2003384941 A JP 2003384941A JP 4211579 B2 JP4211579 B2 JP 4211579B2
Authority
JP
Japan
Prior art keywords
electrode
discharge
priming
electrodes
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003384941A
Other languages
Japanese (ja)
Other versions
JP2005149879A (en
Inventor
弘之 橘
康幸 野口
佳正 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003384941A priority Critical patent/JP4211579B2/en
Publication of JP2005149879A publication Critical patent/JP2005149879A/en
Application granted granted Critical
Publication of JP4211579B2 publication Critical patent/JP4211579B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、壁掛けテレビや大型モニター等に用いられるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel used for a wall-mounted television, a large monitor and the like.

プラズマディスプレイパネル(以下、PDPあるいはパネルと略記する)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPとして代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向、密封され、内部の放電空間には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。   A plasma display panel (hereinafter abbreviated as PDP or panel) is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight. A typical AC surface discharge type panel as a PDP has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. The front plate is formed with a plurality of pairs of display electrodes composed of scan electrodes and sustain electrodes on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel to the data electrodes on each of the dielectric layers. A phosphor layer is formed on the side surface of the partition wall. The front plate and the back plate are opposed and sealed so that the display electrode and the data electrode cross three-dimensionally, and a discharge gas is sealed in the internal discharge space. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by the ultraviolet light to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間を有する。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. Here, each subfield has an initialization period, an address period, and a sustain period.

初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きをもつ。書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、選択的な壁電荷形成を行う。続く維持期間では、走査電極と維持電極との間に所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。   In the initializing period, initializing discharge is simultaneously performed in all the discharge cells, the history of wall charges for the individual individual discharge cells is erased, and wall charges necessary for the subsequent address operation are formed. In addition, it has a function of generating priming (priming for discharge = excited particles) for reducing the discharge delay and stably generating the address discharge. In the address period, a scan pulse is sequentially applied to the scan electrodes, an address pulse corresponding to an image signal to be displayed is applied to the data electrodes, and an address discharge is selectively generated between the scan electrodes and the data electrodes. Selective wall charge formation is performed. In the subsequent sustain period, a predetermined number of sustain pulses are applied between the scan electrodes and the sustain electrodes, and the discharge cells in which the wall charges are formed by the address discharge are selectively discharged to emit light.

このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。   Thus, in order to display an image correctly, it is important to reliably perform selective address discharge in the address period. However, due to restrictions on the circuit configuration, a high voltage cannot be used for the address pulse, There are many factors that increase the discharge delay with respect to the address discharge, such as the fact that the phosphor layer formed on the layer makes it difficult for the discharge to occur. Therefore, priming for generating the address discharge stably is very important.

しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足して放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった問題があった。あるいは、書込み動作を安定に行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。   However, the priming caused by the discharge decreases rapidly with time. For this reason, in the above-described panel driving method, the address discharge after a long time has passed from the initialization discharge, the priming caused by the initialization discharge is insufficient, the discharge delay becomes large, and the address operation becomes unstable. There has been a problem that the image display quality deteriorates. Alternatively, the writing time is set to be long in order to perform the writing operation stably, and as a result, there is a problem that the time spent in the writing period becomes too long.

これらの問題を解決するために、パネルの前面板に補助放電電極を設けて形成した補助放電セルを用いてプライミングを発生させ、放電遅れを小さくするパネルとその駆動方法が提案されている(たとえば特許文献1)。
特開2002−297091号公報
In order to solve these problems, a panel and a driving method thereof have been proposed in which priming is generated using an auxiliary discharge cell formed by providing an auxiliary discharge electrode on the front plate of the panel to reduce the discharge delay (for example, Patent Document 1).
JP 2002-297091 A

しかしながら上述のパネルにおいては、個々の補助放電セルが比較的大きいため、画像表示のための放電セル(以下、主放電セルと略記する)間の距離を縮めることができず、その結果、高精細化が困難であるという課題があった。   However, in the above-described panel, since the individual auxiliary discharge cells are relatively large, the distance between discharge cells for image display (hereinafter abbreviated as main discharge cells) cannot be reduced, and as a result, high definition. There was a problem that it was difficult to make it.

本発明は、上述した課題に鑑みなされたものであり、プライミング放電を安定して発生させて書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することを目的とする。   The present invention has been made in view of the above-described problems, and provides a plasma display panel that can stably generate priming discharge, perform an address operation stably and at high speed, and can achieve high definition. Objective.

本発明のプラズマディスプレイパネルは、第1の基板と、前記第1の基板上に互いに平行に配置した走査電極および維持電極と、放電空間を挟んで前記第1の基板に対向配置される第2の基板と、前記第2の基板上に前記走査電極と交差する方向に配置したデータ電極と、前記データ電極を覆う第1の誘電体層と、前記第1の誘電体層上にのみ設けられかつ前記走査電極と平行に配置したプライミング電極と、前記プライミング電極を覆う第2の誘電体層と、前記第2の誘電体層を覆う第3の誘電体層と、前記走査電極および前記維持電極と前記データ電極とが対向して構成される主放電セル、並びに前記走査電極と前記プライミング電極とが対向して構成されるプライミング放電セルを区画するように、前記第3の誘電体層上に形成した隔壁とを備え、前記第3の誘電体層は少なくとも可視光あるいは紫外線を反射する反射層であることを特徴とするThe plasma display panel according to the present invention includes a first substrate, a scan electrode and a sustain electrode arranged in parallel with each other on the first substrate, and a second electrode arranged opposite to the first substrate with a discharge space interposed therebetween. and the substrate, and data electrodes arranged in a direction crossing the scanning electrodes on the second substrate, a first dielectric layer covering the data electrodes, provided only on the first dielectric layer and the priming electrodes parallel with the scan electrode, a second dielectric layer covering the priming electrode, wherein the third dielectric layer covering the second dielectric layer, wherein the scan electrode and the sustain electrode On the third dielectric layer so as to partition a main discharge cell configured to face the data electrode and a priming discharge cell configured to face the scan electrode and the priming electrode. Formed gap With the door, the third dielectric layer is characterized by a reflective layer which reflects at least visible light or ultraviolet light.

この構成により、第2の誘電体層が絶縁破壊等によるプライミング放電セルの破壊を防ぐので、プライミング放電を安定して発生させて書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することができる。また、第3の誘電体層により、発生した紫外線あるいは可視光を効率よく利用できるので輝度の向上も期待できる。   With this configuration, the second dielectric layer prevents the priming discharge cell from being destroyed due to dielectric breakdown, etc., so that the priming discharge can be stably generated to perform the addressing operation stably and at high speed, and high definition is also possible. A plasma display panel can be provided. Further, since the generated ultraviolet or visible light can be efficiently used by the third dielectric layer, an improvement in luminance can be expected.

本発明によれば、プライミング放電を安定して発生させて書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供することができる。   According to the present invention, it is possible to provide a plasma display panel that can stably generate priming discharge, perform an address operation stably and at high speed, and achieve high definition.

以下、本発明の実施の形態におけるPDPについて、図面を用いて説明する。   Hereinafter, a PDP according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態)
図1は本発明の実施の形態におけるPDPの構造を示す分解斜視図であり、図2は同パネルの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオンおよびキセノンの混合ガスが封入されている。
(Embodiment)
FIG. 1 is an exploded perspective view showing the structure of a PDP according to an embodiment of the present invention, and FIG. 2 is a sectional view of the panel. A front substrate 21 made of glass as a first substrate and a rear substrate 31 as a second substrate are arranged opposite to each other with a discharge space interposed therebetween, and a mixed gas of neon and xenon that emits ultraviolet rays by discharge is emitted into the discharge space. It is enclosed.

前面基板21上には、走査電極22と維持電極23とが互いに平行に対をなして複数形成されている。このとき、維持電極23−走査電極22−走査電極22−維持電極23−・・・となるように2本ずつ交互に配列されている。走査電極22と維持電極23はそれぞれ透明電極22a、23aと、透明電極22a、23a上に形成された金属母線22b、23bとから構成されている。ここで、走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられている。走査電極22のうち、一方の走査電極22の金属母線22bの突出部分22b’は光吸収層28上にまで突出して形成されている。そして、これらの走査電極22、維持電極23および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。   A plurality of scan electrodes 22 and sustain electrodes 23 are formed in parallel with each other on the front substrate 21. At this time, two electrodes are alternately arranged so as to be sustain electrode 23 -scan electrode 22 -scan electrode 22 -sustain electrode 23-. Scan electrode 22 and sustain electrode 23 are each composed of transparent electrodes 22a and 23a and metal bus bars 22b and 23b formed on transparent electrodes 22a and 23a, respectively. Here, a light absorption layer 28 made of a black material is provided between scan electrode 22 and scan electrode 22 and between sustain electrode 23 and sustain electrode 23. Of the scanning electrodes 22, the protruding portion 22 b ′ of the metal bus 22 b of one scanning electrode 22 is formed to protrude onto the light absorption layer 28. A dielectric layer 24 and a protective layer 25 are formed so as to cover the scan electrode 22, the sustain electrode 23, and the light absorption layer 28.

背面基板31上には、走査電極22および維持電極23と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように第1の誘電体層33aが形成されている。第1の誘電体層33aの上には、走査電極22と平行にプライミング電極36が複数形成されている。第1の誘電体層33aはデータ電極32とプライミング電極36との間を絶縁している。   On the rear substrate 31, a plurality of data electrodes 32 are formed in parallel to each other in a direction crossing the scan electrodes 22 and the sustain electrodes 23, and a first dielectric layer 33 a is formed so as to cover the data electrodes 32. . A plurality of priming electrodes 36 are formed in parallel with the scanning electrodes 22 on the first dielectric layer 33a. The first dielectric layer 33 a insulates between the data electrode 32 and the priming electrode 36.

そして、プライミング電極36を覆うように第2の誘電体層33bが形成されている。第2の誘電体層33bは、絶縁破壊等によってプライミング電極36が放電空間にむき出しになるのを防ぐ。そして第2の誘電体層33bを覆うように第3の誘電体層が可視光あるいは紫外線を反射する反射層33cとして形成されている。さらに反射層33cの上に主放電セル40を区画するための隔壁34が形成されている。図1に示すように、隔壁34は、データ電極32に平行な方向に延びる縦壁部34aと、主放電セル40を形成し、かつ主放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。隙間部41は一つおきにプライミング電極36を有しプライミング放電セル41aを形成する。なお、プライミング電極を有しない隙間部41bはプライミング放電を行わない隙間部である。そして、隔壁34により区画された主放電セル40に対応する第3の誘電体層33cの表面と隔壁34の側面とに蛍光体層35が設けられている。なお、図1、図2では隙間部41側に蛍光体層35を形成していないが、蛍光体層を形成する構成としてもよい。   A second dielectric layer 33 b is formed so as to cover the priming electrode 36. The second dielectric layer 33b prevents the priming electrode 36 from being exposed to the discharge space due to dielectric breakdown or the like. A third dielectric layer is formed as a reflective layer 33c that reflects visible light or ultraviolet light so as to cover the second dielectric layer 33b. Further, a partition wall 34 for partitioning the main discharge cell 40 is formed on the reflective layer 33c. As shown in FIG. 1, the partition wall 34 has a vertical wall portion 34 a extending in a direction parallel to the data electrode 32 and a horizontal wall portion that forms a main discharge cell 40 and forms a gap portion 41 between the main discharge cells 40. 34b. Every other gap portion 41 has a priming electrode 36 to form a priming discharge cell 41a. Note that the gap 41b having no priming electrode is a gap that does not perform priming discharge. A phosphor layer 35 is provided on the surface of the third dielectric layer 33 c corresponding to the main discharge cell 40 partitioned by the barrier ribs 34 and on the side surfaces of the barrier ribs 34. 1 and 2, the phosphor layer 35 is not formed on the gap 41 side, but the phosphor layer may be formed.

前面基板21と背面基板31を対向配置して封着する際、前面基板21上に形成された走査電極22の金属母線22bのうち光吸収層28上に突出した突出部分22b’と、背面基板31上に形成されたプライミング電極36とが平行にかつ対向するように位置合わせする。そして、前面基板21側に形成された突出部分22b’と、背面基板31側に形成されたプライミング電極36との間でプライミング放電を行う構成となっている。   When the front substrate 21 and the rear substrate 31 are arranged to face each other and sealed, a protruding portion 22b ′ protruding on the light absorption layer 28 among the metal bus bars 22b of the scanning electrode 22 formed on the front substrate 21, and the rear substrate Alignment is performed so that the priming electrode 36 formed on 31 is parallel and opposed. The priming discharge is performed between the protruding portion 22b 'formed on the front substrate 21 side and the priming electrode 36 formed on the rear substrate 31 side.

図3は本発明の実施の形態におけるPDPの電極配列図である。列方向にm列のデータ電極D1〜Dm(図1のデータ電極32)が配列され、行方向にn行の走査電極SC1〜SCn(図1の走査電極22)とn行の維持電極SU1〜SUn(図1の維持電極23)とが維持電極SU1−走査電極SC1−走査電極SC2−維持電極SU2−・・・となるように2本ずつ交互に配列されている。そして、実施の形態においては奇数行目の走査電極SC1、SC3、・・・の突出部分(図1の突出部分22b’)と対向するようにn/2本のプライミング電極PR1、PR3、・・・(図1のプライミング電極36)が配列されている。 FIG. 3 is an electrode array diagram of the PDP in the embodiment of the present invention. Data electrodes D 1 to D m (data electrodes 32 in FIG. 1) in the column direction are arranged, and n rows of scan electrodes SC 1 to SC n (scan electrodes 22 in FIG. 1) and n rows in the row direction are arranged. sustain electrodes SU 1 to SU n (sustain electrodes 23 in FIG. 1) and the sustain electrodes SU 1 - scan electrode SC 1 - scan electrode SC 2 - sustain electrode SU 2 - · · · and so as to alternately arranged two by two Has been. In the embodiment, n / 2 priming electrodes PR 1 , PR are arranged so as to face the protruding portions of the odd-numbered scan electrodes SC 1 , SC 3 ,... (The protruding portion 22 b ′ in FIG. 1). 3 ,... (Priming electrode 36 in FIG. 1) are arranged.

そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と一つのデータ電極Dj(j=1〜m)とを含む放電セルCi,j(図1の主放電セル40)が放電空間内にm×n個形成される。また1〜n行のうちの奇数行に走査電極SCiの突出部分とプライミング電極PRiとを含むプライミング放電セルPSi(図1のプライミング放電セル41a)が形成される。 A discharge cell C i, j (main discharge cell of FIG. 1) including a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (j = 1 to m ). 40) are formed in the discharge space. In addition, priming discharge cells PS i (priming discharge cells 41a in FIG. 1) including protruding portions of scan electrodes SC i and priming electrodes PR i are formed in odd-numbered rows among 1 to n rows.

次に、パネルを駆動するための駆動電圧波形とそのタイミングについて説明する。   Next, a driving voltage waveform for driving the panel and its timing will be described.

図4は、本発明の実施の形態におけるPDPの駆動電圧波形図である。なお、実施の形態においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されており、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外はほぼ同様であるので、一つのサブフィールドについてのみ動作を説明する。   FIG. 4 is a drive voltage waveform diagram of the PDP in the embodiment of the present invention. In the embodiment, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period, and each subfield is almost the same except that the number of sustain pulses in the sustain period is different. Since this is the same, only the operation for one subfield will be described.

初期化期間前半部では、データ電極D1〜Dm、維持電極SU1〜SUnおよびプライミング電極PR1〜PRn-1をそれぞれ0(V)に保持し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRn-1との間でそれぞれ1回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部、維持電極SU1〜SUn上部およびプライミング電極PR1〜PRn-1上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、あるいは蛍光体層上に蓄積された壁電荷により生じる電圧をあらわす。 In half of the initializing period, data electrodes D 1 to D m, sustain electrodes SU 1 to SU n and priming electrodes PR 1 ~PR n-1 respectively kept 0 (V), to the scan electrodes SC 1 to SC n from voltage Vi 1 of the discharge start voltage or less with respect to sustain electrodes SU 1 to SU n, and applies the ramp waveform voltage gradually rises toward the voltage Vi 2 that exceeds the discharge start voltage. While the ramp waveform voltage rises, the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n-1 are each first time. A weak initializing discharge occurs. Then, negative wall voltage is accumulated on scan electrodes SC 1 to SC n , and on data electrodes D 1 to D m , sustain electrodes SU 1 to S n and priming electrodes PR 1 to PR n−1 . Accumulates positive wall voltage. Here, the wall voltage at the upper part of the electrode represents a voltage generated by the wall charges accumulated on the dielectric layer covering the electrode or the phosphor layer.

初期化期間後半部では、維持電極SU1〜SUnを正電圧Veに保ち、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRn-1との間でそれぞれ2回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR1〜PRn-1上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。 In the second half of the initializing period, maintaining the sustain electrodes SU 1 to SU n to a positive voltage Ve, the scan electrodes SC 1 to SC n, the voltage Vi 3 to be equal to or less than the discharge starting voltage with respect to sustain electrodes SU 1 to SU n Is applied with a ramp waveform voltage that gradually falls toward voltage Vi 4 exceeding the discharge start voltage. During this time, the second weak initializing discharge is generated between the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n−1. Occur. Then, the negative wall voltage above scan electrodes SC 1 -SC n and the positive wall voltage above sustain electrodes SU 1 -SU n are weakened, and the positive wall voltage above data electrodes D 1 -D m is used for the write operation. The positive wall voltage above the priming electrodes PR 1 to PR n-1 is also adjusted to a value suitable for the priming operation. This completes the initialization operation.

書込み期間では、走査電極SC1〜SCnを一旦電圧Vcに保持する。そして、プライミング電極PR1〜PRn-1に電圧Vqを印加する。 In the address period, scan electrodes SC 1 to SC n are temporarily held at voltage Vc. Then, the voltage Vq is applied to the priming electrodes PR 1 to PR n−1 .

まず、奇数行目の放電セルCp,1〜Cp,m(p=奇数)の書込み動作では、走査電極SCpに走査パルス電圧Vaを印加するとともに、表示すべき画像信号に対応するデータ電極Dk(kは1〜mの整数)に正の書込みパルスVdを印加する。奇数行目の走査電極SCpは自己の走査に伴ってプライミング放電を発生させるとともに書込みを行う走査電極である。したがって、走査パルス電圧Vaの印加によりプライミング電極PRpと走査電極SCpとの間でプライミング放電が発生し、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングが供給される。このときの放電は、プライミング放電セルが放電しやすく電圧Vqも高く設定できるため、放電遅れが小さく速い安定したプライミング放電となる。 First, in the address operation of the discharge cells C p, 1 to C p, m (p = odd number) in the odd-numbered rows, the scan pulse voltage Va is applied to the scan electrode SC p and the data corresponding to the image signal to be displayed. A positive address pulse Vd is applied to the electrode D k (k is an integer of 1 to m). The scan electrodes SC p of odd rows are scanning electrodes for writing with generating the priming discharge in accordance with the self-scanning. Accordingly, priming discharge is generated between the priming electrode PR p and the scanning electrode SC p by the application of the scan pulse voltage Va, and the discharge cells C p, 1 to C p, m and the discharge cells C p + 1,1 to C Priming is supplied inside p + 1, m . The discharge at this time is easy to discharge the priming discharge cell, and the voltage Vq can be set high, so that the discharge delay is small and fast and stable priming discharge.

その後引き続いて、書込みパルス電圧を印加したデータ電極Dkに対応する放電セルCp,kで書込み放電が発生する。このとき放電セルCp,kの放電は、走査電極SCpとプライミング電極PRpとの間で発生したプライミング放電からプライミングが供給されつつ発生するので、放電遅れが小さく安定した放電となる。この書込み放電により放電セルCp,kの走査電極SCp上部に正電圧が蓄積され、維持電極SUp上部に負電圧が蓄積されて、奇数行目の書込み動作が終了する。 Subsequently, an address discharge is generated in the discharge cell C p, k corresponding to the data electrode D k to which the address pulse voltage is applied. At this time, the discharge of the discharge cell C p, k is generated while the priming is supplied from the priming discharge generated between the scan electrode SC p and the priming electrode PR p , so that the discharge delay is small and the discharge is stable. Due to this address discharge, a positive voltage is accumulated on the scan electrode SC p of the discharge cell C p, k and a negative voltage is accumulated on the sustain electrode SU p, and the address operation in the odd-numbered rows is completed.

次に、偶数行目の放電セルCp+1,1〜Cp+1,mの書込み動作では、p+1行目の走査電極SCp+1に走査パルス電圧Vaを印加すると同時に、データ電極D1〜Dmのうちp+1行目に表示すべき画像信号に対応するデータ電極Dkに正の書込みパルス電圧Vdを印加する。これにより、データ電極Dkと走査電極SCp+1との交差部で放電が発生する。このとき、放電セルCp+1,kでは走査電極SCpとプライミング電極PRpとの間で発生したプライミング放電から十分なプライミングがすでに供給された状態で放電が発生するので、書込み放電の放電遅れは非常に小さく安定した放電となる。この書込み放電により放電セルCp+1,kの走査電極SCp+1上部に正電圧が蓄積され、維持電極SUp+1上部に負電圧が蓄積されて、偶数行目の書込み動作が終了する。 Next, in the address operation of the discharge cells C p + 1,1 to C p + 1, m in the even-numbered rows, the scan electrode voltage Va is applied to the scan electrode SC p + 1 in the p + 1 row, and at the same time, the data electrode D applying a positive write pulse voltage Vd to data electrode D k corresponding to the image signal to be displayed on the p + 1 th row of the 1 to D m. As a result, a discharge is generated at the intersection between the data electrode D k and the scan electrode SC p + 1 . At this time, in the discharge cell C p + 1, k , the discharge occurs in a state where sufficient priming has already been supplied from the priming discharge generated between the scan electrode SC p and the priming electrode PR p , so the discharge of the address discharge The delay is very small and stable discharge. Due to this address discharge, a positive voltage is accumulated above scan electrode SC p + 1 of discharge cell C p + 1, k and a negative voltage is accumulated above sustain electrode SU p + 1. To do.

以下、同様の書込み動作をn行目の放電セルCn,kに至るまで行い、書込み動作が終了する。 Thereafter, the same address operation is performed until the discharge cell C n, k in the n- th row , and the address operation is completed.

維持期間では、走査電極SC1〜SCnおよび維持電極SU1〜SUnを0(V)に一旦戻した後、走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした放電セルCi,kにおける走査電極SCi上部と維持電極SUi上部との間の電圧は、正の維持パルス電圧Vsに加えて、書込み期間において走査電極SCi上部および維持電極SUi上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなる。これにより、放電セルCi,kにおいて維持放電が発生する。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCi,kに対して維持パルスの回数だけ維持放電が継続して行われる。 In the sustain period, after returning once to the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n to 0 (V), applies a positive sustain pulse voltage Vs to scan electrodes SC 1 to SC n. At this time, the voltage between the discharge cell C i having generated the address discharge, the scan electrode SC i top in k and sustain electrode SU i top, in addition to the positive sustain pulse voltage Vs, the scan in the address periods electrode SC i It is subject to accumulated wall voltage and sustain electrode SU i upper, larger than the discharge start voltage. As a result, a sustain discharge occurs in the discharge cells C i, k . Hereinafter, similarly, by applying a sustain pulse alternately to the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n, the number of times of sustain pulse discharge cell C i having generated the address discharge, for k The sustain discharge is continuously performed.

このように、実施の形態では、奇数行目の放電セルCp,1〜Cp,mの書込み動作において、背面基板31側に設けたプライミング電極PRpと前面基板21側に設けた走査電極SCpとの間でプライミング放電を発生させ、放電セルCp,1〜Cp,mと放電セルCp+1,1〜Cp+1,mとの内部にプライミングを供給することで、放電遅れが小さく、高速かつ安定した書込み放電を実現することができる。 Thus, in the embodiment, in the address operation of the discharge cells C p, 1 to C p, m in the odd-numbered rows, the priming electrode PR p provided on the back substrate 31 side and the scan electrode provided on the front substrate 21 side. By generating a priming discharge with respect to SC p and supplying priming inside discharge cells C p, 1 to C p, m and discharge cells C p + 1,1 to C p + 1, m , The discharge delay is small, and high-speed and stable address discharge can be realized.

さらに、プライミング電極36が絶縁耐圧の高い第2の誘電体層33bに覆われている。そのためプライミング放電の放電空間とプライミング電極36との間で絶縁破壊を起こすおそれがなく、したがってプライミング放電を安定して発生させて書込み動作を安定かつ高速に行うことができる。第2の誘電体層33bは絶縁耐圧が高ければどんなものでもよいが、本実施の形態においては、厚み10μmの低融点ガラスを用いて第2の誘電体層33bを形成し、300(V)以上の絶縁耐圧を実現している。   Further, the priming electrode 36 is covered with a second dielectric layer 33b having a high withstand voltage. Therefore, there is no possibility of causing dielectric breakdown between the discharge space of the priming discharge and the priming electrode 36. Therefore, the priming discharge can be stably generated and the address operation can be performed stably and at high speed. The second dielectric layer 33b may be any layer as long as the withstand voltage is high. In the present embodiment, the second dielectric layer 33b is formed using a low melting point glass having a thickness of 10 μm, and 300 (V). The above withstand voltage is realized.

また、反射層33cが第2の誘電体層33bを覆うように形成されている。反射層33cは可視光あるいは紫外線を反射するものであればよく、本実施の形態においては、低融点ガラスに10wt%のTiO2微粉末を分散させたものを用いて10μmの反射層33cを形成している。反射層33cは主放電セル40内部で発生した紫外線あるいは可視光を前面基板21側に反射するので、発生した紫外線あるいは可視光を効率よく利用でき輝度を高めることができる。 The reflective layer 33c is formed so as to cover the second dielectric layer 33b. The reflection layer 33c only needs to reflect visible light or ultraviolet light. In this embodiment, the 10 μm reflection layer 33c is formed by using a low melting point glass dispersed with 10 wt% TiO 2 fine powder. is doing. Since the reflective layer 33c reflects ultraviolet light or visible light generated inside the main discharge cell 40 toward the front substrate 21, the generated ultraviolet light or visible light can be used efficiently and the luminance can be increased.

本発明におけるPDPは、プライミング放電を安定して発生させて書込み動作を安定かつ高速に行うことができ、高精細化も可能なPDPを提供することができるので、壁掛けテレビや大型モニター等に用いられるPDP等に有用である。   The PDP according to the present invention can stably generate priming discharge, perform a writing operation stably and at a high speed, and can provide a high-definition PDP. Therefore, the PDP can be used for a wall-mounted television or a large monitor. This is useful for PDPs and the like.

本発明の実施の形態におけるPDPの構造を示す分解斜視図The disassembled perspective view which shows the structure of PDP in embodiment of this invention 同パネルの断面図Cross section of the panel 同パネルの電極配列図Electrode arrangement of the panel 同パネルの駆動電圧波形図Drive voltage waveform diagram of the panel

符号の説明Explanation of symbols

21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
22b’ 突出部分
23 維持電極
24 誘電体層
25 保護層
28 光吸収層
31 背面基板
32 データ電極
33a 第1の誘電体層
33b 第2の誘電体層
33c 反射層(第3の誘電体層)
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
36 プライミング電極
40 主放電セル
41 隙間部
41a プライミング放電セル
41b プライミング電極を有しない隙間部
DESCRIPTION OF SYMBOLS 21 Front substrate 22 Scan electrode 22a, 23a Transparent electrode 22b, 23b Metal bus line 22b 'Protruding part 23 Sustain electrode 24 Dielectric layer 25 Protective layer 28 Light absorption layer 31 Back substrate 32 Data electrode 33a 1st dielectric layer 33b 2nd Dielectric layer 33c Reflective layer (third dielectric layer)
34 partition wall 34a vertical wall portion 34b horizontal wall portion 35 phosphor layer 36 priming electrode 40 main discharge cell 41 gap portion 41a priming discharge cell 41b gap portion having no priming electrode

Claims (1)

第1の基板と、前記第1の基板上に互いに平行に配置した走査電極および維持電極と、放電空間を挟んで前記第1の基板に対向配置される第2の基板と、前記第2の基板上に前記走査電極と交差する方向に配置したデータ電極と、前記データ電極を覆う第1の誘電体層と、前記第1の誘電体層上にのみ設けられかつ前記走査電極と平行に配置したプライミング電極と、前記プライミング電極を覆う第2の誘電体層と、前記第2の誘電体層を覆う第3の誘電体層と、前記走査電極および前記維持電極と前記データ電極とが対向して構成される主放電セル、並びに前記走査電極と前記プライミング電極とが対向して構成されるプライミング放電セルを区画するように、前記第3の誘電体層上に形成した隔壁とを備え、前記第3の誘電体層は少なくとも可視光あるいは紫外線を反射する反射層であることを特徴とするプラズマディスプレイパネル。 A first substrate; a scan electrode and a sustain electrode arranged in parallel with each other on the first substrate; a second substrate disposed opposite to the first substrate across a discharge space; and the second substrate A data electrode disposed on the substrate in a direction intersecting the scan electrode, a first dielectric layer covering the data electrode, and disposed only on the first dielectric layer and disposed in parallel with the scan electrode The priming electrode, the second dielectric layer covering the priming electrode, the third dielectric layer covering the second dielectric layer, the scan electrode, the sustain electrode, and the data electrode are opposed to each other. A partition wall formed on the third dielectric layer so as to partition a priming discharge cell configured such that the scanning electrode and the priming electrode are opposed to each other. The third dielectric layer is few A plasma display panel, characterized in that also a reflection layer for reflecting visible light or ultraviolet light.
JP2003384941A 2003-11-14 2003-11-14 Plasma display panel Expired - Fee Related JP4211579B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003384941A JP4211579B2 (en) 2003-11-14 2003-11-14 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003384941A JP4211579B2 (en) 2003-11-14 2003-11-14 Plasma display panel

Publications (2)

Publication Number Publication Date
JP2005149879A JP2005149879A (en) 2005-06-09
JP4211579B2 true JP4211579B2 (en) 2009-01-21

Family

ID=34693188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384941A Expired - Fee Related JP4211579B2 (en) 2003-11-14 2003-11-14 Plasma display panel

Country Status (1)

Country Link
JP (1) JP4211579B2 (en)

Also Published As

Publication number Publication date
JP2005149879A (en) 2005-06-09

Similar Documents

Publication Publication Date Title
US7345655B2 (en) Plasma display panel drive method
WO2004042766A1 (en) Plasma display panel
JP3888322B2 (en) Driving method of plasma display panel
KR100700407B1 (en) Method of driving plasma display panel
JP2005174850A (en) Plasma display panel
JP4075878B2 (en) Driving method of plasma display panel
JP3888321B2 (en) Driving method of plasma display panel
JP4325237B2 (en) Plasma display panel
JP3988667B2 (en) Driving method of plasma display panel
JP4211579B2 (en) Plasma display panel
JP4239779B2 (en) Plasma display panel
JP2006351259A (en) Plasma display panel
JP4569136B2 (en) Driving method of plasma display panel
JP4507709B2 (en) Driving method of plasma display panel
JP2007133291A (en) Driving method of plasma display panel
JP2006251624A (en) Plasma display device
JP4258351B2 (en) Plasma display panel
JP4547949B2 (en) Driving method of plasma display panel
JP4461733B2 (en) Driving method of plasma display panel
JP2005338458A (en) Method for driving plasma display panel, and plasma display apparatus
JP4165351B2 (en) Plasma display panel
JP2005100737A (en) Plasma display panel
JP2006085964A (en) Plasma display panel and driving method thereof
JP2006172800A (en) Plasma display panel and its driving method
JP2005037821A (en) Driving method of plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees