JP4256386B2 - 通信システムにおけるデータ送信装置及び方法 - Google Patents

通信システムにおけるデータ送信装置及び方法 Download PDF

Info

Publication number
JP4256386B2
JP4256386B2 JP2005368550A JP2005368550A JP4256386B2 JP 4256386 B2 JP4256386 B2 JP 4256386B2 JP 2005368550 A JP2005368550 A JP 2005368550A JP 2005368550 A JP2005368550 A JP 2005368550A JP 4256386 B2 JP4256386 B2 JP 4256386B2
Authority
JP
Japan
Prior art keywords
mac
sdu
mac pdu
pdu
mac sdu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005368550A
Other languages
English (en)
Other versions
JP2006180512A (ja
Inventor
基太 韓
善姫 張
潤相 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006180512A publication Critical patent/JP2006180512A/ja
Application granted granted Critical
Publication of JP4256386B2 publication Critical patent/JP4256386B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9015—Buffering arrangements for supporting a linked list
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/10—Flow control between communication endpoints
    • H04W28/14—Flow control between communication endpoints using intermediate storage

Description

本発明は、通信システムのデータ送信装置及び方法に関するものである。
図１は、一般的な通信システムの構造を示す図である。図１を参照すると、通信 システムは、多重セル(ｍｕｌｔｉ-ｃｅｌｌ)構造、すなわちセル１００とセル１５０を有し、セル１００を管理する基地局(Ｂａｓｅ Ｓｔａｔｉｏｎ：ＢＳ)１１０と、セル１５０を管理する基地局１４０と、複数の移動端末機(Ｍｏｂｉｌｅ Ｓｔａｔｉｏｎ：以下、“ＭＳ”とする)１１１、１１３、１３０、１５１、１５３とを含む。また、ＭＳ１１１，１１３，１３０，１５１，１５３は、それぞれ媒体接続制御(Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：以下、“ＭＡＣ”とする)階層と物理(ＰＨＹ)階層(以下、“ＰＨＹ階層”とする）を含むプロトコルスタック(ｐｒｏｔｏｃｏｌ ｓｔａｃｋ)構造を有する。
以下に、図２を参照して、一般的な通信システムのＭＳプロトコルスタック構造について説明する。
図２は、一般的な通信システムのＭＳプロトコルスタック構造を示す図である。図２を参照すると、まず、ＭＳのプロトコルスタックは上位階層(ｕｐｐｅｒ ｌａｙｅｒ)２１０と、ＭＡＣ階層２２０と、ＰＨＹ階層２３０とを含む。また、ＭＡＣ階層２２０は、サブ階層であるＣＳ(Ｓｅｒｖｉｃｅ Ｓｐｅｃｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂ-ｌａｙｅｒ)２２１とＭＡＣ ＣＰＳ(Ｃｏｍｍｏｎ Ｐａｒｔ Ｓｕｂ-ｌａｙｅｒ)２２３を含む。まず、上位階層２１０で送信するパケットデータ(ｐａｃｋｅｔ ｄａｔａ)がＭＡＣ階層２２０に入力されると、ＭＡＣ階層２２０のＣＳ２２１は、上位階層２１０から受信されたパケットデータをＭＡＣサービスデータユニット(ＳＤＵ)に変換した後に、ＭＡＣ ＣＰＳ２２３に送信する。ＭＡＣ ＣＰＳ２２３は、ＣＳ２２１から受信したＭＡＣ ＳＤＵをＭＡＣプロトコルデータユニット(Ｐｒｏｔｏｃｏｌ Ｄａｔａ Ｕｎｉｔ：以下、“ＰＤＵ”とする)に変換した後に、ＰＨＹ階層２３０に送信する。
ところが、ＭＡＣ ＳＤＵがＭＡＣ ＰＤＵに変換されるときに、そのサイズは通信システムで伝送に適合するように規定されたＭＡＣ ＰＤＵのサイズより小さく或いは大きい場合もある。したがって、ＭＡＣ ＰＤＵを生成する過程でパッキング(ｐａｃｋｉｎｇ)又はフラグメンテーション(ｆｒａｇｍｅｎｔａｔｉｏｎ)動作が遂行できる。これについて、図３及び図４を参照して説明する。
図３は、一般的なＭＡＣ ＰＤＵ生成のためのＭＡＣ ＳＤＵパッキング動作を示す図である。図３を参照すると、送信するＭＡＣ ＳＤＵのサイズがＭＡＣ ＰＤＵのサイズ未満である場合に、１個のＭＡＣ ＰＤＵに複数個のＭＡＣ ＳＤＵが含まれるようにパッキング動作を遂行しなければならない。すなわち、パッキング動作は、複数個のＭＡＣ ＳＤＵを連接して１個のＭＡＣ ＰＤＵとして生成する動作を示す。このとき、１個のＭＡＣ ＰＤＵとして生成される複数個のＭＡＣ ＳＤＵが相互に異なるサイズを有する場合に、同一の１個のＭＡＣ ＰＤＵにパッキングされた複数個のＭＡＣ ＳＤＵはそれぞれの前にパッキングサブヘッダー(Ｐａｒｋｉｎｇ Ｓｕｂｈｅａｄｅｒ：以下、“ＰＳＨ”とする)を挿入させるべきである。図３には、総２個のＭＡＣ ＳＤＵ、すなわち第１のＭＡＣ ＳＤＵ３１１と第２のＭＡＣ ＳＤＵ３１３が、１個のＭＡＣ ＰＤＵ３１５にパッキングされる場合を示す。
図４は、一般的なＭＡＣ ＰＤＵの生成のためのＭＡＣ ＳＤＵフラグメンテーション動作を示すものである。図４を参照すると、まず、送信するＭＡＣ ＳＤＵのサイズがＭＡＣ ＰＤＵのサイズを超える場合に、１個のＭＡＣ ＳＤＵは、複数個のＭＡＣ ＰＤＵに分割されるようにフラグメンテーション動作を遂行すべきである。すなわち、フラグメンテーション動作は、１個のＭＡＣ ＳＤＵを分割して複数個の ＭＡＣ ＰＤＵとして生成する動作を示す。このとき、１個のＭＡＣ ＰＤＵとして生成されたフラグメンテーションされたＭＡＣ ＳＤＵの前にはフラグメンテーションサブヘッダー(Ｆｒａｇｍｅｎｔａｔｉｏｎ Ｓｕｂｈｅａｄｅｒ：以下、“ＦＳＨ”とする)を挿入させなければならない。図４には、１個のＭＡＣ ＳＤＵ４１１が総２個のＭＡＣ ＰＤＵ、すなわち、第１のＭＡＣ ＰＤＵ４１３と第２のＭＡＣ ＰＤＵ４１５にフラグメンテーションされる場合を示す。
下記に、図５を参照して、複数のＭＡＣ ＳＤＵのパッキングにより生成されたＭＡＣ ＰＤＵ構造について説明する。
図５は、複数のＭＡＣ ＳＤＵののパッキングにより生成されたＭＡＣ ＰＤＵ構造を示す図である。図５を参照すると、ＭＡＣ ＰＤＵ５００は、包括ＭＡＣヘッダー(Ｇｅｎｅｒｉｃ ＭＡＣ Ｈｅａｄｅｒ：以下、“ＧＭＨ”とする)５１１と、サブヘッダー(Ｓｕｂｈｅａｄｅｒ：以下、“ＳＨ”とする)５１３と、ＰＳＨ５１５と、ＭＡＣ ＳＤＵ５１７と、ＰＳＨ５１９と、ＭＡＣ ＳＤＵ５２１と、ＣＲＣ(Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ)５２３とを含む。ＧＭＨ５１１は、予め定められた長さ、一例として６バイト(ｂｙｔｅ)の長さを有するヘッダーである。図５にはＭＡＣ ＰＤＵ５００が１個のＳＨ５１３のみを含む場合を示すが、ＭＡＣ ＰＤＵ５００は複数個のＳＨを含むことができることはもちろんである。
また、ＰＳＨは、図３で説明したように、複数個のＭＡＣ ＳＤＵが１個のＭＡＣ ＰＤＵにパッキングされる場合に、１個のＭＡＣ ＰＤＵにパッキングされた複数個のＭＡＣ ＳＤＵそれぞれの前に挿入され、図５では２個のＭＡＣ ＳＤＵ、すなわちＭＡＣ ＳＤＵ５１７とＭＡＣ ＳＤＵ５２１が１個のＭＡＣ ＰＤＵ５００にパッキングされた場合を示す。ＰＳＨ５１５とＰＳＨ５１９は、ＭＡＣ ＳＤＵ５１７とＭＡＣ ＳＤＵ５２１に対応して挿入されたＰＳＨである。ＣＲＣ５２３は、ＭＡＣ ＰＤＵ５００のエラー発生有無を検出するために挿入される。
次に、図６を参照して１個のＭＡＣ ＳＤＵのフラグメンテーションにより生成されたＭＡＣ ＰＤＵ構造について説明する。
図６は、１個のＭＡＣ ＳＤＵのフラグメンテーションにより生成されたＭＡＣ ＰＤＵ構造を示す図である。図６を参照すると、ＭＡＣ ＰＤＵ６００は、ＧＭＨ６１１と、ＳＨ６１３と、ＦＳＨ６１５と、ＭＡＣ ＳＤＵ６１７と、ＣＲＣ６１９とを含む。ＧＭＨ６１１は、予め定められた長さ、一例として６バイトの長さを有するヘッダーである。図６にはＭＡＣ ＰＤＵ６００が１個のＳＨ６１３のみを含む場合を示すが、ＭＡＣ ＰＤＵ６００は複数のＳＨを含むこともできることはもちろんである。また、ＦＳＨ６１５は、図４で説明したように、１個のＭＡＣ ＳＤＵがフラグメンテーションされてＭＡＣ ＰＤＵに生成される場合に、このフラグメンテーションされたＭＡＣ ＳＤＵ６１７の前に挿入される。ＣＲＣ６１９は、ＭＡＣ ＰＤＵ６００のエラー発生有無を検出するために挿入される。
以下に、図７を参照して、ＭＡＣ ＣＰＳ２２３がＭＡＣ ＰＤＵを生成する動作について説明する。
図７は、図２のＭＡＣ ＣＰＳ２２３がＭＡＣ ＰＤＵを生成する動作を示す図である。図７を参照すると、まず、ＭＡＣ ＣＰＳ２２３がＭＡＣ ＰＤＵを生成するためには相互に異なる位置に存在するＭＡＣ ＳＤＵをコピーしなくてはならない。ＭＡＣ ＣＰＳ２２３は、ソフトウェア７１０上でＭＡＣ ＰＤＵを生成するために ＭＡＣ ＳＤＵメモリ７１１からＭＡＣ ＰＤＵメモリ７１３にメモリコピーを遂行する。
このように、ＭＡＣ ＰＤＵメモリ７１３にメモリコピーを遂行したＭＡＣ ＣＰＳ２２３は、コピーされたＭＡＣ ＳＤＵにＭＡＣ ＰＤＵ構成に適合したＧＭＨ、あるいはＳＨを挿入してＭＡＣ ＰＤＵを生成する。ＭＡＣ ＣＰＳ２２３は、ＭＡＣ ＰＤＵメモリ７１３上で生成したＭＡＣ ＰＤＵをＰＨＹ階層２３０を通じて送信するためにハードウェア７２０上のＭＡＣ ＰＤＵメモリ７２１にメモリコピーを遂行する。それによって、ＰＨＹ階層２３０は、ＭＡＣ ＰＤＵメモリ７２１上のＭＡＣ ＰＤＵを送信可能になる。
上述したように、ＭＡＣ ＳＤＵからＭＡＣ ＰＤＵを生成して実際ＰＨＹ階層で送信するためには、２回のメモリコピー、すなわち１回のソフトウェア上のメモリコピーと１回のハードウェア上のメモリコピーが遂行されるべきである。２回のメモリコピーは、通信システムの効率を低下させるだけでなく、ＭＡＣ ＰＤＵを送信するのにかかる時間が長くなるという問題点を有する。
したがって、上記のような従来技術の問題点を解決するために、本発明の目的は、通信システムにおけるデータを送信する装置及び方法を提供することにある。
本発明の他の目的は、通信システムでメモリコピーを行うことなく、ＭＡＣ ＰＤＵを生成して送信する装置及び方法を提供することにある。
上記の目的を達成するために、本発明は、通信システムにおけるデータ送信方法であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成する段階と、前記第１のタイプのデータを前記ＢＤに対応して第２のタイプのデータとして生成して送信されるように制御する段階と、を含むことを特徴とする。
また、本発明は、通信システムにおけるデータ送信方法であって、フレーム開始時点で前記フレームにデータ送信のためのバーストが割り当てられていることを検出する段階と、前記フレームで媒体接続制御(ＭＡＣ)サービスデータユニット(ＳＤＵ)を送信すべきことを検出すると、ＭＡＣプロトコルデータユニット(ＰＤＵ)を構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成する段階と、前記ＭＡＣ ＳＤＵを前記ＢＤに対応して前記ＭＡＣ ＰＤＵに生成して送信されるように制御する段階と、を含むことを特徴とする。
さらに、本発明は、通信システムにおけるデータ送信装置であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、前記第１のタイプのデータを前記ＢＤに対応して第２のタイプのデータとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。
本発明は、通信システムにおけるデータ送信装置であって、フレーム開始時点で前記フレームにデータ送信のためのバーストが割り当てられていることを検出し、前記フレームで媒体接続制御(ＭＡＣ)サービスデータユニット(ＳＤＵ)を送信しなくてはならないことを検出すると、ＭＡＣプロトコルデータユニット(ＰＤＵ）を構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、前記ＭＡＣ ＳＤＵを前記ＢＤに対応して前記ＭＡＣ ＰＤＵとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。
本発明は、通信システムにおいて、ＭＡＣ ＳＤＵからＭＡＣ ＰＤＵを生成する場合に、メモリのコピーなしにＢＤを用いることによって、ソフトウェア及びハードウェア上での不要なメモリコピーを除いてシステムの効率を向上させる効果を有する。また、不要なメモリコピーが省略されることによって、ＭＡＣ ＰＤＵ送信にかかる時間を一層短縮する効果も有する。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
下記の説明において、本発明に関連した公知の構成或いは機能に関する具体的な説明が本発明の要旨を不明にすると判断された場合に、その詳細な説明を省略する。
図８は、本発明の実施形態による媒体接続制御(Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：以下、“ＭＡＣ”とする)プロトコルデータユニット(Ｐｒｏｔｏｃｏｌ Ｄａｔａ Ｕｎｉｔ：以下、“ＰＤＵ”とする)生成装置の内部構造を示すものである。
図８を参照すると、ＭＡＣ ＰＤＵ生成装置は、バッファディスクリプタ(Ｂｕｆｆｅｒ Ｄｅｓｃｒｉｐｔｏｒ：以下、“ＢＤ”とする)生成器８１０と、メモリ８２０と、直接メモリ接続(Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ：以下、“ＤＭＡ”とする)制御器８３０と、ＭＡＣ ＰＤＵメモリ８４０とを含む。また、メモリ８２０は、ＭＡＣサービスデータユニット(Ｓｅｒｖｉｃｅ Ｄａｔａ Ｕｎｉｔ：以下、“ＳＤＵ”とする)メモリ８２１と、ＢＤ８２３とを含む。メモリ８２０はソフトウェアメモリで、ＭＡＣ ＰＤＵメモリ８４０はハードウェアメモリである。
ＢＤ生成器８１０は、メモリ８２０上に存在するＭＡＣ ＰＤＵの構成エレメント、一例として包括ＭＡＣヘッダー(Ｇｅｎｅｒｉｃ ＭＡＣ Ｈｅａｄｅｒ：以下、“ＧＭＨ”とする)と、サブヘッダー(ＳｕｂＨｅａｄｅｒ：以下、“ＳＨ”とする)と、ＭＡＣ ＳＤＵのようなＭＡＣ ＰＤＵの構成エレメントを参照してＢＤ８２３を生成する。ＢＤ８２３は、複数のＢＤエレメントを含み、これらＢＤエレメントの構造については、次に図９と図１０Ａ及び図１０Ｂを参照して説明する。
図９は、本発明の実施形態による固定したフィールドエレメントを有するＢＤエレメント構造を示す図である。
図９を参照すると、ＢＤエレメントは、ＭＡＣ ＳＤＵサイズ(ｓｉｚｅ)フィールド９１１と、ヘッダーサイズフィールド９１３と、制御フィールド９１５と、ヘッダーフィールド９１７と、ＭＡＣ ＳＤＵポインタフィールド９１９とを含む。ＢＤエレメントでは、ＧＭＨとＳＨのうちの少なくとも一つがヘッダーフィールド９１７に直接含まれる。その理由は、ＧＭＨ及びＳＨのサイズが一般的に１〜６バイト程度に小さな値となり、それによって、ＧＭＨ及びＳＨの位置を示すために、ＢＤエレメント内にＧＭＨ及びＳＨのサイズと位置を示すポインタを含めることはメモリ浪費が激しいためである。
ＭＡＣ ＳＤＵサイズフィールド９１１は、ＭＡＣ ＳＤＵポインタフィールド９１９が示すメモリ上のＭＡＣ ＳＤＵ開始位置から読み出すＭＡＣ ＳＤＵのサイズ情報を含む。ヘッダーサイズフィールド９１３はヘッダーフィールド９１７のサイズ情報を含み、ＭＡＣ ＳＤＵポインタフィールド９１９はＭＡＣ ＳＤＵメモリ上でＭＡＣ ＳＤＵの開始位置情報を含む。制御フィールド９１５は、ＢＤエレメントが連続して存在するか、或いは該当ＢＤでの最後のＢＤエレメントが存在するかを示す情報と、現在のＢＤエレメントが示すＭＡＣ ＰＤＵの開始或いは終了を示す情報を含む。また、ヘッダーフィールド９１７は、ＧＭＨとＳＨのうちの少なくとも一つを含む。
ＢＤエレメントの具体的な記載内容は、下記の＜表１＞に示すようである。
Figure 0004256386
また、図９では、ＢＤエレメントのサイズを３ワードまたは４ワードを一例として固定したフィールドエレメントを有するＢＤエレメントについて説明したが、ＢＤエレメントのフィールドエレメントはＢＤエレメントを構成する各フィールドのサイズなどにより可変的であることはもちろんである。次に、図１０Ａ及び図１０Ｂを参照して、可変的なフィールドエレメントを有するＢＤエレメント構造について説明する。
図１０Ａ及び図１０Ｂは、本発明の実施形態による可変的なフィールドエレメントを有するＢＤエレメント構造を示す図である。
図１０Ａ及び図１０Ｂを説明するに先立ち、図９に固定的なフィールドエレメントを有するＢＤ エレメント構造について説明した。しかしながら、ＢＤエレメントに含まれるフィールドの中に示す情報がない場合には、該当フィールドを省略して可変フィールドエレメントを有するＢＤエレメントが生成できる。一例として、ＭＡＣ ＳＤＵサイズが０である 場合には、ＭＡＣ ＳＤＵ自体が存在しないため、ＢＤエレメントでＭＡＣ ＳＤＵサイズを示すＭＡＣ ＳＤＵサイズフィールド９１１の値を０と記載し、ＭＡＣ ＳＤＵの開始位置を示すＭＡＣ ＳＤＵポインタフィールド９１９は省略可能である。他の例として、ＧＭＨ及びＳＨの何れも存在しない場合にはヘッダーサイズフィールド９１３の値を０と記載し、ヘッダーフィールド９１７は省略可能である。
ここで、固定したフィールドエレメントを有するＢＤエレメントと可変的なフィールドエレメントを有するＢＤエレメントで構成されるＢＤ構造を、図１２〜図１３を参照して説明する。
先ず、図１１は、相互に異なる３つのタイプのＭＡＣ ＰＤＵを示す図である。図１１に、相互に異なる３つのタイプのＭＡＣ ＰＤＵ、すなわちＭＡＣ ＰＤＵ１１１０と、ＭＡＣ ＰＤＵ１１２０と、ＭＡＣ ＰＤＵ１１３０とを示す。ＭＡＣ ＰＤＵ１１１０は、帯域幅要求ヘッダー(Ｂａｎｄｗｉｄｔｈ Ｒｅｑｕｅｓｔ Ｈｅａｄｅｒ：以下、“ＢＲＨ”とする)１１１１のみを含む。ＭＡＣ ＰＤＵ１１２０は、第１のＧＭＨ１１２１と、ＦＳＨ１１２３と、第１のＭＡＣ ＳＤＵ１１２５とを含む。ＭＡＣ ＰＤＵ１１３０は、第２のＧＭＨ１１３１と、第１のＰＳＨ１１３３と、第２のＭＡＣ ＳＤＵ１１３５と、第２のＰＳＨ１１３７と、第３のＭＡＣ ＳＤＵ１１３９とを含む。
図１１に示すようなＭＡＣ ＰＤＵを示すＢＤ構造は、ＢＤエレメントが固定したフィールドエレメントを有する場合と可変的なフィールドエレメントを有する場合に各々相異なるように示すが、これを図１２及び図１３に示す。
図１２は、ＢＤエレメントが固定的なフィールドエレメントを有する場合に、図１１のＭＡＣ ＰＤＵに基づいて生成されたＢＤ構造を示す図である。
図１２に示すように、ＢＤエレメントが固定したフィールドエレメントを有する場合に、該当フィールドに記載する値が存在しない場合にも該当フィールドが存在しなければならない。一例として、ＭＡＣ ＰＤＵ１１１０は、ＢＲＨ１１１１のみを含むが、ＭＡＣ ＰＤＵ１１１０に該当するＭＡＣ ＳＤＵポインタフィールドが存在しなければならないため、ＭＡＣ ＳＤＵポインタフィールドには意味のないデータ(Ｍｅａｎｌｅｓｓ ｄａｔａ)が記載される。
図１３は、ＢＤエレメントが可変的なフィールドエレメントを有する場合に、図１１のＭＡＣ ＰＤＵに基づいて生成されたＢＤ構造を示す図である。
図１３に示すように、ＢＤエレメントが可変的なサイズを有する場合に、該当フィールドに記載する値が存在しない場合には、該当フィールドが存在する必要がない。一例として、ＭＡＣ ＰＤＵ１１１０は、ＢＲＨ１１１１のみを含むため、ＭＡＣ ＳＤＵポインタフィールドが存在する必要がない。そのため、ＭＡＣ ＰＤＵ１１１０に該当するＭＡＣ ＳＤＵポインタフィールドは存在しない。
一方、上記に説明したように、ＢＤ生成器８１０は、ＭＡＣ ＳＤＵメモリ８２１上のＭＡＣ ＰＤＵの構成エレメントを参照してＢＤ８２３を生成する。すると、ＤＭＡ制御器８３０は、ＢＤ８２３を参照してＭＡＣ ＰＤＵを生成してＭＡＣ ＰＤＵメモリ８４０に格納する。ＤＭＡ制御器８３０は、ＢＤ８２３に含まれている各フィールドの情報を使用して、すなわち、ＧＭＨ或いはＳＨのようなヘッダー情報とＭＡＣ ＳＤＵの開始位置情報及びサイズ情報を使用してＭＡＣ ＰＤＵメモリ８４０に示したようにＭＡＣ ＰＤＵを生成する。
以下に、ＤＭＡ制御器８３０の動作について具体的に説明する。
上記したように、ＤＭＡ制御器８３０は、ＢＤ８２３を参照してＭＡＣ ＰＤＵを構成するヘッダー情報と、そのＭＡＣ ＳＤＵをＭＡＣ ＰＤＵメモリ８４０に送信する。ＤＭＡ制御器８３０は、ＢＤ８２３内のＢＤエレメントを順次的に解析する。この解析したＢＤエレメントのヘッダーサイズフィールド９１３に含まれているヘッダーサイズ情報が０より大きい場合に、ＤＭＡ制御器８３０は、そのサイズだけにヘッダーフィールド９１７を読み出してＭＡＣ ＰＤＵメモリ８４０に送信する。また、ＤＭＡ制御器８３０は、解析したＢＤエレメントのＭＡＣ ＳＤＵサイズフィールド９１１に含まれているＭＡＣ ＳＤＵサイズ情報が０より大きい場合に、ＭＡＣ ＳＤＵポインタフィールド９１９に含まれているＭＡＣ ＳＤＵ開始位置に対応してＭＡＣ ＳＤＵメモリ８２１の該当位置で、該当ＭＡＣ ＳＤＵサイズだけにＭＡＣ ＳＤＵを読み出してＭＡＣ ＰＤＵメモリ８４０に送信する。
ＤＭＡ制御器８３０は、解析したＢＤエレメントの制御フィールド９１５に含まれている情報を分析し、以後にもＢＤエレメントが存在するか、或いは現在のＢＤエレメントが最後のＢＤエレメントであるかを判断することが可能である。また、ＤＭＡ制御器８３０は、解析したＢＤエレメントの制御フィールド９１５に含まれている情報を分析して現在のＢＤエレメントに該当するＭＡＣ ＰＤＵ構成エレメントがＭＡＣ ＰＤＵの開始或いは終了であるかを判断することが可能である。
上記にＢＤエレメントが固定的なフィールドエレメントを有する場合のＤＭＡ制御器８３０の動作について説明した。もし、このＢＤエレメントが可変的なフィールドエレメントを有する場合に、ＤＭＡ制御器８３０の動作はＢＤエレメントが固定的なフィールドエレメントを有する場合と相異なる。
すなわち、ＢＤエレメントが可変的なフィールドエレメントを有する場合には、ＢＤエレメント内の該当フィールドに記載する値が存在しない場合に該当フィールドが存在しない。そのため、ＤＭＡ制御器８３０は、該当フィールドを参照せずに、次のフィールドを解析して該当データをＭＡＣ ＰＤＵメモリ８４０に送信する。一例として、ＢＤエレメント内にＭＡＣ ＳＤＵサイズフィールド９１１に０が記載されている場合に、ＤＭＡ制御器８３０は、ＭＡＣ ＳＤＵポインタフィールド９１９を参照しないようになる。
このような方式で、ＤＭＡ制御器８３０は、ＢＤ８２３内のすべてのＢＤエレメントを分析してＭＡＣ ＰＤＵメモリ８４０に送信するＭＡＣ ＰＤＵを生成することができる。
次に、図１４を参照して、本発明の実施形態によるＭＡＣ ＰＤＵ生成装置の動作過程について説明する。
図１４は、本発明の実施形態によるＭＡＣ ＰＤＵ生成装置の動作過程を示すフローチャートである。図１４を参照すると、ステップＳ１４１１で、ＭＡＣ ＰＤＵ生成装置はフレームの開始を検出する。ここで、ＭＡＣ ＰＤＵ生成装置は、フレーム単位でＢＤを生成するため、フレームの開始を検出する。ステップＳ１４１３で、ＭＡＣ ＰＤＵ生成装置は、現在フレームにデータを送信できるバースト(ｂｕｒｓｔ)が割り当てられているか否かを判定する。その結果、現在フレームにデータを送信できるバーストが割り当てられていない場合に、ＭＡＣ ＰＤＵ生成装置はステップＳ１４１５に進む。ステップＳ１４１５で、ＭＡＣ ＰＤＵ生成装置は、現在フレームにデータを送信できるバーストが割り当てられていない場合で、ＭＡＣ ＰＤＵを生成する必要がないため、次のフレームを待機する。
一方、ステップＳ１４１３の判定結果、現在フレームにデータを送信できるバーストが割り当てられている場合に、ＭＡＣ ＰＤＵ生成装置は、ステップＳ１４１７に進む。ステップＳ１４１７で、ＭＡＣ ＰＤＵ生成装置は、ＭＡＣ階層のサブ階層であるＣＳ(Ｓｅｒｖｉｃｅ Ｓｐｅｃｉｆｉｃ Ｃｏｎｖｅｒｇｅｎｃｅ Ｓｕｂ-ｌａｙｅｒ)階層からＭＡＣ ＳＤＵの送信要求が存在するか否かを判定する。その結果、ＣＳからＭＡＣ ＳＤＵの送信要求が存在しない場合に、ＭＡＣ ＰＤＵ生成装置はステップＳ１４１５に進む。
一方、ステップＳ１４１７の判定結果、ＣＳからＭＡＣ ＳＤＵ送信要求が存在する場合に、ＭＡＣ ＰＤＵ生成装置はステップＳ１４１９に進む。ステップＳ１４１９で、ＭＡＣ ＰＤＵ生成装置は、ＭＡＣ ＳＤＵメモリに存在するＭＡＣ ＰＤＵ構成エレメントに基づいてＢＤを生成した後に、ステップＳ１４２１に進む。上記に、ＭＡＣ ＰＤＵ生成装置がＢＤを生成する動作について説明したため、その具体的な説明を省略する。
ステップＳ１４２１で、ＭＡＣ ＰＤＵ生成装置は、ＢＤ生成動作が完了すると、この生成されたＢＤに基づいてＭＡＣ ＰＤＵメモリにＭＡＣ ＰＤＵを生成して終了する。
以上、本発明の具体的な実施形態に関して詳細に説明したが、本発明の範囲を外れない限り、様々な変形が可能であることは、当該技術分野における通常の知識を持つ者には自明なことであろう。したがって、本発明の範囲は、上述した実施形態に限定されるものではなく、特許請求の範囲及びこの特許請求の範囲と均等なものに基づいて定められるべきである。
一般的な通信システムの構造を示す図である。 一般的な通信システムのＭＳプロトコルスタック構造を示す図である。 一般的なＭＡＣ ＰＤＵの生成のためのＭＡＣ ＳＤＵのパッキング動作を示す図である。 一般的なＭＡＣ ＰＤＵの生成のためのＭＡＣ ＳＤＵのフラグメンテーション動作を示す図である。 複数のＭＡＣ ＳＤＵのパッキング動作によって生成されたＭＡＣ ＰＤＵ構造を示す図である。 １個のＭＡＣ ＳＤＵのフラグメンテーション動作によって生成されたＭＡＣ ＰＤＵ構造を示す図である。 図２のＭＡＣ ＣＰＳ２２３がＭＡＣ ＰＤＵを生成する動作を示す図である。 本発明の実施形態によるＭＡＣ ＰＤＵの生成装置の内部構造を示す図である。 本発明の実施形態による固定したフィールドエレメントを有するＢＤエレメント構造を示す図である。 本発明の実施形態による可変的なフィールドエレメントを有するＢＤエレメント構造を示す図である。 本発明の実施形態による可変的なサイズを有するＢＤエレメント構造を示す図である。 相互に異なる３つのタイプのＭＡＣ ＰＤＵを示す図である。 ＢＤエレメントが固定したフィールドエレメントを有する場合に、図１１のＭＡＣ ＰＤＵを考慮して生成されたＢＤ構造を示す図である。 ＢＤエレメントが可変的なフィールドエレメントを有する場合に、図１１のＭＡＣ ＰＤＵを考慮して生成されたＢＤ構造を示す図である。 本発明の実施形態によるＭＡＣ ＰＤＵ生成装置の動作過程を示すフローチャートである。
符号の説明
８１０ バッファディスクリプタ（ＢＤ)生成器
８２０ メモリ
８２１ ＭＡＣサービスデータユニット(ＳＤＵ)メモリ
８２３ ＢＤ
８３０ 直接メモリ接続(ＤＭＡ)制御器
８４０ 媒体接続制御プロトコルデータユニット（ＭＡＣ ＰＤＵ）メモリ

Claims (4)

  1. 通信システムにおけるデータ送信方法であって、
    フレーム開始時点で前記フレームにデータ送信のためのバーストが割り当てられていることを検出する段階と、
    前記フレームで媒体接続制御(Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：ＭＡＣ)サービスデータユニット(Ｓｅｒｖｉｃｅ Ｄａｔａ Ｕｎｉｔ：ＳＤＵ)を送信すべきことを検出すると、ＭＡＣプロトコルデータユニット(Ｐｒｏｔｏｃｏｌ Ｄａｔａ Ｕｎｉｔ：ＰＤＵ)を構成する構成エレメントを参照してバッファディスクリプタ(Ｂｕｆｆｅｒ Ｄｅｓｃｒｉｐｔｏｒ：ＢＤ)を生成する段階とを含み、
    前記ＭＡＣ ＳＤＵを前記ＢＤに対応して前記ＭＡＣ ＰＤＵに生成する段階と、
    前記ＢＤは少なくとも１個のＢＤエレメントを含み、
    前記ＢＤエレメントは、ＭＡＣ ＳＤＵサイズフィールド、ヘッダーサイズフィールド、制御フィールド、ヘッダーフィールド、及びＭＡＣ ＳＤＵポインタフィールドのうちの少なくとも一つを含むことを特徴とする通信システムにおけるデータ送信方法。
  2. 前記ＭＡＣ ＳＤＵはＭＡＣ ＳＤＵメモリに格納され、前記ＭＡＣ ＰＤＵはＭＡＣＰＤＵメモリに格納され、
    前記ＭＡＣ ＳＤＵサイズフィールドは前記ＭＡＣ ＰＤＵが有するＭＡＣ ＳＤＵのサイズ情報を含み、
    前記ヘッダーサイズフィールドは前記ＭＡＣ ＰＤＵが有するヘッダーのサイズ情報を含み、
    前記制御フィールドは、該当ＢＤエレメント以後に次のＢＤエレメントが連続して存在するか否かを示す情報と、該当ＢＤエレメントが示すＭＡＣ ＰＤＵの開始可否を示す情報を含み、
    前記ヘッダーフィールドは前記ＭＡＣ ＰＤＵの有するヘッダーを含み、
    前記ＭＡＣ ＳＤＵポインタフィールドは前記ＭＡＣ ＰＤＵの有するＭＡＣ ＳＤＵの前記ＭＡＣ ＳＤＵメモリ上での開始位置情報を含むことを特徴とする請求項１記載の通信システムにおけるデータ送信方法。
  3. 通信システムにおけるデータ送信装置であって、
    フレーム開始時点で前記フレームにデータ送信のためのバーストが割り当てられていることを検出し、前記フレームで媒体接続制御(ＭＡＣ)サービスデータユニット(ＳＤＵ)を送信しなくてはならないことを検出すると、ＭＡＣプロトコルデータユニット(ＰＤＵ）を構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、
    前記ＭＡＣ ＳＤＵを前記ＢＤに対応して前記ＭＡＣ ＰＤＵとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器とを含み、
    前記ＢＤは少なくとも１個のＢＤエレメントを含み、
    前記ＢＤエレメントは、ＭＡＣ ＳＤＵサイズフィールド、ヘッダーサイズフィールド、制御フィールド、ヘッダーフィールド、及びＭＡＣ ＳＤＵポインタフィールドのうちの少なくとも一つを含むことを特徴とする通信システムにおけるデータ送信装置。
  4. 前記データ送信装置は、前記ＭＡＣ ＳＤＵを格納するＭＡＣ ＳＤＵメモリと、
    前記ＭＡＣ ＰＤＵを貯蔵するＭＡＣ ＰＤＵメモリを含み、
    前記ＭＡＣ ＳＤＵサイズフィールドは前記ＭＡＣ ＰＤＵが含むＭＡＣ ＳＤＵのサイズ情報を含み、
    前記ヘッダーサイズフィールドは前記ＭＡＣ ＰＤＵが含むヘッダーのサイズ情報を含み、
    前記制御フィールドは該当ＢＤエレメント以後に次のＢＤエレメントが連続して存在するか否かを示す情報と、該当ＢＤエレメントが示すＭＡＣ ＰＤＵの開始可否を示す情報を含み、
    前記ヘッダーフィールドは前記ＭＡＣ ＰＤＵの有するヘッダーを含み、
    前記ＭＡＣ ＳＤＵポインタフィールドは前記ＭＡＣ ＰＤＵが含むＭＡＣ ＳＤＵの前記ＭＡＣ ＳＤＵメモリ上での開始位置情報を含むことを特徴とする請求項３記載の通信システムにおけるデータ送信装置。
JP2005368550A 2004-12-21 2005-12-21 通信システムにおけるデータ送信装置及び方法 Expired - Fee Related JP4256386B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040109937 2004-12-21

Publications (2)

Publication Number Publication Date
JP2006180512A JP2006180512A (ja) 2006-07-06
JP4256386B2 true JP4256386B2 (ja) 2009-04-22

Family

ID=35896874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005368550A Expired - Fee Related JP4256386B2 (ja) 2004-12-21 2005-12-21 通信システムにおけるデータ送信装置及び方法

Country Status (5)

Country Link
US (1) US7684439B2 (ja)
EP (1) EP1675323B1 (ja)
JP (1) JP4256386B2 (ja)
KR (1) KR100689369B1 (ja)
CN (1) CN100589342C (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233286B (en) * 2003-10-30 2005-05-21 Admtek Inc Apparatus and method thereof for transmitting a MAC service data unit in a network system
US7908394B2 (en) * 2006-03-30 2011-03-15 Amicus Wireless Technology Ltd. Apparatus and method for transmitting outgoing data using data descriptors
KR100938754B1 (ko) 2006-10-30 2010-01-26 엘지전자 주식회사 비연속 수신을 이용한 데이터 수신 및 전송 방법
EP2092676A4 (en) * 2006-12-15 2013-06-26 Ericsson Telefon Ab L M Single-SEGMENTATION INDICATOR
CN101222516B (zh) * 2007-01-09 2011-12-07 华为技术有限公司 Mac层数据处理方法、发送装置及接收装置
KR100917205B1 (ko) 2007-05-02 2009-09-15 엘지전자 주식회사 무선 통신 시스템에서의 데이터 블록 구성 방법
HUE033683T2 (en) 2007-06-18 2017-12-28 Lg Electronics Inc Procedure for performing user device upload direction connection synchronization in a wireless communication system
US8050219B2 (en) * 2007-11-15 2011-11-01 Telefonaktiebolaget Lm Ericsson (Publ) Logical protocol architecture for wireless metropolitan area networks
US8498248B2 (en) * 2008-06-17 2013-07-30 Nokia Siemens Networks Oy Medium access control protocol data unit overhead improvements
KR20100027935A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 무선통신시스템에서 에러제어를 위한 데이터 생성 장치 및 방법
US8988994B2 (en) 2013-05-16 2015-03-24 Freescale Semiconductor, Inc. System and method for creating logical radio link control (RLC) and medium access control (MAC) protocol data units (PDUs) in mobile communication system
US9603052B2 (en) * 2014-07-31 2017-03-21 Imagination Technologies Limited Just in time packet body provision for wireless transmission
CN110312226B (zh) * 2018-03-20 2021-02-26 华为技术有限公司 传输数据的方法和通信装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3435736B2 (ja) 1992-06-30 2003-08-11 株式会社日立製作所 通信制御装置
JPH06244902A (ja) 1993-02-19 1994-09-02 Fuji Xerox Co Ltd 通信制御装置
US5809024A (en) * 1995-07-12 1998-09-15 Bay Networks, Inc. Memory architecture for a local area network module in an ATM switch
FI100566B (fi) 1996-01-24 1997-12-31 Nokia Telecommunications Oy Kehyksen laadun tunnistamismenetelmä ja vastaanotin
US6327615B1 (en) 1998-09-30 2001-12-04 Stmicroelectronics, Inc. Method and system of controlling transfer of data by updating descriptors in descriptor rings
US6691178B1 (en) 2000-02-22 2004-02-10 Stmicroelectronics, Inc. Fencepost descriptor caching mechanism and method therefor
KR100735692B1 (ko) 2001-07-12 2007-07-06 엘지전자 주식회사 적응 부호화와 재전송을 이용한 부호화 변환 방법
US7007101B1 (en) * 2001-11-09 2006-02-28 Radisys Microware Communications Software Division, Inc. Routing and forwarding table management for network processor architectures
US6799232B1 (en) * 2001-12-05 2004-09-28 Zarlink Semiconductor V.N., Inc. Automatic byte swap and alignment for descriptor-based direct memory access data transfers
US6717927B2 (en) 2002-04-05 2004-04-06 Interdigital Technology Corporation System for efficient recovery of node B buffered data following serving high speed downlink shared channel cell change
JP3791448B2 (ja) 2002-04-24 2006-06-28 日本電気株式会社 通信制御装置およびデスクリプタ制御方法
US7706405B2 (en) 2002-09-12 2010-04-27 Interdigital Technology Corporation System for efficient recovery of Node-B buffered data following MAC layer reset
CN100490415C (zh) * 2002-11-06 2009-05-20 武汉烽火网络有限责任公司 基于多个fe、ge和10ge的n-子环结构的多业务环
US7447232B2 (en) * 2003-09-30 2008-11-04 Intel Corporation Data burst transmission methods in WLAN devices and systems
WO2005053170A2 (en) * 2003-11-24 2005-06-09 Interdigital Technology Corporation Method and apparatus for compiling a protocol data unit
KR100921241B1 (ko) * 2004-06-16 2009-10-12 엘지전자 주식회사 통신 시스템의 데이터 유닛 처리 시스템
KR100597438B1 (ko) * 2004-11-03 2006-07-10 한국전자통신연구원 무선 팬 매체 접근 제어 프레임 송신 장치 및 방법

Also Published As

Publication number Publication date
CN1794612A (zh) 2006-06-28
US7684439B2 (en) 2010-03-23
JP2006180512A (ja) 2006-07-06
EP1675323A1 (en) 2006-06-28
EP1675323B1 (en) 2013-02-13
US20060133424A1 (en) 2006-06-22
KR20060071356A (ko) 2006-06-26
KR100689369B1 (ko) 2007-03-02
CN100589342C (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
JP4256386B2 (ja) 通信システムにおけるデータ送信装置及び方法
JP5047472B2 (ja) フレーム集約と共に使用されるｍａｃヘッダ圧縮
US8132079B2 (en) Radio communication apparatus
US7561573B2 (en) Network adaptor, communication system and communication method
US7551638B2 (en) Network interface with transmit frame descriptor reuse
US8509264B2 (en) Radio communication apparatus
US7865549B2 (en) Method and apparatus for transmitting data frame efficiently in communication network
US20070064737A1 (en) Receive coalescing and automatic acknowledge in network interface controller
US20050135395A1 (en) Method and system for pre-pending layer 2 (L2) frame descriptors
EP2247154B1 (en) Technique for coordinated RLC and PDCP processing
US20060265517A1 (en) Tcp/ip reception process circuit and semiconductor integrated cirtuit having the same
US20100325393A1 (en) Technique for performing layer 2 processing using a distributed memory architecture
CN112153696B (zh) Rlc sdu分段处理方法、装置及终端
JP2007195185A (ja) 無線通信システムにおけるバースト処理装置及び方法
US20190356589A1 (en) Concept for Segmenting an Application Buffer into Data Packets
US10708816B2 (en) Communication apparatus, communication method, and non-transitory computer-readable storage medium for performing packetization processing that does not depend on a network interface
US20170134299A1 (en) Method and apparatus for controlling message over heterogeneous network
CN109804660A (zh) 服务质量流重映射实现方法、装置、设备及存储介质
US20130250957A1 (en) Wireless communication apparatus and wireless communication apparatus controlling method
US20070165661A1 (en) Information-processing system, reception device, and program
TWI381690B (zh) 用於通訊系統中執行協議資料單元標頭再同步的方法與裝置
JP4581925B2 (ja) データ転送装置およびデータ転送方法
JP2012049883A (ja) 通信装置およびパケット処理方法
TWI825293B (zh) 應用在網路裝置中的電路
JP2011249922A (ja) ネットワーク装置、ｔｃｐパケット受信装置及び方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4256386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees