JP4255645B2 - Inspection method and inspection apparatus - Google Patents

Inspection method and inspection apparatus Download PDF

Info

Publication number
JP4255645B2
JP4255645B2 JP2002066275A JP2002066275A JP4255645B2 JP 4255645 B2 JP4255645 B2 JP 4255645B2 JP 2002066275 A JP2002066275 A JP 2002066275A JP 2002066275 A JP2002066275 A JP 2002066275A JP 4255645 B2 JP4255645 B2 JP 4255645B2
Authority
JP
Japan
Prior art keywords
inspection
circuit
element substrate
circuit elements
display substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002066275A
Other languages
Japanese (ja)
Other versions
JP2002350513A5 (en
JP2002350513A (en
Inventor
正明 ▲ひろ▼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002066275A priority Critical patent/JP4255645B2/en
Publication of JP2002350513A publication Critical patent/JP2002350513A/en
Publication of JP2002350513A5 publication Critical patent/JP2002350513A5/ja
Application granted granted Critical
Publication of JP4255645B2 publication Critical patent/JP4255645B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置が有する素子基板の検査装置及びそれを用いた検査方法に関する。より具体的には、非接触型の検査装置及びそれを用いた検査方法に関する。
【0002】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。その理由は、半導体装置の一つであるアクティブマトリクス型の半導体表示装置の需要が高まってきたことによる。アクティブマトリクス型の半導体表示装置には、代表的には液晶ディスプレイ、OLED(Organic Light Emitting Device)ディスプレイ、DMD(Digital Micromirror Device)が含まれる。
【0003】
活性層に結晶構造を有する半導体膜を用いたTFT(結晶質TFT)は高い移動度が得られることから、同一基板上に機能回路を集積させて高精細な画像表示を行うアクティブマトリクス型の半導体表示装置を実現することが可能である。
【0004】
ところで、アクティブマトリクス型の半導体表示装置は、様々な製造工程を経て完成する。例えばアクティブマトリクス型の液晶ディスプレイの場合、半導体膜の成膜とパターン形成を行なうパターン形成工程と、カラー化を実現するためのカラーフィルタ形成工程と、半導体を含む素子を有する素子基板と、対向電極を有する対向基板との間に液晶を封入して液晶パネルを形成するセル組立工程と、セル組立工程において組み立てられた液晶パネルに、該液晶パネルを動作させるための駆動部品やバックライトを取り付け、液晶ディスプレイとして完成させるモジュール組み立て工程とを、主に有している。
【0005】
そして液晶ディスプレイの種類によって多少の違いはあるが、上記各工程には、検査工程が含まれる。製品として完成する前に、工程の早い段階で不良品を見分けることができたら、そのパネルに関しては後の工程を省略することが可能である。よって検査工程は、コスト削減という観点から見て、非常に有効な手段である。
【0006】
【発明が解決しようとする課題】
パターン形成工程に含まれる検査工程の1つに、パターン形成後の欠陥検査がある。
【0007】
パターン形成後の欠陥検査とは、パターン形成した後、半導体膜、絶縁膜または配線のパターン(以下、単にパターンと呼ぶ)の幅のばらつきによって動作不良が生じている箇所や、ゴミまたは成膜不良によって、配線が断線またはショートしている箇所を検出したり、検査対象である回路または回路素子が正常に動作するかどうかを確認するための検査である。
【0008】
このような欠陥検査は、主に光学式検査方法と、プローブ検査方法とに大別される。
【0009】
光学式検査方法は、基板上に形成されたパターンをCCD等で読み取り、基準となるパターンと比較して欠陥を識別する検査方法である。また、プローブ検査方法は、基板側の端子に微細なピン(プローブ)を立てて、プローブ間の電流または電圧の大きさによって欠陥を識別する検査方法である。一般的に、前者は非接触型検査方法と呼ばれ、後者は触針型検査方法と呼ばれる。
【0010】
上記いずれの方法を用いても、素子基板の欠陥を検出することが可能である。しかし、上記各検査方法にはそれぞれ短所がある。
【0011】
光学式検査方法は、何層ものパターンの形成が終了した後に検査を行なうと、下層に形成されたパターンを識別するのが困難であるため、欠陥箇所の検出が難しい。かといって、パターンを形成するたび毎に検査を行なうと、検査工程自体が煩雑になり、製造工程全体にかかる時間も長くなってしまう。また、プローブ検査方法では、配線に直接プローブを立てるため、配線に傷がついて微細なゴミが生じることがある。検査工程において生じたゴミは、後の工程の歩留まりを低下させる原因になり、好ましくない。
【0012】
上記問題に鑑み、本発明では、配線にプローブを立てないで済む、より簡便な検査方法の確立、及び該検査方法を用いる検査装置の提供を課題とする。
【0013】
【課題を解決するための手段】
本発明者は、プローブを立てなくても、電磁誘導によって素子基板の配線に起電力を生じさせることで、該配線に電流を流すことができるのではないかと考えた。
【0014】
具体的には、素子基板を検査するための、検査用の基板(検査用基板)を別途用意する。該検査用基板は1次コイルを有しており、検査対象とである素子基板は、2次コイルを有している。
【0015】
なお、1次コイルと2次コイルはともに、基板上に成膜した導電膜をパターニングすることで形成する。そして、従来の磁性体を設けたコイルも可能であるが、本発明において1次コイル及び2次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いた。
【0016】
そして、検査用基板が有する1次コイルと、素子基板が有する2次コイルを一定の間隔を空けて重ね合わせ、1次コイルが有する2つの端子間に交流の電圧を印加することで、2次コイルが有する2つの端子間に起電力を生じさせる。なおこの間隔は小さいほど望ましく、1次コイルと2次コイル形成部は、間隔の制御が可能な限り近づけたほうが良い。
【0017】
そして、2次コイルに生じた起電力である交流の電圧を、素子基板において整流化した後適当に平滑化することで、素子基板が有する回路または回路素子を駆動させるための直流の電圧(以下、電源電圧と呼ぶ)として用いることが可能である。また、2次コイルに生じた起電力である交流の電圧を、波形整形回路等で適当にその電圧の波形を整形することで、素子基板が有する回路または回路素子を駆動させるための信号(以下、駆動信号と呼ぶ)として用いることが可能である。
【0018】
そして、この駆動信号または電源電圧が、素子基板の有する配線に入力されるようにする。
【0019】
基板上に形成された回路または回路素子は、引きまわし配線に入力された駆動信号または電源電圧によって駆動する。回路または回路素子が駆動すると、回路または回路素子において微弱な電磁波、または電界が生じる。この微弱な電磁波または電界が有する情報をモニターすることで、多数の回路または回路素子の中から、正常に動作していない箇所を検出することが可能である。
【0020】
なお、電磁波または電界が有する情報は、周波数、位相、強度、時間など、様々な次元において収集することが可能である。本発明においては、多数の回路または回路素子の中から、正常に動作していない箇所を検出することが可能であるのならば、電磁波または電界が有する情報のうち、どのような情報でも利用することが可能である。
【0021】
なお回路または回路素子において生じる微弱な電磁波、または電界のモニターの仕方は、公知の方法を用いることができる。
【0022】
本発明は上記構成によって、配線に直接プローブを立てなくても欠陥箇所を検出することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【0023】
【発明の実施の形態】
図1(A)に、本発明の検査を行なうための検査基板の上面図を示す。また、図1(B)に検査方法において検査される素子基板の上面図を示す。なお本実施の形態では、液晶ディスプレイが有する素子基板を例にとって、本発明の検査方法について説明するが、本発明の検査方法は、液晶ディスプレイに限って用いることができるわけではなく、半導体を用いて形成された半導体装置であるならば、どれでも用いることが可能である。
【0024】
図1(A)に示した検査基板は、基板100上に、1次コイル形成部101、外部入力用バッファ102、コネクター接続部103が設けられている。なお本明細書において検査基板とは、基板100と、基板100上に形成された回路または回路素子全てを含んでいる。
【0025】
図1(B)に示した素子基板は、基板110上に、信号線駆動回路111、走査線駆動回路112、画素部113、引きまわし配線114、コネクター接続部115、波形整形回路または整流回路116、2次コイル形成部117、コイル用配線118が設けられている。なお本明細書において素子基板とは、基板110と、基板110上に形成された回路または回路素子全てを含んでいる。なお、引きまわし配線114は、素子基板が有する画素部と駆動回路に駆動信号や電源電圧を供給するための配線である。
【0026】
コネクター接続部115には、検査工程の後の工程において、FPCまたはTAB等が接続される。なお、素子基板は検査工程終了後、コイル用配線118が物理的及び電気的に切り離されるように、点線A−A’において切断される。
【0027】
次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図1で示した素子基板と検査基板の構成を、図2にブロック図で示し、図1及び図2を参照して説明する。
【0028】
検査基板203において、信号源201または交流電源202から、コネクター接続部103に接続されるコネクターを介して、外部入力用バッファ102に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ102において緩衝増幅され、1次コイル形成部101に入力される。
【0029】
なお、図1(A)及び図2では、入力された交流の信号を、外部入力用バッファ102において緩衝増幅してから、1次コイル形成部101に入力するが、本発明はこの構成に限定されない。外部入力用バッファ102を設けずに、直接交流の信号を1次コイル形成部101に入力しても良い。
【0030】
1次コイル形成部101には、複数の1次コイルが形成されている。各1次コイルに交流の信号が入力される。
【0031】
一方、素子基板204が有する2次コイル形成部117には、1次コイル形成部101が有する複数の1次コイルに対応した複数の2次コイルが形成されている。1次コイルに交流の信号が入力されると、電磁誘導により、各2次コイルが有する2つの端子間に起電力である交流の電圧が生じる。
【0032】
2次コイルにおいて発生した交流の電圧は、波形整形回路116aまたは整流回路116bに供給される。波形整形回路116aまたは整流回路116bでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。
【0033】
生成された駆動信号または電源電圧は、コイル用配線118を介して引きまわし配線114に入力される。入力された駆動信号または電源電圧等は、引きまわし配線114を介して信号線駆動回路111、走査線駆動回路112、画素部113に供給される。
【0034】
なお画素部113には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図1(A)及び図2に示した数に限定されない。
【0035】
駆動信号または電源電圧等が信号線駆動回路111、走査線駆動回路112、画素部113に入力されると、信号線駆動回路111、走査線駆動回路112及び画素部113が有する各回路または回路素子において、電磁波または電界が生じる。
【0036】
欠陥を有する回路または回路素子において生じる電界及び電磁波の強さは、正常な回路または回路素子において生じる電界及び電磁波の強さと著しく異なる。よって、各回路または回路素子において生じた電磁波及び電界の強度をモニターすることで、欠陥の生じている箇所を突き止めることができる。図2では、検査部205において電界または電磁波の強度を測定し、欠陥箇所を検出している。
【0037】
また、検査対象である全ての回路の出力を、検査専用の回路(以下、検査専用回路)に入力し、該検査専用回路において生じる電界または電磁波の強度を測定することで、欠陥の有無を特定したり、欠陥箇所そのものを特定したりしても良い。
【0038】
検査専用回路を用いる場合、画素部に実際の表示には用いない検査専用の画素(ダミー画素)を設け、検査専用の画素において回路または回路素子の出力を検査専用回路に入力するようにしても良い。これは画素部に限られず、素子基板が有する全ての回路または回路素子の出力を、検査専用回路に入力する必要はなく、回路または回路素子のいくつかを選択し、その出力を検査専用回路に入力するようにしても良い。また、実際の駆動には用いないダミーの検査専用の回路または回路素子を形成し、該検査専用の回路または回路素子の出力を検査専用回路に入力するようにしても良い。
【0039】
なお、電磁波及び電界をモニターする方法は、回路または回路素子の欠陥を検出することができる程度の感度を有しているならば、どのような方法を用いても良い。
【0040】
次に、1次コイル形成部及び2次コイル形成部(以下、コイル形成部と総称する)の詳しい構成について説明する。図3にコイルの拡大図を示す。
【0041】
図3(A)に示したコイルは、曲線を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子301、302が形成されている。また、図3(B)に示したコイルは矩形を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子303、304が形成されている。
【0042】
なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある形を描いていても良い。
【0043】
また、コイルの巻数、線幅及び基板上に占める面積は、設計者が適宜設定することができる。
【0044】
次に、図3(A)に示したコイルを1次コイルとして有する素子基板と、同じく図3(A)に示したコイルを2次コイルとして有する検査基板とを重ね合わせた様子を、図4(A)に示す。なお205は、検査基板203と信号源及び交流電源とを接続するFPCである。
【0045】
図4(A)に示すとおり、検査基板203が有する1次コイル形成部101と、素子基板204が有する2次コイル形成部117は、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、1次コイル形成部101と、素子基板204が有する2次コイル形成部117は、間隔の制御が可能な限り近づけたほうが良い。
【0046】
なお、検査基板203と素子基板204の間隔は、両基板を固定することで保つようにしても良いし、素子基板204を固定し、検査基板203と素子基板204の間に一定の流量または圧力の気体または液体を流すことで、保つようにしても良い。
【0047】
1次コイル形成部101と2次コイル形成部117とが重なっている部分の拡大図を、図4(B)に示す。206は1次コイルであり、207は2次コイルを示している。
【0048】
1次コイル206と2次コイル207は、配線の渦の巻く方向が同一になっているが、本発明はこの構成に限定されない。1次コイルと2次コイルの渦の巻く方向が逆であっても良い。
【0049】
また1次コイルと、2次コイルの間の間隔(Lgap)も設計者が適宜設定することができる。
【0050】
次に、図2に示した波形整形回路116aの詳しい構成について説明する。
【0051】
図5に、図1及び図2で示した信号源201、1次コイル形成部101、2次コイル形成部117、波形整形回路116aの接続の様子を示す。1次コイル形成部101には、複数の1次コイル206が設けられている。2次コイル形成部117には、複数の2次コイル207が設けられている。
【0052】
各1次コイル206には、信号源201から検査用の交流の信号が入力されている。1次コイル206に交流信号が入力されると、対応する2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が波形整形回路116aに印加される。
【0053】
波形整形回路116aは、時間的に変化する量、すなわち電圧や電流等の波形を形成したり、整形したりするために用いる電子回路である。図5では、抵抗501、502、コンデンサ503を有し、各回路素子を組み合わせて積分型波形整形回路116aを構成している。むろん波形整形回路は図5に示した構成に限られない。また、電源回路と同様に、ダイオードを用いた検波回路を使用し、波形整形を行なっても良い。本発明で用いる波形整形回路116aは、入力された交流の起電力から、具体的にはクロック信号(CLK)、スタートパルス信号(SP)、ビデオ信号(Video Signals)を生成し、出力する。なお、波形整形回路116aから出力される信号は上述したものに限定されず、モニターすることで欠陥箇所を特定できる電磁波または電界を、素子基板が有する回路または回路素子において生じさせることができる信号であれば、どのような波形の信号であっても良い。
【0054】
波形整形回路116aから出力された信号は、後段の回路(図1及び図2では、信号線駆動回路111、走査線駆動回路112、画素部113に入力される。
【0055】
次に、図2に示した整流回路116bの詳しい構成について説明する。
【0056】
図6に、図1及び図2で示した交流電源202、1次コイル形成部101、2次コイル形成部117、整流回路116bの接続の様子を示す。1次コイル形成部101には、複数の1次コイル206が設けられている。2次コイル形成部117には、複数の2次コイル207が設けられている。
【0057】
各1次コイル206には、交流電源202から検査用の交流の信号が入力されている。1次コイル206に交流の信号が入力されると、対応する2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が整流回路116bに印加される。
【0058】
なお、本発明において整流回路とは、供給された交流の電圧から直流の電源電圧を生成する回路を意味する。なお直流の電源電圧とは、一定の高さに保たれた電圧を意味する。
【0059】
図6で示した整流回路116bでは、ダイオード601と、コンデンサ602と、抵抗603とを有している。ダイオード601は入力された交流の電圧を整流化し、直流の電圧に変換する。
【0060】
図7(A)に、ダイオード601において整流化される前の、交流の電圧の時間変化を示す。また、図7(B)に、整流化された後の電圧の時間変化を示す。図7(A)のグラフと図7(B)のグラフを比較してわかるように、整流化された後は、半周期毎に、電圧が0または一方の極性を有する値をとる、いわゆる脈流の電圧になっている。
【0061】
図7(B)に示した脈流の電圧は、電源電圧として用いることができない。そこで通常では、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる、大容量のコンデンサを形成するには、コンデンサ自体の面積が非常に大きくなり、現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成(加算)し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十分に平滑化させることができる。
【0062】
図6では4つの1次コイルに、それぞれ位相の異なる交流の信号を入力することで、4つのダイオード601から位相の異なる4つの脈流の電圧を出力するようにする。そして、上記4つの脈流の電圧が加算されて、高さがほぼ一定に保たれた直流の電源電圧が生成され、後段の回路に出力される。
【0063】
なお図6では、4つのダイオード601から出力される、位相の異なる4つの脈流の信号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることができるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。
【0064】
図8に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を示す。図8(A)は、4つの位相の異なる脈流の電圧を加算することで、1つの電源電圧が生成されている例を示している。
【0065】
なお電源電圧は複数の脈流を加算して生成されるため、直流以外の成分であるリプルが存在している。リプルとは電源電圧の最も高い電圧と最も低い電圧との差に相当する。リプルが小さければ小さいほど、電源電圧は直流に近づく。
【0066】
図8(B)に、8つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図8(A)に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。
【0067】
図8(C)に、16つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図8(B)に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。
【0068】
このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリプルが小さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、整流回路から出力される電源電圧が平滑化されやすい。また、コンデンサ602の容量が大きければ大きいほど、整流回路から出力される電源電圧が平滑化されやすい。
【0069】
整流回路116bにおいて生成された電源電圧は、端子610、611から出力される。具体的には、端子610からグラウンドに近い電圧が出力され、端子611からは正の極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続することで、出力される電源電圧の極性を逆にすることができる。端子610、611に接続されているダイオード602は、端子612、613に接続されているダイオード601に対して、陽極と陰極が逆に接続されている。よって、端子612から0に近い電圧が出力され、端子613からは負の極性を有する電源電圧が出力される。
【0070】
なお、素子基板上には様々な回路または回路素子が形成されており、各回路または回路素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異なる。図6に示した整流回路では、入力する交流の信号の振幅を調整することで、各端子にに入力される電圧の高さを調整することができる。さらに、回路または回路素子によって接続する端子を変えることで、回路または回路素子に供給される電源電圧の高さを変えることができる。
【0071】
本発明で用いる整流回路は、図6に示した構成に限定されない。本発明で用いる整流回路は、入力された交流の信号から直流の電源電圧を生成することができる回路であれば良い。
【0072】
本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、TEGと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて欠陥を検査することが可能である。
【0073】
また、本実施の形態では液晶ディスプレイが有する素子基板の検査方法について説明したが、液晶ディスプレイ以外の半導体表示装置においても、本実施の形態で示した検査方法を用いて検査することが可能である。また半導体表示装置に限られず、基板上に形成された半導体の特性を利用した半導体装置であれば、本発明の検査方法を用いて検査することが可能である。なお、半導体装置には、ガラス基板上に成膜された半導体薄膜を用いた半導体装置であっても良いし、単結晶のシリコン基板に形成された半導体装置であっても良い。
【0074】
ただし半導体装置の種類及び規格に合わせて、1次コイルと2次コイルの数及び設計を適宜設定する必要がある。また、1次コイル形成部に入力する検査用の交流の信号の波形、周波数及び振幅も、半導体装置の種類及び規格に合わせて適宜設定する必要がある。
【0075】
本発明は上記構成によって、配線に直接プローブを立てなくても欠陥箇所を検出することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【0076】
【実施例】
以下に、本発明の実施例について説明する。
【0077】
(実施例1)
本実施例では、検査工程において回路または回路素子において生じる電界を、電気光学効果を利用して検出する例について説明する。具体的に本実施例では、ポッケルス・セルを用いて測定する例について説明する。
【0078】
ポッケルス・セルとは、電気光学効果の1つであるポッケルス効果を用いた電気光学素子の1つである。なお電気光学素子とは、電界がかかると屈折率が変化する電気光学効果を利用した素子である。この性質を利用し、結晶に交流電圧やパルス電圧を加えて、光の変調やシャッター、円偏光の発生や検出に用いることができる。
【0079】
図9(A)に、液晶ディスプレイの素子基板901と、ポッケルス・セル909とを重ね合わせている様子を示す。
【0080】
素子基板901は、2次コイル形成部902、走査線駆動回路903、画素部904、信号線駆動回路905を有している。そして2次コイル形成部902において生じた交流の電圧によって、走査線駆動回路903、画素部904、信号線駆動回路905に、それぞれ検査用の駆動信号及び電源電圧が入力されている。
【0081】
ポッケルス・セル909は、第1電極906、第2電極907、強誘電体結晶であるポッケルス結晶908を有している。第1電極906と第2電極907の間にポッケルス結晶908が挟まれており、なおかつ第1電極906と第2電極907が、ポッケルス結晶908の光軸方向に対して垂直になるように配置されている。
【0082】
第1電極906及び第2電極907は、光を透過する導電性の材料で形成する。図9(A)では酸化インジウム・スズ(ITO)を用いているが、本発明において第1電極及び第2電極の材料は、これに限定されない。
【0083】
第1電極906には一定の電圧が印加されている。なお図9(A)では、第1電極906をグラウンドにおとしている。そして、第1電極906及び第2電極907は、素子基板901と並行に、なおかつ第2電極907側に素子基板901が配置されている。なお、第2電極907は素子基板901と接するように配置してもよいし、一定の間隔を空けて配置するようにしても良い。また、第2電極907と素子基板901の間に、緩衝材となるものを挟むようにしても良い。
【0084】
また図9(A)では、ポッケルス・セル909を、画素部904と重なるように配置している。図9(A)において、矢印の方向から見えるポッケルス・セル909の様子を、図9(B)に示す。
【0085】
画素部904には複数の信号線910、走査線911が形成されており、信号線910と走査線911によって囲まれている領域が、画素912に相当する。各画素912(912a、912b)には、画素電極913(913a、913b)が設けられている。
【0086】
各画素912のうち、欠陥が生じていない正常な画素を912a、欠陥が生じている画素を912bとすると、ポッケルス・セル909の、画素電極913aと重なっている部分と、画素電極913bと重なっている部分とでは、矢印の方向における光の透過率が異なる。
【0087】
これは、ポッケルス・セルが有する強誘電体結晶の光軸に対して垂直になるように素子基板を配置すると、回路または回路素子において生じる電界により、強誘電体結晶において複屈折が生じるためである。
【0088】
この複屈折の、電界方向成分をもつ偏光に対する屈折率は、電界の強さによって決まる。よって、同じ構造を有し、なおかつ正常に動作している複数の回路または回路素子においては、同じ強さの電界が生じているため、各回路または回路素子と重なる部分における強誘電体結晶の屈折率は、ほぼ等しくなる。
【0089】
しかし、欠陥のある回路または回路素子において生じる電界は、他の正常な回路または回路素子において生じる電界に比べて、強かったり弱かったりする。よって、欠陥のある回路または回路素子と重なる部分における強誘電体結晶の屈折率は、他の正常な回路または回路素子と重なる部分における強誘電体結晶の屈折率と異なる。よって、ポッケルス・セルを通して素子基板を見たときに、欠陥のある回路または回路素子と重なる部分が、正常な回路または回路素子と重なる部分に比べて、明るく見えたり、暗く見えたりする。
【0090】
よって、各画素の、素子基板に対して垂直な方向における光を、偏光ビームスプリッターなどの光学系を用いて分離し、その強度をモニターすることで、ポッケルスセルの透過率を算出し、欠陥箇所を検出することが可能である。図9(B)では、画素912bにおいて何らかの欠陥が生じていることがわかる。なお、複数回にわたるモニターの結果に何らかの演算処理を施し、欠陥箇所を検出するようにしても良い。
【0091】
また、検査対象である全ての回路の出力を検査専用回路に入力し、該検査専用回路において生じる電界の強度を、電気光学素子を用いて測定することで、欠陥の有無を特定したり、欠陥箇所そのものを特定したりしても良い。検査専用回路を用いることで、検査対象である全ての回路または回路素子において、いちいちポッケルス・セルを用いてモニターする必要がなくなり、検査工程を簡便化及び迅速化することができる。
【0092】
なお本実施例では、画素部904の欠陥を検出する例について説明したが、本実施例はこれに限定されない。ポッケルス・セル909と、走査線駆動回路903や信号線駆動回路905を重ね合わせ、屈折率をモニターすることで、同じように欠陥箇所を検出することが可能である。また素子基板上の引きまわし配線において生じる断線やショートなどの欠陥も、同様に検出することが可能である。
【0093】
なお。ポッケルス結晶として、主に、NH42PO4、BaTiO3、KH2PO4(KHP)、KD2PO4(KDP)、LiNbO3、ZnOなどの結晶を用いることができる。しかし本実施例で用いることができるポッケルス結晶は上述したものに限定されない。ポッケルス効果を有する結晶であれば良い。
【0094】
また本実施例では、ポッケルス・セルを用いたが、電界の大きさを感知するための電気光学素子はこれに限定されない。電圧の印加により、その光学的特性が変化するという現象を利用した電気光学素子であれば、本発明の検査方法または検査装置に用いることが可能である。よって、液晶などを用いることも可能である。
【0095】
(実施例2)
本実施例では、検査用の駆動信号及び電源電圧について、液晶ディスプレイとOLEDディスプレイの場合を例にとって、より詳しく説明する。
【0096】
1次コイルと2次コイルの数は、素子基板の画素部と駆動回路の構造によって変わってくるため、各素子基板の規格に合わせて数を設定することが肝要である。
【0097】
図10に、一般的な液晶ディスプレイの、素子基板の構成を示す。図10に示した素子基板は、信号線駆動回路700、走査線駆動回路701、画素部702を有している。
【0098】
画素部702には、複数の信号線と複数の走査線が形成されており、信号線と走査線で囲まれた領域が画素に相当する。なお、図10では複数の画素のうち、1つの信号線703と、1つの走査線704とを有する画素のみを代表的に示した。各画素はスイッチング素子となる画素TFTと、液晶セルの画素電極706を有している。
【0099】
画素TFT705のゲート電極は走査線704に接続されている。そして画素TFT705のソース領域とドレイン領域は、一方は信号線703に、もう一方は画素電極706に接続されている。
【0100】
信号線駆動回路700は、シフトレジスタ710、レベルシフタ711、アナログスイッチ712を有している。シフトレジスタ710、レベルシフタ711及びアナログスイッチ712には、電源電圧(Power supply)が与えられている。また、シフトレジスタ710には信号線駆動回路用のクロック信号(S−CLK)とスタートパルス信号(S−SP)が与えられている。アナログスイッチ712にはビデオ信号(Video signals)が与えられている。
【0101】
シフトレジスタ710にクロック信号(S−CLK)とスタートパルス信号(S−SP)が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、レベルシフタ711に入力される。サンプリング信号は、レベルシフタ711においてその電圧の振幅を大きくされ、アナログスイッチ712に入力される。アナログスイッチ712では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、信号線703に入力する。
【0102】
一方、走査線駆動回路は、シフトレジスタ721と、バッファ722を有している。シフトレジスタ721、バッファ722には、電源電圧(Power supply)が与えられている。また、シフトレジスタ721には走査線駆動回路用のクロック信号(G−CLK)とスタートパルス信号(G−SP)が与えられている。
【0103】
シフトレジスタ721にクロック信号(G−CLK)とスタートパルス信号(G−SP)が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ722に入力される。バッファ722に入力された選択信号は、緩衝増幅されて走査線704に入力される。
【0104】
走査線704が選択されると、選択された走査線704にゲート電極が接続された画素TFT705がオンになる。そして、信号線に入力されたサンプリングされたビデオ信号が、オンになっている画素TFT705を介して、画素電極706に入力される。
【0105】
このように、信号線駆動回路700と、走査線駆動回路701と、画素部702が動作すると、各回路または回路素子において電界または電磁波が発生する。この電界または電磁波を何らかの手段を用いてモニターすることで、欠陥箇所を検出することができる。
【0106】
図10に示した素子基板の場合、S−CLK、S−SP、G−CLK、G−SP及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい回路において、回路または回路素子の欠陥の有無が検出できるような信号を入力することが肝要である。
【0107】
また、素子基板が有する全ての回路を検査するのではなく、その中の一部の回路を検査対象とする場合、該回路の欠陥部分を検出することが可能であるならば、上述した全ての駆動信号を入力する必要はない。例えば、信号線駆動回路700が有するシフトレジスタ710のみを検査対象とするとき、検査用の駆動信号であるS−CLK、S−SPと、シフトレジスタ710用の検査用の電源電圧のみを、波形整形回路と整流回路において生成し、シフトレジスタ710に入力すれば良い。
【0108】
次に、図11に、一般的なOLEDディスプレイの、素子基板の構成を示す。なお、図11ではデジタルのビデオ信号を用いて画像を表示するOLEDディスプレイの駆動回路を例に説明する。図11に示した素子基板は、信号線駆動回路800、走査線駆動回路801、画素部802を有している。
【0109】
画素部802には、複数の信号線と、複数の走査線と、複数の電源線が形成されており、信号線と走査線と電源線とで囲まれた領域が画素に相当する。なお、図11では複数の画素のうち、1つの信号線807と、1つの走査線809と、1つの電源線808を有する画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用TFT803と、駆動用TFT804と、保持容量805と、OLEDの画素電極806を有している。
【0110】
スイッチング用TFT803のゲート電極は走査線809に接続されている。そしてスイッチング用TFT803のソース領域とドレイン領域は、一方は信号線807に、もう一方は駆動用TFT804のゲート電極に接続されている。
【0111】
駆動用TFT804のソース領域とドレイン領域は、一方は電源線808に、もう一方は画素電極806に接続されている。そして、駆動用TFT804のゲート電極と電源線808とで保持容量805が形成されている。なお保持容量805は必ずしも形成する必要はない。
【0112】
信号線駆動回路800は、シフトレジスタ810、第1ラッチ811、第2ラッチ812を有している。シフトレジスタ810、第1ラッチ811及び第2ラッチ812には、それぞれ電源電圧(Power supply)が与えられている。また、シフトレジスタ810には信号線駆動回路用のクロック信号(S−CLK)とスタートパルス信号(S−SP)が与えられている。第1ラッチ811にはラッチのタイミングを決定するラッチ信号(Latch signals)とビデオ信号(Video signals)が与えられている。
【0113】
シフトレジスタ810にクロック信号(S−CLK)とスタートパルス信号(S−SP)が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、第1ラッチ811に入力される。
【0114】
なお、シフトレジスタ810からのサンプリング信号を、バッファ等によって緩衝増幅してから、第1ラッチ811に入力するようにしても良い。サンプリング信号が入力される配線には、多くの回路あるいは回路素子が接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファは有効である。
【0115】
第1ラッチ811は複数のステージのラッチを有している。第1ラッチ811では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステージのラッチに順に記憶していく。
【0116】
第1ラッチ811の全てのステージのラッチにビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【0117】
1ライン期間が終了すると、第2ラッチ812にラッチ信号が入力される。この瞬間、第1ラッチ811に書き込まれ保持されているビデオ信号は、第2ラッチ812に一斉に送出され、第2ラッチ812の全ステージのラッチに書き込まれ、保持される。
【0118】
ビデオ信号を第2ラッチ812に送出し終えた第1ラッチ811には、シフトレジスタ810からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。
【0119】
この2順目の1ライン期間中には、第2ラッチ812に書き込まれ、保持されているビデオ信号がソース信号線に入力される。
【0120】
一方、走査線駆動回路は、シフトレジスタ821と、バッファ822を有している。シフトレジスタ822、バッファ822には、電源電圧(Power supply)が与えられている。また、シフトレジスタ821には走査線駆動回路用のクロック信号(G−CLK)とスタートパルス信号(G−SP)が与えられている。
【0121】
シフトレジスタ821にクロック信号(G−CLK)とスタートパルス信号(G−SP)が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ822に入力される。バッファ822に入力された選択信号は、緩衝増幅されて走査線809に入力される。
【0122】
走査線809が選択されると、選択された走査線809にゲート電極が接続されたスイッチング用TFT803がオンになる。そして、信号線に入力されたビデオ信号が、オンになっているスイッチング用TFT803を介して、駆動用TFT804のゲート電極に入力される。
【0123】
駆動用TFT804は、ゲート電極に入力されたビデオ信号の有する1または0の情報に基づいて、そのスイッチングが制御される。駆動用TFT804がオンのときに、電源線の電位が画素電極に与えられる。駆動用TFT804がオフのとき、電源線の電位が画素電極に与えられない。
【0124】
このように、信号線駆動回路800と、走査線駆動回路801と、画素部802が動作すると、各回路または回路素子において電界または電磁波が発生する。この電界または電磁波を何らかの手段を用いてモニターすることで、欠陥箇所を検出することができる。
【0125】
図11に示した素子基板の場合、S−CLK、S−SP、G−CLK、G−SP、ラッチ信号及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい回路において、回路または回路素子の欠陥の有無が検出できるような信号を入力することが肝要である。
【0126】
また、素子基板が有する全ての回路を検査するのではなく、その中の一部の回路を検査対象とする場合、該回路の欠陥部分を検出することが可能であるならば、上述した全ての駆動信号を入力する必要はない。例えば、信号線駆動回路800が有するシフトレジスタ810のみを検査対象とするとき、検査用の駆動信号であるS−CLK、S−SPと、シフトレジスタ810用の検査用の電源電圧のみを、波形整形回路と整流回路において生成し、シフトレジスタ810に入力すれば良い。
【0127】
なお電源電圧を、位相の異なる複数の脈流の信号を加算して生成している場合、加算する脈流の信号の数によっても1次コイルの数は変わってくる。
【0128】
なお本発明の検査装置及び検査方法は、図10及び図11に示した構造を有する素子基板に限定するわけではない。本発明の検査装置及び検査方法は、非接触にて駆動信号と電源電圧を入力することで、各回路または回路素子において電磁波または電界が生じる半導体装置であれば良く、あらゆる種類及び規格の半導体装置に用いることが可能である。
【0129】
本実施例は、実施例1と自由に組み合わせて実施することが可能である。
【0130】
(実施例3)
本実施例では、検査終了後の、基板を切断するラインについて説明する。
【0131】
図12に、本発明の検査方法において検査される素子基板の上面図を示す。なお本実施の形態では、液晶ディスプレイが有する素子基板を例にとって、本発明の検査方法について説明するが、本発明の検査方法は、液晶ディスプレイに限って用いることができるわけではなく、半導体を用いて形成された半導体装置であるならば、どれでも用いることが可能である。
【0132】
図12に示した素子基板は、基板410上に、信号線駆動回路411、走査線駆動回路412、画素部413、引きまわし配線414、コネクター接続部415、波形整形回路または整流回路416、2次コイル形成部417、コイル用配線418が設けられている。なお本明細書において素子基板とは、基板410と、基板410上に形成された回路または回路素子全てを含んでいる。
【0133】
コネクター接続部415には、検査工程の後の工程において、FPCまたはTAB等が接続される。
【0134】
そして素子基板は、検査工程終了後、引きまわし配線414とコイル用配線418とが物理的及び電気的に切り離されるように、点線B−B’において切断される。なお本実施例では、素子基板の一部を切断した後、半導体装置に用いられる方の基板に2次コイル形成部417が残っている。2次コイル形成部417と、引きまわし配線414は電気的にも物理的にも切り離されているので、2次コイル形成部417が基板に残されていても、完成した半導体装置の動作には何ら支障をきたさない。
【0135】
なお、コイル用配線418は、必ずしも基板の切断と同時に切り離す必要はない。例えば、レーザー等で電気的に切り離すようにしても良い。コイル用配線418の切断は、2次コイル形成部417と素子基板が有する回路または回路素子とを、電気的に切り離すことができればよい。
【0136】
なお、波形整形回路または整流回路416も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。
【0137】
本実施例は、実施例1または2の構成と自由に組み合わせて実施することが可能である。
【0138】
(実施例4)
本実施例では、大型の素子基板を用いて複数の表示用の基板を形成する場合において、検査終了後の基板の切断について説明する。
【0139】
図13に、本実施例の、切断前の大型の素子基板の上面図を示す。図13において、点線で示すラインにおいて素子基板を切断することで、1つの素子基板から9つの表示用の基板が形成される。なお、本実施例では、1つの基板から9つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
【0140】
なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離されるように切断され、破壊されている。そして図13では、2次コイル形成部1001が、素子基板の切断後、表示用には用いない基板の方に設けられている。
【0141】
大型基板の切断の仕方について、図13とは異なる例について説明する。図14に本実施例の、切断前の大型の素子基板の上面図を示す。図14において、点線で示すラインにおいて素子基板を切断することで、1つの素子基板から9つの表示用の基板が形成される。なお、本実施例では、1つの基板から9つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
【0142】
なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離されるように切断され、破壊されている。そして図14では、2次コイル形成部1002が、基板の切断ライン上に設けられており、検査終了後に切断され、破壊される。検査終了後、2次コイル形成部は不要であるので、完成した半導体装置の動作に何ら支障はきたさない。
【0143】
なお、波形整形回路または整流回路も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。また、切断後、破壊されていても良い。
【0144】
本実施例は、実施例1〜3の構成と自由に組み合わせて実施することが可能である。
【0145】
(実施例5)
本実施例では、本発明の検査工程の順序について、フローチャートを用いて説明する。
【0146】
図15に、本発明の検査工程のフローチャートを示す。まず、検査前の作製工程が終了した後、検査用の電源電圧または駆動信号を素子基板が有する回路または回路素子に入力する。
【0147】
そして、検査用の電源電圧または駆動信号を素子基板に入力したままの状態で、素子基板が有する検査対象の回路または回路素子において生じている電磁波または電界の強度を、公知の測定方法でモニターする。
【0148】
そして、生じている電磁波または電界の強度を、正常に動作している回路素子と比較する。なおこのとき、同じ回路または回路素子どうしで測定値を比較するようにしても良いし、シミュレーションにより算出された理論値から導出した値と、測定値を比較するようにしても良い。
【0149】
そして比較した結果、生じる電磁波または電界の強度が著しく異なると判断した回路または回路素子を、欠陥箇所と判断する。よって、欠陥箇所の有無及びその位置が同時に特定することも可能となる。なおこのとき、欠陥箇所で生じる電磁波または電界の強度の判断基準は、本発明を実施する者が、適宜設定することが可能である。
【0150】
欠陥がない場合は、この時点で検査が終了したものとみなされ、検査工程後の作製工程が開始される。
【0151】
欠陥があった場合、工程からはずし製品として完成させない(ロットアウト)か、欠陥の原因を特定するかが選択される。なお、1つの大型基板から複数の製品を作製しようとする場合は、基板切断後にロットアウトとなる。
【0152】
欠陥の原因を特定し、修復(リペア)が可能だと判断された場合、リペア後、再び本発明の検査工程を行ない、上述した動作を繰り返すことができる。逆にリペアが不可能だと判断された場合、そこでロットアウトとなる。
【0153】
本実施例は、実施例1〜4の構成と自由に組み合わせて実施することが可能である。
【0154】
(実施例6)
本実施例では、本発明で用いるコイルと、該コイルが有する端子と配線(コイル用配線)との接続について、詳しく説明する。
【0155】
図16(A)では、絶縁表面上にコイル1601が形成され、該コイル1601を覆って前期絶縁表面上に層間絶縁膜1603を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル1601と接続するように、コイル用配線1602を形成している。
【0156】
図16(B)は、図16(A)の破線C−C’における断面図である。
【0157】
図16(C)では、絶縁表面上にコイル用配線1612が形成され、該コイル用配線1612を覆って前期絶縁表面上に層間絶縁膜1613を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル用配線1612と接続するように、コイル1611を形成している。
【0158】
図16(D)は、図16(C)の破線D−D’における断面図である。
【0159】
なお本発明において用いられるコイルの作製方法は、上述した方法に限定されない。絶縁膜をパターニングすることで渦状の溝を形成し、該溝を覆って導電性を有する膜を前記絶縁膜上に形成する。その後、前記導電性の膜を、前記絶縁膜が露出するまでエッチングまたはCMP法を用いて研磨することで、前記溝においてのみ導電性の膜が残るようにする。この溝において残った導電性の膜をコイルとして用いることも可能である。
【0160】
本実施例は、実施例1〜5の構成と自由に組み合わせて実施することが可能である。
【0161】
(実施例7)
本実施例では、本発明の検査方法を用いて検査を行なうための、検査装置の構成について説明する。
【0162】
図17に本発明の検査基板のブロック図を示す。図17に示した本発明の検査装置1700は、検査基板1701と、信号源または交流電源1702と、検査基板1701と素子基板1703を一定の間隔をもって重ね合わせることのできる手段(基板固定手段1704)と、素子基板1703が有する検査専用回路において生じる電界または電磁波を測定し、欠陥箇所を特定する手段(検査部1705)を有している。
【0163】
なお、本実施例では信号源または交流電源1702を検査装置の一部とみなしたが、本発明の検査装置は、信号源または交流電源1702を含んでいなくとも良い。
【0164】
信号源または交流電源1702において生成する交流の信号は、検査基板1701が有する外部入力用バッファ1706に入力される。入力された交流の信号は、外部入力用バッファ1706において緩衝増幅され、検査基板1701が有する1次コイル形成部1707に入力される。
【0165】
1次コイル形成部1707には、1次コイルが形成されている。なお素子基板1703が有する2次コイル形成部1711には、2次コイルが形成されている。
【0166】
一方、検査基板1701と素子基板1703は、1次コイル形成部1707が有する1次コイルと、2次コイル形成部1711が有する2次コイルとが一定の間隔をもって重なるように、基板固定手段1704によってその位置が定められる。
【0167】
そして、2次コイル形成部1711において生じた交流の電圧により生成された電源電圧または駆動信号が、素子基板1703が有する回路または回路素子1712に入力される。なお素子基板1703が有する、電源電圧または駆動信号を生成する回路については、発明の実施の形態において既に詳しく述べているので、ここでは説明を省略する。
【0168】
そして、検査部1705が有する測定部1708で、回路または回路素子1712において生成する電磁波または電界の強度を測定する。そして測定により数値化されたデータ(測定値)は、検査部1705が有する演算部1709に送られる。
【0169】
演算部1709では、入力されたデータをもとに、欠陥箇所を特定する。具体的には、発生する電界または電磁波の強度が、正常な回路素子において発生する電界または電磁波の強度と比べて、著しく異なっている回路素子を、欠陥箇所と判断する。
【0170】
電界または電磁波の強度の比較の仕方として、以下の方法が挙げられる。
▲1▼ 検査対象の素子基板が有する、同じ回路どうしまたは同じ回路素子どうしにおいて比較する方法。
▲2▼ すでに正常であることが知られている回路または回路素子を有する素子基板を別に用意する。そして、該基板が有する回路または回路素子において生じる電磁波または電界の強度を測定し、メモリー等にそのデータを記憶しておく。そして、検査対象の素子基板において発生する電界または電磁波を測定し、メモリーに記憶されているデータとを比較する方法。
▲3▼ 素子基板の位置による電界または電磁波の強度の分布と、マスク図面とを比較する方法。
【0171】
なお、上述した比較の方法はほんの一例であり、本発明はこれに限定されない。発生する電界または電磁波の強度が、正常な回路素子において発生する電界または電磁波の強度と比べて、著しく異なっている回路素子を検出することができれば良い。
【0172】
なお本実施例では、検査部1705において欠陥箇所を特定していたが、本発明の検査装置はこの構成に限定されない。検査部1705の代わりに、素子基板1703において生じる電磁波または電界の強度を人間の目で直接判断できるように、電磁波または電界の強度を可視化する手段を有していても良い。
【0173】
なお、検査専用回路には、検査対象である全ての回路または回路素子の出力が入力されている。検査専用回路は、検査対象より入力された複数の動作信号より論理演算処理して、検査対象の動作状態の情報(動作、不動作または部分的動作の状態)として出力する手段と、該出力を増幅する手段とを有している。
【0174】
本実施例において検査専用回路は、入力された信号のレベル(電圧の高さ)が全てほぼ同じであった場合のみに、第1のレベルの信号を出力し、1つでもレベルの異なる信号があった場合に、前記第1のレベルの信号とは異なる第2のレベルの信号を出力する手段と、該出力を増幅する手段とを有している。
【0175】
そして、増幅された出力を所定の端子(パッド)に入力し、該パッドにおいて生じる電界または電磁波の強度を測定することで、検査対象である全ての回路または回路素子における欠陥の有無を確認することができる。そして、1つの検査専用回路に接続される回路または回路素子の数が少なければ少ないほど、欠陥箇所の存在する範囲をより限定することができる。1つの検査専用回路に接続される回路または回路素子の数が多ければ多いほど、1度の測定で、より多くの回路または回路素子における欠陥の有無を確認することができる。
【0176】
本実施例は、実施例1〜6の構成と自由に組み合わせて実施することが可能である。
【0177】
【発明の効果】
本発明は上記構成によって、配線に直接プローブを立てなくても欠陥箇所を検出することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【図面の簡単な説明】
【図1】 検査基板と素子基板の上面図。
【図2】 検査基板と素子基板のブロック図。
【図3】 コイル拡大図。
【図4】 検査時における検査基板と素子基板の斜視図。
【図5】 波形整形回路の回路図。
【図6】 整流回路の回路図。
【図7】 交流から整流化されて脈流となった信号の経時変化。
【図8】 脈流の加算により生成された直流の信号の経時変化。
【図9】 検査時における、素子基板とポッケルス・セルの斜視図、及びポッケルス・セルを介して見た画素部の図。
【図10】 液晶ディスプレイの素子基板のブロック図。
【図11】 OLEDディスプレイの素子基板のブロック図。
【図12】 素子基板の上面図。
【図13】 大型の素子基板の上面図。
【図14】 大型の素子基板の上面図。
【図15】 本発明の検査工程の流れを示すフローチャート。
【図16】 コイルの上面図及び断面図。
【図17】 検査装置のブロック図。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an element substrate inspection apparatus included in a semiconductor device and an inspection method using the same. More specifically, the present invention relates to a non-contact type inspection apparatus and an inspection method using the same.
[0002]
[Prior art]
In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. This is because the demand for an active matrix semiconductor display device which is one of the semiconductor devices has increased. The active matrix semiconductor display device typically includes a liquid crystal display, an OLED (Organic Light Emitting Device) display, and a DMD (Digital Micromirror Device).
[0003]
A TFT (crystalline TFT) using a semiconductor film having a crystal structure as an active layer has high mobility. Therefore, an active matrix semiconductor that displays high-definition images by integrating functional circuits on the same substrate. A display device can be realized.
[0004]
Incidentally, an active matrix semiconductor display device is completed through various manufacturing processes. For example, in the case of an active matrix liquid crystal display, a pattern forming process for forming a semiconductor film and forming a pattern, a color filter forming process for realizing colorization, an element substrate having an element including a semiconductor, and a counter electrode A cell assembly process for forming a liquid crystal panel by enclosing a liquid crystal between a counter substrate and a liquid crystal panel assembled in the cell assembly process, and driving parts and a backlight for operating the liquid crystal panel are attached, It mainly has a module assembly process to be completed as a liquid crystal display.
[0005]
Although there are some differences depending on the type of liquid crystal display, each of the above steps includes an inspection step. If a defective product can be identified at an early stage of the process before it is completed as a product, the subsequent process can be omitted for the panel. Therefore, the inspection process is a very effective means from the viewpoint of cost reduction.
[0006]
[Problems to be solved by the invention]
One inspection process included in the pattern formation process is a defect inspection after pattern formation.
[0007]
Defect inspection after pattern formation refers to a location where a malfunction occurs due to variation in the width of a semiconductor film, insulating film or wiring pattern (hereinafter simply referred to as a pattern), dust, or film formation failure after pattern formation. Thus, it is an inspection for detecting a location where the wiring is disconnected or short-circuited or for confirming whether a circuit or a circuit element to be inspected normally operates.
[0008]
Such defect inspection is mainly divided into an optical inspection method and a probe inspection method.
[0009]
The optical inspection method is an inspection method in which a pattern formed on a substrate is read by a CCD or the like and compared with a reference pattern to identify defects. The probe inspection method is an inspection method in which a minute pin (probe) is set up on a terminal on the substrate side, and a defect is identified by the magnitude of current or voltage between the probes. In general, the former is called a non-contact type inspection method, and the latter is called a stylus type inspection method.
[0010]
Any of the above methods can be used to detect defects in the element substrate. However, each inspection method has its disadvantages.
[0011]
In the optical inspection method, when the inspection is performed after the formation of the patterns of many layers is completed, it is difficult to identify the pattern formed in the lower layer, so that it is difficult to detect the defective portion. However, if the inspection is performed every time the pattern is formed, the inspection process itself becomes complicated, and the time required for the entire manufacturing process becomes longer. In the probe inspection method, since the probe is directly set on the wiring, the wiring may be damaged and fine dust may be generated. The dust generated in the inspection process is not preferable because it causes a decrease in the yield of the subsequent process.
[0012]
In view of the above problems, an object of the present invention is to establish a simpler inspection method that does not require a probe to be placed on the wiring, and to provide an inspection apparatus that uses the inspection method.
[0013]
[Means for Solving the Problems]
The present inventor has thought that even if a probe is not set up, an electromotive force is generated in the wiring of the element substrate by electromagnetic induction, thereby allowing a current to flow through the wiring.
[0014]
Specifically, an inspection substrate (inspection substrate) for inspecting the element substrate is separately prepared. The inspection substrate has a primary coil, and the element substrate to be inspected has a secondary coil.
[0015]
Note that both the primary coil and the secondary coil are formed by patterning a conductive film formed on a substrate. A coil provided with a conventional magnetic body is also possible. However, in the present invention, the primary coil and the secondary coil are not coils provided with a magnetic body at the center to form a magnetic path, and no magnetic body is provided at the center. A coil was used.
[0016]
Then, the primary coil included in the inspection substrate and the secondary coil included in the element substrate are overlapped with a certain interval, and an AC voltage is applied between the two terminals included in the primary coil, whereby the secondary coil is applied. An electromotive force is generated between two terminals of the coil. It should be noted that the smaller the interval, the better. The primary coil and the secondary coil forming unit should be as close as possible to control the interval.
[0017]
Then, an AC voltage, which is an electromotive force generated in the secondary coil, is rectified in the element substrate and then smoothed appropriately, whereby a DC voltage for driving a circuit or a circuit element included in the element substrate (hereinafter referred to as a DC voltage) , Called power supply voltage). Further, a signal for driving a circuit or a circuit element included in the element substrate (hereinafter referred to as an AC voltage) that is an electromotive force generated in the secondary coil is appropriately shaped by a waveform shaping circuit or the like. , Called a drive signal).
[0018]
Then, this drive signal or power supply voltage is input to the wiring of the element substrate.
[0019]
A circuit or a circuit element formed on the substrate is driven by a drive signal or a power supply voltage input to the lead wiring. When a circuit or a circuit element is driven, a weak electromagnetic wave or electric field is generated in the circuit or the circuit element. By monitoring information contained in the weak electromagnetic wave or electric field, it is possible to detect a part that is not operating normally from a large number of circuits or circuit elements.
[0020]
Note that information of an electromagnetic wave or an electric field can be collected in various dimensions such as frequency, phase, intensity, and time. In the present invention, any information of electromagnetic waves or electric fields is used as long as it is possible to detect a part that is not operating normally from a large number of circuits or circuit elements. It is possible.
[0021]
A known method can be used for monitoring weak electromagnetic waves or electric fields generated in circuits or circuit elements.
[0022]
According to the present invention, since the above configuration can detect a defective portion without directly setting a probe on the wiring, it is possible to prevent the yield of a subsequent process from being reduced due to fine dust generated by setting the probe. Can do. In addition, unlike the optical inspection method, the quality of all pattern forming steps can be determined in one inspection step, so that the inspection step is further simplified.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1A shows a top view of an inspection substrate for performing the inspection of the present invention. FIG. 1B shows a top view of an element substrate to be inspected by the inspection method. Note that in this embodiment mode, the inspection method of the present invention is described using an element substrate included in a liquid crystal display as an example. However, the inspection method of the present invention is not limited to a liquid crystal display and uses a semiconductor. Any semiconductor device formed as described above can be used.
[0024]
The inspection board shown in FIG. 1A is provided with a primary coil forming portion 101, an external input buffer 102, and a connector connection portion 103 on a substrate 100. In the present specification, the inspection substrate includes the substrate 100 and all circuits or circuit elements formed on the substrate 100.
[0025]
The element substrate illustrated in FIG. 1B is provided over a substrate 110 with a signal line driver circuit 111, a scan line driver circuit 112, a pixel portion 113, a lead-out wiring 114, a connector connection portion 115, a waveform shaping circuit, or a rectifier circuit 116. A secondary coil forming portion 117 and a coil wiring 118 are provided. Note that in this specification, the element substrate includes the substrate 110 and all circuits or circuit elements formed on the substrate 110. Note that the lead wiring 114 is a wiring for supplying a drive signal and a power supply voltage to the pixel portion and the driver circuit included in the element substrate.
[0026]
FPC or TAB or the like is connected to the connector connecting portion 115 in a step after the inspection step. The element substrate is cut along the dotted line AA ′ so that the coil wiring 118 is physically and electrically separated after the inspection process is completed.
[0027]
Next, the operation of the element substrate and the inspection substrate in the inspection process will be described. In order to make it easy to understand the signal flow in the inspection process, the configuration of the element substrate and the inspection substrate shown in FIG. 1 is shown in a block diagram in FIG. 2, and will be described with reference to FIGS.
[0028]
In the inspection board 203, an inspection AC signal is input from the signal source 201 or the AC power source 202 to the external input buffer 102 via the connector connected to the connector connection unit 103. The AC signal for inspection is buffered and amplified in the external input buffer 102 and input to the primary coil forming unit 101.
[0029]
In FIGS. 1A and 2, the input AC signal is buffered and amplified in the external input buffer 102 and then input to the primary coil forming unit 101. However, the present invention is limited to this configuration. Not. A direct AC signal may be directly input to the primary coil forming unit 101 without providing the external input buffer 102.
[0030]
In the primary coil forming unit 101, a plurality of primary coils are formed. An AC signal is input to each primary coil.
[0031]
On the other hand, the secondary coil forming portion 117 included in the element substrate 204 is formed with a plurality of secondary coils corresponding to the plurality of primary coils included in the primary coil forming portion 101. When an AC signal is input to the primary coil, an AC voltage that is an electromotive force is generated between two terminals of each secondary coil due to electromagnetic induction.
[0032]
The AC voltage generated in the secondary coil is supplied to the waveform shaping circuit 116a or the rectifier circuit 116b. The waveform shaping circuit 116a or the rectifier circuit 116b shapes or rectifies the AC voltage to generate a drive signal or a power supply voltage.
[0033]
The generated drive signal or power supply voltage is input to the lead wiring 114 via the coil wiring 118. The input drive signal, power supply voltage, or the like is supplied to the signal line driver circuit 111, the scan line driver circuit 112, and the pixel portion 113 through the lead wiring 114.
[0034]
Note that a plurality of pixels are formed in the pixel portion 113, and a pixel electrode is formed in each pixel. Note that the number of signal line driver circuits and scan line driver circuits is not limited to the numbers illustrated in FIGS.
[0035]
When a drive signal, a power supply voltage, or the like is input to the signal line driver circuit 111, the scan line driver circuit 112, and the pixel portion 113, each circuit or circuit element included in the signal line driver circuit 111, the scan line driver circuit 112, and the pixel portion 113 In this case, an electromagnetic wave or an electric field is generated.
[0036]
The strength of the electric field and electromagnetic wave generated in a circuit or circuit element having a defect is significantly different from the strength of the electric field and electromagnetic wave generated in a normal circuit or circuit element. Therefore, by monitoring the intensity of the electromagnetic wave and electric field generated in each circuit or circuit element, it is possible to locate the defect. In FIG. 2, the inspection unit 205 measures the intensity of the electric field or electromagnetic wave to detect a defective portion.
[0037]
In addition, the output of all the circuits to be inspected is input to a circuit dedicated to inspection (hereinafter referred to as inspection dedicated circuit), and the presence of defects is specified by measuring the strength of the electric field or electromagnetic wave generated in the dedicated inspection circuit. Or, the defective part itself may be specified.
[0038]
When using a test-dedicated circuit, a pixel dedicated to inspection (dummy pixel) that is not used for actual display is provided in the pixel portion, and the output of the circuit or circuit element is input to the test-dedicated circuit in the pixel dedicated to test. good. This is not limited to the pixel section, and it is not necessary to input all the circuits or circuit element outputs of the element substrate to the test-dedicated circuit. Select some of the circuits or circuit elements and use the output as the test-dedicated circuit. You may make it input. Alternatively, a dummy test-dedicated circuit or circuit element not used for actual driving may be formed, and the output of the test-dedicated circuit or circuit element may be input to the test-dedicated circuit.
[0039]
As a method for monitoring electromagnetic waves and electric fields, any method may be used as long as it has a sensitivity sufficient to detect a defect in a circuit or a circuit element.
[0040]
Next, detailed configurations of the primary coil forming unit and the secondary coil forming unit (hereinafter collectively referred to as a coil forming unit) will be described. FIG. 3 shows an enlarged view of the coil.
[0041]
The coil shown in FIG. 3 (A) is in a state of spiraling in a curved shape, and coil terminals 301 and 302 are formed at both ends of the coil. In addition, the coil shown in FIG. 3B is in a state of spiraling in a rectangular shape, and coil terminals 303 and 304 are formed at both ends of the coil.
[0042]
In addition, the coil used by this invention should just form the whole wiring which a coil has on the same plane, and the wiring which a coil has spirals. Therefore, when viewed from a direction perpendicular to the plane on which the coil is formed, the wiring of the coil may be curved or may have a cornered shape.
[0043]
Further, the number of turns of the coil, the line width, and the area occupied on the substrate can be appropriately set by the designer.
[0044]
Next, FIG. 4 shows a state in which the element substrate having the coil shown in FIG. 3A as the primary coil and the inspection substrate having the coil shown in FIG. Shown in (A). Reference numeral 205 denotes an FPC that connects the inspection board 203 to a signal source and an AC power source.
[0045]
As shown in FIG. 4A, the primary coil forming unit 101 included in the inspection substrate 203 and the secondary coil forming unit 117 included in the element substrate 204 are overlapped with each other with a certain interval. It is to be noted that the interval is preferably as small as possible, and it is preferable that the primary coil forming unit 101 and the secondary coil forming unit 117 included in the element substrate 204 be as close as possible to control the interval.
[0046]
The interval between the inspection substrate 203 and the element substrate 204 may be maintained by fixing both substrates, or the element substrate 204 is fixed, and a constant flow rate or pressure between the inspection substrate 203 and the element substrate 204 is maintained. Alternatively, the gas or liquid may be kept flowing.
[0047]
FIG. 4B shows an enlarged view of a portion where the primary coil forming part 101 and the secondary coil forming part 117 overlap. Reference numeral 206 denotes a primary coil, and 207 denotes a secondary coil.
[0048]
The primary coil 206 and the secondary coil 207 have the same winding direction of the wiring, but the present invention is not limited to this configuration. The winding direction of the primary coil and the secondary coil may be reversed.
[0049]
The distance between the primary coil and the secondary coil (L gap ) Can be set as appropriate by the designer.
[0050]
Next, a detailed configuration of the waveform shaping circuit 116a shown in FIG. 2 will be described.
[0051]
FIG. 5 shows how the signal source 201, the primary coil forming unit 101, the secondary coil forming unit 117, and the waveform shaping circuit 116a shown in FIGS. 1 and 2 are connected. The primary coil forming unit 101 is provided with a plurality of primary coils 206. The secondary coil forming unit 117 is provided with a plurality of secondary coils 207.
[0052]
Each primary coil 206 receives an AC signal for inspection from the signal source 201. When an AC signal is input to the primary coil 206, an AC voltage as an electromotive force is generated in the corresponding secondary coil 207, and the AC voltage is applied to the waveform shaping circuit 116a.
[0053]
The waveform shaping circuit 116a is an electronic circuit used for forming or shaping an amount that changes with time, that is, a waveform such as voltage or current. In FIG. 5, resistors 501 and 502 and a capacitor 503 are included, and an integrated waveform shaping circuit 116a is configured by combining each circuit element. Of course, the waveform shaping circuit is not limited to the configuration shown in FIG. Further, similarly to the power supply circuit, the waveform shaping may be performed using a detection circuit using a diode. Specifically, the waveform shaping circuit 116a used in the present invention generates and outputs a clock signal (CLK), a start pulse signal (SP), and a video signal (Video Signals) from the input AC electromotive force. Note that the signal output from the waveform shaping circuit 116a is not limited to the signal described above, and is a signal that can generate an electromagnetic wave or an electric field that can identify a defective portion by monitoring in a circuit or a circuit element included in the element substrate. Any waveform signal may be used.
[0054]
The signal output from the waveform shaping circuit 116a is input to a circuit at a subsequent stage (in FIG. 1 and FIG. 2, the signal line driver circuit 111, the scanning line driver circuit 112, and the pixel portion 113).
[0055]
Next, a detailed configuration of the rectifier circuit 116b illustrated in FIG. 2 will be described.
[0056]
FIG. 6 shows how the AC power source 202, the primary coil forming unit 101, the secondary coil forming unit 117, and the rectifier circuit 116b shown in FIGS. 1 and 2 are connected. The primary coil forming unit 101 is provided with a plurality of primary coils 206. The secondary coil forming unit 117 is provided with a plurality of secondary coils 207.
[0057]
Each primary coil 206 receives an AC signal for inspection from the AC power source 202. When an AC signal is input to the primary coil 206, an AC voltage as an electromotive force is generated in the corresponding secondary coil 207, and the AC voltage is applied to the rectifier circuit 116b.
[0058]
In the present invention, the rectifier circuit means a circuit that generates a DC power supply voltage from a supplied AC voltage. The DC power supply voltage means a voltage maintained at a constant height.
[0059]
The rectifier circuit 116b illustrated in FIG. 6 includes a diode 601, a capacitor 602, and a resistor 603. The diode 601 rectifies the input AC voltage and converts it into a DC voltage.
[0060]
FIG. 7A shows the change over time of the AC voltage before rectification in the diode 601. Further, FIG. 7B shows a time change of the voltage after rectification. As can be seen by comparing the graph of FIG. 7A and the graph of FIG. 7B, after rectification, the voltage takes a value having zero or one polarity every half cycle. It is the voltage of the current.
[0061]
The pulsating voltage shown in FIG. 7B cannot be used as a power supply voltage. Therefore, normally, the pulsating flow is smoothed and converted into a DC voltage by storing electric charge in the capacitor. However, in order to form a large-capacity capacitor that can sufficiently smooth the pulsating flow using a thin film semiconductor, the area of the capacitor itself becomes very large, which is not practical. Therefore, in the present invention, after rectification, the pulsating voltages having different phases are synthesized (added) to smooth the voltages. With the above configuration, the pulsating flow can be sufficiently smoothed even when the capacitance of the capacitor is small, and further, the pulsating flow can be sufficiently smoothed without actively providing a capacitor.
[0062]
In FIG. 6, AC signals having different phases are input to the four primary coils, so that four pulsating voltages having different phases are output from the four diodes 601. Then, the four pulsating voltages are added to generate a DC power supply voltage whose height is kept substantially constant, and is output to a subsequent circuit.
[0063]
In FIG. 6, the power supply voltage is generated by adding four pulsating signals having different phases output from the four diodes 601, but the present invention is not limited to this configuration. The number of phase divisions is not limited to this, and any number of phase divisions may be used as long as the output from the rectifier circuit can be smoothed so that it can be used as a power supply voltage.
[0064]
FIG. 8 shows a time change of the power supply voltage obtained by adding a plurality of rectified signals. FIG. 8A shows an example in which one power supply voltage is generated by adding four pulsating voltages having different phases.
[0065]
Since the power supply voltage is generated by adding a plurality of pulsating flows, ripples that are components other than direct current exist. The ripple corresponds to the difference between the highest voltage and the lowest voltage of the power supply voltage. The smaller the ripple, the closer the power supply voltage is to DC.
[0066]
FIG. 8B shows a change in power supply voltage over time, which is obtained by adding eight pulsating voltages having different phases. It can be seen that the ripple is smaller than the time change of the power supply voltage shown in FIG.
[0067]
FIG. 8C shows a time change of the power supply voltage obtained by adding 16 pulsating voltages having different phases. It can be seen that the ripple is smaller than the time change of the power supply voltage shown in FIG.
[0068]
Thus, it can be seen that the ripples of the power supply voltage are reduced by adding many different pulsating flows having different phases, and the DC voltage is further increased. Therefore, the greater the number of phase divisions, the easier the power supply voltage output from the rectifier circuit is smoothed. Further, the larger the capacitance of the capacitor 602, the easier the power supply voltage output from the rectifier circuit is smoothed.
[0069]
The power supply voltage generated in the rectifier circuit 116b is output from the terminals 610 and 611. Specifically, a voltage close to ground is output from the terminal 610, and a power supply voltage having a positive polarity is output from the terminal 611. The polarity of the output power supply voltage can be reversed by connecting the anode and cathode of the diode in reverse. The anode 602 and the cathode of the diode 602 connected to the terminals 610 and 611 are connected in reverse to the diode 601 connected to the terminals 612 and 613. Therefore, a voltage close to 0 is output from the terminal 612, and a power supply voltage having a negative polarity is output from the terminal 613.
[0070]
Various circuits or circuit elements are formed on the element substrate, and the power supply voltage to be supplied to the circuits or circuit elements varies depending on the type or application of each circuit or circuit element. In the rectifier circuit shown in FIG. 6, the height of the voltage input to each terminal can be adjusted by adjusting the amplitude of the input AC signal. Furthermore, the height of the power supply voltage supplied to the circuit or the circuit element can be changed by changing the terminal connected by the circuit or the circuit element.
[0071]
The rectifier circuit used in the present invention is not limited to the configuration shown in FIG. The rectifier circuit used in the present invention may be any circuit that can generate a DC power supply voltage from an input AC signal.
[0072]
In this embodiment mode, an example in which an element substrate has a signal line driver circuit and a scan line driver circuit which are driver circuits has been described; however, the element substrate to be inspected in the present invention is not limited thereto. Even when the element substrate has only the pixel portion, the inspection can be performed using the inspection method of the present invention. Further, even in a single element called TEG or an evaluation circuit in which the single elements are combined, it is possible to inspect defects using the inspection method and inspection apparatus of the present invention.
[0073]
In addition, although an inspection method for an element substrate included in a liquid crystal display has been described in this embodiment mode, a semiconductor display device other than a liquid crystal display can also be inspected using the inspection method described in this embodiment mode. . Further, the semiconductor device is not limited to a semiconductor display device, and any semiconductor device that uses the characteristics of a semiconductor formed on a substrate can be inspected using the inspection method of the present invention. Note that the semiconductor device may be a semiconductor device using a semiconductor thin film formed over a glass substrate, or may be a semiconductor device formed on a single crystal silicon substrate.
[0074]
However, it is necessary to appropriately set the number and design of the primary coil and the secondary coil according to the type and standard of the semiconductor device. In addition, the waveform, frequency, and amplitude of the AC signal for inspection input to the primary coil forming unit also need to be appropriately set according to the type and standard of the semiconductor device.
[0075]
According to the present invention, since the above configuration can detect a defective portion without directly setting a probe on the wiring, it is possible to prevent the yield of a subsequent process from being reduced due to fine dust generated by setting the probe. Can do. In addition, unlike the optical inspection method, the quality of all pattern forming steps can be determined in one inspection step, so that the inspection step is further simplified.
[0076]
【Example】
Examples of the present invention will be described below.
[0077]
Example 1
In this embodiment, an example will be described in which an electric field generated in a circuit or a circuit element in an inspection process is detected using an electro-optic effect. Specifically, in this embodiment, an example in which measurement is performed using a Pockels cell will be described.
[0078]
The Pockels cell is one of electro-optic elements using the Pockels effect, which is one of the electro-optic effects. An electro-optical element is an element that utilizes an electro-optical effect in which a refractive index changes when an electric field is applied. Utilizing this property, an AC voltage or a pulse voltage can be applied to the crystal and used for light modulation, shutter, and generation and detection of circularly polarized light.
[0079]
FIG. 9A shows a state in which an element substrate 901 of a liquid crystal display and a Pockels cell 909 are overlaid.
[0080]
The element substrate 901 includes a secondary coil formation portion 902, a scanning line driving circuit 903, a pixel portion 904, and a signal line driving circuit 905. Then, an inspection drive signal and a power supply voltage are input to the scanning line driver circuit 903, the pixel portion 904, and the signal line driver circuit 905 by the AC voltage generated in the secondary coil formation unit 902.
[0081]
The Pockels cell 909 includes a first electrode 906, a second electrode 907, and a Pockels crystal 908 that is a ferroelectric crystal. A Pockels crystal 908 is sandwiched between the first electrode 906 and the second electrode 907, and the first electrode 906 and the second electrode 907 are disposed so as to be perpendicular to the optical axis direction of the Pockels crystal 908. ing.
[0082]
The first electrode 906 and the second electrode 907 are formed using a conductive material that transmits light. In FIG. 9A, indium tin oxide (ITO) is used, but the material of the first electrode and the second electrode is not limited to this in the present invention.
[0083]
A constant voltage is applied to the first electrode 906. In FIG. 9A, the first electrode 906 is grounded. The first electrode 906 and the second electrode 907 are arranged in parallel with the element substrate 901 and on the second electrode 907 side. Note that the second electrode 907 may be disposed so as to be in contact with the element substrate 901 or may be disposed at a certain interval. Further, a buffer material may be sandwiched between the second electrode 907 and the element substrate 901.
[0084]
In FIG. 9A, the Pockels cell 909 is arranged so as to overlap with the pixel portion 904. FIG. 9B shows a state of the Pockels cell 909 seen from the direction of the arrow in FIG.
[0085]
A plurality of signal lines 910 and scanning lines 911 are formed in the pixel portion 904, and a region surrounded by the signal lines 910 and the scanning lines 911 corresponds to the pixels 912. Each pixel 912 (912a, 912b) is provided with a pixel electrode 913 (913a, 913b).
[0086]
Of each pixel 912, assuming that a normal pixel without a defect is 912a and a defective pixel is 912b, the portion of the Pockels cell 909 that overlaps the pixel electrode 913a overlaps the pixel electrode 913b. The light transmittance in the direction of the arrow is different from that of the portion.
[0087]
This is because when the element substrate is arranged so as to be perpendicular to the optical axis of the ferroelectric crystal included in the Pockels cell, birefringence occurs in the ferroelectric crystal due to an electric field generated in the circuit or the circuit element. .
[0088]
The refractive index of the birefringence with respect to the polarized light having the electric field direction component is determined by the strength of the electric field. Therefore, in a plurality of circuits or circuit elements having the same structure and operating normally, an electric field having the same strength is generated, so that the ferroelectric crystal is refracted in a portion overlapping each circuit or circuit element. The rates are almost equal.
[0089]
However, the electric field generated in a defective circuit or circuit element is stronger or weaker than the electric field generated in other normal circuits or circuit elements. Therefore, the refractive index of the ferroelectric crystal in a portion overlapping with a defective circuit or circuit element is different from the refractive index of the ferroelectric crystal in a portion overlapping with another normal circuit or circuit element. Therefore, when the element substrate is viewed through the Pockels cell, a portion that overlaps a defective circuit or circuit element looks brighter or darker than a portion that overlaps a normal circuit or circuit element.
[0090]
Therefore, the light in the direction perpendicular to the element substrate of each pixel is separated using an optical system such as a polarization beam splitter, and the intensity is monitored to calculate the transmittance of the Pockels cell. Can be detected. In FIG. 9B, it can be seen that some kind of defect occurs in the pixel 912b. It should be noted that some arithmetic processing may be performed on the result of monitoring a plurality of times to detect a defective portion.
[0091]
In addition, the output of all circuits to be inspected is input to the inspection dedicated circuit, and the strength of the electric field generated in the inspection dedicated circuit is measured using an electro-optic element, so that the presence or absence of defects can be specified, The location itself may be specified. By using the inspection dedicated circuit, it is not necessary to monitor every circuit or circuit element to be inspected using the Pockels cell, and the inspection process can be simplified and speeded up.
[0092]
In the present embodiment, an example in which a defect in the pixel portion 904 is detected has been described. However, the present embodiment is not limited to this. By overlapping the Pockels cell 909 with the scanning line driver circuit 903 and the signal line driver circuit 905 and monitoring the refractive index, it is possible to detect the defective portion in the same manner. In addition, it is possible to detect defects such as disconnection and short circuit that occur in the lead wiring on the element substrate.
[0093]
Note that. As Pockels crystals, mainly NH Four H 2 PO Four , BaTiO Three , KH 2 PO Four (KHP), KD 2 PO Four (KDP), LiNbO Three Crystals such as ZnO can be used. However, the Pockels crystals that can be used in this embodiment are not limited to those described above. Any crystal having the Pockels effect may be used.
[0094]
In this embodiment, a Pockels cell is used. However, the electro-optic element for sensing the magnitude of the electric field is not limited to this. Any electro-optic element that utilizes the phenomenon that its optical characteristics change when voltage is applied can be used in the inspection method or inspection apparatus of the present invention. Therefore, liquid crystal or the like can be used.
[0095]
(Example 2)
In this embodiment, the driving signal and power supply voltage for inspection will be described in more detail by taking the case of a liquid crystal display and an OLED display as examples.
[0096]
Since the number of primary coils and secondary coils varies depending on the structure of the pixel portion of the element substrate and the drive circuit, it is important to set the number according to the standard of each element substrate.
[0097]
FIG. 10 shows a configuration of an element substrate of a general liquid crystal display. The element substrate illustrated in FIG. 10 includes a signal line driver circuit 700, a scanning line driver circuit 701, and a pixel portion 702.
[0098]
A plurality of signal lines and a plurality of scanning lines are formed in the pixel portion 702, and a region surrounded by the signal lines and the scanning lines corresponds to a pixel. Note that FIG. 10 representatively shows only a pixel having one signal line 703 and one scanning line 704 among a plurality of pixels. Each pixel has a pixel TFT serving as a switching element and a pixel electrode 706 of a liquid crystal cell.
[0099]
A gate electrode of the pixel TFT 705 is connected to the scanning line 704. One of the source region and the drain region of the pixel TFT 705 is connected to the signal line 703 and the other is connected to the pixel electrode 706.
[0100]
The signal line driver circuit 700 includes a shift register 710, a level shifter 711, and an analog switch 712. A power supply voltage (Power supply) is applied to the shift register 710, the level shifter 711, and the analog switch 712. The shift register 710 is supplied with a clock signal (S-CLK) and a start pulse signal (S-SP) for the signal line driver circuit. Video signals (Video signals) are supplied to the analog switch 712.
[0101]
When the clock signal (S-CLK) and the start pulse signal (S-SP) are input to the shift register 710, a sampling signal that determines the sampling timing of the video signal is generated and input to the level shifter 711. The amplitude of the voltage of the sampling signal is increased in the level shifter 711 and input to the analog switch 712. The analog switch 712 samples the input video signal in synchronization with the input sampling signal and inputs it to the signal line 703.
[0102]
On the other hand, the scan line driver circuit includes a shift register 721 and a buffer 722. A power supply voltage (Power supply) is supplied to the shift register 721 and the buffer 722. The shift register 721 is supplied with a clock signal (G-CLK) and a start pulse signal (G-SP) for the scanning line driver circuit.
[0103]
When a clock signal (G-CLK) and a start pulse signal (G-SP) are input to the shift register 721, a selection signal for determining the timing for selecting a scanning line is generated and input to the buffer 722. The selection signal input to the buffer 722 is buffered and amplified and input to the scanning line 704.
[0104]
When the scanning line 704 is selected, the pixel TFT 705 whose gate electrode is connected to the selected scanning line 704 is turned on. Then, the sampled video signal input to the signal line is input to the pixel electrode 706 via the pixel TFT 705 that is turned on.
[0105]
As described above, when the signal line driver circuit 700, the scan line driver circuit 701, and the pixel portion 702 operate, an electric field or an electromagnetic wave is generated in each circuit or circuit element. By monitoring this electric field or electromagnetic wave using some means, a defective part can be detected.
[0106]
In the case of the element substrate shown in FIG. 10, S-CLK, S-SP, G-CLK, G-SP and a video signal are input to each circuit as drive signals for inspection. Note that the driving signal for inspection is not limited to the signal described above. Any signal related to driving can be used as a driving signal for inspection. For example, in addition to the signals described above, a signal for determining the timing for switching the scanning direction of the scanning line, a signal for switching the input direction of the selection signal to the scanning line, or the like may be input. However, it is important to input a signal that can detect whether a circuit or a circuit element is defective in a circuit to be inspected.
[0107]
In addition, when not all the circuits included in the element substrate are inspected but a part of the circuits to be inspected, it is possible to detect all the above-described defects if it is possible to detect a defective portion of the circuit. There is no need to input a drive signal. For example, when only the shift register 710 included in the signal line driver circuit 700 is to be inspected, only the inspection drive signals S-CLK and S-SP and the inspection power supply voltage for the shift register 710 are waveformd. It may be generated in the shaping circuit and the rectifier circuit and input to the shift register 710.
[0108]
Next, FIG. 11 shows a configuration of an element substrate of a general OLED display. Note that FIG. 11 illustrates an example of a driving circuit of an OLED display that displays an image using a digital video signal. The element substrate illustrated in FIG. 11 includes a signal line driver circuit 800, a scanning line driver circuit 801, and a pixel portion 802.
[0109]
A plurality of signal lines, a plurality of scanning lines, and a plurality of power supply lines are formed in the pixel portion 802, and a region surrounded by the signal lines, the scanning lines, and the power supply lines corresponds to a pixel. Note that FIG. 11 representatively shows only a pixel having one signal line 807, one scanning line 809, and one power supply line 808 among the plurality of pixels. Each pixel has a switching TFT 803 serving as a switching element, a driving TFT 804, a storage capacitor 805, and a pixel electrode 806 of an OLED.
[0110]
A gate electrode of the switching TFT 803 is connected to the scanning line 809. One of the source region and the drain region of the switching TFT 803 is connected to the signal line 807 and the other is connected to the gate electrode of the driving TFT 804.
[0111]
One of a source region and a drain region of the driving TFT 804 is connected to the power supply line 808 and the other is connected to the pixel electrode 806. A storage capacitor 805 is formed by the gate electrode of the driving TFT 804 and the power supply line 808. Note that the storage capacitor 805 is not necessarily formed.
[0112]
The signal line driver circuit 800 includes a shift register 810, a first latch 811, and a second latch 812. The shift register 810, the first latch 811 and the second latch 812 are each supplied with a power supply voltage (Power supply). The shift register 810 is supplied with a clock signal (S-CLK) and a start pulse signal (S-SP) for the signal line driver circuit. The first latch 811 is supplied with a latch signal (Latch signals) and a video signal (Video signals) for determining the latch timing.
[0113]
When a clock signal (S-CLK) and a start pulse signal (S-SP) are input to the shift register 810, a sampling signal that determines the sampling timing of the video signal is generated and input to the first latch 811.
[0114]
Note that the sampling signal from the shift register 810 may be buffered and amplified by a buffer or the like and then input to the first latch 811. Since many circuits or circuit elements are connected to the wiring to which the sampling signal is input, the load capacitance (parasitic capacitance) is large. This buffer is effective in preventing “dullness” of the rise or fall of the timing signal caused by the large load capacity.
[0115]
The first latch 811 has a plurality of stages of latches. In the first latch 811, the input video signal is sampled in synchronization with the input sampling signal, and is sequentially stored in the latch of each stage.
[0116]
The time until video signal writing is completed in all the latches of the first latch 811 is called a line period. Actually, the line period may include a period in which a horizontal blanking period is added to the line period.
[0117]
When one line period ends, a latch signal is input to the second latch 812. At this moment, video signals written and held in the first latch 811 are sent all at once to the second latch 812, and are written and held in the latches of all stages of the second latch 812.
[0118]
In the first latch 811 which has finished sending the video signal to the second latch 812, the video signal is sequentially written based on the sampling signal from the shift register 810.
[0119]
During the second line period, the video signal written and held in the second latch 812 is input to the source signal line.
[0120]
On the other hand, the scan line driver circuit includes a shift register 821 and a buffer 822. A power supply voltage (Power supply) is supplied to the shift register 822 and the buffer 822. The shift register 821 is supplied with a clock signal (G-CLK) and a start pulse signal (G-SP) for the scanning line driver circuit.
[0121]
When a clock signal (G-CLK) and a start pulse signal (G-SP) are input to the shift register 821, a selection signal for determining the timing for selecting a scanning line is generated and input to the buffer 822. The selection signal input to the buffer 822 is buffered and amplified and input to the scanning line 809.
[0122]
When the scanning line 809 is selected, the switching TFT 803 whose gate electrode is connected to the selected scanning line 809 is turned on. Then, the video signal input to the signal line is input to the gate electrode of the driving TFT 804 via the switching TFT 803 that is turned on.
[0123]
Switching of the driving TFT 804 is controlled based on 1 or 0 information included in the video signal input to the gate electrode. When the driving TFT 804 is on, the potential of the power supply line is applied to the pixel electrode. When the driving TFT 804 is off, the potential of the power supply line is not applied to the pixel electrode.
[0124]
Thus, when the signal line driver circuit 800, the scanning line driver circuit 801, and the pixel portion 802 operate, an electric field or an electromagnetic wave is generated in each circuit or circuit element. By monitoring this electric field or electromagnetic wave using some means, a defective part can be detected.
[0125]
In the case of the element substrate shown in FIG. 11, S-CLK, S-SP, G-CLK, G-SP, a latch signal, and a video signal are input to each circuit as drive signals for inspection. Note that the driving signal for inspection is not limited to the signal described above. Any signal related to driving can be used as a driving signal for inspection. For example, in addition to the signals described above, a signal for determining the timing for switching the scanning direction of the scanning line, a signal for switching the input direction of the selection signal to the scanning line, or the like may be input. However, it is important to input a signal that can detect whether a circuit or a circuit element is defective in a circuit to be inspected.
[0126]
In addition, when not all the circuits included in the element substrate are inspected but a part of the circuits to be inspected, it is possible to detect all the above-described defects if it is possible to detect a defective portion of the circuit. There is no need to input a drive signal. For example, when only the shift register 810 included in the signal line driver circuit 800 is to be inspected, only the inspection drive signals S-CLK and S-SP and the inspection power supply voltage for the shift register 810 have waveforms. It may be generated in the shaping circuit and the rectifier circuit and input to the shift register 810.
[0127]
When the power supply voltage is generated by adding a plurality of pulsating signals having different phases, the number of primary coils varies depending on the number of pulsating signals to be added.
[0128]
The inspection apparatus and inspection method of the present invention are not limited to the element substrate having the structure shown in FIGS. The inspection apparatus and inspection method of the present invention may be any semiconductor device that generates an electromagnetic wave or an electric field in each circuit or circuit element by inputting a drive signal and a power supply voltage in a non-contact manner. Can be used.
[0129]
This embodiment can be implemented by freely combining with the first embodiment.
[0130]
(Example 3)
In the present embodiment, a line for cutting the substrate after completion of the inspection will be described.
[0131]
FIG. 12 shows a top view of an element substrate to be inspected in the inspection method of the present invention. Note that in this embodiment mode, the inspection method of the present invention is described using an element substrate included in a liquid crystal display as an example. However, the inspection method of the present invention is not limited to a liquid crystal display and uses a semiconductor. Any semiconductor device formed as described above can be used.
[0132]
The element substrate shown in FIG. 12 has a signal line driver circuit 411, a scan line driver circuit 412, a pixel portion 413, a lead wiring 414, a connector connection portion 415, a waveform shaping circuit or a rectifier circuit 416, a secondary on the substrate 410. A coil forming portion 417 and a coil wiring 418 are provided. Note that in this specification, the element substrate includes the substrate 410 and all circuits or circuit elements formed on the substrate 410.
[0133]
FPC or TAB or the like is connected to the connector connecting portion 415 in a step after the inspection step.
[0134]
Then, after the inspection process is completed, the element substrate is cut along a dotted line BB ′ so that the drawing wiring 414 and the coil wiring 418 are physically and electrically separated. In the present embodiment, after part of the element substrate is cut, the secondary coil forming portion 417 remains on the substrate used in the semiconductor device. Since the secondary coil forming portion 417 and the lead wiring 414 are separated electrically and physically, even if the secondary coil forming portion 417 remains on the substrate, the operation of the completed semiconductor device is not necessary. It will not cause any trouble.
[0135]
Note that the coil wiring 418 is not necessarily cut off simultaneously with the cutting of the substrate. For example, it may be electrically disconnected with a laser or the like. The coil wiring 418 may be cut as long as the secondary coil forming portion 417 and the circuit or circuit element included in the element substrate can be electrically separated.
[0136]
Note that the waveform shaping circuit or the rectifier circuit 416 may also be left on the substrate used for the semiconductor device after cutting, or may be formed on the substrate not used for the semiconductor device.
[0137]
This embodiment can be implemented by freely combining with the configuration of Embodiment 1 or 2.
[0138]
(Example 4)
In this embodiment, when a plurality of display substrates are formed using a large element substrate, cutting of the substrate after completion of the inspection will be described.
[0139]
FIG. 13 shows a top view of a large element substrate before cutting according to this embodiment. In FIG. 13, nine display substrates are formed from one element substrate by cutting the element substrate along a line indicated by a dotted line. Note that, in this embodiment, an example in which nine display substrates are formed from one substrate is shown, but this embodiment is not limited to this number.
[0140]
At the time of cutting, the lead-out wiring and the coil wiring are cut and destroyed so as to be physically and electrically separated. In FIG. 13, the secondary coil forming portion 1001 is provided on the substrate not used for display after the element substrate is cut.
[0141]
An example different from FIG. 13 will be described with respect to how to cut a large substrate. FIG. 14 shows a top view of a large element substrate before cutting according to this embodiment. In FIG. 14, nine display substrates are formed from one element substrate by cutting the element substrate along a line indicated by a dotted line. Note that, in this embodiment, an example in which nine display substrates are formed from one substrate is shown, but this embodiment is not limited to this number.
[0142]
At the time of cutting, the lead-out wiring and the coil wiring are cut and destroyed so as to be physically and electrically separated. And in FIG. 14, the secondary coil formation part 1002 is provided on the cutting line of a board | substrate, and is cut | disconnected and destroyed after completion | finish of a test | inspection. Since the secondary coil forming portion is unnecessary after the inspection is completed, there is no problem in the operation of the completed semiconductor device.
[0143]
Note that the waveform shaping circuit or the rectifier circuit may be left on the substrate used for the semiconductor device after cutting, or may be formed on the substrate not used for the semiconductor device. Moreover, it may be destroyed after cutting.
[0144]
This embodiment can be implemented by freely combining with the configurations of the first to third embodiments.
[0145]
(Example 5)
In this embodiment, the order of the inspection process of the present invention will be described using a flowchart.
[0146]
FIG. 15 shows a flowchart of the inspection process of the present invention. First, after the manufacturing process before inspection is completed, a power supply voltage or a driving signal for inspection is input to a circuit or a circuit element included in the element substrate.
[0147]
Then, with the inspection power supply voltage or drive signal being input to the element substrate, the strength of the electromagnetic wave or electric field generated in the circuit or circuit element to be inspected on the element substrate is monitored by a known measurement method. .
[0148]
Then, the intensity of the generated electromagnetic wave or electric field is compared with a circuit element operating normally. At this time, the measured value may be compared between the same circuits or circuit elements, or the measured value may be compared with a value derived from a theoretical value calculated by simulation.
[0149]
Then, as a result of comparison, a circuit or a circuit element that is determined to have a significantly different electromagnetic wave or electric field strength is determined as a defective portion. Therefore, it is possible to simultaneously specify the presence / absence of a defective portion and its position. At this time, the criteria for determining the strength of the electromagnetic wave or electric field generated at the defective portion can be set as appropriate by a person who implements the present invention.
[0150]
If there is no defect, it is considered that the inspection is completed at this point, and the manufacturing process after the inspection process is started.
[0151]
If there is a defect, it is selected whether to remove the product from the process and not complete the product (lotout) or to identify the cause of the defect. In addition, when it is going to produce a some product from one large sized board | substrate, it becomes a lot-out after board | substrate cutting | disconnection.
[0152]
When the cause of the defect is specified and it is determined that repair (repair) is possible, after the repair, the inspection process of the present invention is performed again, and the above-described operation can be repeated. On the other hand, if it is determined that repair is impossible, the lot is out.
[0153]
The present embodiment can be implemented by freely combining with the configurations of the first to fourth embodiments.
[0154]
(Example 6)
In this embodiment, the coil used in the present invention and the connection between the terminal and the wiring (coil wiring) of the coil will be described in detail.
[0155]
In FIG. 16A, a coil 1601 is formed on the insulating surface, and an interlayer insulating film 1603 is formed on the insulating surface so as to cover the coil 1601. A contact hole is formed in the interlayer insulating film, and a coil wiring 1602 is formed on the interlayer insulating film so as to be connected to the coil 1601 through the contact hole.
[0156]
FIG. 16B is a cross-sectional view taken along dashed line CC ′ in FIG.
[0157]
In FIG. 16C, a coil wiring 1612 is formed on the insulating surface, and an interlayer insulating film 1613 is formed on the previous insulating surface so as to cover the coil wiring 1612. A contact hole is formed in the interlayer insulating film, and a coil 1611 is formed on the interlayer insulating film so as to be connected to the coil wiring 1612 via the contact hole.
[0158]
FIG. 16D is a cross-sectional view taken along dashed line DD ′ in FIG.
[0159]
Note that the method for manufacturing the coil used in the present invention is not limited to the above-described method. A spiral groove is formed by patterning the insulating film, and a conductive film is formed on the insulating film so as to cover the groove. Thereafter, the conductive film is polished by etching or CMP until the insulating film is exposed, so that the conductive film remains only in the groove. It is also possible to use the conductive film remaining in this groove as a coil.
[0160]
The present embodiment can be implemented by freely combining with the configurations of the first to fifth embodiments.
[0161]
(Example 7)
In the present embodiment, the configuration of an inspection apparatus for performing inspection using the inspection method of the present invention will be described.
[0162]
FIG. 17 shows a block diagram of the inspection board of the present invention. The inspection apparatus 1700 of the present invention shown in FIG. 17 includes an inspection substrate 1701, a signal source or AC power source 1702, and means for superimposing the inspection substrate 1701 and the element substrate 1703 at a predetermined interval (substrate fixing means 1704). And a means (inspection unit 1705) for measuring an electric field or electromagnetic wave generated in an inspection dedicated circuit included in the element substrate 1703 and specifying a defective portion.
[0163]
In this embodiment, the signal source or the AC power source 1702 is regarded as a part of the inspection device, but the inspection device of the present invention may not include the signal source or the AC power source 1702.
[0164]
An AC signal generated by the signal source or the AC power source 1702 is input to an external input buffer 1706 included in the inspection board 1701. The input AC signal is buffered and amplified in the external input buffer 1706 and input to the primary coil forming unit 1707 included in the inspection board 1701.
[0165]
A primary coil is formed in the primary coil forming portion 1707. Note that a secondary coil is formed in the secondary coil forming portion 1711 of the element substrate 1703.
[0166]
On the other hand, the inspection substrate 1701 and the element substrate 1703 are formed by the substrate fixing unit 1704 so that the primary coil included in the primary coil forming unit 1707 and the secondary coil included in the secondary coil forming unit 1711 overlap each other with a certain interval. Its position is determined.
[0167]
Then, a power supply voltage or a drive signal generated by an AC voltage generated in the secondary coil forming unit 1711 is input to a circuit or a circuit element 1712 included in the element substrate 1703. Note that a circuit for generating a power supply voltage or a drive signal included in the element substrate 1703 has already been described in detail in the embodiment of the invention, and thus description thereof is omitted here.
[0168]
Then, the measurement unit 1708 included in the inspection unit 1705 measures the strength of the electromagnetic wave or electric field generated in the circuit or the circuit element 1712. Data (measured values) digitized by measurement is sent to a calculation unit 1709 included in the inspection unit 1705.
[0169]
The calculation unit 1709 identifies a defective part based on the input data. Specifically, a circuit element in which the intensity of the generated electric field or electromagnetic wave is significantly different from the intensity of the electric field or electromagnetic wave generated in a normal circuit element is determined as a defective portion.
[0170]
The following method is mentioned as a method of comparing the intensity of the electric field or electromagnetic wave.
(1) A method of comparing the same circuit or the same circuit elements of the element substrate to be inspected.
(2) Separately prepare an element substrate having a circuit or a circuit element which is already known to be normal. Then, the intensity of the electromagnetic wave or electric field generated in the circuit or circuit element of the substrate is measured, and the data is stored in a memory or the like. And the method of measuring the electric field or electromagnetic wave which generate | occur | produces in the element board | substrate to be examined, and comparing with the data memorize | stored in memory.
(3) A method of comparing the distribution of the intensity of the electric field or electromagnetic wave depending on the position of the element substrate with the mask drawing.
[0171]
The above-described comparison method is only an example, and the present invention is not limited to this. It is only necessary to detect a circuit element in which the intensity of the generated electric field or electromagnetic wave is significantly different from the intensity of the electric field or electromagnetic wave generated in a normal circuit element.
[0172]
In the present embodiment, the defect portion is specified in the inspection unit 1705, but the inspection apparatus of the present invention is not limited to this configuration. Instead of the inspection unit 1705, a means for visualizing the strength of the electromagnetic wave or electric field may be provided so that the strength of the electromagnetic wave or electric field generated in the element substrate 1703 can be directly determined by the human eye.
[0173]
Note that outputs of all circuits or circuit elements to be inspected are input to the inspection dedicated circuit. The inspection dedicated circuit performs a logical operation process on a plurality of operation signals input from the inspection object, and outputs the operation state information (operation, non-operation or partial operation state) of the inspection object, and the output Means for amplifying.
[0174]
In this embodiment, the test-dedicated circuit outputs the first level signal only when the levels (voltage levels) of the input signals are almost the same, and even one signal having a different level is output. If there is, means for outputting a second level signal different from the first level signal, and means for amplifying the output.
[0175]
Then, the amplified output is input to a predetermined terminal (pad), and the presence of defects in all the circuits or circuit elements to be inspected is confirmed by measuring the intensity of the electric field or electromagnetic wave generated at the pad. Can do. Further, the smaller the number of circuits or circuit elements connected to one inspection-dedicated circuit, the more limited the range in which a defective portion exists. As the number of circuits or circuit elements connected to one inspection-dedicated circuit is larger, the presence or absence of defects in more circuits or circuit elements can be confirmed by one measurement.
[0176]
The present embodiment can be implemented by freely combining with the configurations of the first to sixth embodiments.
[0177]
【The invention's effect】
According to the present invention, since the above configuration can detect a defective portion without directly setting a probe on the wiring, it is possible to prevent the yield of a subsequent process from being reduced due to fine dust generated by setting the probe. Can do. In addition, unlike the optical inspection method, the quality of all pattern forming steps can be determined in one inspection step, so that the inspection step is further simplified.
[Brief description of the drawings]
FIG. 1 is a top view of an inspection substrate and an element substrate.
FIG. 2 is a block diagram of an inspection substrate and an element substrate.
FIG. 3 is an enlarged view of a coil.
FIG. 4 is a perspective view of an inspection substrate and an element substrate at the time of inspection.
FIG. 5 is a circuit diagram of a waveform shaping circuit.
FIG. 6 is a circuit diagram of a rectifier circuit.
FIG. 7 shows the change over time of a signal that has been rectified from an alternating current to become a pulsating flow.
FIG. 8 shows the change over time of a DC signal generated by adding pulsating currents.
FIG. 9 is a perspective view of an element substrate and a Pockels cell at the time of inspection, and a diagram of a pixel portion viewed through the Pockels cell.
FIG. 10 is a block diagram of an element substrate of a liquid crystal display.
FIG. 11 is a block diagram of an element substrate of an OLED display.
FIG. 12 is a top view of an element substrate.
FIG. 13 is a top view of a large element substrate.
FIG. 14 is a top view of a large element substrate.
FIG. 15 is a flowchart showing a flow of an inspection process according to the present invention.
FIG. 16 is a top view and a cross-sectional view of a coil.
FIG. 17 is a block diagram of an inspection apparatus.

Claims (24)

検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに、互いに位相の異なる交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を、整流化した後加算することで、直流の電圧を生成し、
前記直流の電圧を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子において生じる電界の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
AC voltages having different phases are applied to the plurality of primary coils,
The voltage generated in the plurality of secondary coils is rectified and then added to generate a DC voltage,
Applying the DC voltage to a plurality of circuit elements formed on the element substrate;
Collecting information on electric fields generated in the plurality of circuit elements;
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧から駆動信号を生成し、
前記駆動信号を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子において生じる電界の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
Applying an alternating voltage to the plurality of primary coils;
Generating a drive signal from voltages generated in the plurality of secondary coils;
Applying the drive signal to a plurality of circuit elements formed on the element substrate;
Collecting information on electric fields generated in the plurality of circuit elements;
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を用い、前記素子基板上に形成された波形整形回路において駆動信号を生成し、
前記駆動信号を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子において生じる電界の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
Applying an alternating voltage to the plurality of primary coils;
A voltage generated in the plurality of secondary coils is used to generate a drive signal in a waveform shaping circuit formed on the element substrate,
Applying the drive signal to a plurality of circuit elements formed on the element substrate;
Collecting information on electric fields generated in the plurality of circuit elements;
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
請求項乃至請求項のいずれか1項において、
前記複数の1次コイルが有する配線は同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする検査方法。
In any one of Claims 1 thru | or 3 ,
An inspection method, wherein wirings of the plurality of primary coils are formed on the same plane, and the wirings are spirally wound.
請求項乃至請求項のいずれか1項において、前記電界の情報を収集する手段とは、電界の強さを測定する手段であることを特徴とする検査方法。In any one of claims 1 to 4, the means for collecting information of the electric field, inspection method, characterized in that the means for measuring the intensity of the electric field. 請求項において、前記電界の強さを測定する手段とは、電気光学素子を備えていることを特徴とする検査方法。6. The inspection method according to claim 5 , wherein the means for measuring the strength of the electric field includes an electro-optic element. 請求項において、
前記電気光学素子とは、ポッケルス・セルであることを特徴とする検査方法。
In claim 6 ,
The electro-optical element is a Pockels cell.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに、互いに位相の異なる交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を、整流化した後加算することで、直流の電圧を生成し、
前記直流の電圧を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子において生じる電磁波の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
AC voltages having different phases are applied to the plurality of primary coils,
The voltage generated in the plurality of secondary coils is rectified and then added to generate a DC voltage,
Applying the DC voltage to a plurality of circuit elements formed on the element substrate;
Collecting information on electromagnetic waves generated in the plurality of circuit elements;
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧から駆動信号を生成し、
前記駆動信号を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子において生じる電磁波の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
Applying an alternating voltage to the plurality of primary coils;
Generating a drive signal from voltages generated in the plurality of secondary coils;
Applying the drive signal to a plurality of circuit elements formed on the element substrate;
Collecting information on electromagnetic waves generated in the plurality of circuit elements;
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を用い、前記素子基板上に形成された波形整形回路において駆動信号を生成し、
前記駆動信号を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子において生じる電磁波の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
Applying an alternating voltage to the plurality of primary coils;
A voltage generated in the plurality of secondary coils is used to generate a drive signal in a waveform shaping circuit formed on the element substrate,
Applying the drive signal to a plurality of circuit elements formed on the element substrate;
Collecting information on electromagnetic waves generated in the plurality of circuit elements;
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
請求項乃至請求項10のいずれか1項において、前記電磁波の情報を収集する手段とは、電磁波の強さを測定する手段であることを特徴とする検査方法。In any one of claims 8 to 10, and means for collecting information of the electromagnetic wave, the inspection method, characterized in that the means for measuring the intensity of electromagnetic waves. 請求項乃至請求項11のいずれか1項において、
前記複数の1次コイルが有する配線は同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする検査方法。
In any one of Claims 8 thru | or 11 ,
An inspection method, wherein wirings of the plurality of primary coils are formed on the same plane, and the wirings are spirally wound.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに、互いに位相の異なる交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を、整流化した後加算することで、直流の電圧を生成し、
前記直流の電圧を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子の出力は、検査専用回路に入力されており、
前記検査専用回路が有する端子において生じる電界の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
AC voltages having different phases are applied to the plurality of primary coils,
The voltage generated in the plurality of secondary coils is rectified and then added to generate a DC voltage,
Applying the DC voltage to a plurality of circuit elements formed on the element substrate;
The outputs of the plurality of circuit elements are input to a test-dedicated circuit,
Collect information on the electric field generated at the terminals of the test-dedicated circuit,
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を用い、前記素子基板上に形成された波形整形回路において駆動信号を生成し、
前記駆動信号を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子の出力は、検査専用回路に入力されており、
前記検査専用回路が有する端子において生じる電界の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
Applying an alternating voltage to the plurality of primary coils;
A voltage generated in the plurality of secondary coils is used to generate a drive signal in a waveform shaping circuit formed on the element substrate,
Applying the drive signal to a plurality of circuit elements formed on the element substrate;
The outputs of the plurality of circuit elements are input to a test-dedicated circuit,
Collect information on the electric field generated at the terminals of the test-dedicated circuit,
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
請求項13または請求項14において、
前記検査専用回路は、
前記複数の回路素子の出力のレベルが全て同じであるとき第1のレベルの信号を出力し、前記複数の回路素子の出力のうち、少なくとも1つの出力のレベルが異なっているとき、前記第1のレベルの信号とは異なる第2のレベルの信号を出力する第1の手段と、
前記第1の手段からの出力を増幅する第2の手段とを有し、
前記第2の手段からの出力は前記端子に入力されることを特徴とする検査方法。
In claim 13 or claim 14 ,
The inspection dedicated circuit is:
When the output levels of the plurality of circuit elements are all the same, a first level signal is output. When the levels of at least one of the outputs of the plurality of circuit elements are different, the first level is output. First means for outputting a second level signal different from the second level signal;
Second means for amplifying the output from the first means,
An inspection method, wherein an output from the second means is input to the terminal.
請求項13乃至請求項15のいずれか1項において、前記電界の情報を収集する手段とは、電界の強さを測定する手段であることを特徴とする検査方法。 16. The inspection method according to claim 13 , wherein the means for collecting electric field information is means for measuring electric field strength. 請求項16において、前記電界の強さを測定する手段とは、電気光学素子を備えていることを特徴とする検査方法。17. The inspection method according to claim 16 , wherein the means for measuring the strength of the electric field includes an electro-optic element. 請求項17において、
前記電気光学素子とは、ポッケルス・セルであることを特徴とする検査方法。
In claim 17 ,
The electro-optical element is a Pockels cell.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに、互いに位相の異なる交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を、整流化した後加算することで、直流の電圧を生成し、
前記直流の電圧を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子の出力は、検査専用回路に入力されており、
前記検査専用回路が有する端子において生じる電磁波の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
AC voltages having different phases are applied to the plurality of primary coils,
The voltage generated in the plurality of secondary coils is rectified and then added to generate a DC voltage,
Applying the DC voltage to a plurality of circuit elements formed on the element substrate;
The outputs of the plurality of circuit elements are input to a test-dedicated circuit,
Collect information on electromagnetic waves generated at the terminals of the test-dedicated circuit,
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
検査用基板上に形成された複数の1次コイルと、複数の表示用の基板を含む素子基板上に形成された複数の2次コイルとを、一定の間隔をもってそれぞれ重ね合わせ、
前記複数の1次コイルに交流の電圧を印加し、
前記複数の2次コイルにおいて生じた電圧を用い、前記素子基板上に形成された波形整形回路において駆動信号を生成し、
前記駆動信号を前記素子基板上に形成された複数の回路素子に印加し、
前記複数の回路素子の出力は、検査専用回路に入力されており、
前記検査専用回路が有する端子において生じる電磁波の情報を収集し、
前記収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定し、
前記複数の2次コイルは前記複数の表示用の基板を分断するための切断ラインに設けられており検査終了後にその一部を前記複数の表示用の基板のそれぞれに残して切断され、破壊されることを特徴とする検査方法。
A plurality of primary coils formed on an inspection substrate and a plurality of secondary coils formed on an element substrate including a plurality of display substrates are overlapped with a certain interval, respectively.
Applying an alternating voltage to the plurality of primary coils;
A voltage generated in the plurality of secondary coils is used to generate a drive signal in a waveform shaping circuit formed on the element substrate,
Applying the drive signal to a plurality of circuit elements formed on the element substrate;
The outputs of the plurality of circuit elements are input to a test-dedicated circuit,
Collect information on electromagnetic waves generated at the terminals of the test-dedicated circuit,
From the collected information, among the plurality of circuit elements that the element substrate has, identify a circuit element having a defect,
The plurality of secondary coils are provided on a cutting line for dividing the plurality of display substrates, and are cut by leaving a part of each of the plurality of display substrates after completion of the inspection , inspection method according to claim Rukoto destroyed.
請求項19または請求項20において、
前記検査専用回路は、
前記複数の回路素子の出力のレベルが全て同じであるとき第1のレベルの信号を出力し、前記複数の回路素子の出力のうち、少なくとも1つの出力のレベルが異なっているとき、前記第1のレベルの信号とは異なる第2のレベルの信号を出力する第1の手段と、
前記第1の手段からの出力を増幅する第2の手段とを有し、
前記第2の手段からの出力は前記端子に入力されることを特徴とする検査方法。
In claim 19 or claim 20 ,
The inspection dedicated circuit is:
When the output levels of the plurality of circuit elements are all the same, a first level signal is output. When the levels of at least one of the outputs of the plurality of circuit elements are different, the first level is output. First means for outputting a second level signal different from the second level signal;
Second means for amplifying the output from the first means,
An inspection method, wherein an output from the second means is input to the terminal.
請求項19乃至請求項21のいずれか1項において、前記電磁波の情報を収集する手段とは、電磁波の強さを測定する手段であることを特徴とする検査方法。The inspection method according to any one of claims 19 to 21 , wherein the means for collecting information on the electromagnetic wave is a means for measuring the intensity of the electromagnetic wave. 請求項13乃至請求項22のいずれか1項において、
前記複数の1次コイルが有する配線は同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする検査方法。
In any one of Claim 13 thru | or Claim 22 ,
An inspection method, wherein wirings of the plurality of primary coils are formed on the same plane, and the wirings are spirally wound.
請求項乃至請求項23のいずれか1項において、
前記一定の間隔とは、前記検査用基板と、前記素子基板との間に気体または液体を流すことで制御していることを特徴とする検査方法。
24. In any one of claims 1 to 23 ,
The said fixed space | interval is controlled by flowing gas or a liquid between the said board | substrate for an inspection and the said element substrate, The inspection method characterized by the above-mentioned.
JP2002066275A 2001-03-19 2002-03-12 Inspection method and inspection apparatus Expired - Fee Related JP4255645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002066275A JP4255645B2 (en) 2001-03-19 2002-03-12 Inspection method and inspection apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-79598 2001-03-19
JP2001079598 2001-03-19
JP2002066275A JP4255645B2 (en) 2001-03-19 2002-03-12 Inspection method and inspection apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007032820A Division JP4757810B2 (en) 2001-03-19 2007-02-14 Semiconductor device, inspection device

Publications (3)

Publication Number Publication Date
JP2002350513A JP2002350513A (en) 2002-12-04
JP2002350513A5 JP2002350513A5 (en) 2005-10-27
JP4255645B2 true JP4255645B2 (en) 2009-04-15

Family

ID=26611611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002066275A Expired - Fee Related JP4255645B2 (en) 2001-03-19 2002-03-12 Inspection method and inspection apparatus

Country Status (1)

Country Link
JP (1) JP4255645B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205986B2 (en) 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
WO2004086070A1 (en) 2003-03-25 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. Inspection circuit and inspection method of semiconductor device
US7518602B2 (en) 2004-12-06 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Test circuit and display device having the same
TWI560456B (en) * 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
CN111640219B (en) * 2020-06-04 2022-11-18 许昌开普电气研究院有限公司 Inspection robot control system and method based on overhead line

Also Published As

Publication number Publication date
JP2002350513A (en) 2002-12-04

Similar Documents

Publication Publication Date Title
US7902845B2 (en) Inspection method and inspection apparatus
KR100936043B1 (en) Measuring method and inspection method of a circuit or a circuit element, and a device for inspecting a circuit or a circuit element
US20020047838A1 (en) Array substrate of liquid crystal display device
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
JP2006091848A (en) Electrical characterization of interferometric modulator
US20070236244A1 (en) Test method, semiconductor device, and display
TWI323822B (en) Active device array sbustrate, liquid crystal display panel and examining methods thereof
JP4255645B2 (en) Inspection method and inspection apparatus
KR100873181B1 (en) Voltage measuring method, electrical test method and apparatus, semiconductor device manufacturing method and device substrate manufacturing method
JP4757810B2 (en) Semiconductor device, inspection device
JP4067867B2 (en) Voltage measurement method and electrical inspection method
JP3192236B2 (en) Electronic imaging device
JP2897939B2 (en) Active matrix array inspection system
JPH07287249A (en) Thin film transistor array and its inspection method
US9761162B2 (en) Array substrate for display panel and method for inspecting array substrate for display panel
JP2011085597A (en) Inspection method and inspection device
JP2015017991A (en) Inspection method
JP2011227087A (en) Semiconductor device
TW523595B (en) Matrix substrate, its inspection method and liquid crystal display device
Kido In‐process functional inspection technique for TFT‐LCD arrays
JP2002229056A (en) Electrode substrate for display device and its inspection method
JP4782956B2 (en) Array substrate inspection method
JPH07287247A (en) Inspection of active matrix substrate
KR20070071706A (en) Method and apparatus for testing liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees