JP4254076B2 - Amplitude modulation transmitter - Google Patents
Amplitude modulation transmitter Download PDFInfo
- Publication number
- JP4254076B2 JP4254076B2 JP2001148151A JP2001148151A JP4254076B2 JP 4254076 B2 JP4254076 B2 JP 4254076B2 JP 2001148151 A JP2001148151 A JP 2001148151A JP 2001148151 A JP2001148151 A JP 2001148151A JP 4254076 B2 JP4254076 B2 JP 4254076B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage amplifier
- control
- output voltage
- equal
- mounting position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplitude Modulation (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は振幅変調送信機に関し、入力アナログ音声信号を複数ビットのデジタル音声信号に変換し、このデジタル音声信号に基づき複数の電圧増幅器をそれぞれオンオフ制御して振幅変調波信号を生成する振幅変調送信機に関する。
【０００２】
【従来の技術】
従来の振幅変調送信機は、例えば特開平４−３２１３０５号公報により開示されている。図６はそのブロック図である。
【０００３】
同図において、高周波発振器７により生成される搬送波信号Ｓ１は、分配器８により分配されて複数の等出力電圧増幅器１１−１，１１−２，……，１１−ｎおよび複数のバイナリ電圧増幅器１２−１，１２−２，……，１２−ｍにそれぞれ供給される。複数のバイナリ電圧増幅器は、等出力電圧増幅器の出力電圧の１／２，１／４，……，１／２m をそれぞれ出力する。
【０００４】
入力するアナログ音声信号Ｓ３は、Ａ／Ｄ変換器９により複数ビットのデジタル音声信号Ｄａに変換された後、変調用エンコーダ１０により各電圧増幅器のオンオフ動作に適した信号に変換処理されて各電圧増幅器にそれぞれ供給される。
【０００５】
等出力電圧増幅器１１−１，１１−２，……，１１−ｎおよびバイナリ電圧増幅器１２−１，１２−２，……，１２−ｍは、変調用エンコーダ１０から供給されるビット信号に応じてそれぞれオンオフ動作する。各電圧増幅器の出力は出力変成器５によりそれぞれ合成された後、フィルタ６を通過し入力アナログ音声信号の振幅変化に応じて包絡線が変化する振幅変調波信号Ｓ２として出力される。
【０００６】
なお、第１電源１３は各等出力電圧増幅器１１へ電圧Ｖ１を供給し、第２電源１４は各バイナリ電圧増幅器１２へ電圧Ｖ２を供給している。
【０００７】
【発明が解決しようとする課題】
上述した従来例では、入力アナログ音声信号をＡ／Ｄ変換器により複数ビットのデジタル音声信号に変換した後、更に変調用エンコーダにより各電圧増幅器のオンオフ動作に適した信号に変換処理して各電圧増幅器にそれぞれ供給している。
【０００８】
しかし、変調用エンコーダが故障した場合、複数の電圧増幅器にそれぞれ供給されるオンオフ制御信号に異常が生じるために、正常な振幅変調波信号を生成できない状態になったり、あるいは、送信機の出力が停止する状態になる。
【０００９】
また、等出力電圧増幅器およびバイナリ電圧増幅器の設置数を変更する場合には、電圧増幅器の設置数に対応するように変調用エンコーダも変えなければならないという問題点も有している。
【００１０】
本発明の目的は、変調用エンコーダの故障による影響を最小限に回避でき、また、等出力電圧増幅器およびバイナリ電圧増幅器の設置数の変更に対して容易に対応できる振幅変調送信機を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の振幅変調送信機は、ｎ個（ｎは正の整数）の等出力電圧増幅器および前記等出力電圧増幅器の出力電圧の１／２、１／４、……、１／２ｍをそれぞれ出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器のそれぞれに対してオンオフ制御を行なうことによって、搬送波信号から振幅変調波信号を生成する振幅変調送信機であって、前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器が、入力アナログ音声信号がＡ／Ｄ変換されたデジタル音声信号と前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報とに基づきｉ番目の等出力電圧増幅器の前記オンオフ制御を行なう第１の制御手段を内蔵し、前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器が、前記デジタル音声信号と前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報とに基づきｊ番目のバイナリ電圧増幅器の前記オンオフ制御を行なう第２の制御手段を内蔵している。さらに、前記搬送波信号を発生する高周波発振器と、前記搬送波信号を前記等出力電圧増幅器および前記バイナリ電圧増幅器に分配する分配器と、前記等出力電圧増幅器および前記バイナリ電圧増幅器からの出力を合成する出力変成器と、前記出力変成器からの出力を通過させ前記振幅変調波信号を出力するフィルタとを備える。
【００１２】
本発明の振幅変調送信機は、ｎ個（ｎは正の整数）の等出力電圧増幅器および前記等出力電圧増幅器の出力電圧の１／２、１／４、……、１／２ｍをそれぞれ出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器に対してそれぞれオンオフ制御を行なうことによって、搬送波信号から振幅変調波信号を生成する振幅変調送信機であって、前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器に内蔵されて前記ｉ番目の電圧増幅器に対して前記オンオフ制御を行なう第１の制御手段と、前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器に内蔵されて前記ｊ番目の電圧増幅器に対して前記オンオフ制御を行なう第２の制御手段とを有し、前記第１の制御手段が、前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報および入力アナログ音声信号が変換されたデジタル音声信号に基づき前記オンオフ制御を行ない、前記第２の制御手段が、前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報および前記デジタル音声信号に基づき前記オンオフ制御を行なう。
【００１３】
上記構成において、前記第１の制御手段は、前記デジタル音声信号の上位のビットの内の前記等出力電圧増幅器の個数ｎを２進数表示するに要するビット数のビット値を検出するビット値検出回路と、前記実装位置情報を前記ビットの値と比較する所定の数値に変換する変換テーブルと、前記ビット値検出回路の出力値と前記変換テーブルの出力値とを比較してオンオフ制御信号を生成する比較判定回路とを有している。
【００１４】
また、前記第２の制御手段は、前記実装位置情報に基づき前記デジタル音声信号の下位ビットの中から１ビットを選択して前記オンオフ制御を行なうオンオフ制御信号として出力するビット選択回路とを有している。
【００１５】
更に、前記第１の制御手段および前記第２の制御手段は、前記デジタル音声信号の上位のビットの内の前記等出力電圧増幅器の個数ｎを２進数表示するに要するビット数のビット値を検出するビット値検出回路と、前記実装位置情報を前記ビットの値と比較する所定の数値に変換する変換テーブルと、前記ビット値検出回路の出力値と前記変換テーブルの出力値とを比較して第１のオンオフ制御信号として出力する比較判定回路と、前記実装位置情報に基づき前記デジタル音声信号の下位ビットの中から１ビットを選択して第２のオンオフ制御信号として出力するビット選択回路と、前記第１のオンオフ制御信号および前記第２のオンオフ制御信号のいずれか一方を選択する出力切替スイッチと、前記実装位置情報に基づき前記出力切替スイッチを制御する切替制御回路とをそれぞれ有して共通化されていてもよい。
【００１６】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１７】
図１は本発明の一実施形態を示すブロック図であり、図４に示した従来例の構成要素と同じものには同一符号を付してある。
【００１８】
従来例との相違点は、従来例の変調用エンコーダに代えて、複数の等出力電圧増幅器１およびバイナリ電圧増幅器２に制御部３，４をそれぞれ設け、これら制御部が、Ａ／Ｄ変換器９から出力されるデジタル音声信号Ｄａおよび送信機筐体内の実装位置を示す固有の実装位置情報Ｄｐをそれぞれ受けて自電圧増幅器のオンオフ制御を行うようにした点である。
【００１９】
図１において、高周波発振器７により生成される搬送波信号Ｓ１は、分配器８により分配されてｎ個（ｎは正の整数）の等出力電圧増幅器（ＭＰＡ）１−１，１−２，……，１−ｎおよびｍ個（ｍは正の整数）のバイナリ電圧増幅器（ＢＰＡ）２−１，２−２，……，２−ｍへそれぞれ供給される。各電圧増幅器の出力は出力変成器５により合成された後、フィルタ６を通過して振幅変調波信号Ｓ２として出力される。なお、第１電源１３は等出力電圧増幅器１へ電圧Ｖ１を供給し、第２電源１４はバイナリ電圧増幅器２へ電圧Ｖ２を供給している。
【００２０】
一方、入力するアナログ音声信号Ｓ３は、Ａ／Ｄ変換器９により複数ビットのデジタル音声信号Ｄａに変換され、ｎ個の等出力電圧増幅器１およびｍ個のバイナリ電圧増幅器２へそれぞれ供給される。
【００２１】
ｎ個の等出力電圧増幅器１−１，１−２，……，１−ｎは、自電圧増幅器をオンオフ制御する制御部３−１，３−２，……，３−ｎをそれぞれ内蔵している。また、ｍ個のバイナリ電圧増幅器２−１，２−２，……，２−ｍは、自電圧増幅器をオンオフ制御する制御部４−１，４−２，……，４−ｍをそれぞれ内蔵している。
【００２２】
等出力電圧増幅器１−１，１−２，……，１−ｎは、制御部３−１，３−２，……，３−ｎから出力される制御信号に応じてそれぞれオンオフ動作して所定の等電圧に増幅した搬送波信号をそれぞれ出力する。また、バイナリ電圧増幅器２−１，２−２，……，２−ｍは、制御部４−１，４−２，……，４−ｍから出力される制御信号に応じてそれぞれオンオフ動作して、等出力電圧増幅器の出力電圧の１／２、１／４，……，１／２m をそれぞれ出力する。
【００２３】
ところで、ｎ個の等出力電圧増幅器およびｍ個のバイナリ電圧増幅器は、振幅変調送信機の筐体内にそれぞれ実装され、その実装位置を示す固有の実装位置情報Ｄｐが、制御部３−１，３−２，……，３−ｎおよび４−１，４−２，……，４−ｍにそれぞれ与えられる。
【００２４】
制御部３，４は、デジタル音声信号Ｄａおよび実装位置情報Ｄｐに基づきオンオフ制御信号をそれぞれ生成して自電圧増幅器のオンオフ動作を制御する。
【００２５】
ここで、等出力電圧増幅器を６個（ｎ＝６）使用し、バイナリ電圧増幅器を２個（ｍ＝２）、つまり、等出力電圧の１／２および１／４のバイナリ電圧増幅器を使用した場合を例にして、制御部３，４について説明する。
【００２６】
この場合、入力アナログ音声信号Ｓ３は５ビットのデジタル音声信号Ｄａに変換される。また、実装位置情報Ｄｐとして、６個の等出力電圧増幅器１−１，１−２，……，１−６には、「Ｐ１」，「Ｐ２」，……，「Ｐ６」が、１／２出力電圧のバイナリ電圧増幅器２−１には「Ｐ７」が、１／４出力電圧のバイナリ電圧増幅器２−２には「Ｐ８」がそれぞれ与えられる。
【００２７】
図５は、振幅変調波信号の包絡線変化に対する等出力電圧増幅器（ＭＰＡ）とバイナリ電圧増幅器（ＢＰＡ）の動作、およびデジタル音声信号Ｄａを示している。
【００２８】
図５に示したように、負側ピーク（−１００％）時には６個の等出力電圧増幅器１−１，１−２，……，１−６が全てオフ（停止）状態となり、逆に、正側ピーク（＋１００％）時には６個の等出力電圧増幅器が全て動作してオン（動作）状態となる。また、無変調（０％）時には６個の等出力電圧増幅器の内の半数の等出力電圧増幅器１−１，１−２，１−３の３個がオン（動作）状態となる。
【００２９】
等出力電圧増幅器がオンオフ動作することにより振幅変調波信号の包絡線が階段状に変化するので、この部分を滑らかに補完するようにバイナリ電圧増幅器２−１，２−２を動作させる。
【００３０】
ここで、５ビットのデジタル音声信号Ｄａは、負側ピーク（−１００％）時は「０００００」であり、無変調（０％）時は「０１１００」であり、正側ピーク（＋１００％）時は「１１０００」である。
【００３１】
５ビットの上位３ビットに注目すると、負側ピークから正側ピークに向けて変化したとき、「０００」，「００１」，「０１０」，「０１１」，「１００」，「１０１」，「１１０」と変化し、これらビット値（１０進値）は、０，１，２，３，４，５，６と変化する。すなわち、ビット値は等出力電圧増幅器をオン（動作）させる個数と一致する。
【００３２】
従って、例えば、５ビットのデジタル音声信号Ｄａの上位３ビットが「０１０」、つまり上位３ビットの値が２であれば、実装位置情報Ｄｐが「Ｐ１」，「Ｐ２」の２個の等出力電圧増幅器（ＭＰＡ）１−１，１−２をオン（動作）させればよく、例えば、上位３ビットが「１０１」（ビット値が５）であれば、実装位置情報Ｄｐが「Ｐ１」，「Ｐ２」，「Ｐ３」，「Ｐ４」，「Ｐ５」の５個の等出力電圧増幅器（ＭＰＡ）１−１，１−２，１−３，１−４，１−５をオン（動作）させればよい。
【００３３】
よって、デジタル音声信号の上位のビットの内の等出力電圧増幅器の個数（ｎ）を２進数表示するに要するビット数のビット値を検出し、実装位置情報Ｄｐを上位３ビットの値と比較する所定の数値、つまり「１」，「２」，……，「６」にそれぞれに変換して比較することにより、等出力電圧増幅器をオンオフ制御する信号を生成することができる。
【００３４】
図２は、等出力電圧増幅器１−１，１−２，……，１−６に設けられる制御部３−１，３−２，……，３−６を示すブロック図であり、デジタル音声信号Ｄａの上位３ビットの値を検出するビット値検出回路３１と、実装位置情報Ｄｐを上位３ビットの値と比較する所定の数値に変換する変換テーブル３２と、ビット値検出回路３１の出力値と変換テーブル３２の出力値とを比較してオンオフ制御信号を生成する比較判定回路３３とを有している。
【００３５】
ここで、変換テーブル３２は、実装位置情報「Ｐ１」，「Ｐ２」，……，「Ｐ６」を数値「１」，「２」，……，「６」にそれぞれ変換する。比較判定回路３３は、変換テーブル３２から出力される実装位置情報の変換値とデジタル音声信号Ｄａの上位３ビット値とを比較し、上位３ビットの値が実装位置情報の変換値よりも大きいならば電圧増幅器をオン（動作）させ、上位３ビットの値が実装位置情報の変換値よりも小さいならば電圧増幅器をオフ（停止）させるオンオフ制御信号を生成する。
【００３６】
次に、５ビットの下位２ビットに注目すると、振幅変調波信号の包絡線が階段状に変化する部分において、「００」，「０１」、「１０」、「１１」の変化を繰り返している。そして、最下位ビット（ＬＳＢ）が「１」のときに１／４出力電圧のバイナリ電圧増幅器（ＢＰＡ）２−２をオン動作させ、その隣の２番目のビットが「１」のときに１／２出力電圧のバイナリ電圧増幅器（ＢＰＡ）２−１をオン（動作）させることにより、階段状に変化する部分を滑らかにできる。
【００３７】
図３は、バイナリ電圧増幅器２−１，２−２に設けられる制御部４−１，４−２を示すブロック図であり、実装位置情報Ｄｐに基づきデジタル音声信号Ｄａの下位ビットの中から１ビットを選択してオンオフ制御信号として出力するビット選択回路４１を有している。
【００３８】
１／４出力電圧のバイナリ電圧増幅器の制御部４−２のビット選択回路４１は、実装位置情報「Ｐ８」を受けることにより、オンオフ制御信号としてデジタル音声信号Ｄａの最下位ビット（ＬＳＢ）を選定し、ビットが「１」のときに電圧増幅器をオン（動作）させ、ビットが「０」のときに電圧増幅器をオフ（停止）させる制御信号として出力する。
【００３９】
また、１／２出力電圧のバイナリ電圧増幅器の制御部４−１のビット選択回路４１は、実装位置情報「Ｐ７」を受けることにより、オンオフ制御信号としてデジタル音声信号Ｄａの最下位から２番目のビットを選定し、ビットが「１」のときにオン動作させ、ビットが「０」のときに電圧増幅器をオフ（停止）させる制御信号として出力する。
【００４０】
図４は、等出力電圧増幅器およびバイナリ電圧増幅器に共通化できる制御部の一例を示すブロック図である。
【００４１】
上述した制御部３の構成要素に制御部４の構成要素を付加すると共に、２つのオンオフ制御信号のいずれか一方を選択する出力切替スイッチ５１と、実装位置情報Ｄｐに基づき出力切替スイッチ５１を制御する切替制御回路５２とを設けている。
【００４２】
このようにすることにより、等出力電圧増幅器およびバイナリ電圧増幅器の区別なく制御部を共通化できる。そして、バイナリ電圧増幅器の供給電圧Ｖ２および出力変成器５の一次巻数を変えることでバイナリ電圧増幅器２の出力電圧を１／２，１／４……にすることができ、等出力電圧増幅器１およびバイナリ電圧増幅器２として同一の増幅器を使用できる。
【００４３】
なお、上述した図５による動作説明では、６個の等出力電圧増幅器および２個のバイナリ電圧増幅器を使用した場合を例にして説明したが、等出力電圧増幅器およびバイナリ電圧増幅器の個数を多くすることにより、振幅変調信号の波形歪を少なくすることができる。
【００４４】
【発明の効果】
以上説明したように本発明によれば、複数の等出力電圧増幅器およびバイナリ電圧増幅器に制御部をそれぞれ設け、これら制御部がＡ／Ｄ変換器から出力されるデジタル音声信号および実装位置情報に基づき自電圧増幅器のオンオフ制御を行うことにより、従来例のように変調用エンコーダ内の一つの故障により一度に複数個の電圧増幅器が動作しなくなるという問題を回避できる。
【００４５】
また、等出力電圧増幅器およびバイナリ電圧増幅器の設置数の変更に対して容易に対応できる。更に、制御部を共通化することにより保守が容易になる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】図１に示した等出力電圧増幅器１に内蔵される制御部３の一例を示すブロック図である。
【図３】図１に示したバイナリ電圧増幅器２に内蔵される制御部４の一例を示すブロック図である。
【図４】等出力電圧増幅器およびバイナリ電圧増幅器に共通化できる制御部の一例を示すブロック図である。
【図５】６個の等出力電圧増幅器と２個のバイナリ電圧増幅器とを用いた場合のデジタル音声信号Ｄａおよび各電圧増幅器の動作を示す図である。
【図６】従来例を示すブロック図である。
【符号の説明】
１ 等出力電圧増幅器（ＭＰＡ）
２ バイナリ電圧増幅器（ＢＰＡ）
３，４ 制御部
５ 出力変成器
９ Ａ／Ｄ変換器
３１ ビット値検出回路
３２ 変換テーブル
３３ 比較判定回路
４１ ビット選択回路
５１ 出力切替スイッチ
５２ 切替制御回路
Ｄａ デジタル音声信号
Ｄｐ 実装位置情報[0001]
BACKGROUND OF THE INVENTION
TECHNICAL FIELD The present invention relates to an amplitude modulation transmitter, which converts an input analog audio signal into a multi-bit digital audio signal, and controls the on / off of a plurality of voltage amplifiers based on the digital audio signal to generate an amplitude modulation wave signal. Related to the machine.
[0002]
[Prior art]
A conventional amplitude modulation transmitter is disclosed in, for example, Japanese Patent Laid-Open No. 4-321305. FIG. 6 is a block diagram thereof.
[0003]
In the figure, a carrier wave signal S1 generated by a high-
[0004]
The input analog audio signal S3 is converted into a multi-bit digital audio signal Da by the A /
[0005]
The equal output voltage amplifiers 11-1, 11-2, ..., 11-n and the binary voltage amplifiers 12-1, 12-2, ..., 12-m correspond to bit signals supplied from the
[0006]
The
[0007]
[Problems to be solved by the invention]
In the above-described conventional example, the input analog audio signal is converted into a multi-bit digital audio signal by the A / D converter, and then converted into a signal suitable for the on / off operation of each voltage amplifier by the modulation encoder. Each is supplied to an amplifier.
[0008]
However, when the modulation encoder fails, an on / off control signal supplied to each of the plurality of voltage amplifiers is abnormal, so that a normal amplitude-modulated wave signal cannot be generated or the output of the transmitter is It will stop.
[0009]
In addition, when the number of installed equal output voltage amplifiers and binary voltage amplifiers is changed, there is also a problem that the modulation encoder must be changed to correspond to the number of installed voltage amplifiers.
[0010]
An object of the present invention is to provide an amplitude modulation transmitter that can avoid the influence of a modulation encoder failure to a minimum and can easily cope with a change in the number of installed equal output voltage amplifiers and binary voltage amplifiers. It is in.
[0011]
[Means for Solving the Problems]
The amplitude modulation transmitter of the present invention includes n equal output voltage amplifiers (n is a positive integer) and 1/2, 1/4,..., 1/2 m of the output voltage of the equal output voltage amplifier. An amplitude modulation transmitter that generates an amplitude modulated wave signal from a carrier wave signal by performing on / off control for each of m (m is a positive integer) binary voltage amplifier to be output, Among the output voltage amplifiers , an i-th (i is a positive integer less than or equal to n) equal output voltage amplifier includes a digital audio signal obtained by A / D-converting an input analog audio signal and the amplitude modulation transmitter in the housing of the amplitude modulation transmitter. i-th of the built-in first control means for performing on-off control of equal output voltage equal output voltage amplifier of the i-th on the basis of the specific first mounting position information indicating a mounting position of the amplifier, the m binary Out of voltage amplifier The jth (j is a positive integer less than or equal to m) binary voltage amplifier has a unique second signal indicating the mounting position of the jth binary voltage amplifier in the housing of the digital audio signal and the amplitude modulation transmitter . The second control means for performing the on / off control of the j-th binary voltage amplifier based on the mounting position information is incorporated. Further, a high-frequency oscillator that generates the carrier signal, a distributor that distributes the carrier signal to the equal output voltage amplifier and the binary voltage amplifier, and an output that combines outputs from the equal output voltage amplifier and the binary voltage amplifier A transformer, and a filter that passes the output from the output transformer and outputs the amplitude-modulated wave signal.
[0012]
The amplitude modulation transmitter of the present invention includes n equal output voltage amplifiers (n is a positive integer) and 1/2, 1/4,..., 1/2 m of the output voltage of the equal output voltage amplifier. An amplitude modulation transmitter that generates an amplitude-modulated wave signal from a carrier wave signal by performing on / off control on each of m (m is a positive integer) binary voltage amplifier, and outputs the n equal outputs A first control means incorporated in an i-th (i is a positive integer less than or equal to n) equal-output voltage amplifier of the voltage amplifiers for performing the on / off control on the i-th voltage amplifier; A second control means incorporated in a j-th (m is a positive integer less than or equal to m) binary voltage amplifier for performing the on / off control on the j-th voltage amplifier. The first control means comprises: The on / off control is performed based on the unique first mounting position information indicating the mounting position of the i-th equal output voltage amplifier in the casing of the amplitude modulation transmitter and the digital audio signal converted from the input analog audio signal, The second control means performs the on / off control based on unique second mounting position information indicating a mounting position of the j-th binary voltage amplifier in the casing of the amplitude modulation transmitter and the digital audio signal.
[0013]
In the above structure, the first control means, the bit value for detecting the bit value of the number of bits required for displaying binary number number number n of said equal output voltage amplifier of the upper bits of the digital audio signal detected A circuit, a conversion table that converts the mounting position information into a predetermined numerical value to be compared with the value of the bit, and an output value of the bit value detection circuit and an output value of the conversion table are compared to generate an on / off control signal And a comparison / determination circuit.
[0014]
Further, the second control means, and a bit selection circuit for outputting as a on-off control signal to select one bit from the lower bits of the digital audio signal based on the mounting position information is performed the on-off control ing.
[0015]
Furthermore, the first control means and said second control means, the bit values of the number of bits required for displaying binary number number number n of said equal output voltage amplifier of the upper bits of the digital audio signal A bit value detection circuit to detect, a conversion table for converting the mounting position information to a predetermined numerical value to be compared with the value of the bit, and an output value of the bit value detection circuit and an output value of the conversion table A comparison / determination circuit that outputs as a first on / off control signal; and a bit selection circuit that selects one bit from the lower bits of the digital audio signal based on the mounting position information and outputs it as a second on / off control signal; an output selector switch for selecting one of the first on-off control signal and the second on-off control signal, the output switching Sui based on the mounting position information And a switching control circuit for controlling the switch may be common to have respectively.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Next, the present invention will be described with reference to the drawings.
[0017]
FIG. 1 is a block diagram showing an embodiment of the present invention, in which the same components as those of the conventional example shown in FIG.
[0018]
The difference from the conventional example is that instead of the modulation encoder of the conventional example, a plurality of equal
[0019]
In FIG. 1, a carrier wave signal S1 generated by a high-
[0020]
On the other hand, the input analog audio signal S3 is converted into a multi-bit digital audio signal Da by an A /
[0021]
Each of the n equal output voltage amplifiers 1-1, 1-2,..., 1-n includes control units 3-1, 3-2,. ing. In addition, m binary voltage amplifiers 2-1, 2-2,..., 2 -m have control units 4-1, 4-2,. is doing.
[0022]
The equal output voltage amplifiers 1-1, 1-2,..., 1-n are turned on / off in response to control signals output from the control units 3-1, 3-2,. A carrier wave signal amplified to a predetermined equal voltage is output. The binary voltage amplifiers 2-1, 2-2,..., 2-m are turned on / off in response to control signals output from the control units 4-1, 4-2,. Thus, 1/2, 1/4,..., 1/2 m of the output voltage of the equal output voltage amplifier is output.
[0023]
By the way, the n equal output voltage amplifiers and the m binary voltage amplifiers are respectively mounted in the casing of the amplitude modulation transmitter, and the specific mounting position information Dp indicating the mounting position is supplied to the control units 3-1 and 3. -2, ..., 3-n and 4-1, 4-2, ..., 4-m, respectively.
[0024]
The
[0025]
Here, 6 equal output voltage amplifiers (n = 6) were used, and 2 binary voltage amplifiers (m = 2), that is, 1/2 and 1/4 binary voltage amplifiers of the equal output voltage were used. Taking the case as an example, the
[0026]
In this case, the input analog audio signal S3 is converted into a 5-bit digital audio signal Da. As the mounting position information Dp, six equal output voltage amplifiers 1-1, 1-2,..., 1-6 include “P1”, “P2”,. The binary voltage amplifier 2-1 with two output voltages is given “P7”, and the binary voltage amplifier 2-2 with 1/4 output voltage is given “P8”.
[0027]
FIG. 5 shows the operations of the equal output voltage amplifier (MPA) and the binary voltage amplifier (BPA) with respect to the change in the envelope of the amplitude-modulated wave signal, and the digital audio signal Da.
[0028]
As shown in FIG. 5, at the negative peak (-100%), all six equal output voltage amplifiers 1-1, 1-2,..., 1-6 are turned off (stopped). At the positive peak (+ 100%), all six equal output voltage amplifiers are operated and turned on (operated). When no modulation (0%) is performed, three of the six equal output voltage amplifiers 1-1, 1-2, and 1-3 are turned on (operated).
[0029]
Since the envelope of the amplitude-modulated wave signal changes in a stepped manner when the equal output voltage amplifier is turned on and off, the binary voltage amplifiers 2-1 and 2-2 are operated so as to smoothly complement this portion.
[0030]
Here, the 5-bit digital audio signal Da is “00000” at the negative peak (−100%), “01100” at the non-modulation (0%), and at the positive peak (+ 100%). Is “11000”.
[0031]
Focusing on the upper 3 bits of 5 bits, when changing from the negative peak to the positive peak, “000”, “001”, “010”, “011”, “100”, “101”, “110” These bit values (decimal values) change to 0, 1, 2, 3, 4, 5, and 6. That is, the bit value corresponds to the number of turning on (operating) the equal output voltage amplifier.
[0032]
Therefore, for example, if the upper 3 bits of the 5-bit digital audio signal Da is “010”, that is, if the value of the upper 3 bits is 2, two equal outputs of the mounting position information Dp “P1” and “P2”. The voltage amplifiers (MPA) 1-1 and 1-2 may be turned on (operated). For example, if the upper 3 bits are “101” (bit value is 5), the mounting position information Dp is “P1”, Turns on five equal output voltage amplifiers (MPA) 1-1, 1-2, 1-3, 1-4, and 1-5 of “P2”, “P3”, “P4”, and “P5” (operation) You can do it.
[0033]
Therefore, the bit value of the number of bits required for binary display of the number (n) of the equal output voltage amplifiers in the upper bits of the digital audio signal is detected, and the mounting position information Dp is compared with the upper three bits. A signal for on / off control of the equal output voltage amplifier can be generated by converting the values into predetermined numerical values, that is, “1”, “2”,.
[0034]
FIG. 2 is a block diagram showing the control units 3-1, 3-2,..., 3-6 provided in the equal output voltage amplifiers 1-1, 1-2,. A bit
[0035]
Here, the conversion table 32 converts the mounting position information “P1”, “P2”,..., “P6” into numerical values “1”, “2”,. The
[0036]
Next, paying attention to the lower 2 bits of 5 bits, the change of “00”, “01”, “10”, and “11” is repeated in the portion where the envelope of the amplitude modulation wave signal changes stepwise. . Then, when the least significant bit (LSB) is “1”, the binary voltage amplifier (BPA) 2-2 of 1/4 output voltage is turned on, and when the second bit next to it is “1”, 1 is output. By turning on (operating) the binary voltage amplifier (BPA) 2-1 of the / 2 output voltage, the portion that changes stepwise can be smoothed.
[0037]
FIG. 3 is a block diagram showing the control units 4-1 and 4-2 provided in the binary voltage amplifiers 2-1 and 2-2, and 1 is selected from the lower bits of the digital audio signal Da based on the mounting position information Dp. It has a bit selection circuit 41 that selects a bit and outputs it as an on / off control signal.
[0038]
The bit selection circuit 41 of the control unit 4-2 of the binary voltage amplifier of ¼ output voltage selects the least significant bit (LSB) of the digital audio signal Da as the on / off control signal by receiving the mounting position information “P8”. When the bit is “1”, the voltage amplifier is turned on (operated), and when the bit is “0”, it is output as a control signal for turning off (stopping) the voltage amplifier.
[0039]
In addition, the bit selection circuit 41 of the control unit 4-1 of the binary voltage amplifier of 1/2 output voltage receives the mounting position information “P7”, and as a result, the second lowest signal of the digital audio signal Da as the on / off control signal. A bit is selected and output as a control signal that turns on when the bit is “1” and turns off (stops) the voltage amplifier when the bit is “0”.
[0040]
FIG. 4 is a block diagram illustrating an example of a control unit that can be shared by the equal output voltage amplifier and the binary voltage amplifier.
[0041]
The component of the
[0042]
By doing in this way, a control part can be made common without distinction of an equal output voltage amplifier and a binary voltage amplifier. The output voltage of the
[0043]
In the above description of the operation shown in FIG. 5, the case where six equal output voltage amplifiers and two binary voltage amplifiers are used has been described as an example. However, the number of equal output voltage amplifiers and binary voltage amplifiers is increased. As a result, the waveform distortion of the amplitude modulation signal can be reduced.
[0044]
【The invention's effect】
As described above, according to the present invention, a plurality of equal output voltage amplifiers and binary voltage amplifiers are provided with control units, and these control units are based on digital audio signals output from the A / D converter and mounting position information. By performing on / off control of the self-voltage amplifier, it is possible to avoid the problem that a plurality of voltage amplifiers do not operate at a time due to one failure in the modulation encoder as in the conventional example.
[0045]
Further, it is possible to easily cope with a change in the number of installed equal output voltage amplifiers and binary voltage amplifiers. Furthermore, maintenance is facilitated by using a common control unit.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of the present invention.
2 is a block diagram showing an example of a
FIG. 3 is a block diagram showing an example of a
FIG. 4 is a block diagram illustrating an example of a control unit that can be shared by an equal output voltage amplifier and a binary voltage amplifier.
FIG. 5 is a diagram showing digital audio signal Da and the operation of each voltage amplifier when six equal output voltage amplifiers and two binary voltage amplifiers are used.
FIG. 6 is a block diagram showing a conventional example.
[Explanation of symbols]
1 equal output voltage amplifier (MPA)
2 Binary voltage amplifier (BPA)
3,4
Claims (6)
前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器が、
入力アナログ音声信号がＡ／Ｄ変換されたデジタル音声信号と前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報とに基づき前記ｉ番目の等出力電圧増幅器のオンオフ制御を行なう第１の制御手段を内蔵し、
前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器が、
前記デジタル音声信号と前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報とに基づき前記ｊ番目のバイナリ電圧増幅器のオンオフ制御を行なう第２の制御手段を内蔵していることを特徴とする振幅変調送信機。n (n is a positive integer) equal output voltage amplifier and m (m is positive) that outputs 1/2, 1/4,..., 1/2 m of the output voltage of the equal output voltage amplifier, respectively. An amplitude modulation transmitter that generates an amplitude modulated wave signal from a carrier wave signal by performing on / off control on each of the integer voltage binary voltage amplifiers,
An i-th (i is a positive integer less than or equal to n) equal output voltage amplifier among the n equal output voltage amplifiers ,
Said i input analog audio signal is based on the first mounting position information of specific illustrating a mounting position of the i-th equal output voltage amplifier in the housing of the A / D converted digital audio signal wherein the amplitude modulation transmitter A first control means for performing on / off control of the second equal output voltage amplifier ;
Of the m binary voltage amplifiers , a jth (j is a positive integer less than or equal to m) binary voltage amplifier ,
On-off control of the j-th binary voltage amplifier is performed based on the digital audio signal and specific second mounting position information indicating the mounting position of the j-th binary voltage amplifier in the casing of the amplitude modulation transmitter . 2. An amplitude modulation transmitter comprising two control means.
前記搬送波信号を前記等出力電圧増幅器および前記バイナリ電圧増幅器に分配する分配器と、
前記等出力電圧増幅器および前記バイナリ電圧増幅器からの出力を合成する出力変成器と、
前記出力変成器からの出力を通過させ前記振幅変調波信号を出力するフィルタとを備えることを特徴とする請求項１記載の振幅変調送信機。A high-frequency oscillator for generating the carrier signal;
A distributor for distributing the carrier signal to the equal output voltage amplifier and the binary voltage amplifier;
An output transformer for synthesizing outputs from the equal output voltage amplifier and the binary voltage amplifier;
The amplitude modulation transmitter according to claim 1, further comprising a filter that passes an output from the output transformer and outputs the amplitude modulated wave signal.
前記ｎ個の等出力電圧増幅器のうちのｉ番目（ｉはｎ以下の正の整数）の等出力電圧増幅器に内蔵されて前記ｉ番目の電圧増幅器に対して前記オンオフ制御を行なう第１の制御手段と、
前記ｍ個のバイナリ電圧増幅器のうちのｊ番目（ｊはｍ以下の正の整数）のバイナリ電圧増幅器に内蔵されて前記ｊ番目の電圧増幅器に対して前記オンオフ制御を行なう第２の制御手段とを有し、
前記第１の制御手段が、
前記振幅変調送信機の筐体内における前記ｉ番目の等出力電圧増幅器の実装位置を示す固有の第１の実装位置情報および入力アナログ音声信号が変換されたデジタル音声信号に基づき前記オンオフ制御を行ない、
前記第２の制御手段が、
前記振幅変調送信機の筐体内における前記ｊ番目のバイナリ電圧増幅器の実装位置を示す固有の第２の実装位置情報および前記デジタル音声信号に基づき前記オンオフ制御を行なうことを特徴とする振幅変調送信機。n (n is a positive integer) equal output voltage amplifier and m (m is positive) that outputs 1/2, 1/4,..., 1/2 m of the output voltage of the equal output voltage amplifier, respectively. An amplitude modulation transmitter that generates an amplitude modulated wave signal from a carrier wave signal by performing on / off control on each of the binary voltage amplifiers of an integer),
A first control incorporated in an i-th (i is a positive integer less than or equal to n) equal-output voltage amplifier among the n equal-output voltage amplifiers to perform the on / off control on the i-th voltage amplifier. Means,
A second control means built in a j-th (m is a positive integer less than or equal to m) binary voltage amplifier of the m binary voltage amplifiers for performing the on / off control on the j-th voltage amplifier; Have
The first control means comprises:
The on / off control is performed based on the unique first mounting position information indicating the mounting position of the i-th equal output voltage amplifier in the casing of the amplitude modulation transmitter and the digital audio signal converted from the input analog audio signal,
The second control means comprises:
An amplitude modulation transmitter characterized by performing the on / off control based on unique second mounting position information indicating a mounting position of the j-th binary voltage amplifier in the casing of the amplitude modulation transmitter and the digital audio signal. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148151A JP4254076B2 (en) | 2001-05-17 | 2001-05-17 | Amplitude modulation transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148151A JP4254076B2 (en) | 2001-05-17 | 2001-05-17 | Amplitude modulation transmitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344243A JP2002344243A (en) | 2002-11-29 |
| JP4254076B2 true JP4254076B2 (en) | 2009-04-15 |
Family
ID=18993525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148151A Expired - Fee Related JP4254076B2 (en) | 2001-05-17 | 2001-05-17 | Amplitude modulation transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4254076B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124459A (en) * | 2005-10-31 | 2007-05-17 | Hitachi Kokusai Electric Inc | Transmitter |
| JP4257346B2 (en) | 2006-06-27 | 2009-04-22 | 株式会社東芝 | Power amplifier |
| US8554158B2 (en) | 2010-09-30 | 2013-10-08 | St-Ericsson Sa | Current saving by reduced modulation code and selective gating of RF signal |
| JP6538585B2 (en) * | 2016-02-17 | 2019-07-03 | 株式会社東芝 | Modulated signal generating device and wireless device |
-
2001
- 2001-05-17 JP JP2001148151A patent/JP4254076B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344243A (en) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760726A (en) | Digital-to-analog converter with dynamic matching and bit splitting | |
| US5410280A (en) | Process and device for amplitude modulation of a radiofrequency signal | |
| US7420496B2 (en) | Digital/analog converting apparatus with high resolution | |
| US7561088B1 (en) | Multi-loop data weighted averaging in a delta-sigma DAC | |
| US5659272A (en) | Amplitude modulation method and apparatus using two phase-modulated signals | |
| US6236284B1 (en) | RF power amplifier system having distributed modulation encoding | |
| US5392007A (en) | Modulator having improved encoding | |
| JPH01204527A (en) | Digital-analog converter | |
| JP4254076B2 (en) | Amplitude modulation transmitter | |
| US7215272B2 (en) | Schemes to implement multi-level PWM in digital system | |
| JPH06224641A (en) | Digital am transmitter | |
| US6927715B2 (en) | Device and control structure of multi-level pulse width modulation | |
| KR950001715A (en) | AD converter and magnetic recording and reproducing apparatus using the same | |
| US20040223545A1 (en) | Multi-level pulse width modulation in digital system | |
| US20040189502A1 (en) | Multi-level pulse width modulation in digital system | |
| JPH09238078A (en) | D/a converter | |
| JP4746792B2 (en) | A / D converter | |
| US7071863B1 (en) | Low power analog to digital converter having reduced bias during an inactive phase | |
| JPH0484520A (en) | A/d converter | |
| JPH05335958A (en) | A/d converter | |
| JP3920475B2 (en) | Digital amplitude modulation transmitter | |
| JP2012080454A (en) | Signal processing apparatus and power supply apparatus | |
| KR100304194B1 (en) | Digital-analog converter for high-integrated circuit | |
| JPH09284053A (en) | Amplitude modulation circuit | |
| KR100203058B1 (en) | Automatic focus balance adjustment circuit of cdp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080515 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |