JPH09238078A - D/a converter - Google Patents

D/a converter

Info

Publication number
JPH09238078A
JPH09238078A JP1287997A JP1287997A JPH09238078A JP H09238078 A JPH09238078 A JP H09238078A JP 1287997 A JP1287997 A JP 1287997A JP 1287997 A JP1287997 A JP 1287997A JP H09238078 A JPH09238078 A JP H09238078A
Authority
JP
Japan
Prior art keywords
current
differential
amplifier
digital
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1287997A
Other languages
Japanese (ja)
Inventor
Pierre Carbou
カルボ ピエール
Pascal Guignon
ギュイニョン パスカル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09238078A publication Critical patent/JPH09238078A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607Offset or drift compensation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the D/A converter suitable for circuit integration in which the utilizing efficiency of energy of a current source is improved through differential processing, the dynamic range is increased. SOLUTION: Each of current sources S1 -SN is connected to a 1st current sink P1 or a 2nd current sink P2 via relating switches I11 , I21 ,...I1 N, I2 N, a differential amplifier A2 converts a difference between a current activated by a converted digital signal and led out from the current sources and a current absorbed by the current sinks P1 , P2 into a difference voltage relating to the converted digital signal. A prescribed value of the current led out from the current sources is absorbed by the current sinks P1 , P2 , and the differential amplifier A2 forms an active time filter to generate an analog signal being an output voltage of the converter.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、差動ディジタル/
アナログ変換器、特に電流源を使用するディジタル/ア
ナログ変換器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to an analog converter, particularly a digital / analog converter using a current source.

【0002】[0002]

【発明が解決しようとする課題】一般に、電流源による
解決を使用するディジタル/アナログ変換器は単極型の
ものであり、このことは変換の過程で使用されない電流
源の回路網の一部分が地面にタップオフされ、それであ
るから、そのエネルギーの最高50%までが使用されずに
失われる。
Generally, digital-to-analog converters that use current source solutions are of the unipolar type, which means that a portion of the current source network that is not used in the conversion process is grounded. Since it is tapped off, it loses up to 50% of its energy unused.

【0003】[0003]

【課題を解決するための手段】本発明は、上述の機能を
回路内に集積化することを可能とし、それゆえ使用され
るシリコンの表面積を減少させる、かつ既知のデバイス
と比較して改善された性能を示す、電流源を用いて得ら
れる新規なディジタル/アナログ変換器(DACとも云
う)アーキテクチャを提供する。
SUMMARY OF THE INVENTION The present invention allows the functions described above to be integrated in a circuit, thus reducing the surface area of silicon used and is an improvement over known devices. A novel digital-to-analog converter (also referred to as DAC) architecture that can be obtained by using a current source is provided.

【0004】それゆえ、本発明の主題はディジタル/ア
ナログ変換器であり、この変換器は電流源を含み、これ
らの電流源の各々が第1電流共通シンク又は第2電流共
通シンクと電流源を接続するためのスイッチと関連し、
この変換器はまた、変換しようとするディジタル信号で
以て活性化されるこれらの電流源によって導出される電
流とこれらの電流シンクによって吸収される電流との間
の差を上掲のディジタル信号に関係した差電圧に変換す
る差動・差動増幅器、及びそれぞれの電流源によって導
出される電流の一定値を吸収する上掲の第1電流シンク
及び第2電流シンクを含み、この差動・差動増幅器が活
性時間フィルタを形成しこのフィルタの出力電圧がこの
変換器によって発生されるアナログ信号を形成すること
を特徴とする。
The subject of the invention is therefore a digital-to-analog converter, which converter comprises a current source, each of which comprises a first common current sink or a second common current sink and a current source. Associated with a switch to connect,
This converter also converts the difference between the current drawn by these current sources activated by the digital signal to be converted and the current absorbed by these current sinks into the digital signals listed above. A differential / differential amplifier for converting into a related differential voltage, and the above-mentioned first and second current sinks for absorbing a constant value of the current derived by the respective current source, which differential / differential The dynamic amplifier forms an active time filter, the output voltage of which forms the analog signal generated by the converter.

【0005】[0005]

【発明の実施例の形態】図1は、既知の単極型技術の可
能な実施例を示す。
DETAILED DESCRIPTION OF THE INVENTION FIG. 1 shows a possible embodiment of the known monopolar technique.

【0006】図1に示された回路は、N個の電流源S1
〜SN の集合を含み、これらの電流源の各々が第1スイ
ッチI11〜I1Nを経由してアースにリンクされ、かつ第
2スイッチI21〜I2Nによって電流シンクP1 にリンク
されている。
The circuit shown in FIG. 1 has N current sources S 1
, S N , each of these current sources being linked to ground via a first switch I 11 to I 1N and to a current sink P 1 by a second switch I 21 to I 2N . There is.

【0007】スイッチI11、I21、…I1N、I2Nは対結
合され、したがって、1つのスイッチが開らかれている
とき、他のスイッチは閉じられ、またこの関係を入れ換
えられる。これらのスイッチは、2×2式に二位置スイ
ッチを形成する。
The switches I 11 , I 21 , ... I 1N , I 2N are pair-coupled, so that when one switch is open, the other switch is closed and this relationship is transposed. These switches form a two position switch in a 2 × 2 fashion.

【0008】スイッチI22〜I2Nは、更に、増幅器A1
の第1入力にリンクされ、この増幅器の第2入力は電圧
cmにリンクされ、他方、この増幅器の出力は抵抗器R
を介してこの増幅器の第1入力にリンクされている。
The switches I 22 to I 2N further include an amplifier A 1
, The second input of the amplifier is linked to the voltage V cm , while the output of the amplifier is the resistor R
Is linked to the first input of this amplifier.

【0009】スイッチI11〜I1N,I21〜I2Nの制御端
子は、変換しようとするディジタルコード用の入力に接
続されている。
The control terminals of the switches I 11 to I 1N and I 21 to I 2N are connected to the input for the digital code to be converted.

【0010】印加されるディジタルコードのnビットの
性質に従って、相当するスイッチがターンオン又はター
ンオフされる。
Depending on the n-bit nature of the applied digital code, the corresponding switch is turned on or off.

【0011】増幅器A1 の第1入力に現れる電流は、
(n−N/2)Iに等しい。
The current appearing at the first input of amplifier A 1 is
Equal to (n-N / 2) I.

【0012】(N/2)Iに等しい電流は電流シンクP
1 内を流れるのに対して、(N−n)Iに等しい電流は
スイッチI11〜I1Nの結線を通してアースへ流れる。
A current equal to (N / 2) I has a current sink P
A current equal to (N−n) I, while flowing in 1 , flows to ground through the connection of switches I 11 -I 1N .

【0013】それで、増幅器A1 の出力に電圧V=Vcm
−R×(n−N/2)Iが現れ、これがこの変換器から
のアナログ出力信号である。
Then, the voltage V = V cm is output to the output of the amplifier A 1.
-R * (n-N / 2) I appears, which is the analog output signal from this converter.

【0014】図1の回路の動作の結果、電流源S1 〜S
N によって導出された電流の或るものがディジタル/ア
ナログ変換中に失われる。
As a result of the operation of the circuit of FIG. 1, the current sources S 1 to S 1
Some of the current derived by N is lost during the digital-to-analog conversion.

【0015】図2は、図1を参照して説明された回路の
差動モードへの配置変更を示す。
FIG. 2 illustrates the placement of the circuit described with reference to FIG. 1 into differential mode.

【0016】図2に示された回路は図1のそれに類似し
ており、したがってこれら2つの回路の同じ構成要素は
同じ参照符号を付けられている。
The circuit shown in FIG. 2 is similar to that of FIG. 1, and thus the same components of these two circuits are labeled with the same reference numbers.

【0017】この回路が図1のそれと異なる点は、第2
電流シンクP2 がスイッチI11,I 1Nの直列結線とアー
スとの間に接続されていること、及び電流シンクP2
差動・差動増幅器A2 の負入力に接続され、他方、スイ
ッチI21〜I2Nにリンクされた電流シンクP1 がこの増
幅器の正入力に接続されていることである。
This circuit differs from that of FIG. 1 in that
Current sink PTwoIs switch I11, I 1NSeries connection and
Connected to a current sink P and a current sink PTwoBut
Differential / differential amplifier ATwoConnected to the negative input of
Touch Itwenty one~ I2NCurrent sink P linked to1But this increase
It is connected to the positive input of the width box.

【0018】第1抵抗器R1 が増幅器A2 の正入力及び
相当する負出力との間に接続されているのに対して、抵
抗器R1 と同じ値の第2抵抗器R2 がこの増幅器の負入
力と正出力との間に接続されている。
A first resistor R 1 is connected between the positive input of the amplifier A 2 and the corresponding negative output, whereas a second resistor R 2 of the same value as the resistor R 1 is provided. It is connected between the negative input and the positive output of the amplifier.

【0019】これらの条件の下で、電流源S1 〜SN
よって導出される電流NIは、電流シンクP1 ,P2
各々を流れる電流(N/2)Iに分流される。
Under these conditions, the current NI derived by the current sources S 1 to S N is shunted into the current (N / 2) I flowing through each of the current sinks P 1 and P 2 .

【0020】電流(n−N/2)Iが増幅器A2 の正入
力に供給されるのに対して、電流(N/2−n)Iがこ
の増幅器の負入力に供給される。
The current (n-N / 2) I is supplied to the positive input of the amplifier A 2 , whereas the current (N / 2-n) I is supplied to the negative input of this amplifier.

【0021】そこで、次のような電圧がこの増幅器の出
力に現れる。
Then, the following voltage appears at the output of this amplifier.

【0022】[0022]

【数1】V− =Vcm−R(n−N/2)I V+ =Vcm−R(N/2−n)I 及びRは抵抗器R1 ,R2 の値である。[Number 1] V- = V cm -R (n- N / 2) I V + = V cm -R (N / 2-n) I and R is the value of resistor R 1, R 2.

【0023】この結果、この増幅器の出力端子に次のよ
うな電圧が現れる。
As a result, the following voltage appears at the output terminal of this amplifier.

【0024】[0024]

【数2】 Vcm=V+ − V− = −R(N−2n)I## EQU00002 ## V cm = V + -V-=-R (N-2n) I

【0025】差動による解決は、エネルギーを最適化す
ることを可能にし、及びこの解決は能働回路への補助と
して、単極型設計で使用されない電流源を使用する可能
性を与える。
The differential solution makes it possible to optimize the energy, and this solution offers the possibility to use a current source not used in the monopole design as an aid to the active circuit.

【0026】等価単極型ディジタル/アナログ変換器の
使用される電流源が差信号の1つの極性を発生するのに
対して、1つの等価端でこのディジタル/アナログ変換
器の使用されない電流源は差信号の他の極性を発生す
る。
Whereas the used current source of the equivalent unipolar digital / analog converter produces one polarity of the difference signal, the unused current source of this digital / analog converter at one equivalent end is Generate the other polarity of the difference signal.

【0027】更に、エネルギーの浪費を減少させるため
に、差動による解決は、次の利点を持たらす。
Furthermore, in order to reduce energy waste, the differential solution offers the following advantages:

【0028】1) 変換器のダイナミックレンジを2倍
にし、このことは信号対雑音比を6dBだけ増大させる
ことを意味する。
1) Double the dynamic range of the converter, which means increasing the signal-to-noise ratio by 6 dB.

【0029】2) 漂遊信号(電源雑音、結合信号)を
差信号に擾乱を与えない共通モード信号に変換する。
2) Convert stray signals (power supply noise, combined signal) into a common mode signal that does not disturb the difference signal.

【0030】この解決の欠点は、二重シンクを伴う電流
源を要することである。
The drawback of this solution is that it requires a current source with dual sinks.

【0031】本発明によれば、この欠点は、後に説明さ
れるように、変換器のオセット電圧を補償するために使
用される。
According to the invention, this drawback is used to compensate the converter's osset voltage, as will be explained later.

【0032】アナログ信号は電流の形でよりも電圧の形
で時間のほとんどを通して使用されるので、電流/電圧
変換は差電流を連続能働時間フィルタ内へ注入すること
によって達成され、このフィルタは変換器のサンプリン
グ中発生される高周波信号を減少させる。
Since analog signals are used most of the time in the form of voltage rather than in the form of current, current / voltage conversion is accomplished by injecting a differential current into a continuous active time filter, which filter. It reduces the high frequency signals generated during the sampling of the transducer.

【0033】ここに説明した図2の構成から判るよう
に、第2シンクを形成する電流源が図1の回路に追加さ
れ、かつ差動入力及び差動出力を備えた差動・差動増幅
器が使用される。この配置変更は、増幅器の出力変動幅
を2倍にし、それであるから変換器のダイナミックレン
ジを2倍に増すと云う利点を持たらす。信号対雑音比を
6dBだけ増大することが、エネルギーの面で犠牲を伴
うことなく達成される。
As can be seen from the configuration of FIG. 2 described herein, a differential / differential amplifier in which a current source forming a second sink is added to the circuit of FIG. 1 and which has a differential input and a differential output. Is used. This repositioning has the advantage of doubling the output swing of the amplifier and therefore doubling the dynamic range of the converter. Increasing the signal to noise ratio by 6 dB is achieved without sacrificing energy.

【0034】単極型解決(図1)では、増幅器A1 は、
ディジタル/アナログ変換器の電流源と電流シンクとの
共通接続点をこの増幅器の正端子に印加される共通モー
ド電圧Vcmに従わせる。差動による解決では、増幅器A
2 は、もはや共通モード電圧基準端子を有さない。
In the unipolar solution (FIG. 1), amplifier A 1 is
The common connection point between the current source and the current sink of the digital / analog converter is made to follow the common mode voltage V cm applied to the positive terminal of this amplifier. In the differential solution, the amplifier A
2 no longer has a common mode voltage reference terminal.

【0035】ディジタル/アナログ変換器の正出力及び
負出力における共通モード電圧を制御するために、追加
の増幅器が必要である。
Additional amplifiers are required to control the common mode voltage at the positive and negative outputs of the digital to analog converter.

【0036】図3に示されるように、2つの入力段を備
える特徴を有する増幅器A3 は、ディジタル/アナログ
変換器の電流源と2つの電流シンクP1 ,P2 とに共通
であるΣ+及びΣ−接続点に印加される電圧の平均値を
評価し、この平均値を共通モード電圧Vcmと比較し、か
つΣ+及びΣ−接続点を理想的にVcmに等しい電位に維
持するように、電流シンクP1 ,P2 のバイアス信号を
制御する。
As shown in FIG. 3, an amplifier A 3 having the characteristic of having two input stages is common to the current source of the digital / analog converter and the two current sinks P 1 and P 2 and Σ + and To evaluate the average value of the voltage applied to the Σ-connection point, compare this average value with the common mode voltage V cm and keep the Σ + and Σ-connection points ideally at a potential equal to V cm. , The bias signals of the current sinks P 1 and P 2 are controlled.

【0037】Σ+及びΣ−における電圧差が増幅器A2
の帰還ループによって最少にされるので、増幅器A3
非線形性に起因するΣ+及びΣ−の電圧の平均値の計算
上の誤りもまた、増幅器A2 の帰還ループによって最少
にされる。
The voltage difference at Σ + and Σ− is the amplifier A 2
Error in the mean value of the Σ + and Σ− voltages due to the non-linearity of amplifier A 3 is also minimized by the feedback loop of amplifier A 2 .

【0038】上述された差動による解決に第2電流シン
クを追加することの欠点を、オフセット電圧補償回路網
に有利に使用することができる。この二重電流シンクを
利用して、2つの電流シンクを使用することによって補
助ディジタル/アナログ変換器を得、これが主変換器の
オフセット電圧を補償することを可能にする。
The disadvantages of adding a second current sink to the differential solution described above can be used to advantage in offset voltage compensation networks. Utilizing this dual current sink, an auxiliary digital-to-analog converter is obtained by using two current sinks, which makes it possible to compensate the offset voltage of the main converter.

【0039】図4は、2つの電流シンクをオフセット補
償用補助ディジタル/アナログ変換器に変換する方法を
示す。
FIG. 4 shows a method of converting two current sinks into an offset compensation auxiliary digital-to-analog converter.

【0040】図4の回路は、図3のそれに類似してい
る。
The circuit of FIG. 4 is similar to that of FIG.

【0041】この回路が図3と異なる点は、電流シンク
1 ,P2 を直接制御する代わりに、増幅器A3 の出力
を、増幅器A2 の負入力及び正入力にそれぞれ図3の場
合のように接続された2つの電流シンクP1 ,P2 を含
むいくつかの電流シンクの制御端子に接続し、及びM個
のシンクによって形成された電流シンクP11〜P1Mの制
御端子に接続し、電流シンクP11〜P1Mは、本実施例で
は、オフセットディジタルコードkによって制御される
対結合された補助スイッチI31〜I3M ,I41〜I4Mによ
って形成された切り換えスイッチを経由して、一方でス
イッチI11,I 1N及びスイッチI21,I2Nの接続点とア
ースとの間に接続される。
This circuit is different from FIG. 3 in that the current sink is
P1, PTwoInstead of directly controllingThreeOutput
The amplifier ATwoThe negative and positive inputs of
Two current sinks P connected together like1, PTwoIncluding
Connect to the control terminals of several current sinks, and M
Current sink P formed by the11~ P1MSystem
Connect to the control terminal, current sink P11~ P1MIn this example
Is controlled by the offset digital code k
Paired auxiliary switch I31~ I3M, I41~ I4MBy
Via the changeover switch formed by
Itch I11, I 1NAnd switch Itwenty one, I2NConnection point and
It is connected with the source.

【0042】この接続配置の結果、電流源S1 〜SN
よって導出される電流の組合わせが上述の電流シンク間
に次のように分流される。
As a result of this connection arrangement, the combination of currents derived by the current sources S 1 to S N is shunted between the above-mentioned current sinks as follows.

【0043】電流シンクP1 は電流(N−M)2×Iを
搬送し、電流シンクP2 は電流(N−M)2×Iを搬送
し、増幅器A2 の正入力に供給される電流は(n−k−
(N+M)/2)Iに等しく、増幅器A2 の負入力に供
給される電流は−(n−k−(N+M)/2)Iに等し
い。
The current sink P 1 carries the current (NM) 2 × I, the current sink P 2 carries the current (NM) 2 × I and the current supplied to the positive input of the amplifier A 2. Is (n−k−
Equal to (N + M) / 2) I and the current supplied to the negative input of amplifier A 2 is equal to-(nk- (N + M) / 2) I.

【0044】次の電圧が増幅器A2 の正入力及び負入力
にそれぞれ現れる。
The following voltages appear at the positive and negative inputs of amplifier A 2 , respectively.

【0045】[0045]

【数3】 V− =Vcm−R(n−k−(N+M)/2)I V+ =Vcm+R(n−k−(N+M)/2)IV− = V cm −R (n−k− (N + M) / 2) I V + = V cm + R (n−k− (N + M) / 2) I

【0046】この増幅器の差動出力電圧は、次のようで
ある。
The differential output voltage of this amplifier is as follows.

【0047】[0047]

【数4】Vdiff=V+ − V−.## EQU00004 ## Vdiff = V + -V-.

【0048】この新規なディジタル/アナログ変換器
は、有効信号のディジタルコードの面でダイナミックレ
ンジを喪失することなく、このディジタル/アナログ変
換器内及び電流/電圧変換器及びフィルタ内の不整合に
よって発生されるオフセット電圧を補償することを可能
とする。
The new digital-to-analog converter is produced by the mismatch in the digital-to-analog converter and in the current-to-voltage converter and filter without loss of dynamic range in terms of the digital code of the useful signal. It is possible to compensate for the offset voltage applied.

【0049】最後に、利得上の誤りを最少限に減少させ
るために、連続低域通過フィルタ内に使用される抵抗器
が、主ディジタル/アナログ変換器の基準電流を設定す
る抵抗器と対にされる。
Finally, in order to minimize the gain error, the resistor used in the continuous low-pass filter is paired with the resistor that sets the reference current of the main digital-to-analog converter. To be done.

【0050】可能な実施例が図5に示されている。A possible embodiment is shown in FIG.

【0051】図4の回路に基づいて作成されたこの回路
は、電流シンクP1 ,P2 に接続されて、差動・差動増
幅器A2 を含み、この増幅器の各入力と各相当する出力
との間にコンデンサC1 ,C2 が接続されている。差動
・差動増幅器A2 の出力は各々抵抗器R3 ,R4 を経由
して追加差動・差動増幅器A4 の入力にリンクされてい
る。
[0051] The circuit created based on the circuit of Figure 4 is connected to a current sink P 1, P 2, includes a differential-differential amplifier A 2, corresponding each to each input of the amplifier output Capacitors C 1 and C 2 are connected between and. The output of the differential / differential amplifier A 2 is linked to the input of the additional differential / differential amplifier A 4 via resistors R 3 and R 4 , respectively.

【0052】増幅器A4 の負出力は、並列接続された抵
抗器R5 とコンデンサC5 で以て形成された回路によっ
て、この増幅器の正入力に接続されている。
The negative output of the amplifier A 4 is connected to the positive input of this amplifier by means of a circuit formed by a resistor R 5 and a capacitor C 5 connected in parallel.

【0053】増幅器A4 の正出力がコンデンサC6 の端
子及び抵抗器R6 の端子に接続されているのに対して、
並列接続された抵抗器R6 とコンデンサC6 のそれぞれ
他の端子が増幅器A4 の負入力に接続され、この負入力
と反対側における抵抗器R6とコンデンサC6 との結線
はこの回路の第2出力を形成する。
Whereas the positive output of amplifier A 4 is connected to the terminals of capacitor C 6 and resistor R 6 ,
The other terminals of the resistor R 6 and the capacitor C 6 connected in parallel are connected to the negative input of the amplifier A 4 , and the connection between the resistor R 6 and the capacitor C 6 on the side opposite to this negative input is the connection of this circuit. Form the second output.

【0054】更に、増幅器A2 の正入力が抵抗器R7
よって増幅器A4 の負出力に接続されているのに対し
て、増幅器A2 の負入力は抵抗器R6 とコンデンサC6
との結線よって形成されたこの回路の出力に抵抗器R8
を介して接続されている。
Furthermore, the positive input of amplifier A 2 is connected by resistor R 7 to the negative output of amplifier A 4 , whereas the negative input of amplifier A 2 is resistor R 6 and capacitor C 6.
A resistor R 8 is connected to the output of this circuit formed by the connection with
Connected through.

【0055】このように構成された回路の出力は、比較
器CP の入力に接続され、この比較器の出力はオフセッ
ト補償ループBCDにリンクされている。
The output of the circuit thus constructed is connected to the input of a comparator C P , the output of which is linked to an offset compensation loop BCD.

【0056】ループBCDの出力は、補助スイッチI31
〜I3N,I41〜I4Nを制御する。
The output of the loop BCD is the auxiliary switch I 31
~I 3N, controls the I 41 ~I 4N.

【0057】電流(n−k−(N+M)/2)I及び−
(n−k−(N+M)/2)Iが増幅器A2 の入力に供
給される。
Current (n−k− (N + M) / 2) I and −
(N−k− (N + M) / 2) I is fed to the input of amplifier A 2 .

【0058】電流(n−k−(N+M)/2)I及び−
(n−k−(N+M)/2)Iが、それぞれ抵抗器
7 ,R8 に流れ、これらの抵抗器は同じ値のものであ
る。
Current (n−k− (N + M) / 2) I and −
(N−k− (N + M) / 2) I flow into resistors R 7 and R 8 , respectively, which are of the same value.

【0059】補助増幅器A4 の負出力に次の電圧が現れ
る。
The following voltage appears at the negative output of the auxiliary amplifier A 4 .

【0060】[0060]

【数5】 V− =Vcm−R(n−k−(N+M)/2)IV− = V cm −R (n−k− (N + M) / 2) I

【0061】抵抗器R6 とコンデンサC6 の結線によっ
て形成された出力に次の電圧が現れる。
The following voltage appears at the output formed by the connection of resistor R 6 and capacitor C 6 .

【0062】[0062]

【数6】 V+ =Vcm−R(n−k−(N+M)/2)I[Equation 6] V + = V cm −R (n−k− (N + M) / 2) I

【0063】それゆえ、次の差動出力電圧がこの回路の
出力に現れる。
Therefore, the following differential output voltage appears at the output of this circuit.

【0064】[0064]

【数7】Vdiff=V+ − V−## EQU00007 ## Vdiff = V + -V-

【0065】[0065]

【発明の効果】比較器及び制御回路を追加することによ
って、補助ディジタル/アナログ変換器が、主ディジタ
ル/アナログ変換器及びフィルタを含む系のオフセット
電圧の自己校正に使用されるようになる。
The addition of the comparator and control circuit allows the auxiliary digital-to-analog converter to be used for self-calibration of the offset voltage of the system including the main digital-to-analog converter and the filter.

【0066】以上の説明に関し更に以下の項を開示す
る。
With respect to the above description, the following items will be further disclosed.

【0067】(1) ディジタル/アナログ変換器であ
って、電流源(S1 からSN )であって、各々が、該電
流源を第1電流シンク(P1 )又は第2電流シンク(P
2 )に接続するためのスイッチ(I11、I21、…I1N
2N)と関連した前記電流源と、変換しようとするディ
ジタル信号で以て活性化される前記電流源(S1
N )によって導出される電流と前記電流シンク
(P1 、P2 )によって吸収される電流との間の差を前
記ディジタル信号に関係した差電圧に変換する差動・差
動増幅器(A2 )と、それぞれの前記電流源によって導
出される電流の一定値を吸収する前記第1電流シンクと
前記第2電流シンク(P1 、P2 )とを含み、前記差動
・差動増幅器(A2 )が活性時間フィルタを形成し、該
フィルタの出力電圧が前記変換器によって発生されるア
ナログ信号を形成することを特徴とするディジタル/ア
ナログ変換器。
(1) Digital / analog converter
The current source (S1To SN), Each of which
The source is the first current sink (P1) Or a second current sink (P
Two) Switch (I11, Itwenty one, ... I1N,
I2N) With the current source associated with
The current source (S1~
S N) And the current sink derived by
(P1, PTwo) Before the difference between the current absorbed by
Differential / differential conversion to a differential voltage related to the digital signal
Dynamic amplifier (ATwo) And each of the current sources
The first current sink for absorbing a constant value of the emitted current;
The second current sink (P1, PTwo) And including the differential
・ Differential amplifier (ATwo) Form an active time filter,
The output voltage of the filter is generated by the converter.
Digital / analog characterized by forming an analog signal
Analog converter.

【0068】(2) 第1項記載のディジタル/アナロ
グ変換器であって、2つの差動入力を備えるモード制御
増幅器(A3 )の前記入力の各々が前記スイッチ
(I11、I 1N、…I21、I2N)の第1端子及び第2端子
それぞれと共通モード電圧(Vcm)との間に接続され、
かつ前記モード制御増幅器の出力が前記電流シンク(P
1 、P2 )のバイアス信号を制御する前記モード制御増
幅器を更に含むことを特徴とするディジタル/アナログ
変換器。
(2) Digital / analog according to item 1
Mode converter with two differential inputs
Amplifier (AThree) Each of said inputs is said switch
(I11, I 1N, ... Itwenty one, I2N) First terminal and second terminal
Common mode voltage (Vcm) Is connected between
And the output of the mode control amplifier is the current sink (P
1, PTwo) Mode control control for controlling the bias signal of
Digital / analog characterized by further including a width device
converter.

【0069】(3) 第2項記載のディジタル/アナロ
グ変換器であって、一方で、前記スイッチ(I11
1N、…I21、I2N)の接続点間に接続され、かつ、他
方で、ディジタルオフセットコード(k)によって制御
される追加スイッチ(I31からI 3N、I41からI4N)を
経由して接地される追加電流シンク(P11、P1M)を更
に含み、前記追加電流シンクと該追加シンクの関連スイ
ッチがオフセット電圧補償用補助ディジタル/アナログ
変換器を形成することを特徴とするディジタル/アナロ
グ変換器。
(3) Digital / analog according to item 2
Converter, while the switch (I11,
I1N, ... Itwenty one, I2N) Connection point, and other
Control by digital offset code (k)
Additional switch (I31To I 3N, I41To I4N)
Additional current sink (P11, P1M)
, The additional current sink and the associated switch of the additional current sink.
Is an auxiliary digital / analog for offset voltage compensation
Digital / analog characterized by forming a converter
Converter.

【0070】(4) 第3項記載のディジタル/アナロ
グ変換器であって、前記差動・差動増幅器(A2 )の出
力信号を比較する手段と、前記補助ディジタル/アナロ
グ変換器の前記追加スイッチ(I31、I3N、…I41、I
4N)用制御信号を送出するオフセット補償手段(BC
D)とを含むことを特徴とするディジタル/アナログ変
換器。
(4) In the digital / analog converter according to the third aspect, means for comparing the output signals of the differential / differential amplifier (A 2 ) and the addition of the auxiliary digital / analog converter. Switches (I 31 , I 3N , ... I 41 , I
4N ) control signal for offset compensation means (BC
D) includes a digital / analog converter.

【0071】(5) 第3項及び第4項のうち1つに記
載のディジタル/アナログ変換器であって、前記差動・
差動増幅器(A2 )の出力に接続された追加差動・差動
増幅器(A4 )の負出力が並列接続された抵抗器
(R5 )とコンデンサ(C5 )を通して前記追加差動・
差動増幅器(A4 )の正入力に接続され、前記追加差動
・差動増幅器の正出力が他のコンデンサ(C6 )の1つ
の端子と他の抵抗器(R6 )の1つの端子とに接続さ
れ、前記追加差動・差動増幅器(A4 )の負入力が並列
接続された前記他の抵抗器(R6 )の他の端子と前記他
のコンデンサ(C6 )のそれぞれ他の端子に接続され、
前記追加差動・差動増幅器(A4 )の負出力と、前記追
加差動・差動増幅器(A4 )の負入力の反対端における
前記他の抵抗器(R6 )と前記他のコンデンサ(C6
との結線が前記ディジタル/アナログ変換器の出力を形
成する前記追加差動・差動増幅器(A4 )を更に含むこ
と、及び一方で、2つの更に他の抵抗器(R7 、R8
が、それぞれ、前記差動・差動増幅器(A2 )のそれぞ
れ正出力及び負出力と前記追加差動・差動増幅器
(A4 )のそれぞれ負出力及び正出力との間に接続され
ていることを特徴とするディジタル/アナログ変換器。
(5) The digital / analog converter according to one of the third and fourth terms, wherein
Additional differential connected to the output of the differential amplifier (A 2 ) The negative output of the differential amplifier (A 4 ) is connected in parallel through a resistor (R 5 ) and a capacitor (C 5 )
Connected to the positive input of the differential amplifier (A 4 ), the positive output of the additional differential / differential amplifier is one terminal of another capacitor (C 6 ) and one terminal of another resistor (R 6 ). And another terminal of the other resistor (R 6 ) to which the negative inputs of the additional differential / differential amplifier (A 4 ) are connected in parallel and the other capacitor (C 6 ) respectively. Connected to the terminal of
The additional differential, the differential amplifier (A 4) of a negative output, the additional differential, the differential amplifier (A 4) at the negative input the other resistor (R 6) with the other capacitors in the opposite end of (C 6 )
Further comprising said additional differential-to-differential amplifier (A 4 ) whose connection to forms the output of said digital-to-analog converter, and, on the other hand, two further resistors (R 7 , R 8 ).
Are respectively connected between the positive and negative outputs of the differential / differential amplifier (A 2 ) and the negative and positive outputs of the additional differential / differential amplifier (A 4 ), respectively. A digital / analog converter characterized in that

【0072】(6) ディジタル/アナログ変換器であ
って、電流源(S1 からSN )であって、各々が、該電
流源を第1電流シンク(P1 )又は第2電流シンク(P
2 )に接続するためのスイッチ(I11、I21、…I1N
2N)と関連した前記電流源と、変換しようとするディ
ジタル信号で以て活性化される前記電流源(S1 からS
N )によって導出される電流と前記電流シンク(P1
2 )によって吸収される電流との間の差を前記ディジ
タル信号に関係した差電圧に変換する差動・差動増幅器
(A2 )と、それぞれの前記電流源によって導出される
電流の一定値を吸収する前記第1電流シンクと前記第2
電流シンク(P1 、P2 )とを含み、前記差動・差動増
幅器(A2 )が活性時間フィルタを形成し該フィルタの
出力電圧が前記変換器によって発生されるアナログ信号
を形成することを特徴とするディジタル/アナログ変換
器。
(6) A digital-to-analog converter, which is a current source (S 1 to S N ), each of which connects the current source to a first current sink (P 1 ) or a second current sink (P 1 ).
2 ) switches for connection (I 11 , I 21 , ... I 1N ,
I 2N ) and the current sources (S 1 to S) activated by the digital signal to be converted.
N ) and the current sink (P 1 ,
A differential-differential amplifier (A 2 ) for converting the difference between the current absorbed by P 2 ) into a differential voltage related to said digital signal, and a constant value of the current derived by each said current source Absorbing the first current sink and the second current sink
A current sink (P 1 , P 2 ), said differential-to-differential amplifier (A 2 ) forming an active time filter, the output voltage of which forms the analog signal generated by said converter. A digital / analog converter characterized by:

【図面の簡単な説明】[Brief description of drawings]

【図1】単一電流シンクを備える先行技術によるディジ
タル/アナログ変換器の電気回路図。
FIG. 1 is an electrical schematic of a prior art digital-to-analog converter with a single current sink.

【図2】本発明による実施例の差動型ディジタル/アナ
ログ変換器の電気回路図。
FIG. 2 is an electric circuit diagram of a differential digital / analog converter according to an embodiment of the present invention.

【図3】本発明による図2のディジタル/アナログ変換
器の変形実施例の電気回路図。
FIG. 3 is an electric circuit diagram of a modified embodiment of the digital / analog converter of FIG. 2 according to the present invention.

【図4】オフセット電圧の自己校正の可能性を示す、本
発明による図2のディジタル/アナログ変換器の他の変
形実施例の電気回路図。
4 is an electrical circuit diagram of another variant embodiment of the digital / analog converter of FIG. 2 according to the invention, showing the possibility of self-calibration of the offset voltage.

【図5】その系のオフセット電圧の自己校正に使用する
ことのできる、本発明による実施例のディジタル/アナ
ログ変換器及び関連フィルタの電気回路図。
FIG. 5 is an electrical schematic diagram of an embodiment digital-to-analog converter and associated filter that can be used for self-calibration of the offset voltage of the system.

【符号の説明】[Explanation of symbols]

2 差動・差動増幅器 A3 モード制御増幅器 A4 追加差動・差動増幅器 BCD オフセット補償ループ CP 比較器 I11〜I1N スイッチ I41〜I4N 補助スイッチ I31〜I3N 補助スイッチ P1 、P2 電流シンク P1 〜P1M 電流シンク S1 〜SN 電流源A 2 Differential Differential amplifier A 3 mode control amplifier A 4 additional differential-differential amplifier BCD offset compensation loop C P comparator I 11 ~I 1N switch I 41 ~I 4N auxiliary switch I 31 ~I 3N auxiliary switch P 1 , P 2 current sink P 1 ~ P 1M current sink S 1 ~ SN current source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ディジタル/アナログ変換器であって、 電流源(S1 からSN )であって、各々が、該電流源を
第1電流シンク(P1)又は第2電流シンク(P2 )に
接続するためのスイッチ(I11、I21、…I1N、I2N
と関連した前記電流源と、 変換しようとするディジタル信号で以て活性化される前
記電流源(S1 〜SN)によって導出される電流と前記
電流シンク(P1 、P2 )によって吸収される電流との
間の差を前記ディジタル信号に関係した差電圧に変換す
る差動・差動増幅器(A2 )と、 それぞれの前記電流源によって導出される電流の一定値
を吸収する前記第1電流シンクと前記第2電流シンク
(P1 、P2 )とを含み、 前記差動・差動増幅器(A2 )が活性時間フィルタを形
成し、該フィルタの出力電圧が前記変換器によって発生
されるアナログ信号を形成することを特徴とするディジ
タル/アナログ変換器。
1. A digital-to-analog converter comprising: current sources (S 1 to S N ) each of which comprises a first current sink (P 1 ) or a second current sink (P 2). ) Switch (I 11 , I 21 , ... I 1N , I 2N )
Is absorbed by the current source is activated Te than a digital signal (S 1 ~S N) current and the current sink which is derived by (P 1, P 2) of said current source, attempts to convert associated with A differential / differential amplifier (A 2 ) for converting the difference between the current and the current into a differential voltage related to the digital signal, and the first differential amplifier for absorbing a constant value of the current derived by each of the current sources. A current sink and a second current sink (P 1 , P 2 ), wherein the differential / differential amplifier (A 2 ) forms an active time filter, the output voltage of which is generated by the converter. A digital-to-analog converter characterized by forming an analog signal according to the above.
JP1287997A 1996-01-26 1997-01-27 D/a converter Pending JPH09238078A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9600954 1996-01-26
FR9600954A FR2744304B1 (en) 1996-01-26 1996-01-26 DIFFERENTIAL DIGITAL-TO-ANALOG CONVERTER WITH FILTERING FUNCTION AND OFFSET COMPENSATION

Publications (1)

Publication Number Publication Date
JPH09238078A true JPH09238078A (en) 1997-09-09

Family

ID=9488526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1287997A Pending JPH09238078A (en) 1996-01-26 1997-01-27 D/a converter

Country Status (2)

Country Link
JP (1) JPH09238078A (en)
FR (1) FR2744304B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429202B1 (en) * 2001-06-30 2004-04-28 주식회사 하이닉스반도체 Light Emission Diode in Voltage mode
US6963238B2 (en) 2003-05-20 2005-11-08 Matsushita Electric Industrial Co., Ltd. Level shift circuit
JP2006050633A (en) * 2004-08-06 2006-02-16 Samsung Electronics Co Ltd D/a converter
JP2014003567A (en) * 2012-06-21 2014-01-09 Hitachi Ltd Transimpedance amplifier
JP2014017778A (en) * 2012-07-11 2014-01-30 Fujitsu Semiconductor Ltd Semiconductor integrated circuit
CN108696278A (en) * 2017-04-12 2018-10-23 华为技术有限公司 A kind of digital analog converter
EP4318953A1 (en) * 2022-08-04 2024-02-07 MEDIATEK Inc. Complementary current-steering digital-to-analog converter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102120187B1 (en) * 2014-06-02 2020-06-08 삼성전자주식회사 Method and apparatus for digital-to-analog converting

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194829A (en) * 1984-03-16 1985-10-03 Matsushita Electric Ind Co Ltd A-d-d-a converter
US5995030A (en) * 1995-02-16 1999-11-30 Advanced Micro Devices Apparatus and method for a combination D/A converter and FIR filter employing active current division from a single current source

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429202B1 (en) * 2001-06-30 2004-04-28 주식회사 하이닉스반도체 Light Emission Diode in Voltage mode
US6963238B2 (en) 2003-05-20 2005-11-08 Matsushita Electric Industrial Co., Ltd. Level shift circuit
CN100379155C (en) * 2003-05-20 2008-04-02 松下电器产业株式会社 Level shift circuit
JP2006050633A (en) * 2004-08-06 2006-02-16 Samsung Electronics Co Ltd D/a converter
JP4718271B2 (en) * 2004-08-06 2011-07-06 三星電子株式会社 D / A converter
JP2014003567A (en) * 2012-06-21 2014-01-09 Hitachi Ltd Transimpedance amplifier
JP2014017778A (en) * 2012-07-11 2014-01-30 Fujitsu Semiconductor Ltd Semiconductor integrated circuit
CN108696278A (en) * 2017-04-12 2018-10-23 华为技术有限公司 A kind of digital analog converter
CN108696278B (en) * 2017-04-12 2020-10-27 华为技术有限公司 Digital-to-analog converter
US10998912B2 (en) 2017-04-12 2021-05-04 Huawei Technologies Co., Ltd. Digital-to-analog converter to reduce noise generated by a quiescent current
EP4318953A1 (en) * 2022-08-04 2024-02-07 MEDIATEK Inc. Complementary current-steering digital-to-analog converter

Also Published As

Publication number Publication date
FR2744304B1 (en) 1998-04-30
FR2744304A1 (en) 1997-08-01

Similar Documents

Publication Publication Date Title
US7002501B2 (en) Analog-to-digital converter having parametric configurablity
JP4272744B2 (en) Sigma-delta modulator and method for digitizing a signal
US10008994B2 (en) Audio amplifier system
US5245344A (en) High order switched-capacitor filter with dac input
US20130223652A1 (en) Digital Input Class-D Audio Amplifier
US20010011923A1 (en) Circuit, including feedback, for reducing DC-offset and noise produced by an amplifier
US6441769B1 (en) Overcoming finite amplifier gain in a pipelined analog to digital converter
US7009541B1 (en) Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter
WO2006064618A1 (en) Gain-variable analog/digital converter, method for adjusting gain of gain-variable analog/digital converter, and system including gain-variable analog/digital converter
US10720895B2 (en) Fully-differential programmable gain amplifier
CN100471069C (en) Analogue to digital converter
US6537216B1 (en) Transmit circuit for imaging with ultrasound
US7408392B2 (en) PWM-to-voltage converter circuit and method
US8842030B1 (en) Sigma-delta analog to digital converter with improved feedback
JPH09238078A (en) D/a converter
US6150970A (en) Method and system for digital to analog conversion
US7535396B1 (en) Digital-to-analog converter (DAC) having filter sections with differing polarity
Matamura et al. An 82-mW ΔΣ-based filter-less class-D headphone amplifier with− 93-dB THD+ N, 113-dB SNR, and 93% efficiency
JP2000151299A (en) Pwm bridge amplifier equipped with input network whose type can be specified for analog of digital input requiring no triangular wave generator
US5739780A (en) Digital to analog converter and dynamic current mirror structure to simplify on-chip wave shaping
JP2004349830A (en) Level shift circuit
JP4120786B2 (en) Variable gain amplifier
JPH0575362A (en) Balanced amplifier
JP3923541B2 (en) Combination input circuit
US20020084774A1 (en) xDSL feedback class C-AB driver