JP2002344243A - Amplitude modulation transmitter - Google Patents
Amplitude modulation transmitterInfo
- Publication number
- JP2002344243A JP2002344243A JP2001148151A JP2001148151A JP2002344243A JP 2002344243 A JP2002344243 A JP 2002344243A JP 2001148151 A JP2001148151 A JP 2001148151A JP 2001148151 A JP2001148151 A JP 2001148151A JP 2002344243 A JP2002344243 A JP 2002344243A
- Authority
- JP
- Japan
- Prior art keywords
- control
- mounting position
- output voltage
- bit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は振幅変調送信機に関
し、入力アナログ音声信号を複数ビットのデジタル信号
に変換し、このデジタル信号に基づき複数の電圧増幅器
をそれぞれオンオフ制御して振幅変調波信号を生成する
振幅変調送信機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplitude modulation transmitter, which converts an input analog audio signal into a digital signal of a plurality of bits, and controls a plurality of voltage amplifiers on and off based on the digital signal to convert the amplitude modulated wave signal. The present invention relates to an amplitude modulation transmitter to be generated.
【０００２】[0002]
【従来の技術】従来の振幅変調送信機は、例えば特開平
４−３２１３０５号公報により開示されている。図６は
そのブロック図である。2. Description of the Related Art A conventional amplitude modulation transmitter is disclosed, for example, in Japanese Patent Application Laid-Open No. 4-321305. FIG. 6 is a block diagram thereof.
【０００３】同図において、高周波発振器７により生成
される搬送波信号Ｓ１は、分配器８により分配されて複
数の等出力電圧増幅器１１−１，１１−２，……，１１
−ｎおよび複数のバイナリ電圧増幅器１２−１，１２−
２，……，１２−ｍにそれぞれ供給される。複数のバイ
ナリ電圧増幅器は、等出力電圧増幅器の出力電圧の１／
２，１／４，……，１／２m をそれぞれ出力する。In FIG. 1, a carrier signal S1 generated by a high-frequency oscillator 7 is distributed by a distributor 8 to form a plurality of equal output voltage amplifiers 11-1, 11-2,.
-N and a plurality of binary voltage amplifiers 12-1, 12-
,..., 12-m. The plurality of binary voltage amplifiers have 1/1/3 of the output voltage of the equal output voltage amplifier.
.., 1/2 m are output.
【０００４】入力するアナログ音声信号Ｓ３は、Ａ／Ｄ
変換器９により複数ビットのデジタル信号Ｄａに変換さ
れた後、変調用エンコーダ１０により各電圧増幅器のオ
ンオフ動作に適した信号に変換処理されて各電圧増幅器
にそれぞれ供給される。The analog audio signal S3 to be input is A / D
After being converted into a digital signal Da of a plurality of bits by the converter 9, the signal is converted into a signal suitable for the on / off operation of each voltage amplifier by the modulation encoder 10 and supplied to each voltage amplifier.
【０００５】等出力電圧増幅器１１−１，１１−２，…
…，１１−ｎおよびバイナリ電圧増幅器１２−１，１２
−２，……，１２−ｍは、変調用エンコーダ１０から供
給されるビット信号に応じてそれぞれオンオフ動作す
る。各電圧増幅器の出力は出力変成器５によりそれぞれ
合成された後、フィルタ６を通過し入力アナログ音声信
号の振幅変化に応じて包絡線が変化する振幅変調波信号
Ｓ２として出力される。[0005] Equal output voltage amplifiers 11-1, 11-2, ...
, 11-n and binary voltage amplifiers 12-1, 12
,..., 12-m perform on / off operations in accordance with the bit signals supplied from the modulation encoder 10. After the outputs of the respective voltage amplifiers are combined by the output transformer 5, they pass through a filter 6 and are output as an amplitude-modulated wave signal S2 whose envelope changes in accordance with the amplitude change of the input analog audio signal.
【０００６】なお、第１電源１３は各等出力電圧増幅器
１１へ電圧Ｖ１を供給し、第２電源１４は各バイナリ電
圧増幅器１２へ電圧Ｖ２を供給している。The first power supply 13 supplies a voltage V 1 to each equal output voltage amplifier 11, and the second power supply 14 supplies a voltage V 2 to each binary voltage amplifier 12.
【０００７】[0007]
【発明が解決しようとする課題】上述した従来例では、
入力アナログ音声信号をＡ／Ｄ変換器により複数ビット
のデジタル信号に変換した後、更に変調用エンコーダに
より各電圧増幅器のオンオフ動作に適した信号に変換処
理して各電圧増幅器にそれぞれ供給している。In the above-mentioned conventional example,
After the input analog audio signal is converted into a digital signal of a plurality of bits by an A / D converter, the signal is further converted to a signal suitable for the on / off operation of each voltage amplifier by a modulation encoder and supplied to each voltage amplifier. .
【０００８】しかし、変調用エンコーダが故障した場
合、複数の電圧増幅器にそれぞれ供給されるオンオフ制
御信号に異常が生じるために、正常な振幅変調波信号を
生成できない状態になったり、あるいは、送信機の出力
が停止する状態になる。However, when the modulation encoder fails, the ON / OFF control signal supplied to each of the plurality of voltage amplifiers becomes abnormal, so that a normal amplitude modulated wave signal cannot be generated, or Output is stopped.
【０００９】また、等出力電圧増幅器およびバイナリ電
圧増幅器の設置数を変更する場合には、電圧増幅器の設
置数に対応するように変調用エンコーダも変えなければ
ならないという問題点も有している。When the number of equal output voltage amplifiers and binary voltage amplifiers is changed, there is another problem that the modulation encoder must be changed to correspond to the number of voltage amplifiers.
【００１０】本発明の目的は、変調用エンコーダの故障
による影響を最小限に回避でき、また、等出力電圧増幅
器およびバイナリ電圧増幅器の設置数の変更に対して容
易に対応できる振幅変調送信機を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide an amplitude modulation transmitter capable of minimizing the influence of a failure of a modulation encoder and easily coping with a change in the number of installed equal output voltage amplifiers and binary voltage amplifiers. To provide.
【００１１】[0011]
【課題を解決するための手段】本発明の振幅変調送信機
は、入力アナログ音声信号を複数ビットのデジタル信号
に変換し、前記デジタル信号に基づきｎ個（ｎは正の整
数）の等出力電圧増幅器および前記等出力電圧増幅器の
出力電圧の１／２，１／４，……，１／２m をそれぞれ
出力するｍ個（ｍは正の整数）のバイナリ電圧増幅器を
それぞれオンオフ制御して振幅変調波信号を生成する振
幅変調送信機であって、前記等出力電圧増幅器および前
記バイナリ電圧増幅器が前記デジタル信号に基づきオン
オフ制御する制御手段をそれぞれ内蔵している。また、
前記制御手段は、送信機筐体内の実装位置を示す固有の
実装位置情報および前記デジタル音声信号に基づきオン
オフ制御することを特徴とする請求項１記載の振幅変調
送信機。SUMMARY OF THE INVENTION An amplitude modulation transmitter according to the present invention converts an input analog audio signal into a digital signal of a plurality of bits, and outputs n (n is a positive integer) equal output voltages based on the digital signal. , 振幅,..., M m of the output voltage of the amplifier and the equal output voltage amplifier. An amplitude modulation transmitter for generating a modulated wave signal, wherein the equal output voltage amplifier and the binary voltage amplifier each include control means for performing on / off control based on the digital signal. Also,
The amplitude modulation transmitter according to claim 1, wherein the control unit performs on / off control based on unique mounting position information indicating a mounting position in a transmitter housing and the digital audio signal.
【００１２】本発明の振幅変調送信機は、入力アナログ
音声信号を複数ビットのデジタル信号に変換し、前記デ
ジタル信号に基づきｎ個（ｎは正の整数）の等出力電圧
増幅器および前記等出力電圧増幅器の出力電圧の１／
２，１／４，……，１／２m をそれぞれ出力するｍ個
（ｍは正の整数）のバイナリ電圧増幅器をそれぞれオン
オフ制御して振幅変調波信号を生成する振幅変調送信機
であって、前記ｎ個の等出力電圧増幅器にそれぞれ内蔵
されて自電圧増幅器をオンオフ制御する第１の制御手段
と、前記ｍ個のバイナリ電圧増幅器にそれぞれ内蔵され
て自電圧増幅器をオンオフ制御する第２の制御手段とを
有し、前記第１および第２の制御手段が、送信機筐体内
の実装位置を示す固有の実装位置情報および前記デジタ
ル音声信号に基づきそれぞれオンオフ制御する。An amplitude modulation transmitter according to the present invention converts an input analog audio signal into a digital signal of a plurality of bits, and outputs n (n is a positive integer) equal output voltage amplifiers and the equal output voltage based on the digital signal. 1 / Output voltage of amplifier
An amplitude-modulated transmitter that generates an amplitude-modulated wave signal by controlling on / off of m (m is a positive integer) binary voltage amplifiers that output 2, 1/4,..., 1/2 m , respectively. A first control means which is built in each of the n equal output voltage amplifiers and controls on / off of its own voltage amplifier; and a second control means which is built in each of the m binary voltage amplifiers and controls on / off of its own voltage amplifier. Control means, wherein the first and second control means perform on / off control based on the unique mounting position information indicating the mounting position in the transmitter housing and the digital audio signal, respectively.
【００１３】上記構成において、前記第１の制御手段
は、前記デジタル音声信号の上位のビットの内の前記等
出力電圧増幅器の個数（ｎ）を２進数表示するに要する
ビット数のビット値を検出するビット値検出回路と、前
記実装位置情報を前記ビットの値と比較する所定の数値
に変換する変換テーブルと、前記ビット値検出回路の出
力値と前記変換テーブルの出力値とを比較してオンオフ
制御信号を生成する比較判定回路とを有している。In the above configuration, the first control means detects a bit value of the number of bits required to represent the number (n) of the equal output voltage amplifiers in binary notation among the upper bits of the digital audio signal. A bit value detection circuit, a conversion table for converting the mounting position information into a predetermined numerical value for comparison with the value of the bit, and comparing the output value of the bit value detection circuit with the output value of the conversion table to turn on / off. A comparison determination circuit for generating a control signal.
【００１４】また、前記第２の制御手段は、前記実装位
置情報に基づき前記デジタル音声信号の下位ビットの中
から１ビットを選択してオンオフ制御信号として出力す
るビット選択回路とを有している。Further, the second control means has a bit selection circuit for selecting one bit from lower bits of the digital audio signal based on the mounting position information and outputting it as an on / off control signal. .
【００１５】更に、前記第１および第２の制御手段は、
前記デジタル音声信号の上位のビットの内の前記等出力
電圧増幅器の個数（ｎ）を２進数表示するに要するビッ
ト数のビット値を検出するビット値検出回路と、前記実
装位置情報を前記ビットの値と比較する所定の数値に変
換する変換テーブルと、前記ビット値検出回路の出力値
と前記変換テーブルの出力値とを比較して第１のオンオ
フ制御信号として出力する比較判定回路と、前記実装位
置情報に基づき前記デジタル音声信号の下位ビットの中
から１ビットを選択して第２のオンオフ制御信号として
出力するビット選択回路と、前記第１および第２のオン
オフ制御信号のいずれか一方を選択する出力切替スイッ
チと、前記実装位置情報に基づき前記出力切替スイッチ
を制御する切替制御回路とをそれぞれ有して共通化され
ていてもよい。Further, the first and second control means include:
A bit value detection circuit for detecting a bit value of the number of bits required to represent the number (n) of the equal output voltage amplifiers in binary notation among the upper bits of the digital audio signal; A conversion table for converting to a predetermined numerical value to be compared with a value, a comparison determination circuit for comparing an output value of the bit value detection circuit with an output value of the conversion table and outputting as a first on / off control signal; A bit selection circuit for selecting one bit from the lower bits of the digital audio signal based on the position information and outputting the selected bit as a second on / off control signal; and selecting one of the first and second on / off control signals And a switching control circuit that controls the output switching switch based on the mounting position information.
【００１６】[0016]
【発明の実施の形態】次に本発明について図面を参照し
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【００１７】図１は本発明の一実施形態を示すブロック
図であり、図４に示した従来例の構成要素と同じものに
は同一符号を付してある。FIG. 1 is a block diagram showing an embodiment of the present invention, in which the same components as those of the conventional example shown in FIG.
【００１８】従来例との相違点は、従来例の変調用エン
コーダに代えて、複数の等出力電圧増幅器１およびバイ
ナリ電圧増幅器２に制御部３，４をそれぞれ設け、これ
ら制御部が、Ａ／Ｄ変換器９から出力されるデジタル音
声信号Ｄａおよび送信機筐体内の実装位置を示す固有の
実装位置情報Ｄｐをそれぞれ受けて自電圧増幅器のオン
オフ制御を行うようにした点である。The difference from the conventional example is that a plurality of equal output voltage amplifiers 1 and a plurality of binary voltage amplifiers 2 are provided with control units 3 and 4, respectively, instead of the modulation encoder of the conventional example. The point is that the digital audio signal Da output from the D converter 9 and the unique mounting position information Dp indicating the mounting position in the transmitter housing are respectively received, and the on / off control of the own voltage amplifier is performed.
【００１９】図１において、高周波発振器７により生成
される搬送波信号Ｓ１は、分配器８により分配されてｎ
個（ｎは正の整数）の等出力電圧増幅器（ＭＰＡ）１−
１，１−２，……，１−ｎおよびｍ個（ｍは正の整数）
のバイナリ電圧増幅器（ＢＰＡ）２−１，２−２，…
…，２−ｍへそれぞれ供給される。各電圧増幅器の出力
は出力変成器５により合成された後、フィルタ６を通過
して振幅変調波信号Ｓ２として出力される。なお、第１
電源１３は等出力電圧増幅器１へ電圧Ｖ１を供給し、第
２電源１４はバイナリ電圧増幅器２へ電圧Ｖ２を供給し
ている。In FIG. 1, a carrier signal S1 generated by a high-frequency oscillator 7 is distributed by a distributor 8 to n
(N is a positive integer) equal output voltage amplifiers (MPAs) 1-
1, 1-2,..., 1-n and m (m is a positive integer)
Binary voltage amplifiers (BPA) 2-1, 2-2, ...
, 2-m. After the outputs of the voltage amplifiers are combined by the output transformer 5, they pass through a filter 6 and are output as an amplitude-modulated wave signal S2. The first
The power supply 13 supplies the voltage V 1 to the equal output voltage amplifier 1, and the second power supply 14 supplies the voltage V 2 to the binary voltage amplifier 2.
【００２０】一方、入力するアナログ音声信号Ｓ３は、
Ａ／Ｄ変換器９により複数ビットのデジタル音声信号Ｄ
ａに変換され、ｎ個の等出力電圧増幅器１およびｍ個の
バイナリ電圧増幅器２へそれぞれ供給される。On the other hand, the input analog audio signal S3 is
A / D converter 9 generates a digital audio signal D of plural bits.
and is supplied to n equal output voltage amplifiers 1 and m binary voltage amplifiers 2 respectively.
【００２１】ｎ個の等出力電圧増幅器１−１，１−２，
……，１−ｎは、自電圧増幅器をオンオフ制御する制御
部３−１，３−２，……，３−ｎをそれぞれ内蔵してい
る。また、ｍ個のバイナリ電圧増幅器２−１，２−２，
……，２−ｍは、自電圧増幅器をオンオフ制御する制御
部４−１，４−２，……，４−ｍをそれぞれ内蔵してい
る。N equal output voltage amplifiers 1-1, 1-2,
.., 1-n incorporate control units 3-1, 3-2,. Further, m binary voltage amplifiers 2-1, 2-2,.
, 2-m have built-in control units 4-1, 4-2, ..., 4-m for controlling the on / off of the own voltage amplifier, respectively.
【００２２】等出力電圧増幅器１−１，１−２，……，
１−ｎは、制御部３−１，３−２，……，３−ｎから出
力される制御信号に応じてそれぞれオンオフ動作して所
定の等電圧に増幅した搬送波信号をそれぞれ出力する。
また、バイナリ電圧増幅器２−１，２−２，……，２−
ｍは、制御部４−１，４−２，……，４−ｍから出力さ
れる制御信号に応じてそれぞれオンオフ動作して、等出
力電圧増幅器の出力電圧の１／２、１／４，……，１／
２m をそれぞれ出力する。The equal output voltage amplifiers 1-1, 1-2,...
1-n perform on / off operations in response to control signals output from the control units 3-1, 3-2,..., 3-n, respectively, and output carrier signals amplified to a predetermined equal voltage.
Also, binary voltage amplifiers 2-1, 2-2, ..., 2-
m are turned on and off in response to control signals output from the control units 4-1, 4-2,..., 4-m, respectively, so that the output voltages of the equal output voltage amplifiers are １ ／, 出力, ............ 1 /
Output 2 m each.
【００２３】ところで、ｎ個の等出力電圧増幅器および
ｍ個のバイナリ電圧増幅器は、振幅変調送信機の筐体内
にそれぞれ実装され、その実装位置を示す固有の実装位
置情報Ｄｐが、制御部３−１，３−２，……，３−ｎお
よび４−１，４−２，……，４−ｍにそれぞれ与えられ
る。Incidentally, the n equal output voltage amplifiers and the m binary voltage amplifiers are respectively mounted in the housing of the amplitude modulation transmitter, and the unique mounting position information Dp indicating the mounting position is transmitted to the control unit 3-3. , 3-n and 4-1, 4-2,..., 4-m, respectively.
【００２４】制御部３，４は、デジタル音声信号Ｄａお
よび実装位置情報Ｄｐに基づきオンオフ制御信号をそれ
ぞれ生成して自電圧増幅器のオンオフ動作を制御する。The control units 3 and 4 respectively generate on / off control signals based on the digital audio signal Da and the mounting position information Dp to control the on / off operation of the own voltage amplifier.
【００２５】ここで、等出力電圧増幅器を６個（ｎ＝
６）使用し、バイナリ電圧増幅器を２個（ｍ＝２）、つ
まり、等出力電圧の１／２および１／４のバイナリ電圧
増幅器を使用した場合を例にして、制御部３，４につい
て説明する。Here, six equal output voltage amplifiers (n =
6) The control units 3 and 4 will be described by taking as an example a case where two binary voltage amplifiers are used (m = 2), that is, a binary voltage amplifier of 1/2 and 1/4 of the equal output voltage is used. I do.
【００２６】この場合、入力アナログ音声信号Ｓ３は５
ビットのデジタル音声信号Ｄａに変換される。また、実
装位置情報Ｄｐとして、６個の等出力電圧増幅器１−
１，１−２，……，１−６には、「Ｐ１」，「Ｐ２」，
……，「Ｐ６」が、１／２出力電圧のバイナリ電圧増幅
器２−１には「Ｐ７」が、１／４出力電圧のバイナリ電
圧増幅器２−２には「Ｐ８」がそれぞれ与えられる。In this case, the input analog audio signal S3 is 5
It is converted into a digital audio signal Da of bits. Also, as mounting position information Dp, six equal output voltage amplifiers 1-
.., 1-6 include “P1”, “P2”,
.., “P6”, “P7” is given to the binary voltage amplifier 2-1 having the の output voltage, and “P8” is given to the binary voltage amplifier 2-2 having the 出力 output voltage.
【００２７】図５は、振幅変調波信号の包絡線変化に対
する等出力電圧増幅器（ＭＰＡ）とバイナリ電圧増幅器
（ＢＰＡ）の動作、およびデジタル音声信号Ｄａを示し
ている。FIG. 5 shows the operation of the equal output voltage amplifier (MPA) and the binary voltage amplifier (BPA) with respect to the envelope change of the amplitude modulated wave signal, and the digital audio signal Da.
【００２８】図５に示したように、負側ピーク（−１０
０％）時には６個の等出力電圧増幅器１−１，１−２，
……，１−６が全てオフ（停止）状態となり、逆に、正
側ピーク（＋１００％）時には６個の等出力電圧増幅器
が全て動作してオン（動作）状態となる。また、無変調
（０％）時には６個の等出力電圧増幅器の内の半数の等
出力電圧増幅器１−１，１−２，１−３の３個がオン
（動作）状態となる。As shown in FIG. 5, the negative peak (−10
0%), six equal output voltage amplifiers 1-1, 1-2,
.., 1-6 are all turned off (stopped), and conversely, at the positive peak (+ 100%), all six equal output voltage amplifiers are operated and turned on (operated). During non-modulation (0%), three of the six equal output voltage amplifiers 1-1, 1-2, and 1-3 out of the six equal output voltage amplifiers are turned on (operating).
【００２９】等出力電圧増幅器がオンオフ動作すること
により振幅変調波信号の包絡線が階段状に変化するの
で、この部分を滑らかに補完するようにバイナリ電圧増
幅器２−１，２−２を動作させる。Since the envelope of the amplitude-modulated wave signal changes stepwise as the equal-output voltage amplifier is turned on and off, the binary voltage amplifiers 2-1 and 2-2 are operated so as to smoothly complement this portion. .
【００３０】ここで、５ビットのデジタル音声信号Ｄａ
は、負側ピーク（−１００％）時は「０００００」であ
り、無変調（０％）時は「０１１００」であり、正側ピ
ーク（＋１００％）時は「１１０００」である。Here, the 5-bit digital audio signal Da
Is “00000” at the negative peak (−100%), “01100” at the time of no modulation (0%), and “11000” at the positive peak (+ 100%).
【００３１】５ビットの上位３ビットに注目すると、負
側ピークから正側ピークに向けて変化したとき、「００
０」，「００１」，「０１０」，「０１１」，「１０
０」，「１０１」，「１１０」と変化し、これらビット
値（１０進値）は、０，１，２，３，４，５，６と変化
する。すなわち、ビット値は等出力電圧増幅器をオン
（動作）させる個数と一致する。Focusing on the upper 3 bits of the 5 bits, when changing from the negative peak to the positive peak, "00"
0 "," 001 "," 010 "," 011 "," 10
The bit values (decimal values) change to 0, 1, 2, 3, 4, 5, and 6. That is, the bit value is equal to the number for turning on (operating) the equal output voltage amplifiers.
【００３２】従って、例えば、５ビットのデジタル音声
信号Ｄａの上位３ビットが「０１０」、つまり上位３ビ
ットの値が２であれば、実装位置情報Ｄｐが「Ｐ１」，
「Ｐ２」の２個の等出力電圧増幅器（ＭＰＡ）１−１，
１−２をオン（動作）させればよく、例えば、上位３ビ
ットが「１０１」（ビット値が５）であれば、実装位置
情報Ｄｐが「Ｐ１」，「Ｐ２」，「Ｐ３」，「Ｐ４」，
「Ｐ５」の５個の等出力電圧増幅器（ＭＰＡ）１−１，
１−２，１−３，１−４，１−５をオン（動作）させれ
ばよい。Therefore, for example, if the upper 3 bits of the 5-bit digital audio signal Da are “010”, that is, the value of the upper 3 bits is 2, the mounting position information Dp is “P1”,
Two equal output voltage amplifiers (MPA) 1-1 of "P2"
1-2 may be turned on (operated). For example, if the upper three bits are “101” (bit value is 5), the mounting position information Dp is “P1,” “P2,” “P3,” “ P4 ",
Five equal output voltage amplifiers (MPAs) 1-1 of "P5"
What is necessary is just to turn on (operate) 1-2, 1-3, 1-4 and 1-5.
【００３３】よって、デジタル音声信号の上位のビット
の内の等出力電圧増幅器の個数（ｎ）を２進数表示する
に要するビット数のビット値を検出し、実装位置情報Ｄ
ｐを上位３ビットの値と比較する所定の数値、つまり
「１」，「２」，……，「６」にそれぞれに変換して比
較することにより、等出力電圧増幅器をオンオフ制御す
る信号を生成することができる。Accordingly, the bit value of the number of bits required to represent the number (n) of the equal output voltage amplifiers in the upper bits of the digital audio signal in binary notation is detected, and the mounting position information D is detected.
By converting p into a predetermined numerical value to be compared with the value of the upper 3 bits, that is, “1”, “2”,... Can be generated.
【００３４】図２は、等出力電圧増幅器１−１，１−
２，……，１−６に設けられる制御部３−１，３−２，
……，３−６を示すブロック図であり、デジタル音声信
号Ｄａの上位３ビットの値を検出するビット値検出回路
３１と、実装位置情報Ｄｐを上位３ビットの値と比較す
る所定の数値に変換する変換テーブル３２と、ビット値
検出回路３１の出力値と変換テーブル３２の出力値とを
比較してオンオフ制御信号を生成する比較判定回路３３
とを有している。FIG. 2 shows an equal output voltage amplifier 1-1,1-
Control units 3-1, 3-2 provided in 2,..., 1-6
7 is a block diagram showing 3-6, a bit value detection circuit 31 for detecting the value of the upper 3 bits of the digital audio signal Da, and a predetermined numerical value for comparing the mounting position information Dp with the value of the upper 3 bits. A conversion table 32 for conversion, and a comparison determination circuit 33 for comparing the output value of the bit value detection circuit 31 with the output value of the conversion table 32 to generate an on / off control signal
And
【００３５】ここで、変換テーブル３２は、実装位置情
報「Ｐ１」，「Ｐ２」，……，「Ｐ６」を数値「１」，
「２」，……，「６」にそれぞれ変換する。比較判定回
路３３は、変換テーブル３２から出力される実装位置情
報の変換値とデジタル音声信号Ｄａの上位３ビット値と
を比較し、上位３ビットの値が実装位置情報の変換値よ
りも大きいならば電圧増幅器をオン（動作）させ、上位
３ビットの値が実装位置情報の変換値よりも小さいなら
ば電圧増幅器をオフ（停止）させるオンオフ制御信号を
生成する。Here, the conversion table 32 converts the mounting position information “P1”, “P2”,..., “P6” into numerical values “1”,
Are converted to “2”,..., “6”, respectively. The comparison determination circuit 33 compares the converted value of the mounting position information output from the conversion table 32 with the upper 3 bits of the digital audio signal Da, and if the value of the upper 3 bits is larger than the converted value of the mounting position information. If the value of the upper three bits is smaller than the converted value of the mounting position information, an on / off control signal for turning off (stopping) the voltage amplifier is generated.
【００３６】次に、５ビットの下位２ビットに注目する
と、振幅変調波信号の包絡線が階段状に変化する部分に
おいて、「００」，「０１」、「１０」、「１１」の変
化を繰り返している。そして、最下位ビット（ＬＳＢ）
が「１」のときに１／４出力電圧のバイナリ電圧増幅器
（ＢＰＡ）２−２をオン動作させ、その隣の２番目のビ
ットが「１」のときに１／２出力電圧のバイナリ電圧増
幅器（ＢＰＡ）２−１をオン（動作）させることによ
り、階段状に変化する部分を滑らかにできる。Next, paying attention to the lower 2 bits of 5 bits, the change of “00”, “01”, “10”, and “11” is shown in the portion where the envelope of the amplitude modulation wave signal changes stepwise. Repeat. And the least significant bit (LSB)
Turns on a 1/4 output voltage binary voltage amplifier (BPA) 2-2 when is "1", and a 1/2 output voltage binary voltage amplifier when the next second bit is "1". Turning on (operating) (BPA) 2-1 makes it possible to smooth a portion that changes stepwise.
【００３７】図３は、バイナリ電圧増幅器２−１，２−
２に設けられる制御部４−１，４−２を示すブロック図
であり、実装位置情報Ｄｐに基づきデジタル音声信号Ｄ
ａの下位ビットの中から１ビットを選択してオンオフ制
御信号として出力するビット選択回路４１を有してい
る。FIG. 3 shows the binary voltage amplifiers 2-1 and 2-.
2 is a block diagram illustrating control units 4-1 and 4-2 provided in the digital audio signal D based on the mounting position information Dp.
It has a bit selection circuit 41 that selects one bit from the lower bits of a and outputs it as an on / off control signal.
【００３８】１／４出力電圧のバイナリ電圧増幅器の制
御部４−２のビット選択回路４１は、実装位置情報「Ｐ
８」を受けることにより、オンオフ制御信号としてデジ
タル音声信号Ｄａの最下位ビット（ＬＳＢ）を選定し、
ビットが「１」のときに電圧増幅器をオン（動作）さ
せ、ビットが「０」のときに電圧増幅器をオフ（停止）
させる制御信号として出力する。The bit selection circuit 41 of the control unit 4-2 of the 1/4 output voltage binary voltage amplifier controls the mounting position information "P
8 ”, the least significant bit (LSB) of the digital audio signal Da is selected as the on / off control signal,
Turns on (operates) the voltage amplifier when the bit is "1" and turns off (stops) the voltage amplifier when the bit is "0"
The control signal is output as a control signal.
【００３９】また、１／２出力電圧のバイナリ電圧増幅
器の制御部４−１のビット選択回路４１は、実装位置情
報「Ｐ７」を受けることにより、オンオフ制御信号とし
てデジタル音声信号Ｄａの最下位から２番目のビットを
選定し、ビットが「１」のときにオン動作させ、ビット
が「０」のときに電圧増幅器をオフ（停止）させる制御
信号として出力する。Further, the bit selection circuit 41 of the control section 4-1 of the binary voltage amplifier having a 1/2 output voltage receives the mounting position information "P7", and as an on / off control signal, starts from the lowest of the digital audio signal Da. The second bit is selected and turned on when the bit is “1”, and is output as a control signal to turn off (stop) the voltage amplifier when the bit is “0”.
【００４０】図４は、等出力電圧増幅器およびバイナリ
電圧増幅器に共通化できる制御部の一例を示すブロック
図である。FIG. 4 is a block diagram showing an example of a control unit which can be shared by the equal output voltage amplifier and the binary voltage amplifier.
【００４１】上述した制御部３の構成要素に制御部４の
構成要素を付加すると共に、２つのオンオフ制御信号の
いずれか一方を選択する出力切替スイッチ５１と、実装
位置情報Ｄｐに基づき出力切替スイッチ５１を制御する
切替制御回路５２とを設けている。The components of the control unit 4 are added to the components of the control unit 3 described above, and an output changeover switch 51 for selecting one of two on / off control signals, and an output changeover switch based on the mounting position information Dp. And a switching control circuit 52 for controlling the switch 51.
【００４２】このようにすることにより、等出力電圧増
幅器およびバイナリ電圧増幅器の区別なく制御部を共通
化できる。そして、バイナリ電圧増幅器の供給電圧Ｖ２
および出力変成器５の一次巻数を変えることでバイナリ
電圧増幅器２の出力電圧を１／２，１／４……にするこ
とができ、等出力電圧増幅器１およびバイナリ電圧増幅
器２として同一の増幅器を使用できる。In this manner, the control unit can be shared without discrimination between the equal output voltage amplifier and the binary voltage amplifier. And the supply voltage V2 of the binary voltage amplifier
By changing the primary winding number of the output transformer 5, the output voltage of the binary voltage amplifier 2 can be reduced to 1/2, 1/4,..., And the same amplifier is used as the equal output voltage amplifier 1 and the binary voltage amplifier 2. Can be used.
【００４３】なお、上述した図５による動作説明では、
６個の等出力電圧増幅器および２個のバイナリ電圧増幅
器を使用した場合を例にして説明したが、等出力電圧増
幅器およびバイナリ電圧増幅器の個数を多くすることに
より、振幅変調信号の波形歪を少なくすることができ
る。In the above description of the operation with reference to FIG.
The case where six equal output voltage amplifiers and two binary voltage amplifiers are used has been described as an example, but by increasing the number of equal output voltage amplifiers and binary voltage amplifiers, waveform distortion of the amplitude modulation signal can be reduced. can do.
【００４４】[0044]
【発明の効果】以上説明したように本発明によれば、複
数の等出力電圧増幅器およびバイナリ電圧増幅器に制御
部をそれぞれ設け、これら制御部がＡ／Ｄ変換器から出
力されるデジタル音声信号および実装位置情報に基づき
自電圧増幅器のオンオフ制御を行うことにより、従来例
のように変調用エンコーダ内の一つの故障により一度に
複数個の電圧増幅器が動作しなくなるという問題を回避
できる。As described above, according to the present invention, a plurality of equal-output voltage amplifiers and a plurality of binary voltage amplifiers are provided with control units, and these control units are configured to control the digital audio signal and the digital audio signal output from the A / D converter. By performing on / off control of the own voltage amplifier based on the mounting position information, it is possible to avoid a problem that a plurality of voltage amplifiers do not operate at once due to one failure in the modulation encoder as in the conventional example.
【００４５】また、等出力電圧増幅器およびバイナリ電
圧増幅器の設置数の変更に対して容易に対応できる。更
に、制御部を共通化することにより保守が容易になる。Further, it is possible to easily cope with a change in the number of installed equal output voltage amplifiers and binary voltage amplifiers. Furthermore, maintenance is facilitated by using a common control unit.
【図１】本発明の一実施形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】図１に示した等出力電圧増幅器１に内蔵される
制御部３の一例を示すブロック図である。FIG. 2 is a block diagram showing an example of a control unit 3 incorporated in the equal output voltage amplifier 1 shown in FIG.
【図３】図１に示したバイナリ電圧増幅器２に内蔵され
る制御部４の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of a control unit 4 built in the binary voltage amplifier 2 shown in FIG.
【図４】等出力電圧増幅器およびバイナリ電圧増幅器に
共通化できる制御部の一例を示すブロック図である。FIG. 4 is a block diagram illustrating an example of a control unit that can be shared by an equal output voltage amplifier and a binary voltage amplifier.
【図５】６個の等出力電圧増幅器と２個のバイナリ電圧
増幅器とを用いた場合のデジタル音声信号Ｄａおよび各
電圧増幅器の動作を示す図である。FIG. 5 is a diagram illustrating a digital audio signal Da and operation of each voltage amplifier when six equal-output voltage amplifiers and two binary voltage amplifiers are used.
【図６】従来例を示すブロック図である。FIG. 6 is a block diagram showing a conventional example.
１ 等出力電圧増幅器（ＭＰＡ） ２ バイナリ電圧増幅器（ＢＰＡ） ３，４ 制御部 ５ 出力変成器 ９ Ａ／Ｄ変換器 ３１ ビット値検出回路 ３２ 変換テーブル ３３ 比較判定回路 ４１ ビット選択回路 ５１ 出力切替スイッチ ５２ 切替制御回路 Ｄａ デジタル音声信号 Ｄｐ 実装位置情報 Reference Signs List 1 equal output voltage amplifier (MPA) 2 binary voltage amplifier (BPA) 3, 4 control unit 5 output transformer 9 A / D converter 31 bit value detection circuit 32 conversion table 33 comparison judgment circuit 41 bit selection circuit 51 output selection switch 52 Switching control circuit Da Digital audio signal Dp Mounting position information
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J002 BB02 BB11 BB12 BB22 FF18 5J069 AA02 AA21 AA24 CA55 FA11 FA16 HA38 KA32 KA34 KA42 KA48 KA53 MA22 SA14 TA01 TA06 5K004 AA03 DD00 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J002 BB02 BB11 BB12 BB22 FF18 5J069 AA02 AA21 AA24 CA55 FA11 FA16 HA38 KA32 KA34 KA42 KA48 KA53 MA22 SA14 TA01 TA06 5K004 AA03 DD00
Claims (6)
ジタル信号に変換し、前記デジタル信号に基づきｎ個
（ｎは正の整数）の等出力電圧増幅器および前記等出力
電圧増幅器の出力電圧の１／２，１／４，……，１／２
m をそれぞれ出力するｍ個（ｍは正の整数）のバイナリ
電圧増幅器をそれぞれオンオフ制御して振幅変調波信号
を生成する振幅変調送信機であって、前記等出力電圧増
幅器および前記バイナリ電圧増幅器が前記デジタル信号
に基づきオンオフ制御する制御手段をそれぞれ内蔵して
いることを特徴とする振幅変調送信機。1. An input analog audio signal is converted into a digital signal of a plurality of bits, and based on the digital signal, n (n is a positive integer) equal output voltage amplifiers and 1/1 of an output voltage of the equal output voltage amplifier. 2, 1/4, ..., 1/2
The (m is a positive integer) m number of outputs each m a and respectively turning on and off the binary voltage amplifier amplitude modulation transmitter for generating an amplitude-modulated wave signal, the like output voltage amplifier and the binary voltage amplifier An amplitude modulation transmitter, wherein each of the control units performs on / off control based on the digital signal.
置を示す固有の実装位置情報および前記デジタル音声信
号に基づきオンオフ制御することを特徴とする請求項１
記載の振幅変調送信機。2. The control device according to claim 1, wherein the control unit performs on / off control based on unique mounting position information indicating a mounting position in a transmitter housing and the digital audio signal.
An amplitude-modulated transmitter as described.
ジタル信号に変換し、前記デジタル信号に基づきｎ個
（ｎは正の整数）の等出力電圧増幅器および前記等出力
電圧増幅器の出力電圧の１／２，１／４，……，１／２
m をそれぞれ出力するｍ個（ｍは正の整数）のバイナリ
電圧増幅器をそれぞれオンオフ制御して振幅変調波信号
を生成する振幅変調送信機であって、前記ｎ個の等出力
電圧増幅器にそれぞれ内蔵されて自電圧増幅器をオンオ
フ制御する第１の制御手段と、前記ｍ個のバイナリ電圧
増幅器にそれぞれ内蔵されて自電圧増幅器をオンオフ制
御する第２の制御手段とを有し、前記第１および第２の
制御手段が、送信機筐体内の実装位置を示す固有の実装
位置情報および前記デジタル音声信号に基づきそれぞれ
オンオフ制御することを特徴とする振幅変調送信機。3. An input analog audio signal is converted into a digital signal of a plurality of bits, and n (n is a positive integer) equal output voltage amplifiers and 1/1/1 of the output voltage of the equal output voltage amplifier are determined based on the digital signal. 2, 1/4, ..., 1/2
The (m is a positive integer) m number of outputs each m a and respectively turning on and off the binary voltage amplifier amplitude modulation transmitter for generating an amplitude-modulated wave signal, internal to each of the n number of equal output voltage amplifier First control means for controlling the on-off of the self-voltage amplifier, and second control means built in each of the m binary voltage amplifiers for on-off control of the self-voltage amplifier. 2. The amplitude modulation transmitter according to claim 2, wherein the control means performs on / off control based on unique mounting position information indicating a mounting position in the transmitter housing and the digital audio signal.
声信号の上位のビットの内の前記等出力電圧増幅器の個
数（ｎ）を２進数表示するに要するビット数のビット値
を検出するビット値検出回路と、前記実装位置情報を前
記ビットの値と比較する所定の数値に変換する変換テー
ブルと、前記ビット値検出回路の出力値と前記変換テー
ブルの出力値とを比較してオンオフ制御信号を生成する
比較判定回路とを有していることを特徴とする請求項３
記載の振幅変調送信機。4. A bit for detecting a bit value of a number of bits required to represent the number (n) of the equal output voltage amplifiers in a binary number among upper bits of the digital audio signal. A value detection circuit, a conversion table for converting the mounting position information into a predetermined numerical value for comparison with the bit value, and an on / off control signal for comparing the output value of the bit value detection circuit with the output value of the conversion table. 4. A comparison determination circuit for generating a comparison result.
An amplitude-modulated transmitter as described.
報に基づき前記デジタル音声信号の下位ビットの中から
１ビットを選択してオンオフ制御信号として出力するビ
ット選択回路を有していることを特徴とする請求項３記
載の振幅変調送信機。5. The second control means includes a bit selection circuit that selects one bit from lower bits of the digital audio signal based on the mounting position information and outputs the selected bit as an on / off control signal. The amplitude modulation transmitter according to claim 3, wherein:
デジタル音声信号の上位のビットの内の前記等出力電圧
増幅器の個数（ｎ）を２進数表示するに要するビット数
のビット値を検出するビット値検出回路と、前記実装位
置情報を前記ビットの値と比較する所定の数値に変換す
る変換テーブルと、前記ビット値検出回路の出力値と前
記変換テーブルの出力値とを比較して第１のオンオフ制
御信号として出力する比較判定回路と、前記実装位置情
報に基づき前記デジタル音声信号の下位ビットの中から
１ビットを選択して第２のオンオフ制御信号として出力
するビット選択回路と、前記第１および第２のオンオフ
制御信号のいずれか一方を選択する出力切替スイッチ
と、前記実装位置情報に基づき前記出力切替スイッチを
制御する切替制御回路とをそれぞれ有して共通化されて
いることを特徴とする請求項３記載の振幅変調送信機。6. The first and second control means sets a bit value of the number of bits required to represent the number (n) of the equal output voltage amplifiers in binary notation among the upper bits of the digital audio signal. A bit value detection circuit to be detected, a conversion table for converting the mounting position information into a predetermined numerical value to be compared with the bit value, and comparing the output value of the bit value detection circuit with the output value of the conversion table A comparison determination circuit that outputs a first on / off control signal, a bit selection circuit that selects one bit from lower bits of the digital audio signal based on the mounting position information and outputs the selected bit as a second on / off control signal, An output switch for selecting one of the first and second on / off control signals, and a switch control circuit for controlling the output switch based on the mounting position information The amplitude modulation transmitter according to claim 3, wherein the transmitter and the receiver are shared.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148151A JP4254076B2 (en) | 2001-05-17 | 2001-05-17 | Amplitude modulation transmitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148151A JP4254076B2 (en) | 2001-05-17 | 2001-05-17 | Amplitude modulation transmitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344243A true JP2002344243A (en) | 2002-11-29 |
| JP4254076B2 JP4254076B2 (en) | 2009-04-15 |
Family
ID=18993525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148151A Expired - Fee Related JP4254076B2 (en) | 2001-05-17 | 2001-05-17 | Amplitude modulation transmitter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4254076B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124459A (en) * | 2005-10-31 | 2007-05-17 | Hitachi Kokusai Electric Inc | Transmitter |
| US7619470B2 (en) | 2006-06-27 | 2009-11-17 | Kabushiki Kaisha Toshiba | Power amplifier |
| US8554158B2 (en) | 2010-09-30 | 2013-10-08 | St-Ericsson Sa | Current saving by reduced modulation code and selective gating of RF signal |
| JP2017147606A (en) * | 2016-02-17 | 2017-08-24 | 株式会社東芝 | Modulation signal generation device and wireless device |
-
2001
- 2001-05-17 JP JP2001148151A patent/JP4254076B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124459A (en) * | 2005-10-31 | 2007-05-17 | Hitachi Kokusai Electric Inc | Transmitter |
| US7619470B2 (en) | 2006-06-27 | 2009-11-17 | Kabushiki Kaisha Toshiba | Power amplifier |
| US8554158B2 (en) | 2010-09-30 | 2013-10-08 | St-Ericsson Sa | Current saving by reduced modulation code and selective gating of RF signal |
| JP2017147606A (en) * | 2016-02-17 | 2017-08-24 | 株式会社東芝 | Modulation signal generation device and wireless device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4254076B2 (en) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2160497C2 (en) | Method and device for digital-to-analog conversion | |
| US7420496B2 (en) | Digital/analog converting apparatus with high resolution | |
| US7317413B2 (en) | Multi-channel digital to analog (D/A) conversion | |
| JP4426590B2 (en) | Variable gain analog-to-digital converter, gain-adjustable analog-digital converter gain adjustment method, and system including variable gain analog-to-digital converter | |
| EP1906535A1 (en) | Differential offset correction circuit | |
| KR19990007495A (en) | High efficiency RF amplifier | |
| JP2002009637A (en) | Rf power amplifier having distributed modulation encoding | |
| US7541768B2 (en) | Step motor control circuit and method of generating step motor control signal | |
| US20210091729A1 (en) | Amplifier and signal processing circuit | |
| US7724082B2 (en) | Method and apparatus for pulse width modulation in a switching amplifier | |
| JP2002344243A (en) | Amplitude modulation transmitter | |
| US7215272B2 (en) | Schemes to implement multi-level PWM in digital system | |
| US6927715B2 (en) | Device and control structure of multi-level pulse width modulation | |
| JPH06224641A (en) | Digital am transmitter | |
| US20040164792A1 (en) | Switching circuit and digital power amplifier | |
| JP6758420B2 (en) | Isolator circuit | |
| WO2021131908A1 (en) | Audio circuit and method for reproducing dsd signal | |
| US7405684B2 (en) | Signal selecting circuit and recording medium having program recorded thereon | |
| US4668921A (en) | Power supply circuit | |
| US7071863B1 (en) | Low power analog to digital converter having reduced bias during an inactive phase | |
| US7009544B2 (en) | Digital to analog converter and signal converting method for the same | |
| US5594438A (en) | Analog-to-digital converter | |
| JPH0685672A (en) | A/d converter and analog/digital coexisting system | |
| JP5494036B2 (en) | Amplitude modulation circuit and amplitude modulation method | |
| JP2000101362A (en) | Improved pulse step modulating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080515 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |