JP4252495B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP4252495B2
JP4252495B2 JP2004159181A JP2004159181A JP4252495B2 JP 4252495 B2 JP4252495 B2 JP 4252495B2 JP 2004159181 A JP2004159181 A JP 2004159181A JP 2004159181 A JP2004159181 A JP 2004159181A JP 4252495 B2 JP4252495 B2 JP 4252495B2
Authority
JP
Japan
Prior art keywords
terminal
shield cap
component
circuit module
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004159181A
Other languages
English (en)
Other versions
JP2005340613A (ja
Inventor
真佐樹 原
信也 中井
英樹 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004159181A priority Critical patent/JP4252495B2/ja
Publication of JP2005340613A publication Critical patent/JP2005340613A/ja
Application granted granted Critical
Publication of JP4252495B2 publication Critical patent/JP4252495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、部品搭載面を有する基板と、この基板の部品搭載面に搭載された部品と、この部品をシールドするシールドキャップとを備えた回路モジュールに関する。
近年、携帯電話機等の電子機器においては、回路の小型化が要求されている。この要求に応える技術の一つとしては、多層基板等の基板を用いて回路を集積する技術がある。本出願において、基板とこの基板に一体化された回路との複合体を回路モジュールと呼ぶ。
多層基板を用いた回路モジュールでは、多層基板の内部の導体層および表面の導体層を用いて回路の少なくとも一部が構成される。また、回路モジュールには、多層基板等の基板の表面に1以上の部品が搭載されたものもある。このような回路モジュールは、例えば特許文献1に記載されている。
ここで、基板において部品が搭載される面を部品搭載面と呼ぶ。この部品搭載面に搭載される部品は端子を有している。一方、部品搭載面には、部品の端子が接続される導体層(以下、端子接続用導体層と言う。)が形成されている。部品搭載面に搭載される部品としては、端子が、部品において基板に対向する底面に配置された部品(以下、底面端子部品と言う。)や、端子が部品の側面に配置された部品(以下、側面端子部品と言う。)がある。
また、基板の部品搭載面に部品が搭載された回路モジュールには、部品を電磁気的にシールドする導電性のシールドキャップを備えたものもある。シールドキャップは、部品搭載面に搭載された部品を覆うように基板に取り付けられる。このようなシールドキャップを備えた回路モジュールは、例えば特許文献2〜5に記載されている。
特開2002−208873号公報 特開平5−14052号公報 特開平9−307261号公報 特開2002−76832号公報 特開2003−51733号公報
ここで、側面端子部品とシールドキャップとを備えた回路モジュールにおける問題点について説明する。このような回路モジュールでは、側面端子部品の端子およびそれに接続される端子接続用導体層は、導電性のシールドキャップと接触してはならない。そのため、従来は、振動等によりシールドキャップが多少動いても、側面端子部品の端子およびそれに接続される端子接続用導体層がシールドキャップと接触しないように、側面端子部品の端子とシールドキャップとの間および端子接続用導体層とシールドキャップとの間に、ある程度の大きさの間隙を設けていた。
このように、従来は、上記の間隙を設けていたことにより、部品搭載面に、側面端子部品や端子接続用導体層を配置することのできない無駄な領域が存在していた。そのため、従来は、部品搭載面を十分に有効利用することができず、その結果、回路モジュールの小型化が困難になったり、部品搭載面に搭載する部品の数を増やすことが困難になったりするという問題点があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、基板の部品搭載面に搭載された側面端子部品の端子とシールドキャップとの距離および側面端子部品に接続される部品搭載面上の端子接続用導体層とシールドキャップとの距離を小さくして、基板の部品搭載面をより有効に利用できるようにした回路モジュールを提供することにある。
本発明の回路モジュールは、部品が搭載される部品搭載面を有する基板と、部品搭載面に搭載された複数の部品と、複数の部品を覆うように基板に取り付けられ、複数の部品をシールドするシールドキャップとを備えている。複数の部品は、部品搭載面に対向する底面とこの底面に配置された端子とを有する2以上の底面端子部品と、側面とこの側面に配置された端子とを有する1以上の側面端子部品とを含んでいる。基板は、部品搭載面上に配置されて各端子が接続される複数の端子接続用導体層を有している。底面端子部品とシールドキャップとの間の最短距離は、側面端子部品の端子とシールドキャップとの間の最短距離および側面端子部品の端子に接続される端子接続用導体層とシールドキャップとの間の最短距離よりも小さい。
本発明の回路モジュールでは、底面端子部品とシールドキャップとの間の最短距離が、側面端子部品の端子とシールドキャップとの間の最短距離および側面端子部品の端子に接続される端子接続用導体層とシールドキャップとの間の最短距離よりも小さいことから、側面端子部品の端子あるいはこれに接続される端子接続用導体層とシールドキャップの接触を防止することができる。
本発明の回路モジュールにおいて、シールドキャップは矩形の開口部を有し、2つの底面端子部品は、開口部の対角線上に配置されていてもよい。
また、本発明の回路モジュールにおいて、側面端子部品の端子とシールドキャップとの間の最短距離および側面端子部品の端子に接続される端子接続用導体層とシールドキャップとの間の最短距離は、底面端子部品とシールドキャップとの間の最短距離よりも、50μm以上大きくてもよい。
また、本発明の回路モジュールにおいて、少なくとも1つの底面端子部品は、シールドキャップに接していてもよい。また、シールドキャップは金属によって形成されていてもよい。また、シールドキャップは、部品搭載面に接着されていてもよい。また、基板は多層基板であってもよい。
本発明の回路モジュールでは、底面端子部品とシールドキャップとの間の最短距離が、側面端子部品の端子とシールドキャップとの間の最短距離および側面端子部品の端子に接続される端子接続用導体層とシールドキャップとの間の最短距離よりも小さい。これにより、本発明によれば、側面端子部品の端子あるいはこれに接続される端子接続用導体層とシールドキャップの接触を防止することができる。更に、このことから、本発明によれば、側面端子部品の端子とシールドキャップとの距離および側面端子部品に接続される端子接続用導体層とシールドキャップとの距離を小さくすることができる。これにより、本発明によれば、基板の部品搭載面をより有効に利用することができるという効果を奏する。また、本発明によれば、2以上の底面端子部品によって、シールドキャップの位置を決めることが可能になるという効果を奏する。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
始めに、図1および図2を参照して、本発明の第1の実施の形態に係る回路モジュールの構成について説明する。図1は本実施の形態に係る回路モジュールを一部切り欠いて示す平面図である。図2は、図1のA−A線断面図である。
図1および図2に示したように、本実施の形態に係る回路モジュール1は、多層基板10と、この多層基板10に搭載された複数の部品と、シールドキャップ50とを備えている。
図2に示したように、多層基板10は、誘電体層11と、パターン化された導体層12とが交互に積層された構造になっている。多層基板10の全体形状は、六面体形状になっている。導体層12は、回路モジュールにおける回路の一部を構成する。また、多層基板10は、部品が搭載される部品搭載面13を有している。
部品搭載面13に搭載される部品は、2以上の底面端子部品と、1以上の側面端子部品とを含んでいる。図1には、部品搭載面13に、4つの底面端子部品31〜34と、6つの側面端子部品41〜46とが搭載されている例を示している。以下、適宜、底面端子部品31〜34を代表して底面端子部品30と称し、側面端子部品41〜46を代表して側面端子部品40と称する。
底面端子部品30は、例えば六面体形状になっている。この底面端子部品30は、部品搭載面13に対向する底面30aと、この底面30aに配置された複数の端子30bとを有している。図3は、底面端子部品30の底面30aの形態の一例を示している。この例では、底面端子部品30の底面30aには、6つの端子30bが設けられている。
側面端子部品40は、例えば六面体形状になっている。この側面端子部品40は、側面40aと、この側面40aに配置された複数、例えば2つの端子40bとを有している。なお、図1において、符号40a,40bは、側面端子部品41についてのみ付しているが、他の側面端子部品42〜46も、同様に、側面40aと端子40bとを有している。
多層基板10は、部品搭載面13上に配置され、底面端子部品30の各端子30bが接続される複数の端子接続用導体層21と、部品搭載面13上に配置され、側面端子部品40の各端子40bが接続される複数の端子接続用導体層22とを有している。端子接続用導体層21は、底面端子部品30の底面30aに対向する部品搭載面13上の領域内に配置されている。端子30bと端子接続用導体層21との間、および端子40bと端子接続用導体層22との間は、それぞれ、例えば半田によって電気的に接続されている。
シールドキャップ50は、部品搭載面13に搭載された部品31〜34,41〜46を覆うように多層基板10に取り付けられている。このシールドキャップ50は、部品31〜34,41〜46を電磁気的にシールドする。シールドキャップ50は、導電性の材料、例えば金属によって形成されている。
また、シールドキャップ50は、4つの側部50a〜50dと1つの上面部50eとを有し、全体形状が箱形になっている。また、シールドキャップ50は、矩形の開口部51を有している。また、シールドキャップ50は、側部50a〜50dの下端面が部品搭載面13に接着されることによって、多層基板10に固定されている。
また、部品搭載面13には、接地用導体層23が設けられている。シールドキャップ50は、この接地用導体層23に電気的に接続されている。
本実施の形態では、4つの底面端子部品31〜34は、いずれも、シールドキャップ50の側部50a〜50dのいずれかの内壁に接している。
次に、図4を参照して、本実施の形態に係る回路モジュール1の特徴について詳しく説明する。図4は、図1の一部を示している。図4において、符号d1は、側面端子部品40の端子40bとシールドキャップ50との間の最短距離を表している。また、符号d2は、側面端子部品40の端子40bに接続される端子接続用導体層22とシールドキャップ50との間の最短距離を表している。また、符号d3は、シールドキャップ50の厚さを表している。また、符号d4は、部品搭載面13の外周部とシールドキャップ50との間の距離を表している。なお、図4では、距離d1が距離d2よりも大きくなっているが、これらは等しくてもよいし、逆に距離d2が距離d1よりも大きくてもよい。
本実施の形態では、底面端子部品30とシールドキャップ50との間の最短距離は、側面端子部品40の端子40bとシールドキャップ50との間の最短距離d1および端子接続用導体層22とシールドキャップ50との間の最短距離d2よりも小さい。なお、本実施の形態では、底面端子部品30はシールドキャップ50に接しているので、底面端子部品30とシールドキャップ50との間の最短距離はゼロである。
また、本実施の形態では、上記最短距離d1,d2は、底面端子部品30とシールドキャップ50との間の最短距離よりも、50μm以上大きいことが好ましい。本実施の形態では、底面端子部品30とシールドキャップ50との間の最短距離がゼロであるので、上記最短距離d1,d2は50μm以上であることが好ましいということになる。
シールドキャップ50の厚さd3は、例えば100μm程度である。部品搭載面13の外周部とシールドキャップ50との間の距離d4も、例えば100μm程度である。
ここで、図5に、本実施の形態と比較するための比較例の回路モジュールの一部を示す。この比較例では、側面端子部品40の端子40bおよびこれに接続される端子接続用導体層22が、底面端子部品30よりもシールドキャップ50に近い位置に配置されている。図5において、符号d5は、側面端子部品40の端子40bとシールドキャップ50との間の最短距離を表している。また、符号d6は、側面端子部品40の端子40bに接続される端子接続用導体層22とシールドキャップ50との間の最短距離を表している。
図5に示した比較例では、振動等によりシールドキャップ50が多少動いても、側面端子部品40の端子40bおよび端子接続用導体層22がシールドキャップ50と接触しないようにするために、距離d5,d6をある程度大きくする必要がある。従来は、この距離d5,d6を、例えば200μm以上としていた。この場合、部品搭載面13において、シールドキャップ50の内壁からその内側にかけて、200μm以上の幅で、部品や端子接続用導体層を配置することのできない無駄な領域が発生する。その結果、回路モジュールの小型化が困難になったり、部品搭載面に搭載する部品の数を増やすことが困難になったりする。
これに対し、本実施の形態では、振動等によりシールドキャップ50が多少動いても、底面端子部品30がシールドキャップ50と接触していることにより、シールドキャップ50が、側面端子部品40の端子40bおよび端子接続用導体層22に近づくことが阻止される。従って、本実施の形態によれば、シールドキャップ50が、側面端子部品40の端子40bおよび端子接続用導体層22に接触することを防止することができる。更に、このことから、本実施の形態によれば、側面端子部品40の端子40bとシールドキャップ50との距離d1および端子接続用導体層22とシールドキャップ50との距離d2を、例えば50μm程度にまで小さくすることができる。従って、本実施の形態によれば、比較例に比べて、部品や端子接続用導体層を配置することのできない無駄な領域の幅を例えば150μm以上小さくすることができ、その分、部品搭載面13をより有効に利用することができる。
このように、本実施の形態によれば、多層基板10の部品搭載面13をより有効に利用することができ、その結果、回路モジュール1をより小型化したり、部品搭載面13に搭載する部品の数を増やすことが可能になる。
また、図1に示したように、本実施の形態では、2以上の底面端子部品30によって、シールドキャップ50の位置を決めることが可能になる。
また、本実施の形態では、シールドキャップ50は矩形の開口部51を有している。そして、2つの底面端子部品31,33は、開口部51の対角線53上に配置されている。これにより、シールドキャップ50の位置をより確実に決めることができる。
[第2の実施の形態]
次に、図6を参照して、本実施の形態の第2の実施の形態に係る回路モジュールについて説明する。図6は本実施の形態に係る回路モジュールを一部切り欠いて示す平面図である。本実施の形態では、全ての底面端子部品31〜34がシールドキャップ50から離れている。従って、本実施の形態では、底面端子部品30とシールドキャップ50との間の最短距離はゼロではない。この最短距離は、特に限定されないが、200μm以下であることが好ましく、また小さいほど好ましい。
本実施の形態では、振動等によりシールドキャップ50が多少動いても、底面端子部品30がシールドキャップ50と接触することにより、シールドキャップ50が、側面端子部品40の端子40bおよびこれに接続される端子接続用導体層22に近づくことが阻止される。
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、第1の実施の形態では全ての底面端子部品31〜34がシールドキャップ50に接し、第2の実施の形態では全ての底面端子部品31〜34がシールドキャップ50から離れている。しかし、底面端子部品31〜34のうちの一部のみが、シールドキャップ50に接していてもよい。
また、実施の形態では、基板として多層基板10を用いているが、本発明において、基板は単層の基板であってもよい。
本発明の第1の実施の形態に係る回路モジュールを一部切り欠いて示す平面図である。 図1のA−A線断面図である。 本発明の第1の実施の形態における底面端子部品の底面図である。 本発明の第1の実施の形態に係る回路モジュールの特徴を説明するための説明図である。 本発明の第1の実施の形態と比較するための比較例の回路モジュールの一部を示す説明図である。 本発明の第2の実施の形態に係る回路モジュールを一部切り欠いて示す平面図である。
符号の説明
1…回路モジュール、10…多層基板、13…部品搭載面、21,22…端子接続用導体層、30〜34…底面端子部品、30a…底面、30b…端子、40〜46…側面端子部品、40a…側面、40b…端子、50…シールドキャップ。

Claims (6)

  1. 部品が搭載される部品搭載面を有する基板と、
    前記部品搭載面に搭載された複数の部品と、
    前記複数の部品を覆うように前記基板に取り付けられ、前記複数の部品をシールドするシールドキャップとを備えた回路モジュールであって、
    前記複数の部品は、前記部品搭載面に対向する底面とこの底面に配置された端子とを有する2以上の底面端子部品と、側面とこの側面に配置された端子とを有する1以上の側面端子部品とを含み、
    前記基板は、前記部品搭載面上に配置されて前記各端子が接続される複数の端子接続用導体層を有し、
    前記底面端子部品と前記シールドキャップとの間の最短距離は、前記側面端子部品の端子と前記シールドキャップとの間の最短距離および前記側面端子部品の端子に接続される端子接続用導体層と前記シールドキャップとの間の最短距離よりも小さく、
    前記シールドキャップは矩形の開口部を有し、2つの底面端子部品は、前記開口部の対角線上に配置されていることを特徴とする回路モジュール。
  2. 前記側面端子部品の端子と前記シールドキャップとの間の最短距離および前記側面端子部品の端子に接続される端子接続用導体層と前記シールドキャップとの間の最短距離は、前記底面端子部品と前記シールドキャップとの間の最短距離よりも、50μm以上大きいことを特徴とする請求項記載の回路モジュール。
  3. 少なくとも1つの前記底面端子部品は、前記シールドキャップに接していることを特徴とする請求項1または2記載の回路モジュール。
  4. 前記シールドキャップは金属によって形成されていることを特徴とする請求項1ないしのいずれかに記載の回路モジュール。
  5. 前記シールドキャップは、前記部品搭載面に接着されていることを特徴とする請求項1ないしのいずれかに記載の回路モジュール。
  6. 前記基板は多層基板であることを特徴とする請求項1ないしのいずれかに記載の回路モジュール。
JP2004159181A 2004-05-28 2004-05-28 回路モジュール Expired - Fee Related JP4252495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159181A JP4252495B2 (ja) 2004-05-28 2004-05-28 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159181A JP4252495B2 (ja) 2004-05-28 2004-05-28 回路モジュール

Publications (2)

Publication Number Publication Date
JP2005340613A JP2005340613A (ja) 2005-12-08
JP4252495B2 true JP4252495B2 (ja) 2009-04-08

Family

ID=35493815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159181A Expired - Fee Related JP4252495B2 (ja) 2004-05-28 2004-05-28 回路モジュール

Country Status (1)

Country Link
JP (1) JP4252495B2 (ja)

Also Published As

Publication number Publication date
JP2005340613A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US11387016B2 (en) Transmission line substrate and electronic device
EP2393307B1 (en) Semiconductor device and microphone
KR100288520B1 (ko) 회로 소자 실장 구조물
JP4918373B2 (ja) 積層実装構造体
US8686565B2 (en) Stacked chip assembly having vertical vias
US11716813B2 (en) Module
JP5144210B2 (ja) 半導体装置
KR20040081143A (ko) 모듈 부품
JP2022126814A5 (ja) 電子モジュール、及び電子機器
WO2016129278A1 (ja) フレキシブル基板、フレキシブル基板付き部品、及びフレキシブル基板付き部品の製造方法
KR20190099709A (ko) 인쇄회로기판
US10880987B2 (en) Circuit board and optical module having such circuit board
JP4252495B2 (ja) 回路モジュール
US10128043B2 (en) Chip-type electronic component
JP5354045B2 (ja) マイクロフォン
US20220418101A1 (en) Multi-layer circuit board with embedded components and method for manufacturing same
JP2007150212A (ja) 回路基板
WO2015019615A1 (ja) 電気接続箱
JP2005353925A (ja) 多層配線基板および電子装置用基板
JP2012028432A (ja) 電子部品
KR101022880B1 (ko) 리지드-플렉시블 기판 및 그 제조방법
JP4839868B2 (ja) 電子部品パッケージ
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2014207145A (ja) 平板状コネクタおよび隔壁実装構造
JP5874552B2 (ja) 接合部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees