JP4252495B2 - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP4252495B2 JP4252495B2 JP2004159181A JP2004159181A JP4252495B2 JP 4252495 B2 JP4252495 B2 JP 4252495B2 JP 2004159181 A JP2004159181 A JP 2004159181A JP 2004159181 A JP2004159181 A JP 2004159181A JP 4252495 B2 JP4252495 B2 JP 4252495B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- shield cap
- component
- circuit module
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
[第1の実施の形態]
始めに、図1および図2を参照して、本発明の第1の実施の形態に係る回路モジュールの構成について説明する。図1は本実施の形態に係る回路モジュールを一部切り欠いて示す平面図である。図2は、図1のA−A線断面図である。
次に、図6を参照して、本実施の形態の第2の実施の形態に係る回路モジュールについて説明する。図6は本実施の形態に係る回路モジュールを一部切り欠いて示す平面図である。本実施の形態では、全ての底面端子部品31〜34がシールドキャップ50から離れている。従って、本実施の形態では、底面端子部品30とシールドキャップ50との間の最短距離はゼロではない。この最短距離は、特に限定されないが、200μm以下であることが好ましく、また小さいほど好ましい。
Claims (6)
- 部品が搭載される部品搭載面を有する基板と、
前記部品搭載面に搭載された複数の部品と、
前記複数の部品を覆うように前記基板に取り付けられ、前記複数の部品をシールドするシールドキャップとを備えた回路モジュールであって、
前記複数の部品は、前記部品搭載面に対向する底面とこの底面に配置された端子とを有する2以上の底面端子部品と、側面とこの側面に配置された端子とを有する1以上の側面端子部品とを含み、
前記基板は、前記部品搭載面上に配置されて前記各端子が接続される複数の端子接続用導体層を有し、
前記底面端子部品と前記シールドキャップとの間の最短距離は、前記側面端子部品の端子と前記シールドキャップとの間の最短距離および前記側面端子部品の端子に接続される端子接続用導体層と前記シールドキャップとの間の最短距離よりも小さく、
前記シールドキャップは矩形の開口部を有し、2つの底面端子部品は、前記開口部の対角線上に配置されていることを特徴とする回路モジュール。 - 前記側面端子部品の端子と前記シールドキャップとの間の最短距離および前記側面端子部品の端子に接続される端子接続用導体層と前記シールドキャップとの間の最短距離は、前記底面端子部品と前記シールドキャップとの間の最短距離よりも、50μm以上大きいことを特徴とする請求項1記載の回路モジュール。
- 少なくとも1つの前記底面端子部品は、前記シールドキャップに接していることを特徴とする請求項1または2記載の回路モジュール。
- 前記シールドキャップは金属によって形成されていることを特徴とする請求項1ないし3のいずれかに記載の回路モジュール。
- 前記シールドキャップは、前記部品搭載面に接着されていることを特徴とする請求項1ないし4のいずれかに記載の回路モジュール。
- 前記基板は多層基板であることを特徴とする請求項1ないし5のいずれかに記載の回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159181A JP4252495B2 (ja) | 2004-05-28 | 2004-05-28 | 回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159181A JP4252495B2 (ja) | 2004-05-28 | 2004-05-28 | 回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340613A JP2005340613A (ja) | 2005-12-08 |
JP4252495B2 true JP4252495B2 (ja) | 2009-04-08 |
Family
ID=35493815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004159181A Expired - Fee Related JP4252495B2 (ja) | 2004-05-28 | 2004-05-28 | 回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4252495B2 (ja) |
-
2004
- 2004-05-28 JP JP2004159181A patent/JP4252495B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005340613A (ja) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11387016B2 (en) | Transmission line substrate and electronic device | |
EP2393307B1 (en) | Semiconductor device and microphone | |
KR100288520B1 (ko) | 회로 소자 실장 구조물 | |
JP4918373B2 (ja) | 積層実装構造体 | |
US8686565B2 (en) | Stacked chip assembly having vertical vias | |
US11716813B2 (en) | Module | |
JP5144210B2 (ja) | 半導体装置 | |
KR20040081143A (ko) | 모듈 부품 | |
JP2022126814A5 (ja) | 電子モジュール、及び電子機器 | |
WO2016129278A1 (ja) | フレキシブル基板、フレキシブル基板付き部品、及びフレキシブル基板付き部品の製造方法 | |
KR20190099709A (ko) | 인쇄회로기판 | |
US10880987B2 (en) | Circuit board and optical module having such circuit board | |
JP4252495B2 (ja) | 回路モジュール | |
US10128043B2 (en) | Chip-type electronic component | |
JP5354045B2 (ja) | マイクロフォン | |
US20220418101A1 (en) | Multi-layer circuit board with embedded components and method for manufacturing same | |
JP2007150212A (ja) | 回路基板 | |
WO2015019615A1 (ja) | 電気接続箱 | |
JP2005353925A (ja) | 多層配線基板および電子装置用基板 | |
JP2012028432A (ja) | 電子部品 | |
KR101022880B1 (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
JP4839868B2 (ja) | 電子部品パッケージ | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP2014207145A (ja) | 平板状コネクタおよび隔壁実装構造 | |
JP5874552B2 (ja) | 接合部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |