JP4250348B2 - Operational amplifier - Google Patents
Operational amplifier Download PDFInfo
- Publication number
- JP4250348B2 JP4250348B2 JP2001076323A JP2001076323A JP4250348B2 JP 4250348 B2 JP4250348 B2 JP 4250348B2 JP 2001076323 A JP2001076323 A JP 2001076323A JP 2001076323 A JP2001076323 A JP 2001076323A JP 4250348 B2 JP4250348 B2 JP 4250348B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- operational amplifier
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、定電圧回路等の電子回路に用いる演算増幅器に関する。
【0002】
【従来の技術】
図4は、従来の一般的な演算増幅器300の回路図の一例である。演算増幅器300は、大きく分けて、差動回路Sと増幅回路Aで構成される。差動回路Sは、Pチャンネルトランジスタ1,2により成るカレントミラーを備える,1対のNチャンネルトランジスタ3,4で構成される。1対のNチャンネルトランジスタ3,4のソースには、一定の駆動電流を流すため、ゲートに所定のバイアス電圧Vbの印加されているNチャンネルトランジスタ5が接続されている。
【0003】
増幅回路Aは、Pチャンネルトランジスタ6、及び、Nチャンネルトランジスタ8で構成される2段増幅器であり、差動回路Sの出力に応じて出力電圧Voutを増減する。Nチャンネルトランジスタ7,9は、それぞれゲートに所定のバイアス電圧Vbが印加されており、トランジスタ6,8に一定の駆動電流を流す定電流回路として働く。Pチャンネルトランジスタ6のゲートには、差動回路Sの点P1における電圧が印加される。なお、Pチャンネルトランジスタ6のゲート・ドレイン間に設けられ、直列に接続されたコンデンサC1及び抵抗R1は、位相補償用の回路として働く。
【0004】
上記構成の演算増幅器300では、差動回路Sの正相入力端子に印加される電圧Vin+の値が負相入力端子に印加される電圧Vin−の値よりも大きくなると、点P1の電位が下がりPチャンネルトランジスタ6のドレインの電位、即ち、Nチャンネルトランジスタ8のゲートに印加される電圧は増加して出力電圧Voutのレベルは上がる。一方、差動回路Sの正相入力端子に印加される電圧Vin+の値が負相入力端子に印加される電圧Vin−の値よりも小さくなると、点P1の電位が上がりPチャンネルトランジスタ6のドレインの電位、即ち、Nチャンネルトランジスタ8のゲートに印加される電圧が減少し、出力電圧Voutのレベルは下がる。
【0005】
【発明が解決しようとする課題】
上記構成の演算増幅器300では、正相入力端子に印加される電圧Vin+の値が小さくなり点P1の電位がVcc近くまで上昇した場合、Pチャンネルトランジスタ6が完全にオフしてしまう。完全にオフの状態から所定のレベルまでオンさせる場合の応答速度は、僅かにオンしている状態から所定のレベルまでオンさせる場合に比べて、回路に要求される速度のレベルから見れば遅くなる可能性があり、従来の演算増幅器300の当該特性は、集積回路の高速化を図る上で障害となる。
【0006】
本発明は、簡単な構成で、高速応答性を示す演算増幅器を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1に記載の演算増幅器は、差動回路(S)と、増幅回路(A)と、を含んでいる演算増幅器(100)であって、上記増幅回路が、ゲート電極が上記差動回路の出力に接続されており、ソース電極が正の高電位(Vcc)の線に接続されており、且つ、ドレイン電極が演算増幅器の出力端子に増幅器(8)を介して接続されている、出力用Pチャンネル第1トランジスタ(6)と、第1トランジスタのドレイン電極の出力補正回路(C)と、を含んでおり、上記出力補正回路が、1個のPチャンネル第2トランジスタ(12)を有しており、該第2トランジスタのゲート電極が第1トランジスタのドレイン電極に接続されており、第2トランジスタのソース電極が第1トランジスタのゲート電極に接続されており、第2トランジスタのドレイン電極が上記高電位の線よりも低電位の線(0V )に接続されており、第2トランジスタをオンにするしきい値が、差動回路の出力が第1トランジスタを完全にオフにする値となった時にドレイン電極から出力されている電位である、ことを特徴とする。
請求項2に記載の演算増幅器は、請求項1に記載の演算増幅器であって、上記第1トランジスタのゲート電極と上記第2トランジスタのソース電極との間に、ゲート接地されているPチャンネル第3トランジスタ(10、11)が1以上直列に接続されている、ことを特徴とする。
請求項3に記載の演算増幅器は、請求項1又は請求項2に記載の演算増幅器であって、上記第1トランジスタのゲート・ドレイン電極間に、RC直列回路を含んでいる位相補償回路を備えている、ことを特徴とする。
【0008】
請求項4に記載の演算増幅器は、差動回路(S’)と、増幅回路(A’)と、を含んでいる演算増幅器(200)であって、上記増幅回路が、ゲート電極が上記差動回路の出力に接続されており、ドレイン電極が高電位の接地線に接続されており、且つ、ソース電極が演算増幅器の出力端子に増幅器(8’)を介して接続されている、出力用Nチャンネル第1トランジスタ(6’)と、第1トランジスタのソース電極の出力補正回路(C’)と、を含んでおり、上記出力補正回路が、1個のNチャンネル第2トランジスタ(12’)を有しており、該第2トランジスタのゲート電極が第1トランジスタのソース電極に接続されており、第2トランジスタのドレイン電極が第1トランジスタのゲート電極に接続されており、第2トランジスタのソース電極が上記高電位の接地線よりも低電位の線(−Vcc)に接続されており、第2トランジスタをオンにするしきい値が、差動回路の出力が第1トランジスタを完全にオフにする値となった時にソース電極から出力されている電位である、ことを特徴とする。
請求項5に記載の演算増幅器は、請求項4に記載の演算増幅器であって、上記第1トランジスタのゲート電極と上記第2トランジスタのドレイン電極との間に、ゲート接地されているNチャンネル第3トランジスタ(10’、11’)が1以上直列に接続されている、ことを特徴とする。
請求項6に記載の演算増幅器は、請求項4又は請求項5に記載の演算増幅器であって、上記第1トランジスタのゲート・ドレイン電極間に、RC直列回路を含んでいる位相補償回路を備えている、ことを特徴とする。
【0009】
【発明の実施の形態】
(1)発明の概要
本発明は、演算増幅器を構成する差動回路の出力がゲートに印加されるトランジスタのドレイン・ソース間の電位差が所定値(Pチャンネルトランジスタの場合、ソースに印加する電圧であり、Nチャンネルトランジスタの場合、ドレインに印加する電圧よりも僅かに小さな値)以上となった場合に作動して、差動回路の出力を補正し、即ち、上記トランジスタのゲートに印加される電圧を補正して、上記トランジスタのドレイン・ソース間の電位差が上記所定値より小さくなるように補正する。即ち、上記トランジスタが完全にオフする前に、差動回路の出力に加減算を行い、上記トランジスタのゲートに印加する電圧を補正して当該トランジスタが僅かにオンの状態となるように修正する出力補正回路を備えることを特徴とする。当該構成を採用することで、演算増幅器の応答性能を向上する。
【0010】
(2)実施の形態1
図1は、実施の形態1に係る演算増幅器100の回路図である。理解の容易のため、上記「従来技術」の欄で説明した図4に示す従来の演算増幅器300と同じ構成物には同じ参照番号を付してある。演算増幅器100では、周知の演算増幅器300と同様に、差動回路Sの正相入力端子に印加される電圧Vin+の値が負相入力端子に印加される電圧Vin−よりも大きくなると、点P1の電位が下がりPチャンネルトランジスタ6のドレインの電位、即ち、Nチャンネルトランジスタ8のゲートに印加される電圧が増加し、出力電圧Voutのレベルが上がる。一方、差動回路Sの正相入力端子に印加される電圧Vin+の値が小さくなると、点P1の電位が上がりPチャンネルトランジスタ6のドレインの電位、即ち、Nチャンネルトランジスタ8のゲートに印加される電圧が下がり、出力電圧Voutのレベルが下がる。
【0011】
以下、演算増幅器100の構成について説明する。演算増幅器100は、大きく分けて差動回路S及び増幅回路Aで構成される。差動回路Sは、Pチャンネルトランジスタ1,2より成るカレントミラーを備える,1対のNチャンネルトランジスタ3,4で構成される周知の差動回路である。1対のNチャンネルトランジスタ3,4のソースには、一定の駆動電流を流すため、ゲートに所定のバイアス電圧Vbの印加されているNチャンネルトランジスタ5が接続されている。なお、正相入力端子に印加される電圧Vin+と、負相入力端子に印加される電圧Vin−との差に応じた電圧を次段に設ける増幅回路Aに出力するものであれば、他の周知の差動回路を採用しても良い。
【0012】
増幅回路Aは、Pチャンネルトランジスタ6、及び、Nチャンネルトランジスタ8で構成される周知の2段増幅器に、出力補正回路Cを追加したものである。Pチャンネルトランジスタ6のゲートは、差動回路Sの出力端子(点P)に接続され、ソースは電源電圧Vccの供給端子に印加され、ドレインはNチャンネルトランジスタ8のゲートに接続される。Nチャンネルトランジスタ8のドレインは電源電圧Vccの供給端子に接続され、ソースはVout出力端子に接続されている。
【0013】
また、Pチャンネルトランジスタ6のドレインには、所定のバイアス電圧Vbがゲートに印加されているNチャンネルトランジスタ7のドレインが接続されている。同様に、Nチャンネルトランジスタ8のソースには、所定のバイアス電圧Vbがゲートに印加されているNチャンネルトランジスタ9のドレインが接続されている。トランジスタ7,9は、トランジスタ6,8に一定の駆動電流を流す定電流回路として働く。
【0014】
なお、Pチャンネルトランジスタ6のゲート・ドレイン間に設けられているコンデンサC1及び抵抗R1は、位相補償用の回路として働く。
【0015】
出力補正回路Cは、Pチャンネルトランジスタ6のゲート・ドレイン間に設けられ、トランジスタ6のドレイン・ソース間の電位差が所定値(ソースに印加されるVccよりも僅か(例えば、数mV)に小さい値)以上、即ち、差動回路Sの出力がPチャンネルトランジスタ6を完全にオフするような値となった場合に作動し、上記トランジスタ6のドレイン・ソース間の電位差が上記所定値よりも小さくなるように、即ち、トランジスタ6が僅かにオンしている状態となるように、差動回路Sの出力を補正する。
【0016】
以下、出力補正回路Cの構成及び動作について詳しく説明する。出力補正回路Cは、Pチャンネルトランジスタ6のゲートに、Pチャンネルトランジスタ10,11,12を順に直列に接続し、Pチャンネルトランジスタ10,11のゲート・ドレイン間を接続し、最も下流に位置するPチャンネルトランジスタ12のゲートをPチャンネルトランジスタ6のドレインに接続し、当該トランジスタ12のドレインを接地したものである。
【0017】
なお、上記Pチャンネルトランジスタ10,11,12には、Pチャンネルトランジスタ6が完全にオフする直前にオンになるしきい値Vthのものを採用する。当該構成を採用することで、Pチャンネルトランジスタ6が完全にオフになる直前に、Pチャンネルトランジスタ12,11,10が順にオン切り換り、Pチャンネルトランジスタ6のゲート電圧を降下させる。なお、Pチャンネルトランジスタ10,11,12による電圧降下量は、Pチャンネルトランジスタが僅か(例えば、数mV程度)にオンしている状態を維持するものを使用する。
【0018】
出力補正回路Cの上記補正作用により、差動回路Sの正相入力端子に印加されるVin+の電圧が小さくなった場合であっても、Pチャンネルトランジスタ6は完全にオフとならず、僅かにオンしている状態を維持する。これにより、Vin+が再び高い値(Highレベル)に変化した時の回路の応答性を向上する。
【0019】
図2は、上記構成の演算増幅器100のVin+に、周期的に電位レベルがトグルする信号を印加した場合のシミュレーション結果を表すものである。図の中段には、Vin+の電位変化を示し、上段には、点P2に流れる信号波形を示し、下段には、Pチャンネルトランジスタ6のドレインの電位(出力波形)を示す。また、出力補正回路Cを備えない場合の点P2に流れる信号波形、及び、Pチャンネルトランジスタ6のドレインの電位(出力波形)を点線で重ねて示す。本図より、出力補正回路Cを備えることで、Vin+の電位がHighレベルからLowレベルに変化した場合のPチャンネルトランジスタ6の出力の応答速度が5ns程度早くなることが確認できる。
【0020】
(3)実施の形態2
図3は、実施の形態2に係る演算増幅器200の回路図である。演算増幅器200は、演算増幅器100を負の電源電圧−Vcc1で作動するようにしたものであり、使用するトランジスタのチャンネルをP⇔N変換させたものであり、基本的な構成及び動作は演算増幅器100と同じである。各構成物に付している参照番号は、対応するFET駆動回路100の各構成物(トランジスタの場合、チャンネルがP⇔N変換されている点が相異する。)の参照番号にダッシュ(’)を付したものである。
【0021】
演算増幅器200の備える出力補正回路C’は、差動回路S’からの出力が大きくなりNチャンネルトランジスタ6’のドレイン・ソース間の電位差が所定値以上となった場合、即ち、Nチャンネルトランジスタ6’が完全にオフする前に、差動回路S’からの出力を増加補正して、上記トランジスタ6’のドレイン・ソース間の電位差を上記所定値よりも小さくする、即ち、トランジスタ6’が僅かにオンの状態を維持するように修正する。
【0022】
なお、演算増幅器200の動作は、負の電源電圧−Vcc1で動作すること以外は、実施の形態1に係る演算増幅器100と同じであるため、これ以上の説明は省く。
【0023】
【発明の効果】
請求項1乃至請求項6に記載の演算増幅器は、差動回路の出力がゲートに印加される第1トランジスタのドレイン・ソース間の電位差が所定値以上とならないように、上記差動回路の出力を補正する。これにより、上記第1トランジスタが完全にオフして再び所定のレベルにオンする際に時間を要することになるのを防ぎ、回路の応答速度を改善することができる。
【図面の簡単な説明】
【図1】 実施の形態1にかかる演算増幅器の回路図である。
【図2】 出力補正回路を備える場合と備えない場合における演算増幅器内部の信号を表す。
【図3】 実施の形態2に係る演算増幅器の回路図である。
【図4】 従来の演算増幅器の回路図である。
【符号の説明】
1,2,6,3’,4’,5’,7’,8’,9’,10’,11’,12’ Pチャンネルトランジスタ、3,4,5,7,8,9,10,11,12,1’,2’,6’ Nチャンネルトランジスタ、C1 コンデンサ、R1 抵抗、100,200,300 演算増幅器、S 差動回路、A 増幅回路、C 出力補正回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an operational amplifier used in an electronic circuit such as a constant voltage circuit.
[0002]
[Prior art]
FIG. 4 is an example of a circuit diagram of a conventional general
[0003]
The amplifier circuit A is a two-stage amplifier including a P-channel transistor 6 and an N-channel transistor 8 and increases or decreases the output voltage Vout according to the output of the differential circuit S. The N-
[0004]
In the
[0005]
[Problems to be solved by the invention]
In the
[0006]
An object of the present invention is to provide an operational amplifier that has a simple configuration and exhibits high-speed response.
[0007]
[Means for Solving the Problems]
The operational amplifier according to claim 1 is an operational amplifier (100) including a differential circuit (S) and an amplifier circuit (A), wherein the amplifier circuit includes a gate electrode as the differential circuit. An output having a source electrode connected to a positive high potential (Vcc) line and a drain electrode connected to the output terminal of the operational amplifier via an amplifier (8). And a P-channel first transistor (6) and an output correction circuit (C) for the drain electrode of the first transistor . The output correction circuit has one P-channel second transistor (12). The gate electrode of the second transistor is connected to the drain electrode of the first transistor, the source electrode of the second transistor is connected to the gate electrode of the first transistor, and the drain of the second transistor Is connected to a lower potential line (0 V ) than the higher potential line, and the threshold value for turning on the second transistor causes the output of the differential circuit to completely turn off the first transistor. This is a potential output from the drain electrode when the value is reached.
An operational amplifier according to a second aspect is the operational amplifier according to the first aspect, wherein the P channel is connected between the gate electrode of the first transistor and the source electrode of the second transistor. One or more three transistors (10, 11) are connected in series.
An operational amplifier according to
[0008]
The operational amplifier according to claim 4 is an operational amplifier (200) including a differential circuit (S ') and an amplifier circuit (A'), wherein the amplifier circuit has a gate electrode that is the difference circuit. Connected to the output of the dynamic circuit , the drain electrode is connected to a high potential ground line , and the source electrode is connected to the output terminal of the operational amplifier via an amplifier (8 ') . An N-channel first transistor (6 ′) and an output correction circuit (C ′) for the source electrode of the first transistor , the output correction circuit being one N-channel second transistor (12 ′). The gate electrode of the second transistor is connected to the source electrode of the first transistor, the drain electrode of the second transistor is connected to the gate electrode of the first transistor, and the source of the second transistor Electrode Serial high than the ground line potential is connected to the low potential line (-Vcc), the threshold to turn on the second transistor, the value of the output of the differential circuit is completely off the first transistor It is a potential that is output from the source electrode at this time.
The operational amplifier according to claim 5 is the operational amplifier according to claim 4, wherein the N-channel first is grounded between the gate electrode of the first transistor and the drain electrode of the second transistor. One or more three transistors (10 ′, 11 ′) are connected in series.
The operational amplifier according to claim 6 is the operational amplifier according to claim 4 or 5, further comprising a phase compensation circuit including an RC series circuit between the gate and drain electrodes of the first transistor. It is characterized by that.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
(1) Summary of the Invention In the present invention, the potential difference between the drain and source of a transistor to which the output of the differential circuit constituting the operational amplifier is applied to the gate is a predetermined value (in the case of a P-channel transistor, the voltage applied to the source is Yes, in the case of an N-channel transistor, it operates when the voltage exceeds a value slightly smaller than the voltage applied to the drain) to correct the output of the differential circuit, that is, the voltage applied to the gate of the transistor Is corrected so that the potential difference between the drain and source of the transistor is smaller than the predetermined value. That is, before the transistor is completely turned off, the output of the differential circuit is added / subtracted, and the voltage applied to the gate of the transistor is corrected to correct the transistor so that the transistor is turned on slightly. A circuit is provided. By adopting this configuration, the response performance of the operational amplifier is improved.
[0010]
(2) Embodiment 1
FIG. 1 is a circuit diagram of an
[0011]
Hereinafter, the configuration of the
[0012]
The amplifier circuit A is obtained by adding an output correction circuit C to a known two-stage amplifier composed of a P-channel transistor 6 and an N-channel transistor 8. The gate of the P channel transistor 6 is connected to the output terminal (point P) of the differential circuit S, the source is applied to the supply terminal of the power supply voltage Vcc, and the drain is connected to the gate of the N channel transistor 8. The drain of the N-channel transistor 8 is connected to the supply terminal of the power supply voltage Vcc, and the source is connected to the Vout output terminal.
[0013]
The drain of the P-channel transistor 6 is connected to the drain of the N-
[0014]
The capacitor C1 and the resistor R1 provided between the gate and drain of the P-channel transistor 6 function as a phase compensation circuit.
[0015]
The output correction circuit C is provided between the gate and drain of the P-channel transistor 6, and the potential difference between the drain and source of the transistor 6 is a predetermined value (a value slightly smaller (eg, several mV) than Vcc applied to the source). ) That is, that is, when the output of the differential circuit S becomes a value that completely turns off the P-channel transistor 6, the potential difference between the drain and source of the transistor 6 becomes smaller than the predetermined value. In other words, the output of the differential circuit S is corrected so that the transistor 6 is slightly turned on.
[0016]
Hereinafter, the configuration and operation of the output correction circuit C will be described in detail. In the output correction circuit C, P-
[0017]
The
[0018]
Even when the voltage of Vin + applied to the positive-phase input terminal of the differential circuit S becomes small due to the above correction action of the output correction circuit C, the P-channel transistor 6 is not completely turned off. Keep it on. This improves the response of the circuit when Vin + changes to a high value (High level) again.
[0019]
FIG. 2 shows a simulation result when a signal whose potential level is periodically toggled is applied to Vin + of the
[0020]
(3) Embodiment 2
FIG. 3 is a circuit diagram of the
[0021]
The output correction circuit C ′ included in the
[0022]
The operation of the
[0023]
【The invention's effect】
The operational amplifier according to any one of claims 1 to 6, wherein the output of the differential circuit is such that the potential difference between the drain and source of the first transistor to which the output of the differential circuit is applied to the gate does not exceed a predetermined value. Correct. As a result, it is possible to prevent the time required for the first transistor to be completely turned off and turn on again to a predetermined level, thereby improving the response speed of the circuit.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an operational amplifier according to a first embodiment.
FIG. 2 shows signals inside an operational amplifier with and without an output correction circuit.
FIG. 3 is a circuit diagram of an operational amplifier according to the second embodiment.
FIG. 4 is a circuit diagram of a conventional operational amplifier.
[Explanation of symbols]
1, 2, 6, 3 ', 4', 5 ', 7', 8 ', 9', 10 ', 11', 12 'P-channel transistors, 3, 4, 5, 7, 8, 9, 10, 11, 12, 1 ′, 2 ′, 6 ′ N-channel transistor, C1 capacitor, R1 resistance, 100, 200, 300 operational amplifier, S differential circuit, A amplifier circuit, C output correction circuit.
Claims (6)
上記増幅回路が、ゲート電極が上記差動回路の出力に接続されており、ソース電極が正の高電位(Vcc)の線に接続されており、且つ、ドレイン電極が演算増幅器の出力端子に増幅器(8)を介して接続されている、出力用Pチャンネル第1トランジスタ(6)と、第1トランジスタのドレイン電極の出力補正回路(C)と、を含んでおり、
上記出力補正回路が、1個のPチャンネル第2トランジスタ(12)を有しており、該第2トランジスタのゲート電極が第1トランジスタのドレイン電極に接続されており、第2トランジスタのソース電極が第1トランジスタのゲート電極に接続されており、第2トランジスタのドレイン電極が上記高電位の線よりも低電位の線(0V )に接続されており、第2トランジスタをオンにするしきい値が、差動回路の出力が第1トランジスタを完全にオフにする値となった時にドレイン電極から出力されている電位である、
ことを特徴とする演算増幅器。An operational amplifier (100) including a differential circuit (S) and an amplifier circuit (A),
The amplifier circuit has a gate electrode connected to the output of the differential circuit , a source electrode connected to a positive high potential (Vcc) line , and a drain electrode connected to the output terminal of the operational amplifier. An output P-channel first transistor (6) connected via (8), and an output correction circuit (C) for the drain electrode of the first transistor ;
The output correction circuit has one P-channel second transistor (12), the gate electrode of the second transistor is connected to the drain electrode of the first transistor, and the source electrode of the second transistor is The gate electrode of the first transistor is connected, the drain electrode of the second transistor is connected to a line (0 V ) having a potential lower than that of the high potential line, and the threshold value for turning on the second transistor is The potential output from the drain electrode when the output of the differential circuit becomes a value that completely turns off the first transistor.
An operational amplifier characterized by that.
請求項1に記載の演算増幅器。One or more P-channel third transistors (10, 11) that are grounded are connected in series between the gate electrode of the first transistor and the source electrode of the second transistor.
The operational amplifier according to claim 1.
請求項1又は請求項2に記載の演算増幅器。A phase compensation circuit including an RC series circuit is provided between the gate and drain electrodes of the first transistor.
The operational amplifier according to claim 1 or 2.
上記増幅回路が、ゲート電極が上記差動回路の出力に接続されており、ドレイン電極が高電位の接地線に接続されており、且つ、ソース電極が演算増幅器の出力端子に増幅器(8’)を介して接続されている、出力用Nチャンネル第1トランジスタ(6’)と、第1トランジスタのソース電極の出力補正回路(C’)と、を含んでおり、
上記出力補正回路が、1個のNチャンネル第2トランジスタ(12’)を有しており、該第2トランジスタのゲート電極が第1トランジスタのソース電極に接続されており、第2トランジスタのドレイン電極が第1トランジスタのゲート電極に接続されており、第2トランジスタのソース電極が上記高電位の接地線よりも低電位の線(−Vcc)に接続されており、第2トランジスタをオンにするしきい値が、差動回路の出力が第1トランジスタを完全にオフにする値となった時にソース電極から出力されている電位である、
ことを特徴とする演算増幅器。An operational amplifier (200) including a differential circuit (S ′) and an amplifier circuit (A ′),
The amplifier circuit has a gate electrode connected to the output of the differential circuit , a drain electrode connected to a high potential ground line , and a source electrode connected to the output terminal of the operational amplifier. And an output N-channel first transistor (6 ′) and an output correction circuit (C ′) for the source electrode of the first transistor, which are connected via
The output correction circuit has one N-channel second transistor (12 ′), the gate electrode of the second transistor is connected to the source electrode of the first transistor, and the drain electrode of the second transistor Is connected to the gate electrode of the first transistor, and the source electrode of the second transistor is connected to a line (−Vcc) having a potential lower than that of the high-potential ground line to turn on the second transistor. The threshold value is a potential output from the source electrode when the output of the differential circuit becomes a value that completely turns off the first transistor.
An operational amplifier characterized by that.
請求項4に記載の演算増幅器。Between the gate electrode of the first transistor and the drain electrode of the second transistor, one or more N-channel third transistors (10 ′, 11 ′) that are grounded are connected in series.
The operational amplifier according to claim 4.
請求項4又は請求項5に記載の演算増幅器。A phase compensation circuit including an RC series circuit is provided between the gate and source electrodes of the first transistor.
The operational amplifier according to claim 4 or 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076323A JP4250348B2 (en) | 2001-03-16 | 2001-03-16 | Operational amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076323A JP4250348B2 (en) | 2001-03-16 | 2001-03-16 | Operational amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280845A JP2002280845A (en) | 2002-09-27 |
JP4250348B2 true JP4250348B2 (en) | 2009-04-08 |
Family
ID=18933278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001076323A Expired - Fee Related JP4250348B2 (en) | 2001-03-16 | 2001-03-16 | Operational amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4250348B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007171225A (en) * | 2005-12-19 | 2007-07-05 | Sony Corp | Amplifier circuit, driving circuit for liquid crystal display device, and liquid crystal display device |
-
2001
- 2001-03-16 JP JP2001076323A patent/JP4250348B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280845A (en) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6208208B1 (en) | Operationally amplifying method and operational amplifier | |
JP2004297462A (en) | Differential amplifier | |
US11894817B2 (en) | Slew boost circuit for an operational amplifier | |
KR100205506B1 (en) | Switchable current-reference voltage generator | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
JPH1188159A (en) | Charge pump circuit | |
JP3482159B2 (en) | Power supply device and liquid crystal display device using the same | |
JP4250348B2 (en) | Operational amplifier | |
JP3490045B2 (en) | Low noise buffer circuit | |
JP2725941B2 (en) | AB class push-pull drive circuit | |
JP3972787B2 (en) | Window comparator | |
JP3855810B2 (en) | Differential amplifier circuit | |
JP2871902B2 (en) | Current cell circuit | |
JP2944277B2 (en) | Buffer circuit | |
JP3823853B2 (en) | Driving circuit and display device using the same | |
JP2500791B2 (en) | Operational amplifier circuit | |
JP3385100B2 (en) | Operational amplifier | |
JPH09116349A (en) | Operational amplifier | |
JP4211369B2 (en) | AGC circuit | |
JP5203809B2 (en) | Current mirror circuit | |
JP3737096B2 (en) | Output circuit | |
KR100327440B1 (en) | Zero-crossing detection circuit | |
JP3077664B2 (en) | Input circuit | |
JP3052039B2 (en) | Input amplifier circuit | |
JPS5937893B2 (en) | comparison circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |