JP4247661B2 - Semiconductor thin film manufacturing method and semiconductor device manufacturing method - Google Patents
Semiconductor thin film manufacturing method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP4247661B2 JP4247661B2 JP2002369241A JP2002369241A JP4247661B2 JP 4247661 B2 JP4247661 B2 JP 4247661B2 JP 2002369241 A JP2002369241 A JP 2002369241A JP 2002369241 A JP2002369241 A JP 2002369241A JP 4247661 B2 JP4247661 B2 JP 4247661B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【産業上の利用分野】
本発明は、半導体薄膜及び半導体装置の製造方法と当該製造方法を用いて製造される半導体装置、集積回路、電気光学装置、電子機器に関する。
【0002】
【従来の技術】
液晶表示装置やEL(エレクトロルミネセンス)表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体素子を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質硅素(シリコン)膜を用いて、活性領域(チャネル形成領域)を形成している。また、多結晶硅素膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶硅素膜を用いることにより、非晶質硅素膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【0003】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴(微細孔)を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μm程度の硅素の結晶粒を形成する技術がいくつかの文献において提案されていた(非特許文献1及び非特許文献2)。この従来技術では、基板上及び微細孔内に非晶質硅素膜を形成した後に当該非晶質硅素膜にレーザ照射を行って、微細孔の底部近傍の非晶質硅素膜を非溶融状態に保持しながら、その他の部分の非晶質硅素膜を溶融状態にすることにより、非溶融部分に保持された非晶質硅素を結晶核とした結晶成長を生じさせて、略単結晶状態の硅素膜(結晶性硅素膜)を形成している。当該技術を用いて形成される、大きな結晶粒を含む硅素膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【0004】
【非特許文献1】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【非特許文献2】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara等, proc.SPIE 2001, vol.4295, p.14〜23
【発明が解決しようとする課題】
上述した従来の方法では、微細孔を形成した基板上に非晶質硅素膜を形成する際に、当該微細孔の内部に非晶質硅素膜を確実に堆積させることが重要である。しかしながら従来の方法では、微細孔の内部に十分に非晶質硅素膜が堆積する前に微細孔の上部(開口部)が塞がって微細孔内にボイド(空孔)が生じてしまう場合があった。
【0005】
そこで、本発明は、微細孔を結晶成長の起点として半導体膜の溶融結晶化を行う場合において当該微細孔内に半導体膜を確実に堆積させることを可能とする技術を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体薄膜の製造方法は、基板上に第1の薄膜を形成する第1の薄膜形成工程と、第1の薄膜上に当該第1の薄膜と性質の異なる第2の薄膜を形成する第2の薄膜形成工程と、第2の薄膜を貫通して第1の薄膜に至る微細孔を形成する微細孔形成工程と、第2の薄膜上よりも第1の薄膜上において半導体膜が先行して成膜される条件を含んで第2の薄膜上及び微細孔内に半導体膜を形成する半導体膜形成工程と、半導体膜を溶融結晶化させ、微細孔内を起点として結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【0007】
かかる製造方法によれば、微細孔の内部(特に底部近傍)に第1の薄膜が露出するので、第1の薄膜上に半導体膜が先行して成膜される条件を含んで半導体膜を成膜することにより、微細孔内に優先的に半導体膜を堆積させることが可能となる。したがって、微細孔を結晶成長の起点として半導体膜の溶融結晶化を行う場合において当該微細孔内に半導体膜を確実に堆積させることが可能となる。
【0008】
上述した第1の薄膜と第2の薄膜の性質の違いは、当該第1及び第2の薄膜上への半導体膜の成膜開始時期の相違であることが好ましい。半導体膜の成膜開始時期の相違を利用することにより、第2の薄膜上よりも第1の薄膜が露出する微細孔内に優先的に半導体膜を堆積させることが可能となる。
【0009】
上述した第1の薄膜は二酸化珪素膜よりも酸素含有量の少ない酸化珪素膜からなり、第2の薄膜は二酸化珪素膜からなり、半導体膜は非晶質珪素膜からなることが好ましい。これにより、半導体膜として非晶質珪素膜を採用する場合に、微細孔内に当該非晶質珪素膜を確実に堆積させることが可能となる。
【0010】
また、第1の薄膜は組成式SiOx(1.4<x<2)で表される酸化珪素膜からなることが好ましく、組成式SiOx(1.6<x<2)で表される酸化珪素膜からなることが更に好ましい。組成式SiOx(1.4<x<2)で表される酸化珪素膜を用いることにより、略透明な状態の第1の薄膜を得ることができる。また、組成式SiOx(1.6<x<2)で表される酸化珪素膜を用いることにより、更に透明度が高い第1の薄膜を得ることができる。このような酸化珪素膜を第1の薄膜として採用することにより、本発明にかかる結晶性半導体膜が形成される基板を透過する光に着色が生じる(波長分散が生じる)ことを回避することが可能となる。したがって、本発明にかかる結晶性半導体膜を用いた半導体素子を光透過型の表示装置(液晶表示装置等)に利用する場合に、透過光に着色が生じなくて都合がよい。また、上述した組成式における「x」の値をあまり小さくしすぎると酸化硅素膜が脆くなる傾向があり、この観点からも「x」の値を上記の条件にすることが好適である。
【0011】
また、第1の薄膜は組成式Si3Nx(3<x<4)で表される窒化珪素膜からなり、第2の薄膜は二酸化珪素膜からなるように構成することも好適である。かかる構成によっても、半導体膜として非晶質珪素膜を採用する場合に、下層に位置する窒化硅素膜上から先に半導体膜の堆積が始まり、それ故に微細孔内に当該非晶質珪素膜を確実に堆積させることが可能となる。
【0012】
上述した第2の薄膜は、第1の薄膜に比べて膜厚を薄くして形成するとよい。これにより、微細孔の内壁の大部分に第1の薄膜が露出するようになり、微細孔内へ半導体膜をより一層確実に堆積させることが可能となる。
【0013】
上述した微細孔の孔径は、45nm以上190nm以下とすることが望ましい。この条件で微細孔を形成することにより、微細孔内で1つの結晶核を優先的に成長させる作用をより確実に得ることが可能となる。
【0014】
上述した半導体膜形成工程は、減圧化学気相堆積法(LPCVD法)やプラズマ励起化学気相堆積法(PECVD法)等の気相堆積法(CVD法)を用いて成膜を行っており、第1の圧力で半導体膜を形成する工程と、当該第1の圧力よりも高い第2の圧力で半導体膜を形成する工程とを含むことが好ましい。例えば、LPCVD法における原料ガスとしてモノシラン(SiH4)を用い、堆積温度を500℃〜550℃程度とした場合であれば、上記第1の圧力は0.1mTorr〜3mTorr程度とし、上記第2の圧力は5mTorr〜1.5Torr程度とすることが好適である。また、LPCVD法における原料ガスとしてジシラン(Si2H6)を用い、堆積温度を400℃〜500℃程度とした場合であれば、上記第1の圧力は10mTorr〜500mTorr程度とし、上記第2の圧力は1Torr〜2Torr程度とすることが好適である。このような条件により、第2の薄膜上よりも第1の薄膜上において半導体膜が先行して成膜される状態を実現し、次いで第2の薄膜上においても半導体膜が成膜しやすい状態を実現することが可能となり、半導体膜の成膜を良好に行うことができる。一般にCVD法ではCVDの種類(減圧、プラズマ励起等)や堆積温度、圧力等の堆積条件に係わらず、堆積速度(成膜速度)が1.5nm/min(0.25Å/sec)程度以下となる条件では堆積の初期に二酸化硅素膜上に半導体膜が堆積しないインキュベーション期間が発生する。本発明はこのインキュベーション期間を利用して表面及び表面近傍に露出した第2の薄膜上に半導体膜を堆積せず、微細孔の下部領域のみに堆積させるので、本発明をより適切に遂行するには半導体膜の成膜速度を少なくとも堆積の初期においては1.5nm/min程度以下とするとよい。半導体膜の堆積速度が著しく小さくなると、半導体膜への不純物混入が無視出来なくなるので、高純度の半導体膜を得るとの視点から半導体膜の堆積速度は0.5nm/min以上が好ましい。
【0015】
また、半導体膜形成工程において成膜される半導体膜は、その膜厚を30nm以上100nm以下とすることが好適である。これにより、溶融結晶化の際に結晶化の進む方向をほぼ半導体膜の膜厚方向と略直交する方向のみにし、他の方向へ結晶化が進みにくくすることが可能となり、結晶性半導体膜のより一層の均質化を図ることができる。
【0016】
上述した溶融結晶化は、レーザ照射によって行われることが好適である。これにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【0017】
また、本発明は、上述した本発明にかかる製造方法によって製造される結晶性半導体膜を使用して半導体素子を形成する素子形成工程を含む半導体装置の製造方法でもある。ここで本発明において「半導体素子」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、N型やP型半導体の組み合わせにより製造可能な素子を含む。また本発明において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。
【0018】
また本発明は、上述した本発明にかかる製造方法を用いて製造される半導体装置でもある。より具体的には、本発明は、基板上に形成された半導体素子を含む半導体装置であって、基板上に形成された第1の薄膜と、第1の薄膜上に形成されており当該第1の薄膜と性質の異なる第2の薄膜と、第2の薄膜を貫通して第1の薄膜に至るように形成された微細孔と、この微細孔を埋設して第2の薄膜上に形成され、微細孔を起点として溶融結晶化された結晶性半導体膜とを含み、当該結晶性半導体膜を用いて半導体素子が構成されている半導体装置である。また、上述した結晶性半導体膜は、少なくとも半導体素子の形成領域に相当する大きさを有することが好ましい。
【0019】
なお、第1の薄膜と第2の薄膜の性質の違いは、当該第1及び第2の薄膜上への半導体膜の成膜開始時期の相違であることが好ましい。また、第1の薄膜は二酸化珪素膜よりも酸素含有量の少ない酸化珪素膜からなり、第2の薄膜は二酸化珪素膜からなり、半導体膜は非晶質珪素膜からなることが好ましい。より具体的には、第1の薄膜は組成式SiOx(1.4<x<2)で表される酸化珪素膜からなることが好ましく、組成式SiOx(1.6<x<2)で表される酸化珪素膜からなることが更に好ましい。また、第1の薄膜は組成式Si3Nx(3<x<4)で表される窒化珪素膜からなり、第2の薄膜は二酸化珪素膜からなるように構成することも好適である。また、第2の薄膜は第1の薄膜に比べて膜厚を薄くして形成するとよい。これらの構成を採用することによる作用、効果は上述した通りである。
【0020】
また、本発明は、上述した本発明にかかる製造方法により製造された半導体装置を備える集積回路でもある。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路(チップ)をいう。
【0021】
また、本発明は、上述した本発明にかかる製造方法により製造された半導体装置を備える電気光学装置でもある。本発明にかかる半導体装置を画素駆動用の素子として用いて電気光学装置を構成することにより、性能のよい電気光学装置を得ることが可能となる。ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【0022】
また、本発明は、上述した本発明にかかる製造方法により製造された半導体装置を備える電子機器でもある。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA(携帯型情報端末)、電子手帳、ICカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0024】
図1及び図2は、本実施形態の半導体薄膜の製造方法について説明する図である。
【0025】
(第1の薄膜形成工程)
図1(a)に示すように、ガラス等の絶縁材料からなる基板10上に二酸化珪素膜(SiO2膜)よりも酸素含有量の少ない酸化珪素膜、より具体的には、組成式SiOx(x<2)で表される酸化珪素膜からなる第1の薄膜11を形成する。当該第1の薄膜11は、LPCVD法、PECVD法など各種の成膜法によって形成することができる。上記組成式における「x」の値は、1.4<x<2の範囲とすることが好適であり、1.6<x<2の範囲であることが更に好適である。これらの条件を採用することにより透明度の高い第1の薄膜11を形成することができるので、本実施形態の半導体薄膜から形成される半導体素子を液晶表示装置等の光透過型の表示装置に用いる場合に都合がよい。また、第1の薄膜11が脆くなることを回避する観点からも上記条件を採用することが好適である。
【0026】
また、第1の薄膜11の膜厚は、例えば300nm〜800nm程度にすればよく、後に微細孔を形成した際に微細孔の底部がこの第1の薄膜11内に位置せねばならない。このような第1の薄膜11はPECVD法などで酸素含有化合物と硅素含有化合物とを原料気体として、酸素含有化合物の硅素含有化合物に対する比を化学量論組成よりも小さくすることで形成される。原料気体中の硅素元素に対する酸素元素の比を2未満とする具体例を挙げると、酸素(O2)とシラン(SiH4)からなる原料気体を用いた場合には、O2:SiH4=r:1とすると当該rの範囲を0.6≦r≦1とすることが好適である。例えば、O2及びSiH4の流量をそれぞれ80sccm及び100sccmとすることにより上記rを0.8に設定することができる。また、酸化窒素(N2O)とシラン(SiH4)からなる原料気体を用いた場合には、N2O:SiH4=2r:1とすると当該rの範囲を0.6≦r≦1とすることが好適である。例えば、N2O及びSiH4の流量をそれぞれ225sccm及び150sccmとすることにより上記rを0.75に設定することができる。また、酸素(O2)とTEOS(Si(OCH2CH3)4)からなる原料気体を用いた場合には、O2:TEOS=r:1とすると当該rの範囲を0.6≦r≦1とすることが好適である。例えば、O2及びTEOSの流量をそれぞれ190sccm及び200sccmとすることにより上記rを0.95に設定することができる。
【0027】
(第2の薄膜形成工程)
次に、図1(b)に示すように、第1の薄膜11上に二酸化珪素膜からなる第2の薄膜12を形成する。第2の薄膜12についても、上記第1の薄膜11と同様にPECVD法など各種の成膜法によって形成することができる。また、当該第2の薄膜12は上述した第1の薄膜に比べて膜厚を薄く形成することが好ましく、例えば本実施形態では、当該第2の薄膜12を50nm〜200nm程度の厚さに形成する。第2の薄膜12では、酸素含有化合物の硅素含有化合物に対する比を化学量論組成(SiO2では2)よりも十分に大きくする。酸素含有気体の硅素含有気体に対する流量比を適宜加減し、硅素(Si)に対する酸素の比を3以上とする。本条件は上記rを用いると1.5<rと表せる。
【0028】
(微細孔形成工程)
次に、図1(c)に示すように、第2の薄膜12を貫通して第1の薄膜11に至る微細孔13を形成する。この微細孔13は、1つの結晶核のみを優先的に成長させる役割を担うためのものである。以降の説明ではこの微細孔を「グレイン・フィルタ」と称することとする。グレイン・フィルタ13は、例えばグレイン・フィルタ13の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を第2の薄膜12上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、第2の薄膜12上のフォトレジスト膜を除去することによって形成することができる。当該グレイン・フィルタ13の孔径は45nm以上190nm以下とすることが好適である。また、グレイン・フィルタ13は円筒状に形成することが好適であるが、円筒状以外の形状(例えば、円錐状、角柱状、角錐状など)としてもよい。
【0029】
(半導体膜形成工程)
次に、減圧化学気相堆積法(LPCVD法)やプラズマ励起化学気相堆積法(PECVD法)等の気相堆積法(CVD法)を用いて半導体膜の成膜を行う。本実施形態の半導体膜形成工程は、第1の圧力で半導体膜を形成する工程と、当該第1の圧力よりも高い第2の圧力で半導体膜を形成する工程とを含む。例えば、LPCVD法における原料ガスとしてモノシラン(SiH4)を用い、堆積温度を500℃〜550℃程度とした場合であれば、上記第1の圧力は0.1mTorr〜3mTorr程度とし、上記第2の圧力は5mTorr〜1.5Torr程度とすることが好適である。また、LPCVD法における原料ガスとしてジシラン(Si2H6)を用い、堆積温度を400℃〜500℃程度とした場合であれば、上記第1の圧力は10mTorr〜500mTorr程度とし、上記第2の圧力は1Torr〜2Torr程度とすることが好適である。このような条件により、第2の薄膜上よりも第1の薄膜上において半導体膜が先行して成膜される状態を実現し、次いで第2の薄膜上においても半導体膜が成膜しやすい状態を実現することが可能となり、半導体膜の成膜を良好に行うことができる。
【0030】
具体的には、まず図1(d)に示すように、第1の圧力をかけながら非晶質珪素膜14aを形成する。このとき、グレイン・フィルタ13の内壁の大部分(特に底部近傍)には酸素含有量の少ない酸化珪素膜からなる第1の薄膜11が露出しており、この部分が二酸化珪素膜からなる第2の薄膜12上よりも非晶質珪素膜の堆積が進みやすいため、グレイン・フィルタ13内に優先的に非晶質珪素膜14aを堆積させることが可能となる。
【0031】
次に、図2(a)に示すように、上記第1の圧力よりも高い第2の圧力をかけながら非晶質珪素膜14bを形成する。このように第1の圧力よりも高い第2の圧力をかけることにより、二酸化珪素膜からなる第2の薄膜12上においても非晶質珪素膜の堆積が進みやすくなり、当該第2の薄膜12上に非晶質珪素膜14bが形成される。当該非晶質硅素膜14bの膜厚は、30nm以上100nm以下とすることが好適である。
【0032】
ここで、本実施形態における半導体膜形成工程の原理について、更に詳細に説明を行う。
図3は、酸化珪素膜(SiOx:但しx<2)上と二酸化珪素膜上における非晶質珪素膜の堆積特性について説明する図である。同図では、横軸が非晶質珪素膜の堆積時間、縦軸が非晶質珪素膜の膜厚にそれぞれ対応しており、酸化珪素膜上と二酸化珪素膜上の両者における非晶質珪素膜の堆積時間と膜厚の関係を示している。図3に示すように、酸化珪素膜(SiOx)上と二酸化珪素膜(SiO2)上を比較すると、両者とも堆積の初期段階では非晶質珪素膜がほとんど堆積しないが、ある時期から堆積が急激に進み始める。この堆積が急激に進み始める時期(成膜開始時期)は、図示のように酸化珪素膜上と二酸化珪素膜上で相違しており、その成膜開始時期の差(インキュベーションタイムの差)Trgは成膜条件にも依存するが例えば5〜15分間程度となる。また図示のように、堆積がある程度進んだ後は、酸化珪素膜上と二酸化珪素膜上のいずれにおいてもほぼ同じ傾きで非晶質珪素膜の堆積が進行する。このグラフより、非晶質珪素膜は、二酸化珪素膜上に比べて酸化珪素膜上の方に堆積しやすい傾向にあることが分かる。これは、酸化珪素膜と二酸化珪素膜の性質の違いに起因するものと考えられる。より具体的には、酸化珪素膜は二酸化珪素膜よりも非晶質珪素膜に膜構造が近づくため、酸化珪素膜上の方が非晶質硅素膜の堆積が進行しやすいものと考えられる。本実施形態はこのような両者の性質の違いに着目しており、第1の薄膜11として酸化珪素膜を採用し、第2の薄膜12として二酸化珪素膜を採用することにより、グレイン・フィルタ13の内部の大部分が酸化珪素膜に囲まれ、グレイン・フィルタ13の開口部の周囲は二酸化珪素膜に覆われるようにしている。これにより、グレイン・フィルタ13の内部には非晶質珪素膜が堆積しやすく、グレイン・フィルタ13の外部には非晶質珪素膜が堆積しにくい状態を実現することが可能となり、グレイン・フィルタ13の内部に対して非晶質珪素膜を確実に堆積させることが可能となる。
【0033】
一般にCVD法ではCVDの種類(減圧、プラズマ励起等)や堆積温度、圧力等の堆積条件に係わらず、堆積速度DRが1.5nm/min(0.25Å/sec)程度以下となる条件では、上述した図3に示すように堆積の初期に二酸化硅素膜上に半導体膜が堆積しないインキュベーション期間が発生する。本実施形態はこのインキュベーション期間を利用して表面及び表面近傍に露出した第2の薄膜12上に半導体膜を堆積せず、グレイン・フィルタ(微細孔)13の下部領域のみに堆積させるので、本実施形態における非晶質硅素膜14aの堆積をより適切に遂行するには当該非晶質硅素膜14aの堆積速度を少なくとも堆積の初期においては1.5nm/min程度以下とするとよい。非晶質硅素膜の堆積速度が著しく小さくなると、非晶質硅素膜への不純物混入が無視出来なくなるので、高純度の非晶質硅素膜を得るとの視点から非晶質硅素膜の堆積速度DRは0.5nm/min以上が好ましい。したがって本実施形態では、第1の圧力下で非晶質硅素膜14aを形成する際の堆積速度DR(第1の堆積速度)は、0.5nm/min≦DR≦1.5nm/minに設定する。また、第2の圧力下での非晶質硅素膜14bの堆積速度DR(第2の堆積速度)は、1.5nm/min<DRに設定する。
【0034】
(溶融結晶化工程)
次に、図2(b)に示すように、非晶質珪素膜14a及び14bに対してレーザ照射による熱処理を加えて溶融結晶化させ、グレイン・フィルタ13を起点として結晶性珪素膜を形成する。これにより、図2(c)に示すようにグレイン・フィルタ13を中心とした大粒径の結晶粒からなる略単結晶の珪素膜(結晶性珪素膜)18を形成することができる。ここで、本明細書において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【0035】
上述したレーザ照射は、例えば波長308nm、パルス幅20〜30nsのXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm2 程度となるようにして行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザはそのほとんどが表面付近で吸収される。これはXeClパルスエキシマレーザの波長(308nm)における非晶質珪素の吸収係数が0.139nm−1と比較的に大きいためである。このようにしてレーザ照射の条件を適宜に選択することにより、非晶質珪素膜14a及び14bをグレイン・フィルタ13内には非溶融状態の部分が残りそれ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後の珪素膜の結晶成長はグレイン・フィルタ13の底部近傍で先に始まり、その後表面付近、すなわち略完全溶融状態の部分へ進行する。このとき、グレイン・フィルタ13の底部ではいくつかの結晶粒が発生するが、グレイン・フィルタ13の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ13の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、非晶質珪素膜14a及び14bの略完全溶融状態の部分ではグレイン・フィルタ13の上部に到達した1個の結晶粒を核として結晶成長が進行するようになり、グレイン・フィルタ13を略中心とした領域に略単結晶状態の珪素膜を形成することができる。
【0036】
(素子形成工程)
次に、薄膜トランジスタを例にして、上述した製造方法により製造される結晶性珪素膜18を用いて半導体素子を形成する際の工程(素子形成工程)を説明する。本発明に係る結晶性珪素膜を薄膜トランジスタの活性領域に用いることにより、オフ電流が少なく移動度の大きい高性能な薄膜トランジスタを形成することができる。
【0037】
図4は、素子形成工程について説明する図である。まず、図4(a)に示すように、少なくとも薄膜トランジスタの形成領域に相当する大きさを有するように形成された結晶性珪素膜18をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。
【0038】
次に、図4(b)に示すように、第2の薄膜12および結晶性珪素膜18の上面に二酸化珪素膜20を形成する。この二酸化珪素膜20は薄膜トランジスタのゲート絶縁膜として機能する。二酸化珪素膜20は、例えば電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法等の成膜法によって形成することができる。
【0039】
次に、図4(c)に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極22及びゲート配線膜(図示せず)を形成する。次にゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより結晶性硅素膜18にソース/ドレイン領域24及び活性領域26を形成する。例えば本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを400mJ/cm2 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってN型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに250℃〜400℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【0040】
次に、図4(d)に示すように、二酸化珪素膜20およびゲート電極22の上面に二酸化珪素膜28を形成する。本実施形態では、PECVD法などの成膜法によって500nm程度の膜厚の二酸化珪素膜28を形成する。次に、二酸化珪素膜20、28のそれぞれを貫通してソース/ドレイン領域24のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース/ドレイン電極30を形成する。これにより、図4(d)に示すようにグレイン・フィルタ13を起点として溶融結晶化が行われて形成された結晶性珪素膜18を用いて活性領域26等が形成された薄膜トランジスタTが得られる。
【0041】
なお、図4に示す例では説明の便宜上、グレイン・フィルタ13が薄膜トランジスタの真下に位置するように図示されているが、グレイン・フィルタ13の形成位置を薄膜トランジスタTの真下から外すようにすることも好適である。この場合には、上記図4(a)において説明したパターニング工程において、薄膜トランジスタTの活性領域26等となるべき部分をパターニングする際にグレイン・フィルタ13の形成位置を外すようにすればよい。
【0042】
このように、本実施形態では、グレイン・フィルタ(微細孔)13の内壁の大部分に二酸化硅素膜よりも酸素含有量の少ない酸化硅素膜からなる第1の薄膜11が露出するので、当該第1の薄膜11上に半導体膜が先行して成膜される条件を含んで半導体膜を成膜することにより、微細孔13内に優先的に半導体膜を堆積させることが可能となる。したがって、微細孔を結晶成長の起点として半導体膜の溶融結晶化を行う場合において当該微細孔内に半導体膜を確実に堆積させることが可能となる。
【0043】
次に、本発明の製造方法によって製造される薄膜トランジスタの適用例について説明する。本発明の製造方法により得られる薄膜トランジスタは、例えば、EL表示装置や液晶表示装置などの電気光学装置に含まれて画素のスイッチングに用いられるスイッチング素子や、当該スイッチング素子を駆動する駆動回路(集積回路)の形成に用いることができる。
【0044】
図5は、一実施形態の電気光学装置の接続状態を示す図である。本実施形態の電気光学装置100は、各画素領域に電界発光効果により発光可能な発光層(有機EL層)OELDと、それを駆動するための電流を記憶する保持容量などを備え、さらに本発明に係る製造方法によって製造される薄膜トランジスタT1〜T4を備えて構成されている。ドライバ領域101からは、走査線Vsel および発光制御線Vgpが各画素領域に供給されている。ドライバ領域102からは、データ線Idataおよび電源線Vddが各画素領域Gに供給されている。走査線Vsel とデータ線Idataとを制御することにより、各画素領域に対する電流プログラムが行われて発光層OELDによる発光が制御可能になっている。
【0045】
なお、上述した画素領域を構成する画素回路は一例でありこの構成に限定されるものではない。また、ドライバ領域101、102のそれぞれに含まれる集積回路について、本発明に係る半導体装置を用いて構成してもよい。また、図5では自発光型の電気光学素子の一例として有機EL等を用いた電気光学装置を示していたが、他の自発光型の電気光学素子を用いた電気光学装置や、液晶素子などの非自発光型の電気光学素子を用いた電気光学装置に対しても本発明を適用可能である。
【0046】
次に、本発明に係る電気光学装置100を適用して構成される種々の電子機器について説明する。図6は、電気光学装置100を適用可能な電子機器の例を示す図である。図6(a)は携帯電話への適用例であり、当該携帯電話230はアンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の表示装置100を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図6は(b)ビデオカメラへの適用例であり、当該ビデオカメラ240は受像部241、操作部242、音声入力部243、および本発明の表示装置100を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図6(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250はカメラ部251、操作部252、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【0047】
図6(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260はバンド261、光学系収納部262および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図6(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。図6(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は筐体282に光学系281および本発明に係る電気光学装置100を備え、画像をスクリーン283に表示可能になっている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置100は、上述した例に限らず有機EL表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【0048】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、基板10上に二酸化珪素膜よりも酸素含有量の少ない酸化珪素膜からなる第1の薄膜を形成していたが、酸化珪素膜に代えて珪素と窒素を含む化合物(シリコンナイトライド)からなる薄膜を第1の薄膜として採用することも可能である。具体的には、第1の薄膜としては組成式Si3Nx(3<x<4)で表される窒化珪素膜からなる薄膜を形成することが好適である。また、第2の薄膜としては二酸化珪素膜を形成することが好適である。かかる構成によっても、半導体膜として非晶質珪素膜を採用する場合に、下層に位置する窒化硅素膜上から先に半導体膜の堆積が始まり、それ故に微細孔内に当該非晶質珪素膜を確実に堆積させることが可能となる。
【図面の簡単な説明】
【図1】 半導体薄膜の製造方法について説明する説明図である。
【図2】 半導体薄膜の製造方法について説明する説明図である。
【図3】 酸化珪素膜上と二酸化珪素膜上における非晶質珪素膜の堆積特性について説明する図である。
【図4】 素子形成工程について説明する図である。
【図5】 電気光学装置の接続状態を示す図である。
【図6】 電気光学装置を適用可能な電子機器の例を示す図である。
【符号の説明】
10…基板、 11…第1の薄膜(酸化硅素膜)、 12…第2の薄膜(二酸化硅素膜)、 13…微細孔(グレイン・フィルタ)、 14a、14b…非晶質硅素膜、 18…結晶性硅素膜、 100…電気光学装置、T…薄膜トランジスタ[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a semiconductor thin film and a semiconductor device, and a semiconductor device, an integrated circuit, an electro-optical device, and an electronic device manufactured using the manufacturing method.
[0002]
[Prior art]
In an electro-optical device such as a liquid crystal display device or an EL (electroluminescence) display device, pixels are switched using a thin film circuit including a semiconductor element such as a thin film transistor. In a conventional thin film transistor, an active region (channel formation region) is formed using an amorphous silicon (silicon) film. A thin film transistor in which an active region is formed using a polycrystalline silicon film has also been put into practical use. By using a polycrystalline silicon film, electrical characteristics such as mobility are improved as compared with the case of using an amorphous silicon film, and the performance of the thin film transistor can be improved.
[0003]
In order to further improve the performance of the thin film transistor, a technique for forming a semiconductor film made of large crystal grains and preventing a crystal grain boundary from entering the formation region of the thin film transistor has been studied. For example, there are several techniques for forming silicon crystal grains of about several μm by forming fine holes (fine holes) on a substrate and crystallizing a semiconductor film using the fine holes as a starting point for crystal growth. (Non-patent
[0004]
[Non-Patent Document 1]
"Single Crystal Thin Film Transistors", IBM TECHNICAL DISCLOSURE BULLETIN Aug. 1993 pp257-258
[Non-Patent Document 2]
`` Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass '', R.Ishihara et al., Proc.SPIE 2001, vol.4295, p.14-23
[Problems to be solved by the invention]
In the conventional method described above, when an amorphous silicon film is formed on a substrate in which fine holes are formed, it is important to reliably deposit the amorphous silicon film inside the fine holes. However, in the conventional method, before the amorphous silicon film is sufficiently deposited inside the micropores, the upper portions (openings) of the micropores are blocked and voids (voids) are generated in the micropores. It was.
[0005]
In view of the above, an object of the present invention is to provide a technique capable of reliably depositing a semiconductor film in a micropore when the semiconductor film is melt-crystallized using the micropore as a starting point for crystal growth. .
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor thin film according to the present invention includes a first thin film forming step of forming a first thin film on a substrate, and a property of the first thin film on the first thin film. A second thin film forming step of forming a different second thin film, a micro hole forming step of forming a micro hole penetrating through the second thin film to reach the first thin film, and a first over the second thin film. A semiconductor film forming step of forming a semiconductor film on the second thin film and in the micropores, including a condition that the semiconductor film is formed on the thin film in advance, and in the micropores by melt crystallization of the semiconductor film And a melt crystallization step of forming a crystalline semiconductor film from the starting point.
[0007]
According to such a manufacturing method, since the first thin film is exposed inside the micropore (particularly near the bottom), the semiconductor film is formed including the condition that the semiconductor film is formed in advance on the first thin film. By forming the film, the semiconductor film can be preferentially deposited in the fine holes. Therefore, when the semiconductor film is melted and crystallized using the micropores as a starting point for crystal growth, the semiconductor film can be reliably deposited in the micropores.
[0008]
The difference in properties between the first thin film and the second thin film described above is preferably a difference in the start time of the formation of the semiconductor film on the first and second thin films. By utilizing the difference in the film formation start time of the semiconductor film, the semiconductor film can be preferentially deposited in the fine hole in which the first thin film is exposed rather than on the second thin film.
[0009]
The first thin film described above is preferably formed of a silicon oxide film having a lower oxygen content than the silicon dioxide film, the second thin film is formed of a silicon dioxide film, and the semiconductor film is preferably formed of an amorphous silicon film. As a result, when an amorphous silicon film is employed as the semiconductor film, the amorphous silicon film can be reliably deposited in the fine holes.
[0010]
The first thin film is preferably composed of a silicon oxide film represented by a composition formula SiOx (1.4 <x <2), and a silicon oxide represented by a composition formula SiOx (1.6 <x <2). More preferably, it consists of a film. By using the silicon oxide film represented by the composition formula SiOx (1.4 <x <2), the first thin film in a substantially transparent state can be obtained. Further, by using a silicon oxide film represented by a composition formula SiOx (1.6 <x <2), a first thin film with higher transparency can be obtained. By employing such a silicon oxide film as the first thin film, it is possible to avoid the occurrence of coloring (wavelength dispersion) in the light transmitted through the substrate on which the crystalline semiconductor film according to the present invention is formed. It becomes possible. Therefore, when the semiconductor element using the crystalline semiconductor film according to the present invention is used for a light transmission type display device (liquid crystal display device or the like), it is convenient that the transmitted light is not colored. Further, if the value of “x” in the above composition formula is too small, the silicon oxide film tends to become brittle. From this viewpoint, it is preferable to set the value of “x” to the above condition.
[0011]
The first thin film has a composition formula Si 3 It is also preferable that the second thin film is made of a silicon dioxide film, which is made of a silicon nitride film represented by Nx (3 <x <4). Even in such a configuration, when an amorphous silicon film is employed as the semiconductor film, the deposition of the semiconductor film starts first on the silicon nitride film located in the lower layer, and therefore the amorphous silicon film is placed in the microhole. It becomes possible to deposit reliably.
[0012]
The second thin film described above may be formed with a smaller film thickness than the first thin film. As a result, the first thin film is exposed on most of the inner wall of the microhole, and the semiconductor film can be more reliably deposited in the microhole.
[0013]
The hole diameter of the above-described micropores is preferably 45 nm or more and 190 nm or less. By forming micropores under these conditions, it is possible to more reliably obtain the action of preferentially growing one crystal nucleus in the micropore.
[0014]
The semiconductor film formation process described above is performed using a vapor deposition method (CVD method) such as a low pressure chemical vapor deposition method (LPCVD method) or a plasma enhanced chemical vapor deposition method (PECVD method), It is preferable to include a step of forming the semiconductor film at the first pressure and a step of forming the semiconductor film at the second pressure higher than the first pressure. For example, as a source gas in the LPCVD method, monosilane (SiH 4 ) And the deposition temperature is about 500 ° C. to 550 ° C., the first pressure is about 0.1 mTorr to 3 mTorr, and the second pressure is about 5 mTorr to 1.5 Torr. Is preferred. In addition, disilane (Si 2 H 6 ) And the deposition temperature is about 400 ° C. to 500 ° C., the first pressure is preferably about 10 mTorr to 500 mTorr, and the second pressure is preferably about 1 Torr to 2 Torr. Under such conditions, a state in which the semiconductor film is formed in advance on the first thin film than on the second thin film is realized, and then the semiconductor film is easily formed on the second thin film. Thus, the semiconductor film can be favorably formed. In general, in the CVD method, the deposition rate (film formation rate) is about 1.5 nm / min (0.25 cm / sec) or less regardless of the type of CVD (decompression, plasma excitation, etc.), deposition temperature, pressure and other deposition conditions. Under such conditions, an incubation period occurs during which no semiconductor film is deposited on the silicon dioxide film at the beginning of deposition. In the present invention, the semiconductor film is not deposited on the surface and the second thin film exposed in the vicinity of the surface by using this incubation period, but is deposited only in the lower region of the micropore. The film formation rate of the semiconductor film is preferably about 1.5 nm / min or less at least in the initial stage of deposition. When the deposition rate of the semiconductor film is remarkably reduced, impurity contamination into the semiconductor film cannot be ignored. Therefore, the deposition rate of the semiconductor film is preferably 0.5 nm / min or more from the viewpoint of obtaining a high-purity semiconductor film.
[0015]
The semiconductor film formed in the semiconductor film formation step preferably has a thickness of 30 nm to 100 nm. This makes it possible to make the crystallization progress in melt crystallization only in a direction substantially perpendicular to the film thickness direction of the semiconductor film, making it difficult for crystallization to proceed in other directions. Further homogenization can be achieved.
[0016]
The above-described melt crystallization is preferably performed by laser irradiation. Thereby, it becomes possible to perform heat processing efficiently. Various lasers such as an excimer laser, a solid-state laser, and a gas laser can be considered.
[0017]
The present invention is also a method for manufacturing a semiconductor device including an element forming step of forming a semiconductor element using the crystalline semiconductor film manufactured by the manufacturing method according to the present invention described above. Here, in the present invention, the “semiconductor element” includes various types of transistors, diodes, resistors, inductors, capacitors, and other elements that can be manufactured by a combination of N-type and P-type semiconductors, regardless of active elements / passive elements. Further, in the present invention, the “semiconductor device” is a device including the semiconductor element, for example, a device including an integrated circuit.
[0018]
Moreover, this invention is also a semiconductor device manufactured using the manufacturing method concerning this invention mentioned above. More specifically, the present invention is a semiconductor device including a semiconductor element formed on a substrate, the first thin film formed on the substrate, and the first thin film formed on the first thin film. A second thin film having properties different from those of the first thin film, a micropore formed so as to penetrate the second thin film to reach the first thin film, and formed on the second thin film by embedding the microhole. The semiconductor device includes a crystalline semiconductor film that is melt-crystallized starting from a fine hole, and a semiconductor element is configured using the crystalline semiconductor film. The crystalline semiconductor film described above preferably has a size corresponding to at least a formation region of a semiconductor element.
[0019]
Note that the difference in properties between the first thin film and the second thin film is preferably a difference in the timing of starting the formation of the semiconductor film on the first and second thin films. Preferably, the first thin film is made of a silicon oxide film having a lower oxygen content than the silicon dioxide film, the second thin film is made of a silicon dioxide film, and the semiconductor film is made of an amorphous silicon film. More specifically, the first thin film is preferably made of a silicon oxide film represented by a composition formula SiOx (1.4 <x <2), and represented by a composition formula SiOx (1.6 <x <2). More preferably, it is made of a silicon oxide film. The first thin film has a composition formula Si 3 It is also preferable that the second thin film is made of a silicon dioxide film, which is made of a silicon nitride film represented by Nx (3 <x <4). The second thin film is preferably formed with a smaller film thickness than the first thin film. The operations and effects of adopting these configurations are as described above.
[0020]
The present invention is also an integrated circuit including the semiconductor device manufactured by the manufacturing method according to the present invention described above. Here, “integrated circuit” refers to a circuit (chip) in which semiconductor devices and related wirings are integrated and wired so as to exhibit a certain function.
[0021]
The present invention is also an electro-optical device including the semiconductor device manufactured by the manufacturing method according to the present invention described above. By configuring the electro-optical device using the semiconductor device according to the present invention as an element for driving a pixel, it is possible to obtain an electro-optical device with good performance. Here, the “electro-optical device” means a general device including an electro-optical element that includes the semiconductor device according to the present invention and emits light by an electrical action or changes the state of light from the outside. Both those that emit light and those that control the transmission of light from the outside are included. For example, as an electro-optical element, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL (electroluminescence) element, and an electroluminescent element that emits light by applying electrons generated by applying an electric field to a light emitting plate. A display device provided.
[0022]
Moreover, this invention is also an electronic device provided with the semiconductor device manufactured by the manufacturing method concerning this invention mentioned above. Here, the “electronic device” means a general device having a certain function including the semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. The configuration is not particularly limited, but for example, a mobile phone, a video camera, a personal computer, a head mounted display, a rear or front projector, a fax machine with a display function, a finder for a digital camera, a portable TV, a DSP device. , PDAs (portable information terminals), electronic notebooks, IC cards, electronic bulletin boards, advertising displays, and the like.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0024]
1 and 2 are diagrams for explaining a method for manufacturing a semiconductor thin film according to the present embodiment.
[0025]
(First thin film forming step)
As shown in FIG. 1A, a silicon dioxide film (SiO 2) is formed on a
[0026]
The film thickness of the first
[0027]
(Second thin film forming step)
Next, as shown in FIG. 1B, a second
[0028]
(Micropore formation process)
Next, as shown in FIG. 1C, a
[0029]
(Semiconductor film formation process)
Next, a semiconductor film is formed by using a vapor deposition method (CVD method) such as a low pressure chemical vapor deposition method (LPCVD method) or a plasma enhanced chemical vapor deposition method (PECVD method). The semiconductor film formation step of the present embodiment includes a step of forming a semiconductor film at a first pressure and a step of forming a semiconductor film at a second pressure higher than the first pressure. For example, as a source gas in the LPCVD method, monosilane (SiH 4 ) And the deposition temperature is about 500 ° C. to 550 ° C., the first pressure is about 0.1 mTorr to 3 mTorr, and the second pressure is about 5 mTorr to 1.5 Torr. Is preferred. In addition, disilane (Si 2 H 6 ) And the deposition temperature is about 400 ° C. to 500 ° C., the first pressure is preferably about 10 mTorr to 500 mTorr, and the second pressure is preferably about 1 Torr to 2 Torr. Under such conditions, a state in which the semiconductor film is formed in advance on the first thin film than on the second thin film is realized, and then the semiconductor film is easily formed on the second thin film. Thus, the semiconductor film can be favorably formed.
[0030]
Specifically, first, as shown in FIG. 1D, an
[0031]
Next, as shown in FIG. 2A, an
[0032]
Here, the principle of the semiconductor film forming process in the present embodiment will be described in more detail.
FIG. 3 is a diagram illustrating the deposition characteristics of an amorphous silicon film on a silicon oxide film (SiOx: where x <2) and a silicon dioxide film. In this figure, the horizontal axis corresponds to the deposition time of the amorphous silicon film, and the vertical axis corresponds to the film thickness of the amorphous silicon film. Amorphous silicon on both the silicon oxide film and the silicon dioxide film The relationship between film deposition time and film thickness is shown. As shown in FIG. 3, a silicon dioxide film (SiOx) and a silicon dioxide film (SiOx) are formed. 2 ) When comparing the above, in both cases, an amorphous silicon film is hardly deposited at the initial stage of deposition, but the deposition starts to progress rapidly from a certain time. As shown in the figure, the time at which this deposition starts to proceed rapidly (film formation start time) differs between the silicon oxide film and the silicon dioxide film, and the difference in the film formation start time (difference in incubation time) Trg is For example, it takes about 5 to 15 minutes, although it depends on the film forming conditions. Further, as shown in the figure, after the deposition proceeds to some extent, the deposition of the amorphous silicon film proceeds with substantially the same inclination on both the silicon oxide film and the silicon dioxide film. From this graph, it can be seen that the amorphous silicon film tends to be deposited on the silicon oxide film more easily than the silicon dioxide film. This is considered due to the difference in properties between the silicon oxide film and the silicon dioxide film. More specifically, since the film structure of the silicon oxide film is closer to the amorphous silicon film than the silicon dioxide film, it is considered that the deposition of the amorphous silicon film is more likely to proceed on the silicon oxide film. The present embodiment pays attention to such a difference in properties, and adopts a
[0033]
In general, in the CVD method, regardless of the deposition conditions such as the type of CVD (decompression, plasma excitation, etc.), deposition temperature, pressure, etc., the deposition rate DR is about 1.5 nm / min (0.25 kg / sec) or less. As shown in FIG. 3 described above, an incubation period occurs during which no semiconductor film is deposited on the silicon dioxide film at the beginning of deposition. In this embodiment, a semiconductor film is not deposited on the surface and the second
[0034]
(Melt crystallization process)
Next, as shown in FIG. 2B, the
[0035]
The laser irradiation described above uses, for example, a XeCl pulse excimer laser having a wavelength of 308 nm and a pulse width of 20 to 30 ns, and an energy density of 0.4 to 1.5 J / cm. 2 It is suitable to carry out so that it may become a grade. By performing laser irradiation under such conditions, most of the irradiated laser is absorbed near the surface. This is because the absorption coefficient of amorphous silicon at the wavelength of XeCl pulse excimer laser (308 nm) is 0.139 nm. -1 This is because it is relatively large. By appropriately selecting the laser irradiation conditions in this way, the
[0036]
(Element formation process)
Next, taking a thin film transistor as an example, a process (element formation process) in forming a semiconductor element using the
[0037]
FIG. 4 is a diagram for explaining the element forming step. First, as shown in FIG. 4A, the
[0038]
Next, as shown in FIG. 4B, a
[0039]
Next, as shown in FIG. 4C, a
[0040]
Next, as shown in FIG. 4D, a
[0041]
In the example shown in FIG. 4, for convenience of explanation, the
[0042]
As described above, in this embodiment, the first
[0043]
Next, application examples of the thin film transistor manufactured by the manufacturing method of the present invention will be described. The thin film transistor obtained by the manufacturing method of the present invention includes, for example, a switching element used for switching pixels included in an electro-optical device such as an EL display device or a liquid crystal display device, and a driving circuit (integrated circuit) for driving the switching device. ).
[0044]
FIG. 5 is a diagram illustrating a connection state of the electro-optical device according to the embodiment. The electro-
[0045]
Note that the above-described pixel circuit configuring the pixel region is an example, and the present invention is not limited to this configuration. Further, the integrated circuit included in each of the
[0046]
Next, various electronic apparatuses configured by applying the electro-
[0047]
FIG. 6D shows an application example to a head-mounted display. The head-mounted
[0048]
In addition, this invention is not limited to the content of embodiment mentioned above, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, in the above-described embodiment, the first thin film made of the silicon oxide film having a lower oxygen content than the silicon dioxide film is formed on the
[Brief description of the drawings]
FIG. 1 is an explanatory view for explaining a method for producing a semiconductor thin film.
FIG. 2 is an explanatory diagram for explaining a method of manufacturing a semiconductor thin film.
FIG. 3 is a diagram illustrating the deposition characteristics of an amorphous silicon film on a silicon oxide film and a silicon dioxide film.
FIG. 4 is a diagram illustrating an element formation process.
FIG. 5 is a diagram illustrating a connection state of the electro-optical device.
FIG. 6 is a diagram illustrating an example of an electronic apparatus to which the electro-optical device can be applied.
[Explanation of symbols]
DESCRIPTION OF
Claims (11)
前記第1の薄膜上に当該第1の薄膜と性質の異なる第2の薄膜を形成する第2の薄膜形成工程と、
前記第2の薄膜を貫通して前記第1の薄膜に至る孔を形成する孔形成工程と、
前記第2の薄膜上よりも前記第1の薄膜上において半導体膜が先行して成膜される条件で前記第2の薄膜上及び前記孔内に半導体膜を形成する半導体膜形成工程と、
前記半導体膜を前記孔内には非溶融状態の部分が残りそれ以外の部分については略完全溶融状態となるようにして溶融結晶化させ、前記孔の上部に到達した1個の結晶粒を起点として結晶性半導体膜を形成する溶融結晶化工程と、
を含み、
前記第1の薄膜と前記第2の薄膜の性質の違いは、当該第1及び第2の薄膜上への前記半導体膜の成膜開始時期の相違であり、
前記第1の薄膜上への前記半導体膜の成膜開始時期が前記第2の薄膜上への前記半導体膜の成膜開始時期よりも先行する、
半導体薄膜の製造方法。A first thin film forming step of forming a first thin film on the substrate;
A second thin film forming step of forming a second thin film having different properties from the first thin film on the first thin film;
Forming a hole penetrating the second thin film to reach the first thin film;
A semiconductor film forming step of forming a semiconductor film on the second thin film and in the hole under a condition in which the semiconductor film is formed on the first thin film earlier than on the second thin film;
The semiconductor film is melt-crystallized so that the non-molten portion remains in the holes and the other portions are substantially completely melted, and one crystal grain reaching the top of the hole is the starting point. A melt crystallization process for forming a crystalline semiconductor film as
Including
The difference between the properties of the first thin film and the second thin film is the difference in the film formation start time of the semiconductor film on the first and second thin films,
The film formation start time of the semiconductor film on the first thin film precedes the film formation start time of the semiconductor film on the second thin film;
A method for manufacturing a semiconductor thin film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002369241A JP4247661B2 (en) | 2002-12-20 | 2002-12-20 | Semiconductor thin film manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002369241A JP4247661B2 (en) | 2002-12-20 | 2002-12-20 | Semiconductor thin film manufacturing method and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200538A JP2004200538A (en) | 2004-07-15 |
JP4247661B2 true JP4247661B2 (en) | 2009-04-02 |
Family
ID=32765514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002369241A Expired - Fee Related JP4247661B2 (en) | 2002-12-20 | 2002-12-20 | Semiconductor thin film manufacturing method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4247661B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818285B1 (en) * | 2006-11-17 | 2008-04-01 | 삼성전자주식회사 | Fabrication method of single crystal silicon rod |
JP5710819B2 (en) * | 2014-03-28 | 2015-04-30 | 東京エレクトロン株式会社 | Method and apparatus for forming amorphous silicon film |
JP6010161B2 (en) * | 2015-03-04 | 2016-10-19 | 東京エレクトロン株式会社 | Method and apparatus for forming amorphous silicon film |
-
2002
- 2002-12-20 JP JP2002369241A patent/JP4247661B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004200538A (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940143B2 (en) | Semiconductor thin-film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic appliance | |
KR100613162B1 (en) | Semiconductor device, electro-optical device, integrated circuit and electronic equipment | |
JP2003197526A (en) | Semiconductor device, its manufacturing method, display unit, and electronic apparatus | |
JP4247661B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
KR100726855B1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
US20080029819A1 (en) | Semiconductor device | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JP4259081B2 (en) | Manufacturing method of semiconductor device | |
JP4264968B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
JP4288654B2 (en) | Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus | |
JP2007189106A (en) | Semiconductor device, method of manufacturing same, integrated circuit, electrooptical device, and electronic equipment | |
JP4711042B2 (en) | Semiconductor film manufacturing method and semiconductor device manufacturing method | |
JP4560708B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4333115B2 (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus | |
JP2004228160A (en) | Manufacturing method of semiconductor device, electro-optical device, and electronic apparatus | |
JP2004134533A (en) | Method for fabricating semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
JP2006086436A (en) | Method of manufacturing semiconductor apparatus, electro-optical device and electronic device | |
JP2005327966A (en) | Semiconductor device, electrooptical device, integrated circuit and electronic apparatus | |
JP2008047750A (en) | Manufacturing method of semiconductor device | |
JP2004235570A (en) | Process for fabricating semiconductor device, semiconductor device, electro-optical device, and electronic apparatus | |
JP2004319913A (en) | Process for forming semiconductor film, process for manufacturing semiconductor device, integrated circuit, electro-optical device, and electronic apparatus | |
JP2004336012A (en) | Method of manufacturing semiconductor film, method of manufacturing semiconductor device, integrated circuit, electro-optic device, and electronic equipment | |
JP2005056893A (en) | Method of manufacturing thin film semiconductor device | |
JP2007194316A (en) | Manufacturing method for semiconductor device | |
JP2005056894A (en) | Method of manufacturing thin film semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081231 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |