JP4259081B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4259081B2
JP4259081B2 JP2002297672A JP2002297672A JP4259081B2 JP 4259081 B2 JP4259081 B2 JP 4259081B2 JP 2002297672 A JP2002297672 A JP 2002297672A JP 2002297672 A JP2002297672 A JP 2002297672A JP 4259081 B2 JP4259081 B2 JP 4259081B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor
semiconductor film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002297672A
Other languages
Japanese (ja)
Other versions
JP2004134581A (en
Inventor
光敏 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002297672A priority Critical patent/JP4259081B2/en
Publication of JP2004134581A publication Critical patent/JP2004134581A/en
Application granted granted Critical
Publication of JP4259081B2 publication Critical patent/JP4259081B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の半導体素子あるいは薄膜素子を含んで構成される半導体装置の製造方法及び当該製造方法を用いて製造される半導体装置、電気光学装置、電子機器に関する。
【0002】
【従来の技術】
液晶表示装置やEL(エレクトロルミネセンス)表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体素子を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、活性領域(チャネル形成領域)を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【0003】
また、薄膜トランジスタの性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴(微細孔)を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μm程度のシリコンの結晶粒を形成する技術がいくつかの文献において提案されていた(非特許文献1及び非特許文献2)。これらの技術を用いて形成される、大きな結晶粒を含むシリコン膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【0004】
【非特許文献1】
「Single Crystal Thin Film Transistors」, IBM TECHNICAL DISCLOSURE BULLETIN Aug.1993 pp257-258
【0005】
【非特許文献2】
「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass 」, R.Ishihara等, proc.SPIE 2001, vol.4295, p.14〜23
【0006】
【発明が解決しようとする課題】
上述した従来の方法では、数μm程度の大きな結晶粒を形成することが可能となるものの、得られる結晶粒の面方位については制御されておらず、それぞれの結晶粒の面方位についてランダムな状態となっていた。薄膜トランジスタの電気的特性の更なる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【0007】
よって、本発明は、面方位が制御された結晶粒からなる半導体膜を用いて薄膜素子を形成することを可能とする半導体装置の製造方法を提供することを目的とする。
【0008】
また、本発明は、電気的特性の良好な半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の製造方法は、絶縁基板上に半導体素子を形成する半導体装置の製造方法であって、絶縁基板上に微細孔を形成する微細孔形成工程と、絶縁基板上及び微細孔内に半導体材料を成膜して半導体膜を形成する半導体膜形成工程と、半導体膜上から、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料を微細孔の開口部から底部までの範囲に打ち込む結晶化促進材料打ち込み工程と、半導体膜に第1の熱処理を加え、微細孔内に半導体膜と結晶化促進材料の化合物を形成する化合物形成工程と、半導体膜に第2の熱処理を加えて溶融結晶化させ、微細孔内の化合物を起点として結晶性半導体膜を形成する溶融結晶化工程と、を含む。
【0010】
半導体膜の結晶化を行う際の起点としての微細孔内に、金属含有物質からなる結晶化促進材料と半導体膜の化合物を形成することにより、その後に、熱処理による半導体膜の結晶化を行った際に、微細孔を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された半導体膜(結晶性半導体膜)を形成することが可能になる。この略単結晶状態と見なせ、かつ面方位も制御された良質な半導体膜を用いて半導体素子を形成することにより、半導体装置の高性能化を図ることが可能になる。
【0011】
ここで本発明において「略単結晶」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体薄膜の性質の観点からほぼ単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
【0012】
また、本発明に係る製造方法は、結晶性半導体膜を使用して半導体素子を形成する素子形成工程を更に含むことが好ましい。ここで本発明において「半導体素子」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、N型やP型半導体の組み合わせにより製造可能な素子を含む。また本発明において「半導体装置」とは、上記半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。本発明に係る結晶性半導体膜を用いることにより、電気的特性に優れた半導体素子、半導体装置を得ることが可能となる。
【0013】
また、絶縁基板上に形成される微細孔は、孔の深さと孔径との比が2.75よりも大きくなるように形成することが好ましい。より好ましくは、微細孔は、孔の深さと孔径との比が5よりも大きくなるように形成するとよい。更に好ましくは、微細孔は、孔の深さと孔径との比が11よりも大きくなるように形成するとよい。上記した条件で微細孔を形成することにより、微細孔の上部へ表れる結晶粒の結晶方位を特定の方向へ優先的に揃えることが可能となり、半導体膜の結晶化を行う際には、微細孔の上部に表れた結晶粒の面方位に基づいて、半導体膜の面方位を整えることが可能となる。
【0014】
絶縁基板上に形成される微細孔の孔径は、45nm以上190nm以下とすることが望ましい。この条件で微細孔を形成することにより、微細孔内で1つの結晶核を優先的に成長させる作用をより効果的に得ることが可能となる。
【0015】
半導体膜形成工程において成膜される半導体膜は、その膜厚を30nm以上100nm以下とすることが好適である。これにより、溶融結晶化の際に結晶化の進む方向をほぼ半導体膜の膜厚方向と略直交する方向のみにし、他の方向へ結晶化が進みにくくすることが可能となり、結晶性半導体膜のより一層の均質化を図ることができる。
【0016】
また、半導体膜形成工程において成膜される半導体膜は珪素(シリコン)を主構成元素とすることが好ましい。係る半導体膜としては、例えば非晶質又は多晶質のシリコン膜を用いることが好適である。これにより、微細孔を略中心とした範囲に略単結晶状態であり、かつ面方位の制御された良質なシリコン膜を形成し、この良質なシリコン膜を用いて半導体素子を形成することが可能になる。
【0017】
上述した結晶化促進材料打ち込み工程は、結晶化促進材料が微細孔の底部近傍に集中するように打ち込みを行うことが好ましい。これにより、結晶化促進材料が微細孔の底部以外の部分、すなわち結晶体促進材料を供給する必要性の低い部分にも含まれることを極力回避することができる。
【0018】
上述した結晶化促進材料はニッケル、鉄、コバルト、白金、パラジウムのうちいずれかを含む物質とすることが好適である。また、結晶化促進材料は珪素化合物(シリサイド)とすることも好適である。このような結晶化促進材料を用いることにより、結晶粒の面方位を効果的に制御することが可能になる。
【0019】
また、結晶化促進材料の打ち込みは、半導体膜の膜厚を50nm、微細孔の深さを825nm、結晶化促進材料をニッケル含有物質としたときに、打ち込みエネルギーを1MeV(メガエレクトロンボルト)、ドーズ量を1016〜1018cm−2として行うことが好ましい。この条件によれば、結晶化促進材料を適切な位置に打ち込むことが可能となる。
【0020】
上述した第1の熱処理は、300℃以上550℃以下の温度で行うことが好ましい。熱処理の温度の下限を300℃程度とするのは、半導体膜と結晶化促進材料の化合物を必要十分に形成するためである。また、熱処理の温度の上限を550℃程度とするのは以下のような理由による。すなわち、電気光学装置などに用いられる半導体装置を形成する場合には、材料コスト等の観点から、絶縁基板として安価なガラス基板(例えばソーダ石灰ガラス等)を用いることが多い。この場合に、ソーダ石灰ガラス等の一般的に用いられるガラスの軟化点は550℃程度であるので、製造中に加えられる熱によって絶縁基板の軟化を生じないようにするために、絶縁基板に加わる温度の上限を軟化点に対応して550℃程度としておく必要があるからである。
【0021】
また、第1の熱処理における処理時間t(秒)は、処理温度T(℃)、ボルツマン定数k=8.617×10−5eV・K−1、ε=0.783eV、t=1.59×10−3(秒)としたときに、
t≧t・exp{ε/k(T+273.16)}、
の関係を満たすように設定するとよい。これにより、熱処理の処理時間を的確に設定することが可能となる。ここで、上記「処理温度」とは、基本的には、熱処理の対象となる絶縁基板の基板温度を示すが、工業的な便宜上、絶縁基板に熱を加えるための高温炉等の容器内の温度をもって代用してもよい。この場合には、実験等を行い、雰囲気温度T(℃)の容器内に絶縁基板を置いてからどの程度の時間を経過すると基板温度が雰囲気温度とほぼ同じになるかを予め確かめておき、当該時間が経過して基板温度がほぼT(℃)となった時点から、上記計算式により求められる処理時間t(秒)の計測を開始するとよい。
【0022】
また、半導体膜を溶融結晶化させるために行う第2の熱処理は、レーザ照射によって行うことが好適である。これにより、熱処理を効率よく行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【0023】
また本発明は、上述した製造方法を用いて製造される半導体装置でもある。具体的には、本発明の半導体装置は、絶縁基板上に形成された半導体素子を含む半導体装置であって、当該半導体素子はこの半導体素子の配置位置から広がって溶融結晶化した、少なくとも半導体素子の素子領域に相当する大きさの大結晶粒の結晶性半導体膜を用いて形成されており、当該結晶性半導体膜は半導体素子の配置位置に応じて絶縁基板上に形成された微細孔を起点として結晶化が行われ、当該微細孔の底部には金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料が配置されている。
【0024】
上述した本発明に係る半導体装置は、特に電気光学装置に用いて好適である。具体的には、本発明に係る半導体装置を所望の配置状態(例えばマトリクス状)に配設し、画素を駆動する駆動素子として用いて電気光学装置を構成することにより、性能のよい電気光学装置を得ることが可能となる。そして、このような電気光学装置を用いることにより、品質のよい電子機器を構成することが可能になる。
【0025】
ここで「電気光学装置」とは、本発明に係る半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の透過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電気放出素子を備えた表示装置等をいう。
【0026】
また「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を有する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成には特に限定がないが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA(携帯型情報端末)、電子手帳、ICカード、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0028】
図1及び図2は、本実施形態の半導体装置の製造方法について説明する説明図である。
【0029】
(微細孔形成工程)
図1(a)に示すように、ガラス等の絶縁材料からなる基板10上に酸化シリコン膜12を形成する。酸化シリコン膜12の形成方法としては、プラズマ化学気相堆積法(PECVD法)、低圧化学気相堆積法(LPCVD法)、スパッタリング法等の物理気相堆積法が挙げられる。例えば、PECVD法により厚さ100nmの酸化シリコン膜12を形成することができる。
【0030】
ここで、本実施形態では図1(a)に示すように、ガラス製の基板10上に酸化シリコン膜12を成膜した状態のものが「絶縁基板」に対応している。なお、当該酸化シリコン膜12は、ガラス製の基板10から不純物(例えばアルカリ成分等)が流出することを回避する等の理由から設けられているものであり、本発明の原理的には必須の構成要素ではない。したがって、不純物の含有量が極めて少ないガラス基板を用いる場合などにおいては、酸化シリコン膜12を形成せずに基板単体を「絶縁基板」として用いてもよい。また、基板を構成する材料もガラスに限定されるものではない。
【0031】
次に、図1(b)に示すように酸化シリコン膜12に微細孔13を形成する。この微細孔13は、1つの結晶核のみを優先的に成長させる役割を担うためのものである。以降の説明ではこの微細孔を「グレイン・フィルタ」と称することとする。グレイン・フィルタ13は、例えばグレイン・フィルタ13の形成位置を露出させる開口部を有するフォトレジスト膜(図示せず)を酸化シリコン膜12上に形成し、このフォトレジスト膜をマスクとして用いて反応性イオンエッチングを行い、その後、酸化シリコン膜12上のフォトレジスト膜を除去することによって形成することができる。また、グレイン・フィルタ13は円筒状に形成することが好適であるが、円筒状以外の形状(例えば、円錐状、角柱状、角錐状など)としてもよい。
【0032】
ここで、グレイン・フィルタ13の孔径は45〜190nmとすることが好適である。また、グレイン・フィルタ13の孔径は、後に酸化シリコン膜14上に形成されるシリコン膜の膜厚の1.5〜1.9倍となるように形成することが好適である。例えば本実施形態では、シリコン膜の膜厚を50nmとし、グレイン・フィルタ13の孔径を75nm(=50nm×1.5)とする。また本実施形態では、グレイン・フィルタ13の深さを825nmとしている。グレイン・フィルタ13の寸法をこのような値とする理由については後述する。
【0033】
(半導体膜形成工程)
次に、図1(c)に示すように、LPCVD法などの成膜法によって酸化シリコン膜12上およびグレイン・フィルタ13内にシリコン(珪素)を主構成元素とする半導体膜を形成する。本実施形態では半導体膜として非晶質(又は多結晶)のシリコン膜14を形成する。このシリコン膜14は、30〜100nm程度の膜厚に形成することが好適である。
【0034】
(結晶化促進材料打ち込み工程)
次に、図1(d)に示すように、イオン注入法によってシリコン膜14の上側から結晶化促進材料としてのニッケル元素をグレイン・フィルタ13の開口部から底部までの範囲に打ち込み、酸化シリコン膜12の内部にニッケル層16を形成する。このニッケル元素の打ち込みは、酸化シリコン膜12内に形成されるニッケル層16がグレイン・フィルタ13の底部近傍に集中して配置されるように適宜打ち込みの条件を設定して行われる。具体的には、シリコン膜14の膜厚dを50nm、グレイン・フィルタ13の孔径rを75nm、グレイン・フィルタ13の深さhを875nmとした場合に、ニッケル元素の打ち込みの条件は、注入エネルギーを約1MeVとし、ドーズ量(添加不純物量)を1016〜1018cm−2とすることが好適である。このような条件とすることにより、グレイン・フィルタ13の底部近傍においてニッケル密度が最も高くなるように打ち込みを行い、この位置にニッケル元素を集中させることができる。なお、ニッケル元素に代えて、鉄、コバルト、白金、パラジウムなどの元素や、珪素化合物(シリサイド)を結晶化促進材料として用いることも好適である。
【0035】
(化合物形成工程)
次に、図2(a)に示すように、酸化シリコン膜12及びシリコン膜14が形成された基板10に対して熱処理(第1の熱処理)を加え、グレイン・フィルタ13内にシリコンとニッケルの化合物NiSiを形成する。この熱処理は300℃〜550℃程度の温度にて行うことが好適である。熱処理の温度の下限を300℃程度とするのは、シリコンとニッケルの化合物を必要十分に形成するためである。また、熱処理の温度の上限を550℃程度とするのは以下のような理由による。すなわち、材料コスト等の観点からは基板10として安価なガラス基板(例えばソーダ石灰ガラス等)を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が550℃程度であるので、製造中に加えられる熱によって基板10の軟化を生じないようにするために、基板10に加わる温度の上限を軟化点に対応して550℃程度より低くする必要があるからである。以上のような理由から、本実施形態では、第1の熱処理を行う際に好適な温度として、300℃〜550℃という範囲を採用している。
【0036】
また、熱処理時の処理温度と処理時間の関係についても、本願発明者による詳細な検討によって好適な条件が見いだされている。以下にその条件を説明する。第1の熱処理を行う際の処理時間t(秒)は、処理温度T(℃)、ボルツマン定数k=8.617×10−5eV・K−1、ε=0.783eV、t=1.59×10−3(秒)としたときに、
t≧t・exp{ε/k(T+273.16)} …(1)、
の関係を満たすように設定するとよい。
【0037】
図3は、上記(1)式に基づいて、熱処理時の処理温度T(℃)と処理時間t(秒)の関係を示した図(グラフ)である。例えば処理温度を300℃とした場合には、処理時間を12206秒(約3時間23分)以上とすればよいことがグラフから読みとれる。同様に処理温度を400℃とした場合には、処理時間を1158秒(約19分)以上とすればよいことがグラフから読みとれる。処理温度を500℃とした場合には、処理時間を202秒以上とすればよいことがグラフから読みとれる。処理温度を550℃とした場合には、処理時間を99秒以上とすればよいことがグラフから読みとれる。また、生産性等の観点からは、処理時間は30000秒(約8時間)以下とすることが実用的である。このような観点から、熱処理の処理時間tは、図3において斜線により示すような範囲内で設定することが好適である。
【0038】
(溶融結晶化工程)
次に、図2(b)に示すように、シリコン膜14に対してレーザ照射による熱処理(第2の熱処理)を加えて溶融結晶化させ、グレイン・フィルタ13内の化合物を起点として結晶性半導体膜を形成する。これにより、図2(c)に示すようにグレイン・フィルタ13を中心とした大粒径の結晶粒からなる略単結晶状態のシリコン膜18が形成される。この溶融結晶化の際に、グレイン・フィルタ13内に形成されたシリコンとニッケルの化合物が結晶の面方位を整える作用を奏することにより、シリコン膜18の面方位を特定の方向にほぼ制御することが可能になる。
【0039】
上述した第2の熱処理は、例えば波長308nm、パルス幅20〜30nsのXeClパルスエキシマレーザを用いて、エネルギー密度が0.4〜1.5J/cm 程度となるようにしてレーザ照射を行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザはそのほとんどがシリコン膜16の表面付近で吸収される。これはXeClパルスエキシマレーザの波長(308nm)における非晶質シリコンの吸収係数が0.139nm−1と比較的に大きいためである。このようにしてレーザ照射の条件を適宜に選択することにより、シリコン膜14をグレイン・フィルタ13内には非溶融状態の部分が残りそれ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後のシリコンの結晶成長はグレイン・フィルタ13の底部近傍で先に始まり、シリコン膜14の表面付近、すなわち略完全溶融状態の部分へ進行する。グレイン・フィルタ13の底部ではいくつかの結晶粒が発生する。このとき、グレイン・フィルタ13の断面寸法(本実施形態では、円の直径)を1個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ13の上部(開口部)には1個の結晶粒のみが到達するようになる。これにより、シリコン膜14の略完全溶融状態の部分ではグレイン・フィルタ13の上部に到達した1個の結晶粒を核として結晶成長が進行するようになる。
【0040】
図4は、上記したような溶融結晶化を行うために好適なグレイン・フィルタ13の形状について説明するための図である。グレイン・フィルタ13は、深さhと径rの比h/rが2.75よりも大きくなるように形成することが好ましい。すなわち、グレイン・フィルタ13の中心軸(図示のz軸)からグレイン・フィルタ13の側壁方向へ見た角度をφとおくと、h/r>2.75とした場合には、角度φが20°より小さくなる。グレイン・フィルタ13内において、シリコン結晶粒の結晶方位は(111)面がz軸方向に向かうようになる。また、(111)面と(331)面とは約22°の角度を持っている。このため、h/r>2.75としてφ<20°となるようにしてグレイン・フィルタ13を形成することにより、(111)面と約22°の角度を持つ(331)面はグレイン・フィルタ13の側壁へ向かって成長するようになる。これにより、グレイン・フィルタ13の上部のシリコン結晶粒は(111)面が優先的に表れるようになり、シリコン膜の結晶化を行う際にはこの(111)面に基づいて面方位を整えることができる。
【0041】
また、h/r>5としてグレイン・フィルタ13を形成した場合には、上述した角度φが11°より小さくなり、グレイン・フィルタ13を略中心として形成されるシリコン結晶粒の面方位のずれをさらに抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ13に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して10°以下となることが確かめられている。
【0042】
さらに、h/r>11としてグレイン・フィルタ13を形成した場合には、上述した角度φが5°より小さくなりグレイン・フィルタ13を略中心として形成されるシリコン結晶粒の面方位のずれをより一層抑制することが可能となる。具体的には、本願発明者によれば、複数のグレイン・フィルタ13に基づいて形成される複数のシリコン結晶粒の相互間の面方位のずれは平均して5°以下となることが確かめられている。このような検討結果に基づいて、本実施形態では、グレイン・フィルタ13の深さhを径r(=75nm)の11倍の825nmにしている。
【0043】
(素子形成工程)
上述したようにしてシリコン膜14の溶融結晶化を行うことにより、グレイン・フィルタ13を略中心として、略単結晶状態であり、かつ面方位が制御された結晶性半導体膜であるシリコン膜18を形成することができる。このようにして得られたシリコン膜18を用いることにより、高性能な半導体素子(例えば薄膜トランジスタや薄膜ダイオード等)を形成することができる。
【0044】
次に、薄膜トランジスタを例にして、本発明に係る結晶性半導体膜(シリコン膜18)を用いて半導体素子を形成する際の工程を説明する。本発明に係る結晶性半導体膜を薄膜トランジスタの活性領域に用いることにより、オフ電流が少なく移動度の大きい高性能な薄膜トランジスタを形成することができる。
【0045】
図5は、薄膜トランジスタの形成工程について説明する図である。まず、図5(a)に示すように、シリコン膜18をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して整形する。
【0046】
次に、図5(b)に示すように、酸化シリコン膜12およびシリコン膜18の上面に電子サイクロトロン共鳴PECVD法(ECR−PECVD法)またはPECVD法等の成膜法によって酸化シリコン膜20を形成する。この酸化シリコン膜20は薄膜トランジスタのゲート絶縁膜として機能する。
【0047】
次に、図5(c)に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極22及びゲート配線膜(図示せず)を形成する。そして、このゲート電極22をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことによりシリコン膜18にソース領域24、ドレイン領域25及び活性領域26を形成する。例えば本実施形態では、不純物元素としてリン(P)を打ち込み、その後、XeClエキシマレーザを400mJ/cm 程度のエネルギー密度に調整して照射して不純物元素を活性化することによってN型の薄膜トランジスタを形成する。なお、レーザ照射の代わりに250℃〜400℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
【0048】
次に、図5(d)に示すように、酸化シリコン膜20およびゲート電極22の上面に、PECVD法などの成膜法によって、500nm程度の膜厚の酸化シリコン膜28を形成する。次に酸化シリコン膜20、28のそれぞれを貫通してソース領域24及びドレイン領域25のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース電極30及びドレイン電極32を形成する。これにより、図5(d)に示すように、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進材料としてのニッケル層16がグレイン・フィルタ13の底部に配置され、当該グレイン・フィルタ13を起点として溶融結晶化が行われて形成されたシリコン膜18を用いて活性領域26が形成された薄膜トランジスタTが得られる。
【0049】
このように、本実施形態の製造方法では、非晶質(又は多晶質)のシリコン膜14の溶融結晶化を行う際の起点としてのグレイン・フィルタ13内に、ニッケル等の金属含有物質からなる結晶化促進材料と半導体膜の化合物を形成している。これにより、熱処理によるシリコン膜14の溶融結晶化を行う際に、グレイン・フィルタ13を略中心とする範囲に結晶粒が大きく、かつ面方位の制御された略単結晶のシリコン膜18(結晶性半導体膜)を形成することが可能になる。この結晶粒が大きく面方位も制御された良質なシリコン膜18を用いて薄膜トランジスタTを形成しているので、薄膜トランジスタの高性能化を図ることが可能になる。
【0050】
次に、本発明の製造方法によって製造される薄膜トランジスタの適用例について説明する。本発明の製造方法により得られる薄膜トランジスタは、液晶表示装置の駆動素子として、あるいはEL表示装置の駆動素子として利用することができる。
【0051】
図6は、本実施形態の電気光学装置の一例である表示装置100の接続状態を示す図である。図6に示すように、表示装置100は表示領域111内に画素領域112を配置して構成される。画素領域112は有機EL発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域115からは発光制御線(Vgp)および書き込み制御線が各画素領域に供給されている。ドライバ領域116からは電流線(Idata)および電源線(Vdd)が各画素領域に供給されている。書き込み制御線と定電流線Idataを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Vgpを制御することにより発光が制御される。なお、ドライバ領域115及び116についても本発明に係る薄膜トランジスタを使用することが可能である。
【0052】
図7は、表示装置100を適用可能な電子機器の例を示す図である。同図に示すように、本発明に係る表示装置100は種々の電子機器に適用することが可能である。図7(a)は携帯電話への適用例であり、当該携帯電話230はアンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の表示装置100を備えている。このように本発明の表示装置は表示部として利用可能である。図7は(b)ビデオカメラへの適用例であり、当該ビデオカメラ240は受像部241、操作部242、音声入力部243、および本発明の表示装置100を備えている。このように本発明の表示装置はファインダや表示部として利用可能である。図7(c)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250はカメラ部251、操作部252、および本発明の表示装置100を備えている。このように本発明の表示装置は表示部として利用可能である。
【0053】
図7(d)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260はバンド261、光学系収納部262および本発明の表示装置100を備えている。このように本発明の表示パネルは画像表示源として利用可能である。図7(e)はリア型プロジェクターへの適用例であり、当該プロジェクター270は筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、および本発明の表示装置100を備えている。このように本発明の表示装置は画像表示源として利用可能である。図7(f)はフロント型プロジェクターへの適用例であり、当該プロジェクター280は筐体282に光学系281および本発明の表示装置100を備え、画像をスクリーン283に表示可能になっている。このように本発明の表示装置は画像表示源として利用可能である。
【0054】
また、本発明に係る表示装置100は、上述した例に限らず有機EL表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【0055】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
【図面の簡単な説明】
【図1】 半導体装置の製造方法について説明する説明図である。
【図2】 半導体装置の製造方法について説明する説明図である。
【図3】 熱処理時の処理温度と処理時間の関係を示した図である。
【図4】 グレイン・フィルタの形状について説明するための図である。
【図5】 薄膜トランジスタの形成工程について説明する図である。
【図6】 電気光学装置の一例である表示装置の接続状態を示す図である。
【図7】 表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
10…基板、12、20、28…酸化シリコン膜 13…グレイン・フィルタ、14…非晶質(又は多晶質)のシリコン膜、16…ニッケル層、18…結晶性のシリコン膜、 100…表示装置、T…薄膜トランジスタ
[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a semiconductor device including a semiconductor element such as a thin film transistor or a thin film element, and a semiconductor device manufactured using the manufacturing method, an electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
In an electro-optical device such as a liquid crystal display device or an EL (electroluminescence) display device, pixels are switched using a thin film circuit including a semiconductor element such as a thin film transistor. In a conventional thin film transistor, an active region (channel formation region) is formed using an amorphous silicon film. A thin film transistor in which an active region is formed using a polycrystalline silicon film has also been put into practical use. By using a polycrystalline silicon film, electrical characteristics such as mobility are improved as compared with the case of using an amorphous silicon film, and the performance of the thin film transistor can be improved.
[0003]
In order to further improve the performance of the thin film transistor, a technique for forming a semiconductor film made of large crystal grains and preventing a crystal grain boundary from entering the formation region of the thin film transistor has been studied. For example, there are several techniques for forming silicon crystal grains of several μm by forming fine holes (fine holes) on a substrate and crystallizing a semiconductor film using the fine holes as a starting point for crystal growth. (Non-patent document 1 and non-patent document 2). By forming a thin film transistor using a silicon film containing large crystal grains formed using these techniques, a thin film transistor excellent in electrical characteristics such as mobility can be realized.
[0004]
[Non-Patent Document 1]
"Single Crystal Thin Film Transistors", IBM TECHNICAL DISCLOSURE BULLETIN Aug. 1993 pp257-258
[0005]
[Non-Patent Document 2]
`` Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass '', R.Ishihara et al., Proc.SPIE 2001, vol.4295, p.14-23
[0006]
[Problems to be solved by the invention]
In the conventional method described above, large crystal grains of about several μm can be formed, but the plane orientation of the obtained crystal grains is not controlled, and the plane orientation of each crystal grain is in a random state. It was. In order to further improve the electrical characteristics of the thin film transistor, it is desired to establish a manufacturing method capable of forming a semiconductor film by controlling the crystal plane orientation.
[0007]
Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device that enables a thin film element to be formed using a semiconductor film made of crystal grains whose surface orientation is controlled.
[0008]
Another object of the present invention is to provide a semiconductor device with good electrical characteristics.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a manufacturing method of the present invention is a manufacturing method of a semiconductor device in which a semiconductor element is formed on an insulating substrate, a micro hole forming step for forming micro holes on the insulating substrate, and an insulating substrate. A semiconductor film forming step of forming a semiconductor film by depositing a semiconductor material on and in the micropores; and a crystallization promoting material made of a metal-containing substance and promoting crystallization of the semiconductor film from above the semiconductor film. A step of implanting a crystallization promoting material to be implanted from the opening to the bottom, a compound forming step of applying a first heat treatment to the semiconductor film to form a compound of the semiconductor film and the crystallization promoting material in the micropore, and a semiconductor film A melt crystallization step of forming a crystalline semiconductor film starting from the compound in the micropores by applying a second heat treatment to the crystallizing process.
[0010]
The semiconductor film was crystallized by heat treatment after forming a crystallization-promoting material comprising a metal-containing substance and a compound of the semiconductor film in the micropore as a starting point for crystallization of the semiconductor film. At this time, it is possible to form a semiconductor film (crystalline semiconductor film) in which the crystal grains are large and the plane orientation is controlled in a range having the fine hole as a substantial center. By forming a semiconductor element using a high-quality semiconductor film which can be regarded as a substantially single crystal state and whose plane orientation is controlled, it is possible to improve the performance of the semiconductor device.
[0011]
Here, in the present invention, “substantially single crystal” means not only a single crystal grain but also a state close to this, that is, the number of crystals combined is small, and the properties of the semiconductor thin film The case where it has the property equivalent to the semiconductor thin film formed from a single crystal from a viewpoint is also included.
[0012]
Moreover, it is preferable that the manufacturing method according to the present invention further includes an element forming step of forming a semiconductor element using a crystalline semiconductor film. Here, in the present invention, the “semiconductor element” includes various types of transistors, diodes, resistors, inductors, capacitors, and other elements that can be manufactured by a combination of N-type and P-type semiconductors, regardless of active elements / passive elements. Further, in the present invention, the “semiconductor device” is a device including the semiconductor element, for example, a device including an integrated circuit. By using the crystalline semiconductor film according to the present invention, a semiconductor element and a semiconductor device having excellent electrical characteristics can be obtained.
[0013]
Moreover, it is preferable to form the fine hole formed on the insulating substrate so that the ratio of the hole depth to the hole diameter is larger than 2.75. More preferably, the fine holes are formed so that the ratio of the depth of the holes to the hole diameter is larger than 5. More preferably, the fine holes may be formed so that the ratio of the hole depth to the hole diameter is larger than 11. By forming micropores under the above conditions, it becomes possible to preferentially align the crystal orientation of the crystal grains appearing above the micropores in a specific direction. When crystallizing a semiconductor film, the micropores The plane orientation of the semiconductor film can be adjusted on the basis of the plane orientation of the crystal grains appearing on the upper part.
[0014]
The diameter of the fine holes formed on the insulating substrate is desirably 45 nm or more and 190 nm or less. By forming micropores under these conditions, it is possible to more effectively obtain an action of preferentially growing one crystal nucleus in the micropore.
[0015]
The semiconductor film formed in the semiconductor film forming step preferably has a thickness of 30 nm to 100 nm. This makes it possible to make the crystallization progress in melt crystallization only in a direction substantially perpendicular to the film thickness direction of the semiconductor film, making it difficult for crystallization to proceed in other directions. Further homogenization can be achieved.
[0016]
Moreover, it is preferable that the semiconductor film formed in the semiconductor film forming step has silicon (silicon) as a main constituent element. As such a semiconductor film, for example, an amorphous or polycrystalline silicon film is preferably used. As a result, it is possible to form a high-quality silicon film having a substantially single crystal state and a controlled plane orientation within a range centered on the fine hole, and to form a semiconductor element using this high-quality silicon film. become.
[0017]
In the above-described crystallization promoting material driving step, it is preferable to perform driving so that the crystallization promoting material is concentrated in the vicinity of the bottom of the micropore. Thereby, it can avoid as much as possible that a crystallization promotion material is contained also in parts other than the bottom part of a micropore, ie, a part with a low necessity of supplying a crystal body promotion material.
[0018]
The crystallization promoting material described above is preferably a substance containing any of nickel, iron, cobalt, platinum, and palladium. The crystallization promoting material is preferably a silicon compound (silicide). By using such a crystallization promoting material, it becomes possible to effectively control the plane orientation of the crystal grains.
[0019]
Also, the implantation of the crystallization promoting material is performed when the semiconductor film thickness is 50 nm, the fine hole depth is 825 nm, and the crystallization promoting material is a nickel-containing material, the implantation energy is 1 MeV (megaelectron volts), the dose. 10 quantity 16 -10 18 cm -2 It is preferable to carry out as According to this condition, the crystallization promoting material can be driven into an appropriate position.
[0020]
The first heat treatment described above is preferably performed at a temperature of 300 ° C. to 550 ° C. The reason why the lower limit of the heat treatment temperature is about 300 ° C. is that the semiconductor film and the compound of the crystallization promoting material are formed sufficiently and sufficiently. Moreover, the upper limit of the temperature of heat processing shall be about 550 degreeC for the following reasons. That is, when a semiconductor device used for an electro-optical device or the like is formed, an inexpensive glass substrate (for example, soda lime glass) is often used as an insulating substrate from the viewpoint of material cost. In this case, since the softening point of commonly used glass such as soda lime glass is about 550 ° C., it is added to the insulating substrate in order not to cause the insulating substrate to be softened by heat applied during manufacture. This is because the upper limit of the temperature needs to be about 550 ° C. corresponding to the softening point.
[0021]
The processing time t (second) in the first heat treatment is the processing temperature T (° C.) and the Boltzmann constant k. B = 8.617 × 10 -5 eV ・ K -1 , Ε = 0.783 eV, t 0 = 1.59 × 10 -3 (Seconds)
t ≧ t 0 ・ Exp {ε / k B (T + 273.16)},
It is better to set so as to satisfy the relationship. This makes it possible to accurately set the heat treatment time. Here, the “treatment temperature” basically indicates the substrate temperature of the insulating substrate to be heat-treated. However, for industrial convenience, the inside of a container such as a high-temperature furnace for applying heat to the insulating substrate. You may substitute with temperature. In this case, an experiment or the like is performed, and it is confirmed in advance how much time has passed since the insulating substrate was placed in a container having an atmospheric temperature T (° C.), and the substrate temperature becomes substantially the same as the atmospheric temperature. The measurement of the processing time t (second) obtained by the above calculation formula may be started from the time when the substrate temperature becomes approximately T (° C.) after the time has elapsed.
[0022]
The second heat treatment performed for melt crystallization of the semiconductor film is preferably performed by laser irradiation. Thereby, it becomes possible to perform heat processing efficiently. Various lasers such as an excimer laser, a solid-state laser, and a gas laser can be considered.
[0023]
The present invention is also a semiconductor device manufactured using the manufacturing method described above. Specifically, the semiconductor device of the present invention is a semiconductor device including a semiconductor element formed on an insulating substrate, and the semiconductor element spreads from the arrangement position of the semiconductor element and is melt-crystallized. The crystalline semiconductor film has a large crystal grain size corresponding to the element region, and the crystalline semiconductor film starts from a fine hole formed on the insulating substrate in accordance with the arrangement position of the semiconductor element. Crystallization is performed, and a crystallization promoting material made of a metal-containing substance and promoting crystallization of the semiconductor film is disposed at the bottom of the micropore.
[0024]
The above-described semiconductor device according to the present invention is particularly suitable for use in an electro-optical device. Specifically, an electro-optical device having good performance is provided by arranging the semiconductor device according to the present invention in a desired arrangement state (for example, in a matrix) and using the driving device for driving pixels as an electro-optical device. Can be obtained. By using such an electro-optical device, it is possible to configure a high-quality electronic device.
[0025]
Here, the “electro-optical device” means a general device including an electro-optical element that includes the semiconductor device according to the present invention and emits light by an electrical action or changes the state of light from the outside. Both those that emit light and those that control the transmission of light from the outside are included. For example, as an electro-optical element, a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL (electroluminescence) element, and an electroluminescent element that emits light by applying electrons generated by applying an electric field to a light emitting plate. A display device provided.
[0026]
The “electronic device” means a general device having a certain function provided with the semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. The configuration is not particularly limited, but for example, a mobile phone, a video camera, a personal computer, a head mounted display, a rear or front projector, a fax machine with a display function, a finder for a digital camera, a portable TV, a DSP device. , PDAs (portable information terminals), electronic notebooks, IC cards, electronic bulletin boards, advertising displays, and the like.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0028]
1 and 2 are explanatory views for explaining the method for manufacturing the semiconductor device of the present embodiment.
[0029]
(Micropore formation process)
As shown in FIG. 1A, a silicon oxide film 12 is formed on a substrate 10 made of an insulating material such as glass. Examples of the method for forming the silicon oxide film 12 include physical vapor deposition methods such as plasma chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), and sputtering. For example, the silicon oxide film 12 having a thickness of 100 nm can be formed by PECVD.
[0030]
Here, in the present embodiment, as shown in FIG. 1A, a silicon oxide film 12 formed on a glass substrate 10 corresponds to an “insulating substrate”. The silicon oxide film 12 is provided for the purpose of avoiding impurities (for example, alkali components) from flowing out of the glass substrate 10, and is essential in principle of the present invention. It is not a component. Therefore, when using a glass substrate having a very low impurity content, the substrate alone may be used as the “insulating substrate” without forming the silicon oxide film 12. Moreover, the material which comprises a board | substrate is not limited to glass.
[0031]
Next, as shown in FIG. 1B, fine holes 13 are formed in the silicon oxide film 12. The micro holes 13 are for preferentially growing only one crystal nucleus. In the following description, this fine hole is referred to as a “grain filter”. The grain filter 13 is formed, for example, by forming a photoresist film (not shown) having an opening that exposes the formation position of the grain filter 13 on the silicon oxide film 12 and using the photoresist film as a mask. It can be formed by performing ion etching and then removing the photoresist film on the silicon oxide film 12. The grain filter 13 is preferably formed in a cylindrical shape, but may have a shape other than the cylindrical shape (for example, a cone shape, a prism shape, a pyramid shape, etc.).
[0032]
Here, the pore diameter of the grain filter 13 is preferably 45 to 190 nm. Further, it is preferable that the grain filter 13 is formed so that the hole diameter is 1.5 to 1.9 times the thickness of a silicon film to be formed on the silicon oxide film 14 later. For example, in this embodiment, the film thickness of the silicon film is 50 nm, and the hole diameter of the grain filter 13 is 75 nm (= 50 nm × 1.5). In the present embodiment, the depth of the grain filter 13 is 825 nm. The reason why the dimension of the grain filter 13 is set to such a value will be described later.
[0033]
(Semiconductor film formation process)
Next, as shown in FIG. 1C, a semiconductor film containing silicon (silicon) as a main constituent element is formed on the silicon oxide film 12 and in the grain filter 13 by a film forming method such as LPCVD. In this embodiment, an amorphous (or polycrystalline) silicon film 14 is formed as a semiconductor film. The silicon film 14 is preferably formed to a thickness of about 30 to 100 nm.
[0034]
(Crystalline accelerating material driving process)
Next, as shown in FIG. 1D, a nickel element as a crystallization promoting material is implanted from the upper side of the silicon film 14 into the range from the opening to the bottom of the grain filter 13 by an ion implantation method. A nickel layer 16 is formed inside 12. This nickel element implantation is performed by appropriately setting the implantation conditions so that the nickel layer 16 formed in the silicon oxide film 12 is concentrated in the vicinity of the bottom of the grain filter 13. Specifically, when the film thickness d of the silicon film 14 is 50 nm, the hole diameter r of the grain filter 13 is 75 nm, and the depth h of the grain filter 13 is 875 nm, the condition for implanting the nickel element is the implantation energy. Is about 1 MeV, and the dose amount (additional impurity amount) is 10 16 -10 18 cm -2 Is preferable. By setting such a condition, it is possible to drive in such a way that the nickel density is highest in the vicinity of the bottom of the grain filter 13 and to concentrate the nickel element at this position. Note that it is also preferable to use an element such as iron, cobalt, platinum, palladium, or a silicon compound (silicide) as the crystallization promoting material instead of the nickel element.
[0035]
(Compound formation process)
Next, as shown in FIG. 2A, a heat treatment (first heat treatment) is applied to the substrate 10 on which the silicon oxide film 12 and the silicon film 14 are formed, and silicon and nickel in the grain filter 13 are applied. Compound NiSi 2 Form. This heat treatment is preferably performed at a temperature of about 300 ° C to 550 ° C. The reason why the lower limit of the temperature of the heat treatment is about 300 ° C. is that a compound of silicon and nickel is necessary and sufficiently formed. Moreover, the upper limit of the temperature of heat processing shall be about 550 degreeC for the following reasons. That is, from the viewpoint of material cost and the like, an inexpensive glass substrate (for example, soda lime glass) is often used as the substrate 10. In this case, since the glass used generally has a softening point of about 550 ° C., the upper limit of the temperature applied to the substrate 10 is softened in order to prevent the substrate 10 from being softened by heat applied during manufacture. This is because the temperature needs to be lower than about 550 ° C. corresponding to the point. For the reasons described above, in the present embodiment, a range of 300 ° C. to 550 ° C. is adopted as a suitable temperature when performing the first heat treatment.
[0036]
In addition, with regard to the relationship between the treatment temperature and the treatment time during heat treatment, suitable conditions have been found by detailed examination by the inventors of the present application. The conditions will be described below. The processing time t (second) for performing the first heat treatment is the processing temperature T (° C.) and the Boltzmann constant k. B = 8.617 × 10 -5 eV ・ K -1 , Ε = 0.783 eV, t 0 = 1.59 × 10 -3 (Seconds)
t ≧ t 0 ・ Exp {ε / k B (T + 273.16)} (1),
It is better to set so as to satisfy the relationship.
[0037]
FIG. 3 is a graph (graph) showing the relationship between the treatment temperature T (° C.) and the treatment time t (seconds) during the heat treatment based on the above equation (1). For example, when the processing temperature is 300 ° C., it can be read from the graph that the processing time should be 12206 seconds (about 3 hours 23 minutes) or more. Similarly, when the processing temperature is 400 ° C., it can be read from the graph that the processing time should be 1158 seconds (about 19 minutes) or more. When the processing temperature is 500 ° C., it can be read from the graph that the processing time should be 202 seconds or more. When the processing temperature is set to 550 ° C., it can be read from the graph that the processing time should be 99 seconds or more. From the viewpoint of productivity and the like, it is practical to set the processing time to 30000 seconds (about 8 hours) or less. From such a point of view, it is preferable to set the heat treatment time t within a range shown by hatching in FIG.
[0038]
(Melt crystallization process)
Next, as shown in FIG. 2B, a heat treatment (second heat treatment) by laser irradiation is applied to the silicon film 14 to cause melt crystallization, and the crystalline semiconductor starts from the compound in the grain filter 13. A film is formed. As a result, as shown in FIG. 2C, a substantially single crystal silicon film 18 composed of large crystal grains centering on the grain filter 13 is formed. During the melt crystallization, the surface orientation of the silicon film 18 is substantially controlled in a specific direction by the action of the silicon and nickel compound formed in the grain filter 13 adjusting the crystal orientation. Is possible.
[0039]
In the second heat treatment described above, for example, an XeCl pulse excimer laser having a wavelength of 308 nm and a pulse width of 20 to 30 ns is used, and the energy density is 0.4 to 1.5 J / cm. 2 It is preferable that the laser irradiation is performed so as to reach a degree. By performing laser irradiation under such conditions, most of the irradiated laser is absorbed near the surface of the silicon film 16. This is because the absorption coefficient of amorphous silicon at the wavelength (308 nm) of a XeCl pulse excimer laser is 0.139 nm. -1 This is because it is relatively large. By appropriately selecting the laser irradiation conditions in this manner, the silicon film 14 is left in the grain filter 13 so that the non-molten portion remains and the other portions are substantially completely melted. As a result, the crystal growth of silicon after the laser irradiation starts first near the bottom of the grain filter 13 and proceeds to the vicinity of the surface of the silicon film 14, that is, the substantially completely melted portion. Several crystal grains are generated at the bottom of the grain filter 13. At this time, by setting the cross-sectional dimension of the grain filter 13 (in this embodiment, the diameter of a circle) to be about the same as or slightly smaller than one crystal grain, the grain filter 13 can be formed above the opening (opening). Will reach only one crystal grain. As a result, in the substantially completely melted portion of the silicon film 14, crystal growth proceeds with one crystal grain reaching the upper portion of the grain filter 13 as a nucleus.
[0040]
FIG. 4 is a view for explaining the shape of the grain filter 13 suitable for performing the melt crystallization as described above. The grain filter 13 is preferably formed so that the ratio h / r of the depth h to the diameter r is greater than 2.75. That is, when the angle seen from the central axis (the z-axis in the figure) of the grain filter 13 toward the side wall of the grain filter 13 is φ, when h / r> 2.75, the angle φ is 20 Less than °. Within the grain filter 13, the crystal orientation of the silicon crystal grains is such that the (111) plane is directed in the z-axis direction. The (111) plane and the (331) plane have an angle of about 22 °. Therefore, by forming the grain filter 13 so that φ <20 ° with h / r> 2.75, the (331) plane having an angle of about 22 ° with the (111) plane is the grain filter. It grows toward 13 side walls. As a result, the (111) plane of the silicon crystal grains above the grain filter 13 appears preferentially, and the plane orientation is adjusted based on the (111) plane when the silicon film is crystallized. Can do.
[0041]
Further, when the grain filter 13 is formed with h / r> 5, the above-mentioned angle φ is smaller than 11 °, and the deviation of the plane orientation of the silicon crystal grains formed with the grain filter 13 as a substantially center is reduced. Further suppression is possible. Specifically, according to the inventors of the present application, it was confirmed that the deviation of the plane orientation between the plurality of silicon crystal grains formed based on the plurality of grain filters 13 on average was 10 ° or less. ing.
[0042]
Further, when the grain filter 13 is formed with h / r> 11, the above-mentioned angle φ is smaller than 5 °, and the deviation of the plane orientation of the silicon crystal grains formed with the grain filter 13 substantially at the center is further increased. Further suppression is possible. Specifically, according to the inventors of the present application, it has been confirmed that the deviation of the plane orientation between the plurality of silicon crystal grains formed based on the plurality of grain filters 13 is 5 ° or less on average. ing. Based on such examination results, in this embodiment, the depth h of the grain filter 13 is set to 825 nm, which is 11 times the diameter r (= 75 nm).
[0043]
(Element formation process)
By performing melt crystallization of the silicon film 14 as described above, the silicon film 18, which is a crystalline semiconductor film having a substantially single crystal state and a controlled plane orientation, with the grain filter 13 as a center. Can be formed. By using the silicon film 18 thus obtained, a high-performance semiconductor element (for example, a thin film transistor or a thin film diode) can be formed.
[0044]
Next, taking a thin film transistor as an example, a process for forming a semiconductor element using the crystalline semiconductor film (silicon film 18) according to the present invention will be described. By using the crystalline semiconductor film according to the present invention for an active region of a thin film transistor, a high-performance thin film transistor with low off-state current and high mobility can be formed.
[0045]
FIG. 5 is a diagram illustrating a thin film transistor forming process. First, as shown in FIG. 5A, the silicon film 18 is patterned, and a portion unnecessary for forming a thin film transistor is removed and shaped.
[0046]
Next, as shown in FIG. 5B, a silicon oxide film 20 is formed on the upper surfaces of the silicon oxide film 12 and the silicon film 18 by a film forming method such as an electron cyclotron resonance PECVD method (ECR-PECVD method) or a PECVD method. To do. This silicon oxide film 20 functions as a gate insulating film of the thin film transistor.
[0047]
Next, as shown in FIG. 5C, a gate electrode 22 and a gate wiring film (not shown) are formed by patterning after forming a conductive thin film such as tantalum or aluminum by a film forming method such as sputtering. Form. Then, a source region 24, a drain region 25, and an active region 26 are formed in the silicon film 18 by performing so-called self-aligned ion implantation by implanting an impurity element serving as a donor or acceptor using the gate electrode 22 as a mask. For example, in this embodiment, phosphorus (P) is implanted as the impurity element, and then XeCl excimer laser is applied at 400 mJ / cm. 2 An N-type thin film transistor is formed by adjusting the energy density to a certain level and irradiating to activate the impurity element. Note that the impurity element may be activated by performing heat treatment at a temperature of about 250 ° C. to 400 ° C. instead of laser irradiation.
[0048]
Next, as shown in FIG. 5D, a silicon oxide film 28 having a thickness of about 500 nm is formed on the upper surfaces of the silicon oxide film 20 and the gate electrode 22 by a film forming method such as a PECVD method. Next, contact holes that penetrate each of the silicon oxide films 20 and 28 to reach the source region 24 and the drain region 25 are formed, and aluminum, tungsten, or the like is formed in these contact holes by a film forming method such as sputtering. The source electrode 30 and the drain electrode 32 are formed by embedding and patterning the conductor. As a result, as shown in FIG. 5D, a nickel layer 16 made of a metal-containing material and serving as a crystallization promoting material for promoting crystallization of the semiconductor film is disposed at the bottom of the grain filter 13, and the grain filter A thin film transistor T in which an active region 26 is formed using a silicon film 18 formed by melt crystallization from 13 is obtained.
[0049]
As described above, in the manufacturing method of the present embodiment, the grain filter 13 serving as a starting point when the amorphous (or polycrystalline) silicon film 14 is melt-crystallized is made of a metal-containing substance such as nickel. A crystallization promoting material and a semiconductor film compound are formed. As a result, when the silicon film 14 is melt-crystallized by heat treatment, a substantially single-crystal silicon film 18 (crystallinity) in which the crystal grains are large and the plane orientation is controlled in a range substantially centered on the grain filter 13. A semiconductor film) can be formed. Since the thin film transistor T is formed using a high-quality silicon film 18 having large crystal grains and controlled plane orientation, it is possible to improve the performance of the thin film transistor.
[0050]
Next, application examples of the thin film transistor manufactured by the manufacturing method of the present invention will be described. The thin film transistor obtained by the manufacturing method of the present invention can be used as a driving element of a liquid crystal display device or a driving element of an EL display device.
[0051]
FIG. 6 is a diagram illustrating a connection state of the display device 100 which is an example of the electro-optical device according to the present embodiment. As shown in FIG. 6, the display device 100 is configured by arranging a pixel region 112 in a display region 111. The pixel region 112 uses a thin film transistor that drives an organic EL light emitting element. A thin film transistor manufactured by the manufacturing method of the above-described embodiment is used. A light emission control line (Vgp) and a write control line are supplied from the driver area 115 to each pixel area. A current line (Idata) and a power supply line (Vdd) are supplied from the driver area 116 to each pixel area. By controlling the writing control line and the constant current line Idata, current programming is performed for each pixel region, and light emission is controlled by controlling the light emission control line Vgp. Note that the thin film transistor according to the present invention can also be used for the driver regions 115 and 116.
[0052]
FIG. 7 is a diagram illustrating an example of an electronic apparatus to which the display device 100 can be applied. As shown in the figure, the display device 100 according to the present invention can be applied to various electronic devices. FIG. 7A shows an application example to a mobile phone, and the mobile phone 230 includes an antenna unit 231, an audio output unit 232, an audio input unit 233, an operation unit 234, and the display device 100 of the present invention. Thus, the display device of the present invention can be used as a display unit. FIG. 7B shows an application example to a video camera. The video camera 240 includes an image receiving unit 241, an operation unit 242, an audio input unit 243, and the display device 100 of the present invention. Thus, the display device of the present invention can be used as a finder or a display unit. FIG. 7C shows an application example to a portable personal computer (so-called PDA). The computer 250 includes a camera unit 251, an operation unit 252, and the display device 100 of the present invention. Thus, the display device of the present invention can be used as a display unit.
[0053]
FIG. 7D shows an application example to a head mounted display. The head mounted display 260 includes a band 261, an optical system storage unit 262, and the display device 100 of the present invention. Thus, the display panel of the present invention can be used as an image display source. FIG. 7E shows an application example to a rear projector. The projector 270 includes a housing 271, a light source 272, a synthesis optical system 273, mirrors 274 and 275, a screen 276, and the display device 100 of the present invention. ing. Thus, the display device of the present invention can be used as an image display source. FIG. 7F shows an application example to a front projector. The projector 280 includes an optical system 281 and the display device 100 of the present invention in a housing 282, and can display an image on a screen 283. Thus, the display device of the present invention can be used as an image display source.
[0054]
The display device 100 according to the present invention is not limited to the above-described example, and can be applied to any electronic apparatus to which a display device such as an organic EL display device or a liquid crystal display device can be applied. For example, in addition to these, it can also be used for a fax machine with a display function, a finder for a digital camera, a portable TV, an electronic notebook, an electric bulletin board, a display for advertisements, and the like.
[0055]
In addition, this invention is not limited to the content of embodiment mentioned above, A various deformation | transformation implementation is possible within the range of the summary of this invention.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram illustrating a method for manufacturing a semiconductor device.
FIG. 2 is an explanatory diagram illustrating a method for manufacturing a semiconductor device.
FIG. 3 is a diagram showing a relationship between a processing temperature and a processing time during heat treatment.
FIG. 4 is a diagram for explaining the shape of a grain filter.
FIGS. 5A and 5B are diagrams illustrating a process for forming a thin film transistor. FIGS.
FIG. 6 is a diagram illustrating a connection state of a display device which is an example of an electro-optical device.
FIG. 7 illustrates an example of an electronic device to which a display device can be applied.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Substrate, 12, 20, 28 ... Silicon oxide film 13 ... Grain filter, 14 ... Amorphous (or polycrystalline) silicon film, 16 ... Nickel layer, 18 ... Crystalline silicon film, 100 ... Display Device, T ... Thin film transistor

Claims (15)

絶縁基板上に半導体素子を形成する半導体装置の製造方法であって、
前記絶縁基板上に孔を形成する孔形成工程と、
前記絶縁基板上及び前記孔内に半導体材料を成膜して半導体膜を形成する半導体膜形成工程と、
前記半導体膜上から、金属含有物質からなり前記半導体膜の結晶化を促進する結晶化促進材料を前記孔の開口部から底部までの範囲に打ち込む結晶化促進材料打ち込み工程と、
前記半導体膜に第1の熱処理を加え、前記孔内に前記半導体膜と前記結晶化促進材料の化合物を形成する化合物形成工程と、
前記半導体膜に第2の熱処理を加えることによって当該半導体膜を前記孔内には非溶融状態の部分が残りそれ以外の部分については略完全溶融状態となるようにして溶融結晶化させ、前記孔の上部に到達した1個の結晶粒を起点として結晶性半導体膜を形成する溶融結晶化工程と、
を含む半導体装置の製造方法。
A method of manufacturing a semiconductor device in which a semiconductor element is formed on an insulating substrate,
Forming a hole on the insulating substrate; and
A semiconductor film forming step of forming a semiconductor film by forming a semiconductor material on the insulating substrate and in the hole;
From the semiconductor film, a crystallization promoting material driving step of driving a crystallization promoting material made of a metal-containing substance into the range from the opening to the bottom of the hole, which promotes crystallization of the semiconductor film;
A compound forming step of applying a first heat treatment to the semiconductor film to form a compound of the semiconductor film and the crystallization promoting material in the hole;
By applying a second heat treatment to the semiconductor film, the semiconductor film is melt-crystallized so that a non-molten portion remains in the holes and the other portions are substantially completely melted, and the holes A melt crystallization step of forming a crystalline semiconductor film starting from one crystal grain reaching the top of
A method of manufacturing a semiconductor device including:
前記結晶性半導体膜を使用して半導体素子を形成する素子形成工程を更に含む、請求項1に記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, further comprising an element forming step of forming a semiconductor element using the crystalline semiconductor film. 前記絶縁基板上に形成される前記孔は、孔の深さhと孔径rとの比h/rが2.75よりも大きくなるように形成される、請求項1又は2に記載の半導体装置の製造方法。  3. The semiconductor device according to claim 1, wherein the hole formed on the insulating substrate is formed such that a ratio h / r of a hole depth h to a hole diameter r is larger than 2.75. Manufacturing method. 前記絶縁基板上に形成される前記孔は、孔の深さhと孔径rとの比h/rが5よりも大きくなるように形成される、請求項1又は2に記載の半導体装置の製造方法。  The semiconductor device according to claim 1, wherein the hole formed on the insulating substrate is formed such that a ratio h / r of a hole depth h to a hole diameter r is larger than 5. 4. Method. 前記絶縁基板上に形成される前記孔は、孔の深さhと孔径rとの比h/rが11よりも大きくなるように形成される、請求項1又は2に記載の半導体装置の製造方法。  3. The semiconductor device manufacture according to claim 1, wherein the hole formed on the insulating substrate is formed such that a ratio h / r of a hole depth h to a hole diameter r is larger than 11. 4. Method. 前記絶縁基板上に形成される前記孔の孔径は、45nm以上190nm以下である、請求項1乃至5のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein a diameter of the hole formed on the insulating substrate is 45 nm or more and 190 nm or less. 前記半導体膜形成工程において成膜される前記半導体膜の膜厚は30nm以上100nm以下である、請求項1乃至6のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein a film thickness of the semiconductor film formed in the semiconductor film forming step is 30 nm or more and 100 nm or less. 前記半導体膜形成工程において成膜される前記半導体膜は珪素を主構成元素とする、請求項1乃至7のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor film formed in the semiconductor film forming step contains silicon as a main constituent element. 前記結晶化促進材料打ち込み工程は前記結晶化促進材料が前記孔の底部近傍に集中するように打ち込みを行う、請求項1乃至8のいずれかに記載の半導体装置の製造方法。  9. The method of manufacturing a semiconductor device according to claim 1, wherein the crystallization promoting material is implanted so that the crystallization promoting material is concentrated near a bottom portion of the hole. 前記結晶化促進材料はニッケル、鉄、コバルト、白金及びパラジウムのうちいずれかを含む物質である、請求項1乃至9のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the crystallization promoting material is a substance containing any of nickel, iron, cobalt, platinum, and palladium. 前記結晶化促進材料は珪素化合物(シリサイド)である、請求項1乃至9のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the crystallization promoting material is a silicon compound (silicide). 前記結晶化促進材料打ち込み工程における前記結晶化促進材料の打ち込みは、前記半導体膜の膜厚が50nm、前記孔の深さが825nm、前記結晶化促進材料をニッケル含有物質としたときに、打ち込みエネルギーを1MeV、ドーズ量を1016〜1018cm-2として行われる、請求項1乃至5のいずれかに記載の半導体装置の製造方法。The crystallization promoting material is implanted in the crystallization promoting material implantation step when the semiconductor film has a thickness of 50 nm, the hole depth is 825 nm, and the crystallization promoting material is a nickel-containing substance. the 1 MeV, are performed and the dose amount of 10 16 ~10 18 cm -2, the method of manufacturing a semiconductor device according to any one of claims 1 to 5. 前記第1の熱処理を300℃以上550℃以下で行う、請求項1乃至12のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the first heat treatment is performed at 300 ° C. or more and 550 ° C. or less. 前記第1の熱処理の処理時間t(秒)は、処理温度T(℃)、ボルツマン定数kB=8.617×10-5eV・K-1、ε=0.783eV、t0=1.59×10-3(秒)としたときに、
t≧t0・exp{ε/kB(T+273.16)}、
の関係を満たすように設定される、請求項1乃至13のいずれかに記載の半導体装置の製造方法。
The treatment time t (second) of the first heat treatment is as follows: treatment temperature T (° C.), Boltzmann constant k B = 8.617 × 10 −5 eV · K −1 , ε = 0.833 eV, t 0 = 1. When 59 × 10 -3 (seconds),
t ≧ t 0 · exp {ε / k B (T + 273.16)},
The method for manufacturing a semiconductor device according to claim 1, wherein the method is set so as to satisfy the relationship.
前記第2の熱処理をレーザ照射によって行う、請求項1乃至14のいずれかに記載の半導体装置の製造方法。  The method for manufacturing a semiconductor device according to claim 1, wherein the second heat treatment is performed by laser irradiation.
JP2002297672A 2002-10-10 2002-10-10 Manufacturing method of semiconductor device Expired - Fee Related JP4259081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002297672A JP4259081B2 (en) 2002-10-10 2002-10-10 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002297672A JP4259081B2 (en) 2002-10-10 2002-10-10 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2004134581A JP2004134581A (en) 2004-04-30
JP4259081B2 true JP4259081B2 (en) 2009-04-30

Family

ID=32287312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002297672A Expired - Fee Related JP4259081B2 (en) 2002-10-10 2002-10-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4259081B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2850627B1 (en) 2012-05-18 2016-04-06 Isis Innovation Limited Optoelectronic device comprising porous scaffold material and perovskites
EP3010054B1 (en) 2012-05-18 2019-02-20 Oxford University Innovation Limited Optoelectronic device
GB201208793D0 (en) 2012-05-18 2012-07-04 Isis Innovation Optoelectronic device
ES2707296T3 (en) 2012-09-18 2019-04-03 Univ Oxford Innovation Ltd Optoelectronic device

Also Published As

Publication number Publication date
JP2004134581A (en) 2004-04-30

Similar Documents

Publication Publication Date Title
JP4900756B2 (en) Semiconductor device manufacturing method, electro-optical device, integrated circuit, and electronic apparatus
JPWO2003010804A1 (en) Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic equipment
KR100613162B1 (en) Semiconductor device, electro-optical device, integrated circuit and electronic equipment
JP4734944B2 (en) Method for manufacturing thin film semiconductor device
US7148511B2 (en) Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate
JP4259081B2 (en) Manufacturing method of semiconductor device
JP4626796B2 (en) Electro-optical device manufacturing method and electronic apparatus
JP4333115B2 (en) Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus
JP2008060532A (en) Semiconductor device
JP4247661B2 (en) Semiconductor thin film manufacturing method and semiconductor device manufacturing method
JP4264968B2 (en) Semiconductor thin film manufacturing method and semiconductor device manufacturing method
JP4310615B2 (en) Manufacturing method of semiconductor device, semiconductor device, electro-optical device, and electronic apparatus
JP2007189106A (en) Semiconductor device, method of manufacturing same, integrated circuit, electrooptical device, and electronic equipment
JP4655448B2 (en) Thin film transistor manufacturing method
JP2005340466A (en) Semiconductor device, electro-optical device, integrated circuit, and electronic apparatus
JP4560708B2 (en) Semiconductor device and manufacturing method thereof
JP4288654B2 (en) Semiconductor thin film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic apparatus
JP4539041B2 (en) Method for manufacturing thin film semiconductor device
JP2004336012A (en) Method of manufacturing semiconductor film, method of manufacturing semiconductor device, integrated circuit, electro-optic device, and electronic equipment
JP2006086436A (en) Method of manufacturing semiconductor apparatus, electro-optical device and electronic device
JP2005056895A (en) Method of manufacturing thin film semiconductor device
JP2005056897A (en) Method of manufacturing thin film semiconductor device
JP2005327966A (en) Semiconductor device, electrooptical device, integrated circuit and electronic apparatus
JP2005056898A (en) Method of manufacturing thin film semiconductor device
JP2005026330A (en) Semiconductor device, method for manufacturing the same semiconductor device, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees