JP4245629B2 - 不揮発性半導体記憶装置の動作方法 - Google Patents
不揮発性半導体記憶装置の動作方法 Download PDFInfo
- Publication number
- JP4245629B2 JP4245629B2 JP2006314520A JP2006314520A JP4245629B2 JP 4245629 B2 JP4245629 B2 JP 4245629B2 JP 2006314520 A JP2006314520 A JP 2006314520A JP 2006314520 A JP2006314520 A JP 2006314520A JP 4245629 B2 JP4245629 B2 JP 4245629B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial register
- memory
- stored
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
3tR +3tS +tconv
の時間がかかることになり、例えばランダムアクセス時間tR を10μS、レジスタ読出し時間tS を50nsで512バイトを読み出すものとして25.6μS、2値への変換時間を5μSとすると、3回の読出しと2値への変換を行う場合、合計で
10×3+25.6×3+5=111.8μS
の時間がかかることになる。
前記不揮発性メモリセルの指定された第1のデータを前記ワード線の単位で読み出して前記シリアルレジスタに格納し、
前記シリアルレジスタの下位部分のデータを読み出して、前記キャッシュメモリに転送して格納し、
前記第1のデータと異なる、ワード線の単位の第2のデータの下位部分のみのデータを読み出して前記シリアルレジスタの下位部分に格納するとともに前記シリアルレジスタの上位部分のデータを前記キャッシュメモリに転送して格納し、
前記シリアルレジスタの下位部分に格納されているデータを前記キャッシュメモリに転送して格納するとともに、前記シリアルレジスタの上位部分に前記第2のデータの上位部分を格納し、
前記シリアルレジスタに格納されている前記第2のデータの上位部分を前記キャッシュメモリに転送して格納するとともに、前記シリアルレジスタの下位部分に、前記第1のデータ及び前記第2のデータと異なる、ワード線の単位の第3のデータの下位部分を格納し、
前記第3のデータの上位部分のデータを前記シリアルレジスタの上位部分に格納するとともに、前記第3のデータの上位部分のデータをすでに前記キャッシュメモリに格納されているデータと共に2進数にコード変換することを特徴とする不揮発性半導体記憶装置の動作方法が提供される。
また、本発明の他の態様によれば、不揮発性メモリセルが配置され、同一行に属するメモリセルが共通のワード線で接続され、同一列に属するメモリセルが共通のビット線で接続され、同一行のデータを分割して読み出し可能な不揮発性メモリセルアレイと、分割データを分割単位ごとに格納および読み出し可能なシリアルレジスタとを含む第1のチップと、前記シリアルレジスタからの出力データを前記分割単位ごとに格納するキャッシュメモリを含む、前記第1のチップとは異なる第2のチップとを備えた不揮発性半導体記憶装置の動作方法であって、
ワード線単位のデータである、第1のデータの上位部分が格納された前記シリアルレジスタに前記第1のデータと異なり、ワード線単位のデータである、第2のデータの下位部分のみのデータを読み出して前記シリアルレジスタに格納するとともに前記シリアルレジスタに格納された前記第1のデータの上位部分を前記キャッシュメモリに転送して格納し、
前記シリアルレジスタに格納された前記第2のデータの下位部分を読み出して、前記キャッシュメモリに転送して格納するとともに、前記シリアルレジスタに前記第2のデータの上位部分を格納し、
前記キャッシュメモリに転送された前記第2のデータの上位部分は、すでに前記キャッシュメモリに格納されているデータと共に2進数にコード変換されることを特徴とする不揮発性半導体記憶装置の動作方法が提供される。
1.センスアンプ部分の面積が小さくてすむ。すなわち、多値数に関わりなく1個のセンスアンプを具備するだけでよい、
2.リファレンスセルに代えて複数の定電圧回路200〜202を用いるため、多値数を可変にできる、
等の作用効果が得られる。この結果、多値の数にフレキシブルに対応でき、しかもチップサイズを最小にできる多値のフラッシュメモリのアーキテクチャを提供することができる。
tR +3tS +tCONV
に短縮されることになる。
101 ワード線駆動電圧データラッチ回路
102 ロウアドレスラッチ回路
103 カラムアドレスラッチ回路
104 ワード線駆動電圧発生回路
105 ロウデコード回路
106 ワード線駆動回路
107 カラムデコード回路
108 メモリセルアレイ
109 プリチャージ回路
110 センスアンプアレイ
111 カラムゲート
200、201、202 ベリファイ電位発生回路
203 書込み電位発生回路
300 CPU
301 RAM
302 フラグデータメモリ
501 RAM部
502 レジスタ
503 外部SRAM部
504 コード変換部
C 不揮発性メモリセル
SA センスアンプ
WL ワード線
Claims (3)
- 不揮発性メモリセルが配置され、同一行に属するメモリセルが共通のワード線で接続され、同一列に属するメモリセルが共通のビット線で接続され、同一行のデータを分割して読み出し可能な不揮発性メモリセルアレイと、分割データを分割単位ごとに格納および読み出し可能なシリアルレジスタとを含む第1のチップと、前記シリアルレジスタからの出力データを前記分割単位ごとに格納するキャッシュメモリを含む、前記第1のチップとは異なる第2のチップを備えた不揮発性半導体記憶装置の動作方法であって、
前記不揮発性メモリセルの指定された第1のデータを前記ワード線の単位で読み出して前記シリアルレジスタに格納し、
前記シリアルレジスタの下位部分のデータを読み出して、前記キャッシュメモリに転送して格納し、
前記第1のデータと異なる、ワード線の単位の第2のデータの下位部分のみのデータを読み出して前記シリアルレジスタの下位部分に格納するとともに前記シリアルレジスタの上位部分のデータを前記キャッシュメモリに転送して格納し、
前記シリアルレジスタの下位部分に格納されているデータを前記キャッシュメモリに転送して格納するとともに、前記シリアルレジスタの上位部分に前記第2のデータの上位部分を格納し、
前記シリアルレジスタに格納されている前記第2のデータの上位部分を前記キャッシュメモリに転送して格納するとともに、前記シリアルレジスタの下位部分に、前記第1のデータ及び前記第2のデータと異なる、ワード線の単位の第3のデータの下位部分を格納し、
前記第3のデータの上位部分のデータを前記シリアルレジスタの上位部分に格納するとともに、前記第3のデータの上位部分のデータをすでに前記キャッシュメモリに格納されているデータと共に2進数にコード変換することを特徴とする不揮発性半導体記憶装置の動作方法。 - 不揮発性メモリセルが配置され、同一行に属するメモリセルが共通のワード線で接続され、同一列に属するメモリセルが共通のビット線で接続され、同一行のデータを分割して読み出し可能な不揮発性メモリセルアレイと、分割データを分割単位ごとに格納および読み出し可能なシリアルレジスタとを含む第1のチップと、前記シリアルレジスタからの出力データを前記分割単位ごとに格納するキャッシュメモリを含む、前記第1のチップとは異なる第2のチップとを備えた不揮発性半導体記憶装置の動作方法であって、
ワード線単位のデータである、第1のデータの上位部分が格納された前記シリアルレジスタに前記第1のデータと異なり、ワード線単位のデータである、第2のデータの下位部分のみのデータを読み出して前記シリアルレジスタに格納するとともに前記シリアルレジスタに格納された前記第1のデータの上位部分を前記キャッシュメモリに転送して格納し、
前記シリアルレジスタに格納された前記第2のデータの下位部分を読み出して、前記キャッシュメモリに転送して格納するとともに、前記シリアルレジスタに前記第2のデータの上位部分を格納し、
前記キャッシュメモリに転送された前記第2のデータの上位部分は、すでに前記キャッシュメモリに格納されているデータと共に2進数にコード変換されることを特徴とする不揮発性半導体記憶装置の動作方法。 - 前記キャッシュメモリに格納されたデータの2進数へのコード変換が、前記第2のチップに設けられたコード変換器により行われることを特徴とする請求項1に記載の不揮発性半導体記憶装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006314520A JP4245629B2 (ja) | 1995-09-13 | 2006-11-21 | 不揮発性半導体記憶装置の動作方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23484695 | 1995-09-13 | ||
JP2006314520A JP4245629B2 (ja) | 1995-09-13 | 2006-11-21 | 不揮発性半導体記憶装置の動作方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23690096A Division JP3980094B2 (ja) | 1995-09-13 | 1996-09-06 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007048460A JP2007048460A (ja) | 2007-02-22 |
JP4245629B2 true JP4245629B2 (ja) | 2009-03-25 |
Family
ID=37851142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006314520A Expired - Lifetime JP4245629B2 (ja) | 1995-09-13 | 2006-11-21 | 不揮発性半導体記憶装置の動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4245629B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158015A (ja) | 2007-12-26 | 2009-07-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2006
- 2006-11-21 JP JP2006314520A patent/JP4245629B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007048460A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5831900A (en) | Nonvolatile multi-level semiconductor memory device with registers | |
JP3062730B2 (ja) | 不揮発性半導体記憶装置および書込み方法 | |
US5781472A (en) | Bit map addressing schemes for flash/memory | |
US5539690A (en) | Write verify schemes for flash memory with multilevel cells | |
US6026014A (en) | Nonvolatile semiconductor memory and read method | |
US8194450B2 (en) | Methods and control circuitry for programming memory cells | |
KR100244863B1 (ko) | 반도체 기억 장치 및 기억 시스템 | |
US20020101778A1 (en) | Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell | |
US20120039123A1 (en) | Multiple level programming in a non-volatile memory device | |
JP2013069408A (ja) | 揮発性メモリ装置のマルチレベルセルプログラム方法 | |
US6661709B2 (en) | Nonvolatile semiconductor memory device | |
JP3980094B2 (ja) | 不揮発性半導体記憶装置 | |
US6166979A (en) | Nonvolatile semiconductor memory device and method for using the same | |
KR100333796B1 (ko) | 다비트의 데이타를 기억하는 불휘발성 반도체 기억 장치 | |
KR100938044B1 (ko) | 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법 | |
JP4245629B2 (ja) | 不揮発性半導体記憶装置の動作方法 | |
JP2007220291A (ja) | 不揮発性半導体記憶装置 | |
US11488669B2 (en) | Three-valued programming mechanism for non-volatile memory structures | |
JP2006331564A (ja) | 不揮発性半導体メモリ | |
KR20090056780A (ko) | 불휘발성 메모리 소자의 동작 방법 | |
JPH09288898A (ja) | 半導体記憶装置 | |
Micheloni et al. | MLC storage | |
Crippa et al. | 10 MLC storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |