JP4245265B2 - Multilayer wiring board having a plurality of filters - Google Patents
Multilayer wiring board having a plurality of filters Download PDFInfo
- Publication number
- JP4245265B2 JP4245265B2 JP2000298840A JP2000298840A JP4245265B2 JP 4245265 B2 JP4245265 B2 JP 4245265B2 JP 2000298840 A JP2000298840 A JP 2000298840A JP 2000298840 A JP2000298840 A JP 2000298840A JP 4245265 B2 JP4245265 B2 JP 4245265B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- cavity
- filter
- dielectric
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、複数のフィルタを有する多層配線基板、特にトリプレート構造積層フィルタと弾性表面波フィルタとの複合フィルタを有する多層配線基板に属する。
【0002】
【従来の技術】
近年の移動体通信の発達により、使用周波数帯が準マイクロ波の領域へ上がっており、例えば米国の「PCS」、欧州の「DCS」などのシステムでは、従来の800MHz帯と準マイクロ波の1.8〜1.9GHz帯のデュアルバンドで使用されつつある。
【0003】
これらのデュアルバンドの移動体通信機には各周波数帯域のフィルタとは別に2つの周波数帯域を分波する分波器が用いられている。分波器としては積層型誘電体フィルタを組み合わせたものが一般的である。一方、各周波数帯域のフィルタには誘電体フィルタの他、弾性表面波フィルタ(以下、SAWフィルタという)も用いられている。
【0004】
図8は、従来の移動体通信機のフィルタ構成を示すブロック図であり、分波器21の後に800MHz帯のフィルタ22a、22b、1.8〜1.9GHz帯のフィルタ23a、23bが各別体の部品として配置されている。各周波数帯のフィルタは、積層型誘電体フィルタ、又は積層型誘電体フィルタとSAWフィルタとの複合フィルタである。
【0005】
このうち分波器21とフィルタ23a、23bの配置例を斜視図として図9に示す。図9には、エポキシ樹脂等からなるプリント基板100上に図8の分波器21に対応する分波器115と誘電体ブロック101が搭載されている。分波器115は、その一つの端子121が図略のアンテナに接続され、他の一つの端子123bが誘電体ブロック101内でフィルタ23aとなる積層型誘電体フィルタの端子123aに接続され、残る端子122が図略の別のフィルタ(図8の22)に接続されている。
【0006】
誘電体ブロック101は、複数の誘電体層を積層し、層間にストリップライン、内部配線、内部電極などを形成し、主面及び端面のほぼ全体にアース電極102、103を形成し、所定の箇所にキャビティ112を設けたものである。図8との関係では、誘電体ブロック101の内部の入出力電極109、110と結合電極108との間に複数(図示は5つ)のストリップライン105が並べて形成され、図8のフィルタ23aに対応する積層型誘電体フィルタとし、キャビティ112の底面に図8のフィルタ23bとなるSAWフィルタ113が搭載されている。入出力端子124、125は、図略の受信回路に接続されている。
【0007】
【発明が解決しようとする課題】
従来の通信機では、上記のように分波器と各周波数帯のフィルタとが各別の部品であって、プリント基板上で接続されていた。このため、それぞれの接続部分でインピーダンスの不整合による反射が発生し、分波器及びフィルタのトータルとしての伝送損失が大きくなるという問題があった。又、デュアルバンドになることでフィルタ数が多くなり、フィルタの占有面積の増大にともなって通信機全体を阻害していた。
【0008】
それ故、この発明の課題は、小型で低損失、高減衰量の複数のフィルタを有する多層配線基板、特に分波器と各周波数帯のフィルタとを備えた多層配線基板を提供することにある。
【0009】
【課題を解決するための手段】
上記課題を解決するために、この発明は、
複数の誘電体層が積層された誘電体ブロックと、電子部品を搭載するために前記誘電体ブロックの主面側の一部から前記誘電体層の積層方向に形成されたキャビティとを有する多層配線基板において、
前記キャビティを形成しない誘電体層の層間であって前記キャビティの下部誘電体層間に、ストリップラインと容量成分とを含むローパスフィルタであって、前記容量成分の一方の電極が前記ストリップラインに接続され、間に前記下部誘電体層を介して他方の電極がアース電位に接続されたローパスフィルタと、
前記キャビティを形成する誘電体層の層間であって前記キャビティに隣接する隣接誘電体層間に、前記ローパスフィルタの前記ストリップラインよりも短く一端がアース電位に接続されたストリップラインと容量成分とを含むハイパスフィルタであって、前記容量成分の一方の電極がその短いストリップラインに接続され、間に前記隣接誘電体層を介して他方の電極が入力回路に接続されたハイパスフィルタと
を備えることを特徴とする。
【0010】
誘電体層の層間のうちキャビティの下部やキャビティに隣接する箇所は、従来はキャビティを形成するために存在するデッドスペースであった。一方、フィルタを構成するストリップラインの導体長は、周波数帯によって異なる。そこで、この発明によれば、比較的広い面積を確保できるキャビティ下部に長いストリップラインと所定の容量成分を必要とするローパスフィルタ、面積の狭いキャビティ隣接箇所に短いストリップラインと所定の容量成分で構成できるハイパスフィルタを形成して、デッドスペースの有効利用を図った。従って、フィルタ数が増えることに伴う通信機器全体の大型化を避けることができる。
【0011】
この発明の多層配線基板において、前記キャビティの上方から見た平面視で前記ローパスフィルタおよび前記ハイパスフィルタを一部で重なるように配置しており、前記キャビティの底面を含む面のうち、前記ローパスフィルタと前記ハイパスフィルタとが重なる領域のほぼ全面に接地導体を形成したものは、好ましい一つの構成である。
【0012】
ローパスフィルタとハイパスフィルタとの重なり領域の余地全体に電子部品に必要な接地導体を形成することで、上下のフィルタを分離して相互干渉を無くするシールド構造を兼ねることができる。更に又、電子部品をキャビティに配置することで、その破損を防止することもできる。
【0013】
別の好ましい構成は、前記誘電体層の層間であってキャビティの上方から見た平面視で前記2種のローパスフィルタとハイパスフィルタのいずれとも重ならない位置に、積層型誘電体フィルタとなる複数のストリップラインを形成したものである。これにより、分波器に接続される各周波数帯のフィルタと分波器との接続間距離が短くなり、伝送損失が著しく減少するからである。
【0014】
【発明の実施の形態】
この発明の多層配線基板を分波器及び各周波数帯のフィルタに適用した実施形態を図面と共に説明する。図1は、ローパスフィルタ17及びハイパスフィルタ18からなる分波器21と各周波数帯のフィルタ22a、22b、23a、23bの構成を示したブロック図である。フィルタ22a、22bは800MHz帯のフィルタであり、フィルタ23は1.8〜1.9GHz帯のフィルタであり、従来と異なり、いずれも分波器21と一体の部品である。
【0015】
図2はこれらのうち分波器21とフィルタ23a、23bの部分を示す斜視図、図3は同じく平面図、図4は図3のAA’断面図、図5は同じくBB’断面図である。
分波器21及びフィルタ23aは、以下に詳述するように単一の誘電体ブロック1の中で構成され、フィルタ23bは誘電体ブロック1の一方の側の主面に設けたキャビティ12内にSAWフィルタ13として収納されている。
【0016】
誘電体ブロック1は、主面に所定の導体を形成した9つの誘電体層1a〜1iを積層したもので、所定の層間であってキャビティ12の一方の側に隣接する広い面積部分には各々共振器となり全体でフィルタ23aとなる5本のストリップライン5a、5b・・5eが並べて形成されている。尚、ストリップライン5a〜5e全てと対面する誘電体ブロックの両主面の領域には、図示しないがアース電極が形成されており、ストリップライン5a〜5bの一端がアース電極に短絡し、他端が開放されている。
【0017】
キャビティ12と反対側の端に位置するストリップライン5aの上方にはそれらストリップラインと捻れの配置で入出力電極9が形成されて誘電体ブロック1の端面にまで延びている。又、キャビティ12側の端に位置するストリップラインeの上方には同じく捻れの配置で内部配線10が形成され、後述の接続点27を介してハイパスフィルタ18と接続している。他方、5本のストリップライン5a〜5eの下方には共振器間結合電極8がそれらストリップラインと垂直方向に形成されている。そして、誘電体ブロック1の端子部分を除くほぼ全部の主面及び端面にそれぞれアース電極2及びアース電極3が形成され、ストリップライン5a〜5eの一端はアース電極3と短絡している。但し、ストリップライン5a〜5eの一端は、アース電極3との短絡に代えて図示しないビアホール導体を介してアース電極2と短絡させても良い。
【0018】
誘電体ブロック1のキャビティ12の下部及びキャビティ12の別の側に隣接する狭い面積部分には、図6に分解斜視図、図7に等価回路図として示すローパスフィルタ17及びハイパスフィルタ18が配置している。ローパスフィルタ17は800MHz帯、ハイパスフィルタ18は1.8〜1.9GHz帯を通過させるように設計されている。
【0019】
即ち、キャビティ12は誘電体層1a〜1fを打ち抜かれた方形の貫通孔と誘電体層1gとで囲まれる空間であり、キャビティ12に隣接する部分のうち、誘電体層1a、1b間に容量電極33a、誘電体層1b、1c間に容量電極33b、誘電体層1c、1d間に一端がアース電極3に接続し比較的短く鉤状に折れ曲がったストリップライン34、誘電体層1d、1e間に容量電極35a、誘電体層1e、1f間に容量電極35bが各々形成されている。
【0020】
そして、ストリップライン34はハイパスフィルタ18のインダクタ成分となり、容量電極33a、33bとこれら電極によって挟まれる誘電体層1bにより、所定の容量成分が発生し、ハイパスフィルタ18内でストリップライン34の開放端とアンテナ接続端子25との結合コンデンサ33となる。また、容量電極35a、35bとこれら電極によって挟まれる誘電体層1eとが、同様にストリップライン34の開放端とフィルタ接続端子27との結合コンデンサ35となる。そして、容量電極33b、ストリップライン34及び容量電極35aは、ストリップライン34の開放端に近い位置のビアホール導体36を介して接続している。
【0021】
次にキャビティ12の底面となる誘電体層1gの主面には、SAWフィルタ13の接続電極14、15及びこれら電極形成部分を除くほぼ全面にアース電極16が形成されている。従って、SAWフィルタ13の図略の入出力端子が接続電極14、15に接続され、アース端子がアース電極16に接続されている。
【0022】
続いて誘電体層1g、1h間にはアンテナ接続端子25からフィルタ接続端子26に至るまで比較的に長く蛇行したストリップライン31、誘電体層1h、1i間には容量電極32aが各々形成され、ストリップライン31はローパスフィルタ17のインダクタ成分となり、容量電極32a及び誘電体層1i裏面にあるアース電極2と誘電体層1iにより、結合コンデンサ32となる容量成分が発生する。ストリップライン31と容量電極32aとはフィルタ接続端子26に近い位置のビアホール導体37を介して接続している。
【0023】
このようにキャビティ12に隣接する相対的に狭い部分にハイパスフィルタ18、キャビティ12の下部の相対的に広い部分にローパスフィルタ17を形成したのは、次の理由による。ローパスフィルタ17は、図7で示すようにインダクタ成分となるストリップライン31及びコンデンサ32からなっており、周波数が低いため、インダクタ成分及び容量成分をいずれも大きくしなければならず、広い面積を必要とする。一方、ハイパスフィルタ18は、コンデンサ33、35及びストリップライン34からなり、周波数が高いため、高周波の技術を用いる場合は、インダクタ成分及び容量成分が小さくてすみ、狭い面積で足りるからである。
【0024】
尚、フィルタ22a、22bは、図2以下では示していないが、これらはいずれも積層型誘電体フィルタを用いることができるので、フィルタ23aと同様に誘電体ブロック1内に収めることができる。
【0025】
誘電体層1a〜1iは、誘電体セラミック材料と低温焼成を可能とする酸化物や低融点ガラス材料とからなる。誘電体セラミック材料の例としては、BaO−TiO2系、Ca−TiO2系、MgO−TiO2系等があり、低温焼成を可能とするための酸化物の例としては、BiVO4、CuO、Li2O、B2O3等がある。誘電体層1a〜1iは、1層あたり50〜300μm程度の厚みを有する。
【0026】
各ストリップライン、各容量電極、ビアホール導体、層間のアース電極は、誘電体層1a〜1iとなる各グリーンシートにAg、Ag−Pd、Cuなどを主成分とする導体材料を所定形状にスクリーン印刷し、誘電体層と同時に焼成することにより形成される。又、アース電極2及びアース電極3は、その焼成体にAg、Cuなどを主成分とする導体材料(Ag単体もしくはAg−Pd、Ag−PtなどのAg合金、又はCu単体もしくはCu合金)を所定形状にスクリーン印刷し、再度焼成することにより形成される。尚、これらの導体材料には、金属成分の他に必要に応じてガラス成分が添加される。
【0027】
この実施形態では、分波器21、フィルタ23a(積層型誘電体フィルタ)及びフィルタ23b(SAWフィルタ)が単一の誘電体ブロック1に収められているので、各周波数帯のフィルタと別体の分波器を使用した従来の構成に比べて小型化することができる。特に、SAWフィルタ13を配置するために設けられたキャビティ12の下部及び隣接位置のデッドスペースを分波器21のローパスフィルタ17及びハイパスフィルタ18として活用しているので、誘電体ブロック1の体積をほとんど変える必要がない。
【0028】
又、分波器と各周波数帯のフィルタとの接続距離が短いので、プリント基板上で分波器と各周波数帯のフィルタとをストリップラインを介して接続する従来構成に比べて反射損失が少なく、全体として性能の良い複合フィルタが得られる。更に、SAWフィルタ13に必要なアース電極16でローパスフィルタ17とハイパスフィルタ18とを完全に分離できるので、フィルタ間の相互干渉がなく性能の良い分波器を形成できることとなる。
【0029】
【発明の効果】
以上の通り、この発明の多層配線基板においては、デッドスペースとされていたキャビティの下部及び隣接位置の各々に各周波数帯のフィルタを形成したので、別部品としてのフィルタ数を減らして全体を小型化することができ、且つ反射損失の少ない性能の良い複合フィルタを提供することができる。
【図面の簡単な説明】
【図1】実施形態の多層配線基板のフィルタ構成を示すブロック図である。
【図2】実施形態の多層配線基板を示す斜視図である。
【図3】同じく平面図である。
【図4】図3のAA’断面図である。
【図5】同BB’断面図である。
【図6】上記多層配線基板の分波器を構成するローパスフィルタ17及びハイパスフィルタ18の部分を示す分解斜視図である。
【図7】上記分波器の等価回路図である。
【図8】従来の分波器の等価回路図である。
【図9】従来の分波器とフィルタとの組み合わせを示す斜視図である。
【符号の説明】
1、101 誘電体ブロック
2、3、16、102、103 アース電極
5a〜5e ストリップライン
8、108 共振器結合電極
9、109、10、110 入出力電極
12、112 キャビティ
13、113 SAWフィルタ
21、115 分波器
17 ローパスフィルタ
18 ハイパスフィルタ[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a multilayer wiring board having a plurality of filters, particularly a multilayer wiring board having a composite filter of a triplate structure multilayer filter and a surface acoustic wave filter.
[0002]
[Prior art]
With the recent development of mobile communications, the frequency band used has increased to the quasi-microwave region. For example, in systems such as “PCS” in the United States and “DCS” in Europe, the conventional 800 MHz band and one of the quasi-microwaves are used. .8-1.9 GHz dual band is being used.
[0003]
In these dual-band mobile communication devices, a duplexer that demultiplexes two frequency bands is used in addition to a filter of each frequency band. A duplexer combined with a laminated dielectric filter is generally used. On the other hand, a surface acoustic wave filter (hereinafter referred to as a SAW filter) is used as a filter in each frequency band in addition to a dielectric filter.
[0004]
FIG. 8 is a block diagram showing a filter configuration of a conventional mobile communication device. After the
[0005]
Of these, an arrangement example of the
[0006]
The
[0007]
[Problems to be solved by the invention]
In the conventional communication device, as described above, the duplexer and the filter of each frequency band are separate components and are connected on the printed circuit board. For this reason, there is a problem that reflection due to impedance mismatch occurs at each connection portion, and transmission loss as a total of the duplexer and the filter increases. In addition, the dual band increases the number of filters, and as the area occupied by the filters increases, the entire communication device is obstructed.
[0008]
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer wiring board having a plurality of small, low-loss, high-attenuation filters, particularly a multilayer wiring board having a duplexer and filters for each frequency band. .
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides:
Multilayer wiring having a dielectric block having a plurality of dielectric layers are laminated, and a cavity formed in the stacking direction of the dielectric layer from a portion of the principal surface of the dielectric block for mounting the electronic component In the substrate,
The lower dielectric layers of the cavity a interlayer dielectric layer that does not form the cavity, a low-pass filter including a stripline and a capacitor component, connected to one electrode of the capacitive component is in the stripline is a b-pass filter through said lower dielectric layer connected to the other electrode there over the ground potential between,
Between adjacent dielectric layer adjacent to the cavity a interlayer dielectric layer that forms the cavity, and the strip line short rather one end than the strip line is connected to the ground potential and the capacitive component of the low-pass filter a high-pass filter including the capacitor one electrode of the component is connected to the short strip line, through said adjacent dielectric layers other electrode and connected to high-pass filter to the input circuit between < It is characterized by providing .
[0010]
Conventionally, a portion below the cavity or adjacent to the cavity among the layers of the dielectric layer is a dead space that exists to form the cavity. On the other hand, the conductor length of the strip line constituting the filter varies depending on the frequency band. Therefore, according to the present invention, a low-pass filter that requires a long strip line and a predetermined capacitance component at the lower part of the cavity that can secure a relatively large area, and a short strip line and a predetermined capacitance component adjacent to a cavity with a small area are configured. A high-pass filter that can be used was formed to effectively use the dead space. Accordingly, it is possible to avoid an increase in the size of the entire communication device as the number of filters increases.
[0011]
In the multilayer wiring board of the present invention, the in a plan view seen from above the cavity has been arranged so as to overlap a part of the low-pass filter and the high pass filter, among the surfaces including a bottom surface of the cavity, before Symbol lowpass filter as said to form a substantially entire surface ground conductor regions and the high-pass filter overlap is one preferred configuration.
[0012]
By forming a ground conductor necessary for the electronic component over the entire overlap area between the low-pass filter and the high-pass filter, it is possible to separate the upper and lower filters and serve as a shield structure that eliminates mutual interference. Furthermore, it is possible to prevent breakage of the electronic component by disposing it in the cavity.
[0013]
Another preferable configuration is a plurality of dielectric filters that are stacked dielectric filters at positions between the dielectric layers that do not overlap with the two low-pass filters and the high-pass filter in a plan view as viewed from above the cavity . A strip line is formed. This is because the distance between the connection between the filter of each frequency band connected to the duplexer and the duplexer is shortened, and the transmission loss is remarkably reduced.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment in which the multilayer wiring board of the present invention is applied to a duplexer and a filter of each frequency band will be described with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration of a
[0015]
2 is a perspective view showing a part of the
The
[0016]
The
[0017]
Above the
[0018]
A low-
[0019]
That is, the
[0020]
The
[0021]
Next, a
[0022]
Subsequently, a
[0023]
The reason why the high-
[0024]
Although the
[0025]
The dielectric layers 1a to 1i are made of a dielectric ceramic material and an oxide or low-melting glass material that enables low-temperature firing. Examples of dielectric ceramic materials include BaO—TiO 2 , Ca—TiO 2 , MgO—TiO 2, etc. Examples of oxides that enable low-temperature firing include BiVO 4 , CuO, Examples include Li 2 O and B 2 O 3 . Dielectric layers 1a to 1i have a thickness of about 50 to 300 μm per layer.
[0026]
Each strip line, each capacitor electrode, via-hole conductor, and the ground electrode between layers are screen-printed in a predetermined shape with a conductor material mainly composed of Ag, Ag-Pd, Cu, etc. on each green sheet to be the dielectric layers 1a to 1i. And it is formed by baking simultaneously with a dielectric material layer. The
[0027]
In this embodiment, since the
[0028]
In addition, since the connection distance between the duplexer and each frequency band filter is short, there is less reflection loss compared to the conventional configuration in which the duplexer and each frequency band filter are connected via a strip line on the printed circuit board. A composite filter with good performance as a whole can be obtained. Further, since the low-
[0029]
【The invention's effect】
As described above, in the multilayer wiring board according to the present invention, the filters of each frequency band are formed at the lower part of the cavity and the adjacent positions, respectively, which were set as dead spaces, so the number of filters as separate parts is reduced and the whole is reduced in size. Therefore, it is possible to provide a composite filter with good performance and low reflection loss.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a filter configuration of a multilayer wiring board according to an embodiment.
FIG. 2 is a perspective view showing a multilayer wiring board according to the embodiment.
FIG. 3 is a plan view of the same.
4 is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 5 is a sectional view taken along the line BB ′.
6 is an exploded perspective view showing portions of a low-
FIG. 7 is an equivalent circuit diagram of the duplexer.
FIG. 8 is an equivalent circuit diagram of a conventional duplexer.
FIG. 9 is a perspective view showing a combination of a conventional duplexer and a filter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,101
Claims (3)
前記キャビティを形成しない誘電体層の層間であって前記キャビティの下部誘電体層間に、ストリップラインと容量成分とを含むローパスフィルタであって、前記容量成分の一方の電極が前記ストリップラインに接続され、間に前記下部誘電体層を介して他方の電極がアース電位に接続されたローパスフィルタと、
前記キャビティを形成する誘電体層の層間であって前記キャビティに隣接する隣接誘電体層間に、前記ローパスフィルタの前記ストリップラインよりも短く一端がアース電位に接続されたストリップラインと容量成分とを含むハイパスフィルタであって、前記容量成分の一方の電極がその短いストリップラインに接続され、間に前記隣接誘電体層を介して他方の電極が入力回路に接続されたハイパスフィルタと
を備えることを特徴とする多層配線基板。Multilayer wiring having a dielectric block having a plurality of dielectric layers are laminated, and a cavity formed in the stacking direction of the dielectric layer from a portion of the principal surface of the dielectric block for mounting the electronic component In the substrate,
The lower dielectric layers of the cavity a interlayer dielectric layer that does not form the cavity, a low-pass filter including a stripline and a capacitor component, connected to one electrode of the capacitive component is in the stripline is a b-pass filter through said lower dielectric layer connected to the other electrode there over the ground potential between,
Between adjacent dielectric layer adjacent to the cavity a interlayer dielectric layer that forms the cavity, and the strip line short rather one end than the strip line is connected to the ground potential and the capacitive component of the low-pass filter a high-pass filter including the capacitor one electrode of the component is connected to the short strip line, through said adjacent dielectric layers other electrode and connected to high-pass filter to the input circuit between < multi-layer wiring board, characterized in that it comprises a br />.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000298840A JP4245265B2 (en) | 2000-09-29 | 2000-09-29 | Multilayer wiring board having a plurality of filters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000298840A JP4245265B2 (en) | 2000-09-29 | 2000-09-29 | Multilayer wiring board having a plurality of filters |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002111317A JP2002111317A (en) | 2002-04-12 |
JP4245265B2 true JP4245265B2 (en) | 2009-03-25 |
Family
ID=18780742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000298840A Expired - Fee Related JP4245265B2 (en) | 2000-09-29 | 2000-09-29 | Multilayer wiring board having a plurality of filters |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4245265B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3752230B2 (en) * | 2003-02-14 | 2006-03-08 | Tdk株式会社 | Front-end module |
US20040227585A1 (en) * | 2003-05-14 | 2004-11-18 | Norio Taniguchi | Surface acoustic wave branching filter |
JP2006332977A (en) * | 2005-05-25 | 2006-12-07 | Alps Electric Co Ltd | Composite filter |
JP5262413B2 (en) * | 2008-08-12 | 2013-08-14 | 株式会社村田製作所 | Multiband duplexer module |
JP2012060563A (en) * | 2010-09-13 | 2012-03-22 | Harada Ind Co Ltd | Circuit board for compound type roof mount antenna |
JP5800113B2 (en) * | 2013-05-29 | 2015-10-28 | 株式会社村田製作所 | High frequency module parts |
-
2000
- 2000-09-29 JP JP2000298840A patent/JP4245265B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002111317A (en) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4513082B2 (en) | Laminated electronic parts, laminated duplexers, communication equipment, and high frequency radio equipment | |
US6414567B2 (en) | Duplexer having laminated structure | |
JP4245265B2 (en) | Multilayer wiring board having a plurality of filters | |
JP4239916B2 (en) | 2-port isolator and communication device | |
JP2851966B2 (en) | Multilayer dielectric filter | |
JPH0697705A (en) | Dielectric filter | |
JP2721626B2 (en) | Multilayer dielectric filter | |
JP3580707B2 (en) | Low-pass filter and circuit board | |
JP4000081B2 (en) | Diplexer built-in wiring board | |
JPH11225033A (en) | Laminated-type band pass filter | |
JP2000223906A (en) | High-pass filter and circuit board equipped with same | |
JP4280131B2 (en) | Multilayer filter | |
JP2000341005A (en) | High pass filter and printed circuit board | |
JPH05283906A (en) | Laminated dielectric filter | |
JP2710904B2 (en) | Multilayer dielectric filter | |
JPH06112735A (en) | Shared device | |
US20230327632A1 (en) | Filter and multiplexer | |
JP3676885B2 (en) | Chip type multilayer filter | |
JP2002111314A (en) | Laminated dielectric filter | |
JP3860800B2 (en) | Trap device with built-in trap circuit | |
JPH11274876A (en) | Low-pass filter and circuit board | |
JP2002164710A (en) | Laminated duplexer | |
JP4547645B2 (en) | High frequency filter | |
JP4258748B2 (en) | High frequency electronic components | |
JP2005303419A (en) | Diplexer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |