JP4243077B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4243077B2 JP4243077B2 JP2002213249A JP2002213249A JP4243077B2 JP 4243077 B2 JP4243077 B2 JP 4243077B2 JP 2002213249 A JP2002213249 A JP 2002213249A JP 2002213249 A JP2002213249 A JP 2002213249A JP 4243077 B2 JP4243077 B2 JP 4243077B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- semiconductor
- external terminal
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、半導体素子と基板とを接着材を介して固定された半導体装置に関する。
【０００２】
【従来の技術】
既存のＬＳＩ製品を先進の実装技術で高密度かつ狭ピッチに実装し高性能なシステムを実現するＳｉＰ(System in Package)技術1)が注目されている。ＬＳＩと基板を狭ピッチに実装（接続）する技術として，２００〜３００μｍ以上の接続ピッチに対しては従来から広く適用されているＣ４(Controlled Collapse Chip Connection) 2)によるはんだバンプ接合がある。一方，はんだでは実現が困難な２００μｍピッチ以下のバンプ接続技術として金バンプを用いたフリップチップ技術がある。この金バンプを用いた接合方法には，金／金接合3)や金／はんだ接合4)のようにメタラジカルな接合技術とＡＣＦ（Anisotropic Conductive Film）やＡＣＰ（Anisotropic Conductive Paste）等を用いた非メタラジカルな接合技術がある。この中で非メタラジカルな接合はバンプ／電極間の電気的導通と封止プロセスを一回の低温熱圧着で達成でき，かつ鉛フリーで接続可能であることから，狭ピッチ接続を低コストで実現できる環境対応実装技術として有力視されている。ＡＣＦを用いた実装構造は，液晶用のドライバーＩＣをガラス基板上に接続する方法として採用されてきたが，近年，低コストで有機基板への狭ピッチ接続を可能にする技術として，盛んに適用が進められている。
【０００３】
ＡＣＦ等を用いた非メタラジカルな接合では，はんだ接続のように接合部が合金結合しているのではなく，金バンプと基板上の電極との接触によって電気的な導通を達成しているため，金属製のバンプ電極とそれらを封止した接着剤の熱膨張差の影響により保証温度範囲内で接触圧力が無くなってしまうと電気的に断線してしまうという問題がある。これに対して本接合形態を考慮した接合信頼性向上のための発明がいくつか開示されている。例えば特開平１１−０６７８３２号公報では，ＡＣＦ（異方性導電樹脂）を用いたフリップチップ接合において，例えばバンプ電極である金の線膨張係数よりもＡＣＦ材のそれを同等かそれ以下にすることで，接続信頼性を向上させる製造方法を提供している。また，特開２００１−３０８２３０号公報では，金バンプによるフリップチップ接合部分を封止する材料の線膨張係数よりも，ＬＳＩチップ領域を含む全体を封止する材料の線膨張係数を小さくすることで，フリップチップ接合部の接続信頼性を向上させる製造方法を提供している。
【０００４】
【発明が解決しようとする課題】
これらの、構造では、金バンプによるフリップチップ接合部を封止した材料の熱収縮によってバンプ接触面に圧縮応力が生じ電気的な導通を達成しているため，高温試験等の環境試験において封止材料の熱膨張によってバンプの接触応力が減少するのを，周囲の低熱膨張な封止樹脂が抑え込むことによって接続信頼性を安定化させていると考えられる。
【０００５】
上記特開平１１−０６７８３２号公報で提供された発明では，一般的な金の線膨張係数は１４ｐｐｍ前後であるので，有機系の材料で上記と同等またはそれ以下の物性を達成できるバインダー材料となると，物性的に使用できるものが大幅に制限されてしまう。また，金バンプよりもＡＣＦ材の線膨張係数が小さい場合，圧着硬化時に十分な圧縮応力がバンプの接触界面に発生せず，初期的な接合信頼性が十分に得られない場合がある。
【０００６】
さらに，特開２００１−３０８２３０号公報で提供された発明では，低熱膨張な樹脂で全体を封止することは，封止後の冷却時にも，フリップチップ領域の封止樹脂の熱収縮を抑制してしまうため，再度加熱昇温された場合の接続マージンを増加させる効果はあまり大きくない。
【０００７】
上記の発明はいずれも温度サイクル試験や高温放置試験等の昇温加熱によってバンプ接触面の圧縮応力が減少するのを防止することに主眼がおかれた発明である。しかしながら，最近の有機基板へのフリップチップ接続の適用によって，ＬＳＩチップと線膨張係数差が大きい有機基板との接続においては，昇温加熱時だけでなく冷却過程においても接続信頼性の低下を生じる恐れがある。これは，両者の線膨張係数差によるバイメタル現象によって，冷却過程において反りが発生し，コーナ領域のバンプ電極で接触応力の減少が生じるためである。
【０００８】
さらに，携帯電話をはじめとするモバイル機器への用途が非常に多くなっているため，従来の耐温度サイクル性や耐湿性だけでなく，筐体の変形や落下時の衝撃によって内蔵された搭載基板が外力によって変形し，基板に実装されたＬＳＩの接続信頼性を悪化させることを防止することが望まれる。
【０００９】
本発明の目的は，前記の課題を解決でき、外部端子と対応する基板との高信頼な電気的接続構造を備えた半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
このように、本発明によれば，５０〜６０μｍ以下の狭ピッチなフリップチップ接続を低コストかつ高信頼に達成することが可能である。具体的には，バンプ電極の塑性変形を抑制できるため，温度サイクル試験に対して高寿命な設計が可能となり，携帯機器実装に伴う基板曲げ外力に対しても強く，接着界面を低応力化できるため，吸湿に伴うマイグレーションの発生も抑制する効果が高くなる。
【００１１】
さらに将来的な実装構造の更なる薄型化やマルチチップ構造や三次元積層構造に対しても好適な高信頼接続を達成することが可能となる。
【００１２】
本発明は、例えば、外部端子とその周囲に形成される接着材を介して積層された基板を備えた半導体装置に関して、前記基板表面から前記半導体素子の配線及び前記外部端子の形成される主面の反対側の主面までの厚さが前記外部端子の位置する領域の方がその周囲より厚くなるよう形成されている領域を有する。
【００１３】
特に、前記第一の半導体素子の第一の前記外部端子が配置される領域は、前記基板表面から前記半導体素子の前記外部端子の位置する主面と反対側の主面までの厚さの最も大きい部分と小さい部分との差が２０ｎｍ以上である。或いは前記差が１００ｎｍ以下である。
【００１４】
【発明の実施の形態】
本発明の実施形態を以下に説明する。なお、本発明は、以下に記載された形態に限られるのではなく、公知技術を用いて改良・修正することを妨げるものではない。
（１）一の実施の形態例として，半導体集積回路が形成されている半導体素子と、前記半導体素子が実装される配線基板と、前記半導体素子と前記配線基板が、前記半導体素子上に形成された複数の突起電極によって，前記配線基板に形成された複数の基板電極と電気的に接続されており、前記半導体素子と前記配線基板の隙間を充填するように形成された接着材からなる半導体装置において、前記突起電極によって電気的に接続されている領域あるいは位置における厚さ方向の総厚さが，前記突起電極位置における半導体素子あるいは配線基板の撓み変形によって，前記突起電極が形成されていない領域あるいは位置における厚さ方向の総厚さより厚くなるように形成されている。
【００１５】
前記半導体素子と前記基板との間は前記外部端子の周囲の外部端子が設置されていない領域では接着剤によって固定されている。一方、前記外部端子と対応する基板とは、はんだ等のような導電性の固定部材を非設置として配置されている領域を有する。これは、実質的にははんだなどの固定部材が前記外部端子と対応する基板との間に設置されていないことを意味する。もっとも、これは、前記固定部材が実質的に非設置であると言う意味に過ぎず、製造工程上外部端子の周囲に充填される接着剤が前記外部端子と対応する前記基板との間に配置されることを許容するものである。前記半導体素子の前記外部端子が形成された主面或いは前記主面の反対側の主面であって、前記外部端子が位置する領域は、前記外部端子が位置する領域の周囲の領域よりも大きな曲率を有する。前記の周囲の領域として、前記外部端子の周囲であればよい。例えば、半導体素子の端部近傍に外部端子が配置されているタイプの素子の場合は、素子の一つの辺の端部近傍に設置された外部端子と、その対向する辺の端部に設置された外部端子との中央部における曲率を比較することができる。或いは、素子の中央部を通るように外部端子が配置されている場合は、外部端子と素子端部との中央部での曲率を比較することができる。
【００１６】
例えば、具体的には、前記突起電極によって電気的に接続されている領域の直上直下の前記半導体素子裏面（バックグラインド面）あるいは搭載基板裏面に曲げ曲率が形成され，厚さ方向に撓んでいる。
（２）あるいは，半導体装置において、前記突起電極を支点として，前記接着材の熱収縮によって生じる曲げモーメント力によって，前記半導体素子あるいは前記配線基板に生じる曲げ曲率の厚さに対する変化率が顕著に大きくなるように，少なくとも前記半導体素子の厚さが０．１ｍｍ以下，あるいは有機系材料から構成される前記配線基板の厚さが０．２ｍｍ以下，あるいはその両者からなるよう形成されている。
（３）或いは、さらに，上記の半導体装置において，突起電極の基板電極への接続間隔が６０μｍ以下である場合，突起電極と基板電極間の接合が金属結合ではなく，両電極の接触によって電気的導通が達成さている場合，突起電極周囲を充填している接着材の室温における線膨張係数は２０ｐｐｍ以上，５０ｐｐｍ以下の範囲にあり，基板電極直下の搭載基板材のガラス転移温度が１００℃以上，２５０℃以下の範囲にのみある場合，配線基板の総厚と半導体素子の総厚およびその隙間を充填した接着材の総厚からなる３層積層構造において定義される曲げ変形に対する中立軸位置が，前記接着材の総厚領域にあって，例えば半導体素子がシリコンで，配線基板が有機系材料からなる場合，配線基板に対する半導体素子の厚さの比率を０．２５〜０．３５の範囲で構成されている。
【００１７】
以下に作用効果のメカニズムについて説明する。図８は，厚いチップと厚い基板の組合わせの場合と，薄いチップと薄い基板の組合わせの場合において，本実装方法を適用した際の各構成部材の変形状態を概念的に示した図である。
【００１８】
本実装形態における電気的な導通は，ＬＳＩチップ上に形成されたバンプ電極を，ＡＣＦ等の異方性導電接着材あるいは非導電性の接着材を介して基板電極に熱圧着し，上記接着材の硬化収縮および圧着温度からの熱収縮によって，バンプ電極／基板電極間の接触面に接触圧力が生じることで達成される。
【００１９】
したがって，チップ発熱に伴う温度変化や吸湿等による材料の経時変化に対して，接触面の接触圧力を設計的に安定化させることが，高信頼な接続を達成する上で非常に重要となる。昨今の接続ピッチに微細化に伴い，バンプ電極サイズも微細化が加速し，例えば８０μｍピッチ接続を達成するには，少なくとも直径が６０μｍ以下のバンプサイズにする必要がある。バンプの微細化により，上記接着材の熱収縮に伴う接触面の圧縮応力が増大し，バンプの塑性変形を加速させやすくなっている。バンプ電極の塑性変形（永久変形）が大きくなると，再加熱された際に接触面の接触応力は急速に減少し，接続信頼性を悪化させる。
【００２０】
図８に示すように厚いチップと厚い基板の組合わせでは，挟まれる両者の剛性が大きいために，接着材の熱収縮に伴う負荷はバンプ電極に集中し，図示のようにバンプの塑性変形（永久変形）を加速させる。これに対して薄チップと薄基板の組合わせでは，室温レベルでは、図示のように接着材の熱収縮に伴う変形をＬＳＩチップまたは基板の変形で吸収できるので，適正な接触圧力を確保しながらも，バンプ電極の塑性変形を抑制することができる。
【００２１】
さらに，接着材の熱収縮に伴って発生する接着界面の引張／せん断応力も減少するため，接着界面のはく離防止にも効果的である。ＬＳＩチップや基板電極は弾性変形の範囲内でバンプ電極接続部の上下両端方向に膨らむように変形するので，再加熱時にも変形は可逆的に作用し，バンプ電極接触面に作用する接触圧力の減少を抑制し，当初の設計目標であるバンプ接触面の接触圧力をより安定な方向へ改善することが可能である。
【００２２】
図９はＬＳＩチップおよび有機基板に単位曲げモーメントが生じた際に発生する曲げ曲率を材料力学のはり理論から算出した結果である。図中に示したように，曲げモーメントによって発生する曲率は，弾性係数と厚さの３乗に反比例する。図１に示したように，接着材の熱収縮によりバンプ電極を支点とした曲げモーメントがＬＳＩチップに作用した際に，図示のような曲げ曲率ｒ１が形成されるのは，少なくとのチップ厚さが０．３ｍｍ以下になった場合で，０．１ｍｍより薄くなると曲げ曲率が急速に大きくなることがわかる。有機系基板の場合も少なくとも０．５ｍｍ以下になった場合で，０．２ｍｍより薄くなると曲げ曲率が急速に大きくなることがわかる。すなわち，ＬＳＩチップを有機系配線基板に本実装形態で接続する際には，ＬＳＩチップを０．１ｍｍより薄くする，あるいは基板厚さ（ガラスエポキシ有機系）を０．２ｍｍより薄くした組合わせで実施すれば，先に示した図１のメカニズムよりバンプ電極の塑性変形を抑制しながら，ＬＳＩチップあるいは配線基板の弾性変形によって温度変化に対するバンプ電極接触面の接触力の維持が可能となり，高信頼な接続を達成することができる。厚さの下限は、製造プロセス上の観点やその他の観点で定めることができる。なお、一例としては、以下の観点で定めることができる。前記チップについては、圧着する際の強度を確保する観点から０．０１ｍｍ以上であることが好ましい。前記基板に関しては、製造上の容易性の観点から０．０５ｍｍ以上であることが好ましい。
【００２３】
図１０は，有機系基板に本実装方法を用いてＬＳＩチップを実装した構造において，外力によって基板が変形を受けた際の各構成部材の変形状態を概念的に示したものである。図中には搭載したチップが厚い場合と薄い場合が示されている。外力によって搭載基板が図示のような変形を受けた場合，全体の反り変形によって曲げ曲率が大きくなり，ＬＳＩチップには平坦に戻ろうとする反力が作用してくる。
【００２４】
したがってＬＳＩチップが厚くて剛性が大きいと，接着材がその反力にうち負けてバンプ電極接触面の接触圧力が減少するが，ＬＳＩチップが薄くて剛性が小さければその減少を防止できる。
【００２５】
さらに，基板変形に対して接続信頼性を向上させる方法としては，図中に示すように，バンプ電極／基板電極の接触接合エリアを含む接着材で充填された領域を，曲げ変形に対する厚さ方向の中立軸位置にすることが有効である。これにより，曲げや反り変形に対してＬＳＩチップや搭載基板と接着材との接着界面やバンプ電極／基板電極接合部の変形が抑制されるため，より高信頼な接続構造を達成することができる。これは材料力学のはり理論から，各構成部材の弾性係数と厚さから簡便に定義することが可能である。例えば，ＬＳＩチップがシリコンで搭載基板が有機系材料（例えばガラスエポキシ）からなる場合，ＬＳＩチップの搭載基板に対する厚さの比率が０．３程度の場合に，両者の接合界面が中立軸位置となる。実際にはその中間領域にバンプ電極による接続界面を含む接着材領域が存在するので，先の厚さの比率が０．２５〜０．３５の範囲にあるようにＬＳＩチップと搭載基板の厚さが設定されれば，外力等に対してバンプ電極界面の変形を抑制し，高信頼な接続構造を達成できる。
【００２６】
温度サイクル試験等の冷却過程においても同様な現象が生じる場合がある。有機系基板の線膨張係数（一般に１０〜２０ｐｐｍ）はＬＳＩチップ（シリコン）の線膨張係数（３ｐｐｍ程度）に比べて格段に小さいため，熱圧着温度からの冷却過程において，搭載基板に外力を受けた場合と同様な反り変形を生じる。したがって，ＬＳＩチップの剛性が大きい場合や，圧着温度からのΔＴが大きい場合にはバンプ電極接触面の接触応力が減少し，接続信頼性を悪化させる可能性がある。
【００２７】
図１１は，上記の発生メカニズムを定量的に検証するために，有限要素法による構造解析を行い，バンプ電極接触面に作用する接触応力及び塑性ひずみ変化を算出した結果である。図中にはチップ厚さが０．４ｍｍで基板厚さが１．０ｍｍの組合わせで解析した場合（いずれも単位モーメント力に対して曲げ曲率を形成しない条件）と，チップ厚さが０．０５ｍｍで基板厚さが０．４ｍｍの組合わせで解析した場合（チップ厚さが単位モーメント力に対して大きな曲げ曲率を形成できる条件）がそれぞれ示されている。
【００２８】
これにより、チップ厚／基板厚が厚い組合わせでは，圧着温度からの冷却によってバンプ電極接触面に高い圧縮応力が作用し，それに伴いバンプ接触面に大きな塑性ひずみを生じている。したがって，下限温度から再加熱されるとチップ厚／基板厚が薄い組合わせに比べてかなり低温側で圧縮の接触応力がゼロになり，電気的接続が保てなくなってしまうことがわかる。さらに，チップ厚／基板厚が厚い組合わせでは，本解析で定義している下限温度（−５５℃）に達する前の冷却過程の途中から，バンプ接触面の接触応力の減少が始まっているが，薄い組合わせの場合には下限温度まで圧縮の接触応力の減少を生じ難い。以上の有限要素法による検討結果から，上記に述べたメカニズムが定量的に検証されていることがわかる。このように薄いチップを用いることが好ましい。
【００２９】
図２は本発明における第一の実施形態を示した断面図である。バンプ電極１がエリアアレイ状またはペリフェラル状に形成されたＬＳＩチップ２を，ＬＳＩチップ上に形成されているバンプ電極１と同配置でメッキが施された電極パッド３が形成されている基板４上に，接着材５を介して熱圧着により搭載される。接着材にはＮｉ粒子や樹脂状粒子に導電性のメタライズを施したような導電性粒子が混在した異方性導電性接着材や導電性粒子が混在しない非導電性接着材でもよい。接着材の線膨張係数が大きくなると微細なバンプ電極の塑性変形が加速されるため，接着材の室温における線膨張係数が２０ｐｐｍ以上，５０ｐｐｍ以下の特性を持つ材料であることが望ましい。
【００３０】
熱圧着時の上記接着材５の硬化反応および熱圧着温度からの熱収縮により，バンプ電極１／基板電極３間の接触面に接触圧力が作用し電気的導通が達成される。バンプ電極１／基板電極３の接続は一般には１００μｍピッチ以下の場合に適用されるが、６０μｍピッチ以下の微細なバンプ電極に対する接続に対して本発明は特に効果的である。なお、ピッチの下限はプロセス上の制約などで定めることができる。
【００３１】
例えば、バンプ形成プロセスの容易性の観点からは、１０μｍピッチ以上であることが好ましい。ＬＳＩチップ２上に形成されるバンプ電極１は金ワイヤを用いたスタッドバンプ方式や，より狭ピッチな接続においては金めっきにより形成される。金以外の材料を電極材料として用いることも可能であるが，接触導通構造であるため，表面状態が安定な元素で電極が構成された方がよい。搭載される基板４はガラス系，セラミック系，有機系（テープ基板含む）いずれの基板でも可能であり，基板表層にはＬＳＩチップ２のバンプ電極１と同一ピッチで基板電極配線３が形成されている。
【００３２】
有機系基板に搭載される場合，基板電極直下の基板材料のガラス転移温度が１００℃以下に存在すると，ＬＳＩチップの動作環境や耐湿試験環境においてバンプ電極接触面の応力緩和が生じて接続信頼性を悪化させるため，上記基板材料のガラス転移温度は１００℃以上，２５０℃以下にのみ存在する材料であることが望ましい。
【００３３】
さらに基板配線３間の絶縁のためレジスト層６が形成されるが，ＬＳＩチップ１の搭載領域は上記接着材５で封止されるため搭載領域にはレジスト層６が無くてもよい。搭載されているＬＳＩチップ１及び基板４は、図９に示すように単位モーメント力に対して曲げ曲率が形成される厚さで構成されるため、バンプ電極１搭載部直上または直下にＬＳＩチップ２および基板４には、バンプ電極１を支点とした上記接着材５の熱収縮に伴う曲げモーメント力が作用する。このため図２に示したような曲げ曲率ｒ１，ｒ２が形成される。
【００３４】
したがってバンプ電極１搭載部と単に上記接着材５で封止されている部分の厚さ方向の絶対値ｔ１，ｔ２は異なることになり，バンプ電極１搭載部の搭載基板４を含めた総厚さｔ１は，バンプ電極１が無い部分の総厚さｔ２より厚くなるように構成される。
【００３５】
または、搭載基板４のLSIチップ２の側の主面からＬＳＩチップ２の搭載基板側の主面と反対側の主面までの厚を見た場合、バンプ電極１の位置する領域はその周囲よりも厚くなるよう形成される（ｔ１１に対するｔ２１）。
【００３６】
また、ＬＳＩチップ２のバンプ電極１が位置する（積層方向に見て重なる配置になる）領域において、前記搭載基板表面から前記ＬＳＩチップのバンプ電極２が配置される主面と反対側の主面までの厚さの最も大きい部分と小さい部分との差が２０ｎｍ以上である（ｔ１１とｔ１２との差）。これにより、小型で効率的な実装された半導体装置を作成できる。より好ましくは、強度を確保する観点から、差が１００ｎｍ以下であることが好ましい。
【００３７】
また、ＬＳＩチップ２のうちバンプ電極１が位置する（積層方向に見て重なる配置になる）領域の代わりに、比較のし易さの観点から、ＬＳＩチップ２のうち、前記バンプ電極１に対応して基板側に形成される電極パッドのような基板電極３が位置する（積層方向に見て重なる位置になる）領域について前記差を見ることもできる。ここで、前記搭載基板表面から前記ＬＳＩチップのバンプ電極２が配置される主面と反対側の主面までの厚さの最も大きい部分と小さい部分との差が２０ｎｍ以上である（ｔ１１とｔ１３との差）。より好ましくは、強度を確保する観点から、差が１００ｎｍ以下であることが好ましい。
【００３８】
このように、測定しやすさの観点から、搭載基板表面とは、バンプ電極に対応するパッド電極のような基板電極３を有する場合はその表面から測定することができるものとする。
【００３９】
または、ＬＳＩチップ２のバンプ電極１が形成された主面或いは前記主面の反対側の主面であって、前記バンプ電極１が位置する領域は、前記バンプ電極１が位置する領域の周囲の領域よりも大きな曲率を有する。前記の周囲の領域として、前記バンプ電極１の周囲であればよい。例えば、ＬＳＩチップ２の端部近傍にバンプ電極１が配置されているタイプの素子の場合は、素子の一つの辺の端部近傍に設置されたバンプ電極１と、その対向する辺の端部に設置されたバンプ電極１との中央部における曲率を比較することができる。或いは、素子の中央部を通るようにバンプ電極１が配置されている場合は、バンプ電極１とＬＳＩチップ２端部との中央分での曲率を比較することができる。
【００４０】
例えば、具体的には、前記突起電極によって電気的に接続されている領域の直上直下の前記半導体素子裏面（バックグラインド面）あるいは搭載基板裏面に曲げ曲率が形成され，厚さ方向に撓んでいる状態であってよい。
【００４１】
先の図９で示したように、ＬＳＩチップ１の厚さについては０．１ｍｍ以下，ガラスエポキシ等有機系の基板４の厚さについては０．２ｍｍ以下であると、その効果が劇的に上昇するため望ましく、いずれか一方が達成されている場合でもよい。なお、バンプ電極の高さは、１０μｍ以上であることができる。或いは更に、５０μｍ以下であることができる。
【００４２】
必ずしもＬＳＩチップ１と搭載基板４の両側に曲げ曲率ｒ１，ｒ２が形成される必要はなく，図１の実施例で示すように，ＬＳＩチップ１だけをより薄くしてＬＳＩチップ１側にのみ、もしくはＬＳＩチップ１側の方が搭載基板４よりも大きな曲げ曲率ｒ１が形成された構造でもよい。さらに，バンプ電極１を含む接着材５の領域が曲げに対する中立軸位置になるように，例えば有機系の搭載基板厚さが０．３ｍｍの場合には，チップ厚さは７５μｍ〜１０５μｍ（基板厚さの０．２５〜０．３５倍）の範囲で（より薄い側で）形成されるのが望ましい。本実施例では搭載されたＬＳＩチップ１は１チップであるが，面内に複数のＬＳＩチップを本実装形態で実装された場合においても同様である。
【００４３】
図３は本発明における実施形態の第一の実装例を示した断面図である。基本的には図１の実施例と同様の構造を有するが、本実施例においては、配線基板４の裏面にははんだボール１１を形成するための配線パターンが形成されており，はんだボール１１が配線基板４に搭載されたＢＧＡ(Ball Grid Array)パッケージとして提供される。これを提供された先のマザーボード１０にはんだボール１１を介して一括リフローされ電気的に接続される。あるいは，はんだボール１１を搭載しないパッケージとして提供し，これを提供先マザーボード上に塗布されたはんだペーストではんだボールを介さず実装するＬＧＡ(Land Grid Array)構造で一括リフローされ電気的に接続されてもよい。このようにすることにより、小型で配線長の短くて、ＬＳＩチップ１の変形容易のためマザーボードに連絡するはんだボールへの応力集中を緩和できるので、外力等にも強い、信頼性の高いＢＧＡパッケージを形成することができる。
【００４４】
図４は本発明における実施形態の第二の実装例を示した断面図である。基本的には前記図３の構造と共通するが、本実施例では、直接提供先のマザーボード（フレキ基板等）へフリップチップ接続される構造とする。前記同様に、マザーボードへの接続部への応力集中を抑制できる。
【００４５】
後述するように，本発明に係わる実装構造は，ＬＳＩチップ搭載エリアの部分加熱のみ（ツール側からの加熱のみ）で熱圧着を行った方が接続信頼性上も有利な構造であるので，図３に示したような個々のパッケージのインターポーザ用配線基板への搭載だけでなく，図４に示すように直接提供先のマザーボード（フレキ基板等）へフリップチップ接続されてもよい。ステージ側を加熱する必要がない（少なくともはんだの溶融温度に達する温度まで加熱する必要がない）ため，はんだ等で実装された他の部品との混載も可能である。
【００４６】
図５は本発明における第二の実施形態を示した断面図である。本実施例の基本構造は第一の実施例と同様であるが，本実施例では、第一の実施例に示した構造で搭載されたＬＳＩチップ２の上面に，さらに別のＬＳＩチップ２aが積層されている。例えば一般的に使われているエポキシ系ダイボンディング用の接着材７を用いて熱圧着により積層される。熱圧着された後に，積層されたＬＳＩチップ上のアルミ電極と基板上に形成された電極パッド間を金ワイヤ８によるワイヤボンディングによって電気的に接続される。
【００４７】
積層されたＬＳＩチップ２aの回路面が露出しているので，耐湿性を保持するためポッティングレジンかトランスファーモールドレジン９によってＬＳＩチップ搭載領域が封止される。この際，積層される上段側のＬＳＩチップ２aは下段のＬＳＩチップ２と同等の厚さでも構わないが，下段のＬＳＩチップ２より厚くしてもよい。これは同じシリコン同士を積層しているため，上段のＬＳＩチップ２aの剛性の影響を下段のＬＳＩチップ２がほとんど受けないためである。
【００４８】
これにより、特にワイヤボンディングにより外部と電気的連絡を図るチップを搭載する場合に、上に載っているワイヤボンディングのチップ厚さを厚くすることにより、ワイヤボンディングの信頼性を高めることができ、高性能のパッケージを提供することに寄与することができる。
【００４９】
なお、製造の都合によっては、積層される上段側のＬＳＩチップ２aは下段のＬＳＩチップ２と同等の厚さにしてもよい。
【００５０】
図６は本発明における第三の実施形態を示した断面図である。本実施例は第二の実施例から，さらにもう一段別のＬＳＩチップ２bが積層されている。プロセスも第二の実施例と同等であるが，この場合三段めのＬＳＩチップ２bは二段目のＬＳＩチップ２aより小さいチップサイズのもので構成されている。この場合においても，二段目，三段目のＬＳＩチップ２a，２bは一段目のＬＳＩチップ２と同等の厚さでもよいが，それより厚くても構わない。ＬＳＩチップの製品構成は，二段目と三段目のチップサイズのみでそれ以外の制限を受けるものではない。
【００５１】
ただし，昨今デジタル家電に代表されるように，通信機能を搭載したＲＦ(Radio Frequency)素子混載あるいはアナログ素子混載の高速処理システムへの需要が高まっており，特にアナログ素子では外力に対して特性がアナログ的に変化してしまうため，極力ストレスフリーに近い条件で実装されるのが望ましい。
【００５２】
しかがって，アナログ素子混載のシステムを本実装形態で実現する場合には，三段積層構造の二段目にアナログ素子を搭載し，上下にはデジタル素子搭載されるのがよい。
【００５３】
前記アナログ素子としては、例えばＡＤ変換素子、ＲＦ素子であることができる。前記デジタル素子としては、例えばメモリ、マイコン、ＡＳＩＣであることができる。薄型ＬＳＩによる実装応力による特性変動が生じた場合、変動が信号変動となるためである。一方、デジタル素子はＨ/Ｌレベルに対して特性が決まるので特性変動の絶対値がＨ/Ｌレベルの範囲内であればよいためである。
【００５４】
これはチップ同士の三段積層であるため，搭載基板が有機系でＬＳＩチップと線膨張係数差が大きい場合や全体をトランスファーモールド封止した際に，二段目に積層されたＬＳＩチップは上下のＬＳＩチップによってそれらとの熱変形差が拘束されるため，二段目のＬＳＩチップ２aにおいてはよりストレスフリーに近い実装が可能となり，実装構造においてより高機能なシステムを実現することができる。
【００５５】
この具体例として、積層されたチップのうち、最下及び最上のチップでない中間の層のチップにアナログ素子を備え、前記搭載基板４にＡ/Ｄ変換素子などを備えたチップを設置する。
【００５６】
または、例えば、積層されたチップのうち、実装応力の影響を抑制する観点から、アナログ素子を搭載するチップはデジタル素子を搭載するチップより厚くなるよう形成することができる。
【００５７】
アナログ素子を有するチップは、デジタル素子を有するチップの上に位置することが好ましい。また、アナログ素子を有するチップの上に、デジタル素子を有するチップが位置することが好ましい。このように配置することにより、小型で外力による性能低下を抑制した半導体装置を形成することができる。たとば、前記半導体装置はＡＤ変換素子を備えた画像処理装置であることができる。
【００５８】
積上げられたＬＳＩチップのうち、最も上に位置するチップにはＡ/Ｄ変換素子のようなアナログ回路を非設置とすることが好ましい。また、前記基板に隣接するベース半導体素子となるＬＳＩチップには前記アナログ回路を非設置にすることが好ましい。
【００５９】
これらの製造工程としては、半導体回路と外部を電気的に連絡するはんだバンプ等の外部端子が形成された半導体素子としてのＬＳＩチップを提供する工程と、前記半導体素子が実装される配線が形成された基板を提供する工程と、半導体素子保持部材に保持された前記半導体素子と、基板保持部材に保持された前記基板とを接着材を介して加圧する加圧工程を有し、
前記加圧工程は、前記基板より前記半導体素子の温度を高くなるよう加熱する加熱工程を有する。
【００６０】
例えば、半導体集積回路が形成されている半導体素子と、前記半導体素子が実装される配線基板と、前記半導体素子と前記配線基板が、前記半導体素子上に形成された複数の突起電極によって，前記配線基板に形成された複数の基板電極と電極間の金属接合ではなく接触によって電気的に接続される半導体装置を製造する際に、前記配線基板の半導体素子搭載領域に，シート状または液状の接着材を仮圧着または仮塗布し，前記突起電極が形成された半導体素子を搭載基板に熱圧着するようにすることができる。その際に、例えば、前記半導体素子を圧着するツール側のみから加熱し，搭載基板が設置されているステージ側は加熱されない条件で熱圧着される。具体的には以下に詳述する。
【００６１】
図７は，本発明による実施例の製造方法を示す断面図である。一般的に使用されているフリップチップボンダーにより熱圧着が実施されるが，まずステージ１３上に配線基板４を搭載し，ＬＳＩチップ２の搭載領域にシート状または液状の接着材５を仮圧着または仮塗布される。次に，ボンディングツール１２によってＬＳＩチップ２がピックアップされ，ＬＳＩチップ２上に形成されたバンプ電極１と配線基板４上に形成された基板電極が位置合わせされる。位置合わせが完了したらＬＳＩチップ２は配線基板４に熱を加えながら圧着され，電気的な導通とＬＳＩチップ回路面の封止が一括で行われる。圧着時間は圧着温度に依存するが，一般的には１０秒〜３０秒程度で，圧着温度が高い程短時間で接着材の硬化反応が完了し，圧着プロセスが終了する。圧着温度は，一般的にＬＳＩチップ搭載領域の基板表面に熱電対を取り付けた状態で実際の熱圧着プロセスを実行し，そこで計測された温度で定義される。この際，圧着温度はステージ側を加熱せず，ツール側からの熱供給のみによって定義されるのが望ましい。
【００６２】
この理由を以下に説明する。他のフリップチップ接続方法として，一般に金属結合を形成して電気的導通を達成する接続方法（金／金接続，金／はんだ接続等）は，ＬＳＩチップ側に形成したバンプ電極だけでなく，搭載基板側の電極も圧着初期段階で所定温度に加熱されていないと，熱圧着時に金属結合が形成されないため，ツール側とステージ側の両方を加熱して，両面から熱を供給しながら圧着が行われる。この場合，ＬＳＩチップや搭載基板を含めた実装系全体がほぼ均一に所定温度に達してしまうため，特にＬＳＩチップと線膨張係数差の大きい有機系の配線基板に実装した場合には，熱圧着完了後の室温までの冷却過程における熱収縮差によってバンプ接続界面に負荷が集中し，初期段階でバンプ電極の接合界面が破損してしまう場合がある。しかし，本発明に係わる実装方法においては，単にバンプ電極と基板電極間の接触によって電気的導通が達成される構造であるので，熱圧着によって接着材の硬化反応さえ完了すればよい。したがって，熱圧着を行う際にツール側からのみ熱を供給して，接着材の領域が硬化反応に必要な温度に達すれば，ステージ側を加熱する必要は必ずしもない。熱の流れをツール側からの片面加熱にすることによって，ＬＳＩチップから配線基板方向に対して温度勾配を生じ，特に有機系の配線基板は熱伝導がＬＳＩチップに比べて悪いので，ＬＳＩチップ側に対して基板側の温度上昇が抑制され，熱圧着後のＬＳＩチップと配線基板との熱収縮差が実質的に緩和されるので，接着界面の応力も緩和され，先に述べたような両者のバイメタル変形に伴う接続信頼性上の不具合も回避することが可能となる。
【００６３】
【発明の効果】
本発明により外部端子と対応する基板との高信頼な電気的接続構造を備えた半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を示す断面図
【図２】本発明の第一の実施形態を示す断面図
【図３】本発明の実施形態による第一の顧客先実装例を示す断面図
【図４】本発明の実施形態による第二の顧客先実装例を示す断面図
【図５】本発明の第二の実施形態を示す断面図
【図６】本発明の第三の実施形態を示す断面図
【図７】本発明の実施形態の製造方法を示す断面図
【図８】本発明の高信頼接続メカニズムを説明する断面図
【図９】単位モーメント力に対する曲げ曲率を算出した図
【図１０】携帯機器実装に伴う基板曲げ変形に対して高信頼接続メカニズムを説明する断面図
【図１１】温度サイクル時にバンプ電極接触面に発生する接触応力変化と塑性ひずみ変化を有限要素法による接触解析により算出した図
【符号の説明】
1 バンプ電極
2 ＬＳＩチップ
3 基板電極
4 搭載基板
5 接着材
6 レジスト層
7 ダイボンド用接着材
8 金ワイヤ
9 封止樹脂
10 マザーボード
11 圧着ツール
12 搭載ステージ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor element and a substrate are fixed with an adhesive.
[0002]
[Prior art]
SiP (System in Package) technology 1), which realizes a high-performance system by mounting existing LSI products at high density and narrow pitch with advanced packaging technology, has attracted attention. As a technology for mounting (connecting) an LSI and a substrate at a narrow pitch, there is a solder bump bonding by C4 (Controlled Collapse Chip Connection) 2) which has been widely applied to a connection pitch of 200 to 300 μm or more. On the other hand, there is a flip chip technology using gold bumps as a bump connection technology with a pitch of 200 μm or less, which is difficult to realize with solder. For this bonding method using gold bumps, metal radical bonding technology such as gold / gold bonding 3) and gold / solder bonding 4), ACF (Anisotropic Conductive Film), ACP (Anisotropic Conductive Paste), etc. were used. There are non-metaradical bonding technologies. Among these, non-metaradical bonding can achieve the electrical conduction between the bump / electrode and the sealing process with a single low-temperature thermocompression bonding and can be connected lead-free, so low-pitch connection can be achieved at low cost. It is regarded as a promising environment-friendly packaging technology. The mounting structure using ACF has been adopted as a method of connecting a driver IC for liquid crystal to a glass substrate, but in recent years it has been widely applied as a technology that enables narrow pitch connection to an organic substrate at low cost. Is underway.
[0003]
In non-metaradical bonding using ACF or the like, the electrical connection is achieved by contact between the gold bump and the electrode on the substrate, instead of being bonded by an alloy as in solder connection. There is a problem that if the contact pressure is lost within the guaranteed temperature range due to the influence of the thermal expansion difference between the metal bump electrodes and the adhesive that seals them, there is a problem of electrical disconnection. On the other hand, there are several inventions for improving the bonding reliability considering this bonding form. Or It is disclosed. For example, in Japanese Patent Application Laid-Open No. 11-067832, in flip chip bonding using ACF (anisotropic conductive resin), for example, the ACF material is made equal to or less than the linear expansion coefficient of gold as a bump electrode. Therefore, it offers a manufacturing method that improves connection reliability. Also, JP In Japanese Patent Laid-Open No. 2001-308230, flip-chip bonding is achieved by reducing the linear expansion coefficient of the material that seals the entire LSI chip region, rather than the linear expansion coefficient of the material that seals the flip-chip bonding portion by the gold bump. The manufacturing method which improves the connection reliability of a part is provided.
[0004]
[Problems to be solved by the invention]
In these structures, the thermal contraction of the material that sealed the flip chip joints with gold bumps caused compression stress on the bump contact surface to achieve electrical continuity. The contact stress of the bumps is reduced by the thermal expansion of the material, which is thought to stabilize the connection reliability by suppressing the surrounding low thermal expansion sealing resin.
[0005]
Japanese Patent Laid-Open No. 11-067832 Gazette In the invention provided in the above, since the general coefficient of linear expansion of gold is around 14 ppm, an organic material that can be used as a physical property can be used as a binder material that can achieve physical properties equivalent to or lower than those described above. It will be greatly limited. Further, when the linear expansion coefficient of the ACF material is smaller than that of the gold bump, sufficient compressive stress is not generated at the contact interface of the bump at the time of pressure hardening, and the initial bonding reliability may not be sufficiently obtained.
[0006]
further, JP 2001-308230 Gazette In the invention provided in the above, sealing the whole with a low thermal expansion resin suppresses thermal shrinkage of the sealing resin in the flip chip region even during cooling after sealing. In this case, the effect of increasing the connection margin is not so great.
[0007]
Each of the above-described inventions is an invention whose main purpose is to prevent the compressive stress on the bump contact surface from being reduced by heating and heating such as a temperature cycle test and a high temperature standing test. However, due to the recent application of flip chip connection to an organic substrate, connection reliability between LSI chips and organic substrates with a large difference in linear expansion coefficient is reduced not only during heating and heating but also during cooling. There is a fear. This is because the bimetal phenomenon due to the difference in linear expansion coefficient between the two causes warpage during the cooling process and decreases the contact stress at the bump electrode in the corner region.
[0008]
In addition, because it is used for mobile devices such as mobile phones, the mounting board is built in not only due to the conventional temperature cycle resistance and moisture resistance, but also due to the deformation of the case and the impact when dropped. It is desired to prevent the deformation due to the external force and the deterioration of the connection reliability of the LSI mounted on the substrate.
[0009]
An object of the present invention is to provide a semiconductor device that can solve the above-described problems and has a highly reliable electrical connection structure between an external terminal and a corresponding substrate.
[0010]
[Means for Solving the Problems]
Thus, according to the present invention, it is possible to achieve flip chip connection with a narrow pitch of 50 to 60 μm or less with low cost and high reliability. Specifically, since the plastic deformation of the bump electrode can be suppressed, it is possible to design a long life for the temperature cycle test, and it is strong against the external bending force of the mobile device mounting and can reduce the stress at the bonding interface. Therefore, the effect of suppressing the occurrence of migration due to moisture absorption is enhanced.
[0011]
Further, it is possible to achieve a highly reliable connection suitable for further thinning of the future mounting structure, multi-chip structure, and three-dimensional laminated structure.
[0012]
The present invention relates to, for example, a semiconductor device including a substrate laminated via an external terminal and an adhesive formed around the external terminal, and a main surface on which the wiring of the semiconductor element and the external terminal are formed from the substrate surface The region where the thickness to the main surface on the opposite side is formed so that the region where the external terminal is located is thicker than the surrounding region.
[0013]
In particular, the region where the first external terminal of the first semiconductor element is disposed is the largest thickness from the substrate surface to the main surface opposite to the main surface where the external terminal of the semiconductor element is located. The difference between the large portion and the small portion is 20 nm or more. Alternatively, the difference is 100 nm or less.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below. In addition, this invention is not restricted to the form described below, It does not prevent improvement and correction using a well-known technique.
(1) As one embodiment, a semiconductor element on which a semiconductor integrated circuit is formed, a wiring board on which the semiconductor element is mounted, the semiconductor element and the wiring board are formed on the semiconductor element. A plurality of protruding electrodes electrically connected to a plurality of substrate electrodes formed on the wiring substrate, and a semiconductor device made of an adhesive formed so as to fill a gap between the semiconductor element and the wiring substrate In which the total thickness in the thickness direction in the region or position electrically connected by the protruding electrode is a region in which the protruding electrode is not formed due to the bending deformation of the semiconductor element or the wiring board at the protruding electrode position Or it forms so that it may become thicker than the total thickness of the thickness direction in a position.
[0015]
The semiconductor element and the substrate are fixed by an adhesive in a region where the external terminals around the external terminals are not installed. On the other hand, the board corresponding to the external terminal has a region where a conductive fixing member such as solder is not installed. This means that substantially no fixing member such as solder is provided between the external terminal and the corresponding substrate. However, this only means that the fixing member is not substantially installed, and an adhesive filled around the external terminal in the manufacturing process is disposed between the external terminal and the corresponding substrate. It is allowed to be done. The main surface of the semiconductor element on which the external terminal is formed or the main surface on the opposite side of the main surface, and the area where the external terminal is located is larger than the area around the area where the external terminal is located Has curvature. The surrounding area may be any area around the external terminal. For example, in the case of an element of a type in which an external terminal is arranged near the end of a semiconductor element, the external terminal is installed near the end of one side of the element and the end of the opposite side. It is possible to compare the curvature at the center with the external terminal. Alternatively, if the external terminal is arranged so as to pass through the center of the element, the external terminal and the element end Central part with You can compare the curvature at.
[0016]
For example, specifically, a bending curvature is formed on the back surface of the semiconductor element (back grind surface) or the back surface of the mounting substrate immediately below the region electrically connected by the protruding electrode, and is bent in the thickness direction. .
(2) Alternatively, in the semiconductor device, the rate of change with respect to the thickness of the bending curvature generated in the semiconductor element or the wiring board is remarkably large due to the bending moment force generated by thermal contraction of the adhesive with the protruding electrode as a fulcrum. Thus, at least the semiconductor element is formed to have a thickness of 0.1 mm or less, or the wiring board made of an organic material has a thickness of 0.2 mm or less, or both.
(3) Alternatively, in the above semiconductor device, when the connection interval between the protruding electrode and the substrate electrode is 60 μm or less, the bonding between the protruding electrode and the substrate electrode is not a metal bond but is electrically connected by the contact of both electrodes. When conduction is achieved, the linear expansion coefficient at room temperature of the adhesive filling the periphery of the protruding electrode is in the range of 20 ppm or more and 50 ppm or less, and the glass transition temperature of the mounting substrate material immediately below the substrate electrode is 100 ° C. or more. When it is only in the range of 250 ° C. or less, the neutral axis position for bending deformation defined in the three-layer laminated structure composed of the total thickness of the wiring substrate, the total thickness of the semiconductor element, and the total thickness of the adhesive filling the gap is In the total thickness region of the adhesive, for example, when the semiconductor element is silicon and the wiring board is made of an organic material, the ratio of the thickness of the semiconductor element to the wiring board is set to 0. It is composed of a range of from 5 to 0.35.
[0017]
The mechanism of action and effect will be described below. FIG. 8 is a diagram conceptually showing the deformation state of each component when this mounting method is applied in the case of a combination of a thick chip and a thick substrate and in the case of a combination of a thin chip and a thin substrate. is there.
[0018]
The electrical continuity in this mounting form is obtained by thermocompression bonding a bump electrode formed on an LSI chip to a substrate electrode through an anisotropic conductive adhesive such as ACF or a nonconductive adhesive. This is achieved by generating a contact pressure on the contact surface between the bump electrode and the substrate electrode due to the curing shrinkage and thermal shrinkage from the pressure bonding temperature.
[0019]
Therefore, it is very important to achieve a reliable connection by stabilizing the contact pressure on the contact surface against changes in the material due to temperature changes and moisture absorption due to chip heat generation. With the recent miniaturization of the connection pitch, the miniaturization of the bump electrode size is also accelerated. For example, in order to achieve the 80 μm pitch connection, it is necessary to make the bump size at least 60 μm in diameter. With the finer bumps, the compressive stress on the contact surface due to the thermal shrinkage of the adhesive increases, making it easier to accelerate the plastic deformation of the bumps. When the plastic deformation (permanent deformation) of the bump electrode increases, the contact stress on the contact surface decreases rapidly when re-heated, and the connection reliability deteriorates.
[0020]
As shown in FIG. 8, in the combination of a thick chip and a thick substrate, since the rigidity of both of them is large, the load accompanying the thermal contraction of the adhesive concentrates on the bump electrode, and the plastic deformation of the bump (as shown in the figure) Permanent deformation) is accelerated. On the other hand, in the combination of a thin chip and a thin substrate, at room temperature level, the deformation due to the thermal shrinkage of the adhesive can be absorbed by the deformation of the LSI chip or the substrate as shown in the figure, so that an appropriate contact pressure is secured. In addition, the plastic deformation of the bump electrode can be suppressed.
[0021]
Furthermore, since the tensile / shear stress at the bonding interface that occurs with the thermal shrinkage of the adhesive is reduced, it is also effective in preventing the peeling of the bonding interface. Since the LSI chip and the substrate electrode are deformed so as to swell in the upper and lower end directions of the bump electrode connection portion within the range of elastic deformation, the deformation acts reversibly during reheating, and the contact pressure acting on the bump electrode contact surface is reduced. It is possible to suppress the decrease and improve the contact pressure on the bump contact surface, which is the initial design goal, in a more stable direction.
[0022]
FIG. 9 shows the result of calculating the bending curvature generated when a unit bending moment is generated in the LSI chip and the organic substrate from the beam theory of material mechanics. As shown in the figure, the curvature generated by the bending moment is inversely proportional to the elastic modulus and the cube of the thickness. . Figure As shown in Fig. 1, when the bending moment with the bump electrode as a fulcrum acts on the LSI chip due to the heat shrinkage of the adhesive, the bending curvature as shown in the figure r1 Is formed when the chip thickness is at most 0.3 mm or less, and it can be seen that the bending curvature rapidly increases when the chip thickness becomes thinner than 0.1 mm. In the case of an organic substrate, if it is at least 0.5 mm or less, it is thinner than 0.2 mm Kuna It can be seen that the bending curvature increases rapidly. That is, when connecting the LSI chip to the organic wiring board in this mounting form, the LSI chip is made thinner than 0.1 mm, or the substrate thickness (glass epoxy organic type) is made thinner than 0.2 mm. If implemented, it is possible to maintain the contact force of the bump electrode contact surface against temperature change by elastic deformation of the LSI chip or the wiring board while suppressing the plastic deformation of the bump electrode by the mechanism shown in FIG. Connection can be achieved . Thickness The lower limit of the thickness can be determined from the viewpoint of the manufacturing process and other viewpoints. As an example, it can be determined from the following viewpoints. About the said chip | tip, it is preferable that it is 0.01 mm or more from a viewpoint of ensuring the intensity | strength at the time of crimping | bonding. The substrate is preferably 0.05 mm or more from the viewpoint of ease of production.
[0023]
FIG. 10 conceptually shows the deformation state of each component when the substrate is deformed by an external force in the structure in which the LSI chip is mounted on the organic substrate using this mounting method. The figure shows the case where the mounted chip is thick and thin. When the mounting substrate is deformed as shown in the figure by an external force, the bending curvature is increased due to the entire warp deformation, and a reaction force is exerted on the LSI chip to return to the flat state.
[0024]
Therefore, if the LSI chip is thick and has high rigidity, the adhesive material loses the reaction force and the contact pressure on the bump electrode contact surface decreases. However, if the LSI chip is thin and has low rigidity, the decrease can be prevented.
[0025]
Furthermore, as a method for improving the connection reliability against the substrate deformation, as shown in the figure, the region filled with the adhesive including the contact bonding area of the bump electrode / substrate electrode is adjusted in the thickness direction against the bending deformation. The neutral axis position is effective. As a result, the deformation of the bonding interface between the LSI chip, the mounting substrate and the adhesive and the bump electrode / substrate electrode joint is suppressed against bending and warping deformation, and a more reliable connection structure can be achieved. . This can be easily defined from the beam theory of material mechanics and from the elastic modulus and thickness of each component. For example, when the LSI chip is silicon and the mounting substrate is made of an organic material (for example, glass epoxy), when the ratio of the thickness of the LSI chip to the mounting substrate is about 0.3, the joint interface between them is the neutral axis position. Become. Actually, since there is an adhesive material region including the connection interface by the bump electrode in the intermediate region, the thickness of the LSI chip and the mounting substrate is set so that the thickness ratio is in the range of 0.25 to 0.35. Is set, it is possible to suppress the deformation of the bump electrode interface against an external force or the like and achieve a highly reliable connection structure.
[0026]
A similar phenomenon may occur in the cooling process such as a temperature cycle test. Since the linear expansion coefficient of organic substrates (generally 10 to 20 ppm) is much smaller than that of LSI chips (silicon) (about 3 ppm), the mounting substrate receives external force during the cooling process from the thermocompression bonding temperature. Warpage deformation similar to that in the case of occurrence occurs. Therefore, when the rigidity of the LSI chip is large or when ΔT from the pressure bonding temperature is large, the contact stress on the bump electrode contact surface is reduced, which may deteriorate the connection reliability.
[0027]
FIG. 11 shows the result of structural analysis by the finite element method for quantitatively verifying the above generation mechanism and calculating the contact stress and plastic strain change acting on the bump electrode contact surface. In the figure, when the analysis is performed with a combination of a chip thickness of 0.4 mm and a substrate thickness of 1.0 mm (both conditions in which no bending curvature is formed with respect to unit moment force), the chip thickness is 0. In the case of analysis with a combination of 05 mm and a substrate thickness of 0.4 mm (conditions where the chip thickness can form a large bending curvature with respect to the unit moment force) are shown.
[0028]
Thereby, in the combination of thick chip thickness / substrate thickness, a high compressive stress acts on the bump electrode contact surface due to cooling from the crimping temperature, and accordingly, a large plastic strain is generated on the bump contact surface. Therefore, it can be seen that when reheated from the lower limit temperature, the compressive contact stress becomes zero on the low temperature side as compared with the combination of thin chip thickness / substrate thickness, and electrical connection cannot be maintained. Furthermore, in the combination of thick chip thickness / substrate thickness, the contact stress on the bump contact surface starts decreasing in the middle of the cooling process before reaching the lower limit temperature (-55 ° C) defined in this analysis. In the case of thin combinations, it is difficult to reduce the compressive contact stress to the lower limit temperature. From the above examination results by the finite element method, it can be seen that the mechanism described above has been quantitatively verified. It is preferable to use such a thin chip.
[0029]
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention. An
[0030]
The contact pressure acts on the contact surface between the bump electrode 1 and the
[0031]
For example, the pitch is preferably 10 μm or more from the viewpoint of the ease of the bump formation process. The bump electrode 1 formed on the
[0032]
When mounted on an organic substrate, if the glass transition temperature of the substrate material directly below the substrate electrode is below 100 ° C, stress relaxation occurs on the bump electrode contact surface in the LSI chip operating environment and humidity resistance test environment, and connection reliability Therefore, it is desirable that the glass transition temperature of the substrate material is a material that exists only at 100 ° C. or more and 250 ° C. or less.
[0033]
Further, although a resist
[0034]
Therefore, the absolute values t1 and t2 in the thickness direction of the bump electrode 1 mounting portion and the portion simply sealed with the adhesive 5 are different, and the total thickness including the mounting
[0035]
Alternatively, when the thickness from the main surface on the
[0036]
In a region where the bump electrodes 1 of the
[0037]
Further, instead of the area of the
[0038]
Thus, from the viewpoint of ease of measurement, the mounting substrate surface can be measured from the surface when the
[0039]
Alternatively, the main surface of the
[0040]
For example, specifically, a bending curvature is formed on the back surface of the semiconductor element (back grind surface) or the back surface of the mounting substrate immediately below the region electrically connected by the protruding electrode, and is bent in the thickness direction. It may be in a state.
[0041]
As shown in FIG. 9, the LSI chip 1 Thickness of About 0.1mm or less,
[0042]
Essential It is not always necessary to form the bending curvatures r1 and r2 on both sides of the LSI chip 1 and the mounting
[0043]
FIG. 3 is a sectional view showing a first mounting example of the embodiment of the present invention. 1 basically has the same structure as that of the embodiment of FIG. 1, but in this embodiment, a wiring pattern for forming
[0044]
FIG. 4 is a sectional view showing a second mounting example of the embodiment of the present invention. Although this structure is basically the same as that shown in FIG. 3, in this embodiment, the structure is directly flip-chip connected to a mother board (flexible substrate or the like) to be provided. Similarly to the above, it is possible to suppress stress concentration on the connecting portion to the mother board.
[0045]
As will be described later, the mounting structure according to the present invention is advantageous in terms of connection reliability when thermocompression bonding is performed only by partial heating of the LSI chip mounting area (only heating from the tool side). In addition to mounting the individual packages on the interposer wiring board as shown in FIG. 3, they may be directly flip-chip connected to a mother board (flexible board or the like) as a provider as shown in FIG. Since it is not necessary to heat the stage side (at least it does not need to be heated to a temperature that reaches the melting temperature of the solder), it is possible to mix with other components mounted with solder or the like.
[0046]
FIG. 5 is a sectional view showing a second embodiment of the present invention. Although the basic structure of this embodiment is the same as that of the first embodiment, in this embodiment, another
[0047]
Since the circuit surface of the stacked
[0048]
This makes it possible to increase the reliability of wire bonding by increasing the thickness of the wire bonding chip on the chip, particularly when mounting a chip that is electrically connected to the outside by wire bonding. It can contribute to providing a performance package.
[0049]
Depending on the manufacturing convenience, the
[0050]
FIG. 6 is a sectional view showing a third embodiment of the present invention. In this embodiment, another
[0051]
However, recently, as represented by digital home appliances, there is an increasing demand for high-speed processing systems with mixed RF (Radio Frequency) elements or analog elements with communication functions. Especially, analog elements have characteristics against external forces. Since it changes in an analog fashion, it is desirable that it be mounted under conditions that are as stress-free as possible.
[0052]
Therefore, when an analog element mixed system is realized by this mounting form, it is preferable that the analog element is mounted on the second stage of the three-layer stacked structure, and the digital element is mounted on the upper and lower sides.
[0053]
The analog element can be, for example, an AD conversion element or an RF element. Examples of the digital element include a memory, a microcomputer, and an ASIC. This is because when the characteristic variation due to the mounting stress due to the thin LSI occurs, the variation becomes a signal variation. On the other hand, since the characteristics of the digital element are determined with respect to the H / L level, the absolute value of the characteristic variation only needs to be within the range of the H / L level.
[0054]
Since this is a three-stage stack of chips, when the mounting substrate is organic and the difference in linear expansion coefficient from the LSI chip is large, or when the whole is transfer molded, the LSI chip stacked in the second stage is Since the thermal deformation difference between them is constrained by the LSI chip, the second-
[0055]
As a specific example, among the stacked chips, an analog element is provided in a chip in the middle layer which is not the lowest and uppermost chip, and a chip provided with an A / D conversion element or the like is installed on the mounting
[0056]
Alternatively, for example, from the viewpoint of suppressing the influence of mounting stress among the stacked chips, the chip on which the analog element is mounted can be formed to be thicker than the chip on which the digital element is mounted.
[0057]
The chip having analog elements is preferably located on the chip having digital elements. In addition, it is preferable that a chip having a digital element is positioned on a chip having an analog element. By arranging in this way, it is possible to form a semiconductor device that is small and suppresses performance degradation due to external force. For example, the semiconductor device can be an image processing device provided with an AD conversion element.
[0058]
Of the stacked LSI chips, it is preferable not to install an analog circuit such as an A / D conversion element in the uppermost chip. Further, it is preferable that the analog circuit is not installed in an LSI chip which is a base semiconductor element adjacent to the substrate.
[0059]
These manufacturing processes include a process of providing an LSI chip as a semiconductor element on which external terminals such as solder bumps for electrically connecting the semiconductor circuit and the outside are formed, and wiring on which the semiconductor element is mounted. Providing a substrate, and a pressing step of pressing the semiconductor element held by the semiconductor element holding member and the substrate held by the substrate holding member through an adhesive,
The said pressurization process has a heating process heated so that the temperature of the said semiconductor element may become higher than the said board | substrate.
[0060]
For example, a semiconductor element in which a semiconductor integrated circuit is formed, a wiring board on which the semiconductor element is mounted, and the semiconductor element and the wiring board are connected to each other by a plurality of protruding electrodes formed on the semiconductor element. When manufacturing a semiconductor device that is electrically connected by contact rather than metal bonding between a plurality of substrate electrodes formed on the substrate, a sheet-like or liquid adhesive is provided on the semiconductor element mounting region of the wiring substrate Can be temporarily pressure-bonded or temporarily coated so that the semiconductor element on which the protruding electrodes are formed is heat-bonded to the mounting substrate. At that time, for example, the semiconductor element is heated only from the tool side for pressure bonding, and the stage side on which the mounting substrate is installed is thermocompression bonded under the condition that it is not heated. Specifically, it will be described in detail below.
[0061]
FIG. 7 is a sectional view showing a manufacturing method of an embodiment according to the present invention. Thermo-compression is performed by a flip chip bonder that is generally used. First, the
[0062]
The reason for this will be described below. As other flip chip connection methods, a connection method (gold / gold connection, gold / solder connection, etc.) that generally achieves electrical continuity by forming a metal bond is not only a bump electrode formed on the LSI chip side, but also mounted. If the electrode on the substrate side is not heated to a predetermined temperature in the initial stage of crimping, no metal bond is formed during thermocompression bonding. Therefore, crimping is performed while heating both the tool side and the stage side and supplying heat from both sides. Is called. In this case, the entire mounting system including the LSI chip and the mounting substrate reaches a predetermined temperature almost uniformly, and therefore, especially when mounted on an organic wiring substrate having a large difference in linear expansion coefficient from that of the LSI chip. Bump connection interface due to thermal shrinkage difference in cooling process to room temperature after completion Load is concentrated However, the bonding interface of the bump electrode may be damaged in the initial stage. However, in the mounting method according to the present invention, since electrical continuity is achieved simply by contact between the bump electrode and the substrate electrode, it is only necessary to complete the curing reaction of the adhesive by thermocompression bonding. Therefore, when thermocompression bonding is performed, heat is supplied only from the tool side, and the stage side must be heated if the adhesive region reaches the temperature required for the curing reaction. Is Not necessarily. By making the heat flow one-sided heating from the tool side, a temperature gradient is generated from the LSI chip to the wiring board direction, and especially the organic wiring board has a lower thermal conductivity than the LSI chip. In contrast, the temperature rise on the substrate side is suppressed, and the thermal shrinkage difference between the LSI chip after thermocompression bonding and the wiring board is substantially alleviated, so the stress at the bonding interface is also mitigated. It is possible to avoid problems in connection reliability due to the deformation of the bimetal.
[0063]
【The invention's effect】
According to the present invention, a semiconductor device including a highly reliable electrical connection structure between an external terminal and a corresponding substrate can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention.
FIG. 2 is a sectional view showing the first embodiment of the present invention.
FIG. 3 is a sectional view showing a first customer-side mounting example according to the embodiment of the present invention;
FIG. 4 is a cross-sectional view showing a second customer-side mounting example according to the embodiment of the present invention;
FIG. 5 is a sectional view showing a second embodiment of the present invention.
FIG. 6 is a sectional view showing a third embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a manufacturing method according to an embodiment of the present invention.
FIG. 8 is a cross-sectional view illustrating the highly reliable connection mechanism of the present invention.
[Fig. 9] Calculation of bending curvature for unit moment force
FIG. 10 is a cross-sectional view for explaining a high-reliability connection mechanism against substrate bending deformation accompanying mounting of a mobile device.
FIG. 11 is a diagram in which contact stress change and plastic strain change generated on a bump electrode contact surface during a temperature cycle are calculated by contact analysis using a finite element method.
[Explanation of symbols]
1 Bump electrode
2 LSI chip
3 Substrate electrode
4 Mounting board
5 Adhesive
6 Resist layer
7 Adhesive for die bonding
8 gold wire
9 Sealing resin
10 Motherboard
11 Crimping tool
12 stage
Claims (9)
前記基板上に配置され、半導体回路、及び前記半導体回路に電気的に連絡する複数の外部端子が形成された第一の半導体素子と、
前記第一の半導体素子と前記基板との間であり、前記外部端子の周囲に充填されて、前記第一の半導体素子を前記基板に固着している接着材と、
を備え、
前記接着材は、前記半導体素子の一主面の前記基板表面からの距離が、前記外部端子が位置する領域の距離よりも２０ｎｍ以上小さくなる領域を有するように、前記接着材の収縮によって前記半導体素子を弾性変形させるとともに、前記弾性変形の力により前記外部端子を前記配線に押し付けて接触させることを特徴とする半導体装置。A substrate on which wiring is formed;
A first semiconductor element disposed on the substrate and having a semiconductor circuit and a plurality of external terminals electrically connected to the semiconductor circuit;
An adhesive between the first semiconductor element and the substrate, filled around the external terminal, and fixing the first semiconductor element to the substrate;
With
The adhesive is contracted by the adhesive so that the distance between the main surface of the semiconductor element and the substrate surface is 20 nm or more smaller than the distance of the region where the external terminal is located. the element causes the elastic deformation, and wherein a more the external terminal contacting against the said wiring to the force of the elastic deformation.
前記第一の半導体素子の前記外部端子が配置される領域は、前記基板表面から前記半導体素子の前記外部端子の位置する主面と反対側の主面までの厚さの最も大きい部分と小さい部分との差が１００ｎｍ以下であることを特徴とする半導体装置。In claim 1,
The region where the external terminal of the first semiconductor element is disposed is the largest and the smallest part from the substrate surface to the main surface opposite to the main surface where the external terminal of the semiconductor element is located. The difference between this and the semiconductor device is 100 nm or less.
前記半導体素子の厚さは０．１ｍｍ以下、あるいは前記基板は、有機材料を有し、厚さが０．２ｍｍ以下であることを特徴とする半導体装置。In claim 1,
The semiconductor device has a thickness of 0.1 mm or less, or the substrate has an organic material and has a thickness of 0.2 mm or less.
外部端子の直径が６０μｍ以下であることを特徴とする半導体装置。In claim 1,
A semiconductor device, wherein an external terminal has a diameter of 60 μm or less.
前記接着材の２０℃における線膨張係数が２０ｐｐｍ以上，５０ｐｐｍ以下の範囲にあり、前記外部端子に対向する位置の前記基板の材料のガラス転移温度が１００℃以上，２５０℃以下の範囲であることを特徴とする半導体装置。In claim 1,
The linear expansion coefficient at 20 ° C. of the adhesive is in the range of 20 ppm or more and 50 ppm or less, and the glass transition temperature of the substrate material at the position facing the external terminal is in the range of 100 ° C. or more and 250 ° C. or less. A semiconductor device characterized by the above.
前記半導体素子がシリコン部材上に前記回路が形成されており、前記配線基板が有機材料を主構成材料とし、前記基板に対する前記半導体素子の厚さの比率が０．２５以上０．３５以下であることを特徴とする半導体装置。In claim 1,
The circuit is formed on a silicon member of the semiconductor element, the wiring board is mainly made of an organic material, and the ratio of the thickness of the semiconductor element to the substrate is 0.25 or more and 0.35 or less. A semiconductor device.
前記第一の半導体素子の上に積層された複数の積上半導体素子を備え、
前記積上半導体素子にアナログ回路が形成され、
前記積上半導体素子の変形量は、前記第一の半導体素子の変形量よりも小さいことを特徴とする半導体装置。In claim 1,
A plurality of stacked semiconductor elements stacked on the first semiconductor element;
An analog circuit is formed in the stacked semiconductor element,
The semiconductor device characterized in that the deformation amount of the stacked semiconductor element is smaller than the deformation amount of the first semiconductor element.
前記加圧工程では、前記基板より前記半導体素子の温度を高くなるよう加熱し、前記半導体素子を、その一主面の前記基板表面からの距離が、前記外部端子が位置する領域の距離よりも２０ｎｍ以上小さくなる領域を有するように、接着材の収縮によって弾性変形させ、前記弾性変形の力により前記外部端子を前記配線に押し付けて前記外部端子と前記配線とを接触させて導通を取り、前記接着材により前記基板に固着することを特徴とする半導体装置の製造方法。A step of providing a semiconductor element in which an external terminal for electrically connecting a semiconductor circuit and the outside is formed; a step of providing a substrate on which a wiring for mounting the semiconductor element is formed; and a semiconductor element holding member. A pressing step of pressing the semiconductor element and the substrate held by the substrate holding member through an adhesive,
In the pressurizing step, the temperature of the semiconductor element is heated to be higher than that of the substrate, and the distance from the substrate surface of one main surface of the semiconductor element is larger than the distance of the region where the external terminal is located. Elastically deformed by contraction of the adhesive so as to have a region that is smaller than 20 nm, and the external terminal is pressed against the wiring by the elastic deformation force to bring the external terminal and the wiring into contact with each other, thereby conducting electrical connection. A method of manufacturing a semiconductor device, wherein the semiconductor device is fixed to the substrate with an adhesive.
前記第一の半導体素子の上に、積層された半導体回路が形成された第二の半導体素子を備え、
前記積層された半導体素子のうち、前記基板に対向して設置される前記第一の半導体素子の厚さよりも、前記第二の半導体素子の厚さの方が厚く、前記第二の半導体素子の変形量は、前記第一の半導体素子の変形量よりも小さいことを特徴とする半導体装置。In claim 1,
A second semiconductor element in which a stacked semiconductor circuit is formed on the first semiconductor element,
Of the stacked semiconductor elements, the thickness of the second semiconductor element is greater than the thickness of the first semiconductor element placed opposite to the substrate. A semiconductor device, wherein a deformation amount is smaller than a deformation amount of the first semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002213249A JP4243077B2 (en) | 2002-07-23 | 2002-07-23 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002213249A JP4243077B2 (en) | 2002-07-23 | 2002-07-23 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055937A JP2004055937A (en) | 2004-02-19 |
| JP4243077B2 true JP4243077B2 (en) | 2009-03-25 |
Family
ID=31935891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002213249A Expired - Fee Related JP4243077B2 (en) | 2002-07-23 | 2002-07-23 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4243077B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235926A (en) * | 2004-11-11 | 2008-10-02 | Seiko Epson Corp | Mounting board and electronic equipment |
| JP4386008B2 (en) | 2004-11-11 | 2009-12-16 | セイコーエプソン株式会社 | Mounting board and electronic equipment |
| JP4958257B2 (en) * | 2006-03-06 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | Multi-chip package |
-
2002
- 2002-07-23 JP JP2002213249A patent/JP4243077B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004055937A (en) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316822B1 (en) | Multichip assembly semiconductor | |
| US6388336B1 (en) | Multichip semiconductor assembly | |
| KR100698527B1 (en) | Chip stack package having pillar bump using metal bump and manufacturing method thereof | |
| JP3967133B2 (en) | Manufacturing method of semiconductor device and electronic device | |
| US6767819B2 (en) | Apparatus with compliant electrical terminals, and methods for forming same | |
| US20020030261A1 (en) | Multi-flip-chip semiconductor assembly | |
| US20020114143A1 (en) | Chip-scale packages stacked on folded interconnector for vertical assembly on substrates | |
| TWI431746B (en) | Semiconductor device | |
| JP2004362602A (en) | Rfid tag | |
| JP4243488B2 (en) | Chip scale package with flip chip interconnect | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| US7679188B2 (en) | Semiconductor device having a bump formed over an electrode pad | |
| CN101647109A (en) | Semiconductor device | |
| JP2001068621A (en) | Semiconductor device and its manufacture | |
| JP2001189337A (en) | Electrode bump, semiconductor element using the same, and semiconductor device | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| TW200532751A (en) | Semiconductor device and multilayer substrate therefor | |
| KR100441382B1 (en) | Semiconductor device and manufacturing method of the same | |
| JP4243077B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20020063324A1 (en) | Semiconductor device, method of fabricating same, semiconductor device package construction, and method of mounting the semiconductor device | |
| KR100705529B1 (en) | Rfid tag | |
| JP2002289735A (en) | Semiconductor device | |
| JP2002170847A (en) | Manufacturing method of semiconductor device and semiconductor device | |
| JP2002118210A (en) | Interposer for semiconductor device and semiconductor using the same | |
| US20130069226A1 (en) | Semiconductor package having interposer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060427 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |