JP4242205B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4242205B2 JP4242205B2 JP2003142779A JP2003142779A JP4242205B2 JP 4242205 B2 JP4242205 B2 JP 4242205B2 JP 2003142779 A JP2003142779 A JP 2003142779A JP 2003142779 A JP2003142779 A JP 2003142779A JP 4242205 B2 JP4242205 B2 JP 4242205B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- circuit
- active filter
- power supply
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、スイッチング電源に関するものであり、待機モードを自己判断し、アクティブフィルタの発振を停止させ、待機時の効率を向上させることができるスイッチング電源に関するものである。
【0002】
【従来の技術】
待機時の消費電力低減を図ったスイッチング電源として、図2の技術が知られている(例えば、特許文献1、2参照)。
【0003】
【特許文献1】
特開2002−153057号公報
【特許文献2】
特開2002−315319号公報
【0004】
【発明が解決しようとする課題】
図2の回路は、交流電源と出力側との間にアクティブフィルタ回路AFと、フライバックコンバータ回路FCと、出力電圧検出回路Kと、待機電流検出回路および抵抗R5とを接続し、出力電圧検出回路Kと、フライバックコンバータ回路FCとの間に出力制御用の第1のフォトカプラPC1を、また、待機電流検出回路とアクティブフィルタ回路AFとの間に待機電流検出用の第2のフォトカプラPC2を接続して構成される。
上記のアクティブフィルタ回路AFは、スイッチング素子(FET)Q4、抵抗R3、R4、第2の制御IC(IC2)およびNPNトランジスタQ2を接続して構成され、またフライバックコンバータ回路FCは、一次側巻線P1にスイッチング素子(FET)Q3、第1の制御IC(IC1)、コンデンサC2を接続し、二次巻線P3にダイオードD3とコンデンサC3を接続して構成される。スイッチング電源の待機状態の自己判断は、二次側の待機電流検出回路で電流検出を行い、第2のフォトカプラPC2で一次側へ信号を伝達し、第2の制御用IC(IC2)のON/OFF端子をNPNトランジスタQ2でオフにし、アクティブフィルタ回路AFの発振を停止させ、第1のフォトカプラPC1により出力制御する必要がある。よって、フォトカプラは2個必要となり、待機電流検出回路の構成部品と抵抗R5とが必要であり、部品点数も多くなり、また、電流検出から信号伝達を行う間で、電力消費が大きくなるという問題があった。
【0005】
上記のような問題があったため、二次側での電流検出から一次側のアクティブフィルタ回路の発振停止を即時に行って、待機時の消費電力を低減させ、かつ部品点数も少なくすることができる回路構成が要求されていた。
【0006】
【課題を解決するための手段】
本発明は、上記の課題を解決するためのもので、第1の制御ICのフィードバック端子電圧を監視して、待機モードを自己判断しアクティブフィルタの発振を停止させ、スイッチング損失を低減する手段を備えたスイッチング電源を提供するものである。
すなわち、アクティブフィルタ回路AFと、フライバックコンバータ回路FCと、出力電圧検出回路Kと、出力制御用フォトカプラPC1とを接続して構成され、
該フォトカプラPC1のダイオード側が出力電圧検出回路Kに接続され、
上記フライバックコンバータ回路FC内の第1の制御IC(IC1)のフィードバック端子に、出力制御用フォトカプラのトランジスタと並列接続された分圧抵抗R1,R2を接続し、
該分圧点に第1のNPNトランジスタQ1のベースを、コレクタに第2のNPNトランジスタQ2のベースを接続し、第2のNPNトランジスタQ2のコレクタと、アクティブフィルタ回路AF内の第2の制御IC(IC2)のON/OFF端子とを接続したことを特徴とするスイッチング電源である。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図1は、本発明の実施形態が適用されるスイッチング電源の一例を示す。
この回路は、アクティブフィルタの後段のフライバックコンバータにてスイッチング素子Q4をオン/オフすることにより、スイッチングトランスの二次側回路に電圧を安定供給するスイッチング電源回路である。
Tは一次側に蓄積されたエネルギーを二次側へと伝達するためのコンバータトランス、P1は一次主巻線、P2はドライブ巻線、P3は二次巻線、Q3はフライバックコンバータ用MOS FET等のスイッチング素子、IC1はスイッチング素子Q3ドライブ用の第1の制御用IC、Q4はアクティブフィルタ用のスイッチング素子、IC2はアクティブフィルタ用の第2の制御用IC、Q1,Q2はアクティブフィルタの発振を停止させるためのNPNトランジスタ、R1,R2はそれぞれ軽/重負荷検出用抵抗、PC1は出力制御用フォトカプラである。
点線で囲った部分A1が、待機モードを自己判断しアクティブフィルタの発振を停止させ、スイッチング損失を低減させるアクティブフィルタ制御回路であり、第1の制御IC(IC1)のフィードバック端子に接続される分圧抵抗R1,R2の分圧点にNPNトランジスタQ1のベースを接続し、Q1のエミッタおよびR2を接地させ、Q1のコレクタをQ2のベースに接続して構成される。
【0008】
上記アクティブフィルタ制御回路A1により、軽負荷時には第1の制御用IC(IC1)のフィードバック端子電圧が低く、重負荷時には高くなる特性を利用して、軽負荷時にはR1とR2で分圧されたR2の両端電圧がQ1のVBE電圧よりも低くなることにより、Q1がオン、Q2がオフとなり、アクティブフイルタ回路AFの第2の制御用IC(IC2)を停止させ、スイッチング損失を低減させる点が従来のスイッチング電源と異なり、この構成のスイッチング電源により、待機時の効率を向上させることができる。
第1の制御IC(IC1)のフィードバック端子電圧と、負荷の関係を図3に示す。第1の制御IC(IC1)のフィードバック端子電圧は、軽負荷で電圧が低く重負荷で電圧が高くなる。重負荷時に、Q1はオン状態、Q2はオフ状態となり、第2の制御IC(IC2)のON/OFF端子がH(high)となることでアクティブフィルタの発振が開始され、軽負荷時には、Q1はオフ状態、Q2はオン状態となり第2の制御IC(IC2)のオン/オフ端子がL(low)となることでアクティブフィルタの発振が停止することになる。
以上説明したように、第1の制御IC(IC1)のフィードバック端子電圧を監視して、アクティブフィルタの発振を停止させることにより、少ない部品点数で待機モードを自己判断し、待機時の効率を向上させることができる。
【0009】
【実施例】
図1は、本発明の実施例によるスイッチング電源の回路図、図2は、従来例によるスイッチング電源の回路図、図3は、本発明によるアクティブフィルタの発振停止のタイミングチャートを示す。
従来例に比べ、本発明は一次側の第1の制御IC(IC1)のフィードバック端子を監視してアクティブフィルタの発振を停止させているため、従来例のように二次側での電流検出から信号伝達を行う間の電力消費をなくすることができ、待機時の効率を向上させることができた。
図1の実施例と図2の従来例によるスイッチング電源で、消費電力、およびコスト比を比較した結果を次の表1に示す。これより明らかなように実施例では、従来例と比べて消費電力が抑えられており、部品点数も少なくなり、コストが低減されていることが分かる。
【0010】
【表1】
【0011】
【発明の効果】
本発明は、一次側制御ICのフィードバック端子電圧を監視して待機モードを自己判断し、アクティブフィルタの発振を停止させる構成となっているため、二次側で待機電流を検出し一次側へ信号を伝達する従来の方式と比べ、信号の伝達を行う間の電力消費をなくすることができ、部品点数を低減させ、かつ待機時の効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施例によるスイッチング電源の回路図である。
【図2】従来例によるスイッチング電源の回路図である。
【図3】アクティブフィルタの発振停止のタイミングチャートである。
【符号の説明】
AF アクティブフィルタ回路
A1 アクティブフィルタ制御回路
C1 コンデンサ(電源入力平滑用)
C2 コンデンサ(制御IC入力平滑用)
C3 コンデンサ(出力電圧平滑用)
D1 全波整流ダイオード
D2 ダイオード(制御IC入力整流用)
D3 ダイオード(出力電圧整流用)
D4 ダイオード
FC フライバックコンバータ回路
I 出力電流
IC1 第1の制御IC(フライバックコンバータ用)
IC2 第2の制御IC(アクティブフィルタ用)
K 出力電圧検出回路
L1 チョークコイル
P1 一次主巻線
P2 ドライブ巻線
P3 二次巻線
PC1 出力制御用フォトカプラ
PC2 待機電流検出用フォトカプラ
Q1 第1のNPNトランジスタ(軽負荷時、重負荷時切替用)
Q2 第2のNPNトランジスタ(アクティブフィルタオン/オフ用)
Q3 スイッチング素子(FET、フライバックコンバータ用)
Q4 スイッチング素子(FET、アクティブフィルタ用)
R1 分圧抵抗(軽/重負荷検出用)
R2 分圧抵抗(軽/重負荷検出用)
R3 抵抗
R4 抵抗
R5 抵抗
T コンバータトランス
V0 出力電圧
Claims (1)
- アクティブフィルタ回路と、フライバックコンバータ回路と、出力電圧検出回路と、出力制御用フォトカプラとを接続して構成され、
該フォトカプラのダイオード側が出力電圧検出回路に接続され、
上記フライバックコンバータ回路内の第1の制御ICのフィードバック端子に、出力制御用フォトカプラのトランジスタと並列接続された分圧抵抗を接続し、
該分圧点に第1のNPNトランジスタのベースを、コレクタに第2のNPNトランジスタのベースを接続し、第2のNPNトランジスタのコレクタと、アクティブフィルタ回路内の第2の制御ICのON/OFF端子とを接続したことを特徴とするスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142779A JP4242205B2 (ja) | 2003-05-21 | 2003-05-21 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003142779A JP4242205B2 (ja) | 2003-05-21 | 2003-05-21 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004350370A JP2004350370A (ja) | 2004-12-09 |
JP4242205B2 true JP4242205B2 (ja) | 2009-03-25 |
Family
ID=33530745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003142779A Expired - Fee Related JP4242205B2 (ja) | 2003-05-21 | 2003-05-21 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4242205B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107947561A (zh) * | 2018-01-09 | 2018-04-20 | 东莞育嘉电子有限公司 | 弱电控制强电的电源开关电路 |
-
2003
- 2003-05-21 JP JP2003142779A patent/JP4242205B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004350370A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6788556B2 (en) | Switching power source device | |
JP3475904B2 (ja) | スイッチング電源装置 | |
JP4830408B2 (ja) | 電力変換装置 | |
JP3740325B2 (ja) | 自励式スイッチング電源装置 | |
JP4242205B2 (ja) | スイッチング電源 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JP4386384B2 (ja) | スイッチング電源 | |
JP6027858B2 (ja) | 同期整流回路 | |
JP2002305876A (ja) | スイッチング電源装置 | |
JP4303358B2 (ja) | リンギングチョークコンバータ回路 | |
JP2003037974A (ja) | スイッチング電源 | |
JP2002315319A (ja) | スイッチング電源装置 | |
JP2000236662A (ja) | スイッチング電源 | |
JP3010903B2 (ja) | 電圧共振型スイッチング電源 | |
JPH11285245A (ja) | 電源装置 | |
WO2000038305A1 (en) | A synchronous flyback converter | |
JP4350840B2 (ja) | リンギングチョークコンバータ | |
JP3595737B2 (ja) | 自励フライバック・コンバータ | |
JP2005080343A (ja) | スイッチング電源装置用制御回路 | |
JPH0580186U (ja) | 電圧共振型スイッチング電源の補助電源回路 | |
JP2001333579A (ja) | スイッチング電源装置 | |
JP2000245149A (ja) | リンギングチョークコンバータ回路 | |
JP2003224977A (ja) | スイッチング電源装置 | |
JP2001320876A (ja) | スイッチング電源装置 | |
JP2003143843A (ja) | スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |