JP4234614B2 - 圧接型半導体装置、及びこれを用いた変換器 - Google Patents

圧接型半導体装置、及びこれを用いた変換器 Download PDF

Info

Publication number
JP4234614B2
JP4234614B2 JP2004013046A JP2004013046A JP4234614B2 JP 4234614 B2 JP4234614 B2 JP 4234614B2 JP 2004013046 A JP2004013046 A JP 2004013046A JP 2004013046 A JP2004013046 A JP 2004013046A JP 4234614 B2 JP4234614 B2 JP 4234614B2
Authority
JP
Japan
Prior art keywords
contact type
semiconductor device
elastic body
type semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004013046A
Other languages
English (en)
Other versions
JP2005209784A (ja
Inventor
昭浩 宮内
良孝 菅原
大輔 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Hitachi Ltd
Original Assignee
Kansai Electric Power Co Inc
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc, Hitachi Ltd filed Critical Kansai Electric Power Co Inc
Priority to JP2004013046A priority Critical patent/JP4234614B2/ja
Publication of JP2005209784A publication Critical patent/JP2005209784A/ja
Application granted granted Critical
Publication of JP4234614B2 publication Critical patent/JP4234614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body

Landscapes

  • Die Bonding (AREA)

Description

本発明は、圧接型半導体装置に係り、例えば、複数個の半導体チップを並列に接続して、一つのパッケージに組み込んだ新規な高耐熱半導体装置及びこれを用いた電力変換器に関する。
Si半導体エレクトロニクスの技術を駆使して主回路電流を制御するパワーエレクトロニクスの技術は、その性能向上と共に幅広い分野で応用され、さらにその適用拡大がなされつつある。パワー半導体装置として、ダイオード、サイリスタの他、MOS制御デバイス例えばMOS構造ゲートへの入力信号により主電流を制御するMOS型電界効果トランジスタ(以下MOSFETと略す)や、絶縁ゲート型バイポーラトランジスタ(以下IGBTと略す)等が注目されている。それらは、パワースイッチングデバイスとしてモータPWM制御インバータの応用等に幅広く使われている。
しかしながら、近年では、Siデバイスの限界にせまる高性能デバイスの開発もなされてきており、さらなる飛躍的なパワーデバイスの性能向上を目指して、Siに代わるSiC、GaN、ダイヤモンド等の新しい半導体材料を用いたパワーデバイスの検討も始まっている。
なかでもSiCは、最も有望なデバイスとして注目され、研究開発が進められている。SiCは、Siに比べて絶縁破壊電界が大きく、さらにバンドギャップが広いため、高温での半導体動作が可能である等の特徴を有するため、特に大電力制御用に好適な高耐圧化や、高温での使用、すなわち冷却系を簡略化したシステムの実現等が期待されている。
図9に示すように、従来のSiC半導体の圧接型パッケージ1000では、主電極101、106間に、SiC製の半導体チップ104を第一の中間電極102と第二の中間電極103の間に挟む形態で実装されている。中間電極は、導電体として機能するほかに、熱緩衝体及び熱伝導体として機能する。中間電極は加工精度が悪く、数ミクロンメーターから数十ミクロンメーター程度の厚さばらつきを有する。
そのため、従来は、金属メッシュシート201を中間電極・主電極板間に介在させることで、中間電極102や103、半導体チップ104の厚さばらつきを吸収している。
このようなモジュール構造は特開平11―274185号や特開平11−297929公報に開示されている。この公知例においては、半導体素子と主電極の間に多孔質の金属板もしくは金網もしくは凹凸加工した金属板を単独、又は複数枚組合せて配置した圧接型パッケージの構造が開示されている。
また、特開平10−98140号公報では、パッケージを構成する電極板の間に複数の半導体チップと歪緩衝板とを組み込み、歪緩衝板と一方の電極板との間に多重弾性体を介在させて、半導体チップ、緩衝板等の厚み方向の寸法ばらつきを吸収する技術が開示されている。多重弾性体として、Cuパイプの2重構造を加圧して扁平加工したものが例示されている。
特開平11−274185号公報(特許請求の範囲、図1等)
特開平11−297929号公報(特許請求の範囲、図1等) 特開平10−98140号公報(特許請求の範囲、図1等)
前者の公知例では、半導体素子と主電極板の間に、金属メッシュシートを単独又は複数枚組合せて配置することで、大面積領域での均一な加圧接触状態を確保する。これにより、接触面の高さのばらつき(反り、うねり、部材寸法ばらつき等による)を吸収し、かつ接触界面での熱抵抗、電気抵抗を低減している。
金属メッシュシートは、最初の圧接時に塑性変形することで接触面の高さのばらつきを吸収できる。しかし、圧接型パッケージの使用時の温度変化(熱膨張変化)や加圧圧力の変動に伴い半導体素子と主電極板の間に隙間が生じる場合があり、複数の半導体素子の一部が導通不良となるおそれもある。また、複数の半導体素子の一部が導通不良になると、変換器が動作しなくなる。
後者の公知例では、弾性体を歪緩衝板と電極板との間に介在させるので、変動体チップや歪緩衝板のばらつきを吸収するほかに、パッケージ内の温度変化に伴う歪緩衝板、半導体チップなどの熱膨張変化にも対応できる利点がある。ただし、弾性体は2重パイプのような多重構造であるため、弾性体構成要素の点数が複数となり、コスト増、装置の小形化を図り難いなどの課題が残されている。
本発明の目的は、圧接型パッケージの面積領域で均一な加圧状態を保持すると共に、圧接型パッケージの使用時に部材に温度膨張変化や加圧圧力の変動が生じても、半導体素子と主電極板の間に隙間が生じることのない信頼性の高い圧接型半導体装置および電力変換器を提供することにある。
上記目的を達成するために、本発明は、基本的には、平型パッケージの構成要素となる一対の主電極板の間に、少なくとも一つの半導体チップと該半導体チップを挟み込んだ一対の中間電極とが組み込まれた半導体装置、あるいはこのような半導体装置を電力の主変換素子として用いる変換器において、
前記主電極板の少なくとも一方とこれに対向する中間電極との間に、弾性体および金属メッシュシートを介在させた。
或いは、前記主電極板の少なくとも一方とこれに対向する中間電極との間に弾性体を介在させ、さらに、少なくとも一方の中間電極とこれに対向する半導体チップの電極との間に金属メッシュシートを介在させた。
金属メッシュシートは、平型パッケージの中間電極や半導体チップの厚みのばらつきにより各積層体(半導体チップ、中間電極の積層体)の厚みにばらつきが生じた場合でも、各積層体との圧接時に塑性変形することで、平型パッケージ全体の均一な厚みを保証し、ひいては部材間の接触面のばらつきを吸収する。また、弾性体によって、圧接型パッケージの使用時の温度変化(温度膨張変化)や加圧圧力の変動を吸収することにより、チップと主電極板の間に隙間を生じさせず良好な導通を保持する。
また、金属メッシュシートを中間電極と半導体チップの間に配置した場合は、個々のチップ内のそりやうねりを吸収し、良好な導通を得ることができるとともに、加圧時のチップの割れやクラックを防止することができる。
ここで、半導体チップはシリコン、シリコンカーバイド、ダイヤモンドあるいは窒化ガリウムを主成分とするものである。
好ましくは、前記弾性体は、板状であり、例えばスプリングワッシャが良い。ただし、これに限定されるものではなく、それに類する板ばね構造であってもよい。
また、前記弾性体、金属メッシュシートには、白金、クロム、ニッケル、金などのコーティングを施すことを提案する。
本発明によれば、半導体パッケージの面積領域で均一な加圧状態を保持し、かつ、パッケージ使用時に部材に温度膨張変化や加圧圧力の変動が生じても、パッケージ内部の部品の熱膨張と収縮による部品間の導通不良を弾性体の可逆的な変形によって防止することができる。その結果、信頼性の高い圧接型パッケージを提供することができる。
〔実施例1〕
図1は、本発明の他の一実施例を説明するための圧接型パッケージ100の断面概略図である。
第一の主電極板101と第二の主電極板106の間には、複数の半導体チップ104が並置される。それぞれの半導体チップ104は、各々の一対の中間電極(第一の中間電極102と第二の中間電極103)に挟み込まれて主電極板101,106間に組み込まれている。
さらに詳述すると、第一の主電極101と第二の主電極板106との間には、MoやW等からなる第一の中間電極102(a)、102(b)、102(c)と、各半導体チップ104と、MoやW等からなる第二の中間電極103(a)、103(b)、103(c)と、弾性体105(a)、105(b)、105(c)と、金属メッシュシート107とが層状に重ねた(接触)状態で設置されている。
一例として、金属メッシュシート107には、銅製の厚さ300マイクロメーターの発泡金属シートを用いた。また、各弾性体105は、好ましくは板状の弾性体である。
本実施例の弾性体105は、SUS製で、図2,図3に示すようにスプリングワッシャ形状である。すなわち、弾性体105は図3に示すように、横から見ると端部の高さが異なっており、弾性体105は上下方向に潰れ、かつ、上下方向の加重に応じて高さが増減する構造になっている。
また、スプリングワッシャ105には、白金、クロム、ニッケル、金などの耐酸化性に優れたコーティングが施されている。このようなコーティングを施せば、次のような効果を期待することができる。半導体モジュールの動作温度は、200〜500℃と高いため、コーティングがない場合には、モジュール内の雰囲気ガス(主としてSF6:六フッ化硫黄、あるいは窒素ガス)中に含まれる水分や酸素によってワッシャが劣化される。ワッシャの劣化は、ばね性が下がる問題がある。本実施例では、このような問題に充分に対処することができる。コーティングの厚さは、数十μmから数百μmである。なお、コーティングの材料は、上記例示のものに限定するものではなく、パッケージ内での劣化防止を図れるものであれば、その他のものを採用してもよい。
本実施例では、(a)、(b)、(c)位置で第一の中間電極102(a)、102(b)、102(c)の厚さが異なっている場合を示している。
上記構成によれば、(イ)第一,第二の主電極板101,106の面上に均一の圧力を加えると、第一の中間電極102の厚さが異なっているので、金属メッシュシート107は第一の中間電極102の厚さに応じて変形する。それにより、図1に示したように第一の中間電極102がその厚みのばらつき程度に応じて金属メッシュシート107にめり込んでいる。金属メッシュシート107が変形することで中間電極102の厚さがばらついても、平型パッケージ全体の均一な厚みひいては加圧状態を保証し、主電極、中間電極、半導体チップなどの部材間の接触面のばらつきを吸収する。そのため、複数の半導体チップ104の全てで電気的な導通を確保できる構造となっている。
(ロ)弾性体105は、圧接型パッケージの使用時における部材間の温度膨張変化や加圧圧力の変動を吸収して部材間に隙間が生じるのを防止する。それによって、半導体チップと主電極板の間に良好な導通を得ることができる。また、弾性体105は、金属メッシュシートで吸収できないような部材間の厚みのばらつきが生じた場合には、それを吸収し得る。
本実施例では、上記のように金属メッシュシート107と弾性体105とを併用していることで、上記(イ)(ロ)の作用を期待できる。このような、作用は、従来のように金属メッシュシートだけを使用する場合や、弾性体だけを使用するだけでは、充分には期待できない。すなわち、金属メッシュシートだけでは、既述したように使用時の部材間の温度膨張変化を吸収できない。一方、弾性体だけでは、例えば主電極間に均一な圧力をかけた場合に、各弾性体の変位量が等しくなるため、例えば図1のような(a)、(b)、(c)の位置の各積層体(中間電極、半導体チップの積層体)にばらつきがあるときは、そのばらつきは依然として残ることも考えられる。そのため、平型パッケージ全体の厚みや部材間の接触圧に不均一が生じる可能性もある。
図4は弾性体105および金属メッシュシートが存在する場合と、図9で示した従来公知例と同じ構造、すなわち弾性体105が存在しないモジュールを温度サイクル試験で比較した結果である。半導体チップにはSiCダイオードを用い、正方向の電位を第一の主電極板101と第二の主電極板106の間に印加した。半導体チップは9チップを実装した。モジュール100は電気炉の内部に入れ、昇降温を繰り返した。モジュール温度の最高温度は300℃、最低温度は100℃でそれぞれの温度で各2時間放置し、昇降温の回数は50回である。時間軸の原点において、弾性体ありのモジュールの電気抵抗が弾性体なしのモジュールの電気抵抗より0.1ミリオームだけ高いのは、弾性体105の挿入による直列抵抗成分の増加を示している。
昇降温サイクル試験の結果、弾性体105がない場合、すなわち、従来構造の場合、3度目の昇温後の冷却工程時にモジュールの電気抵抗は13.3ミリオームから15.0ミリオームと増加した。4度目の昇温後の冷却工程時には15.0ミリオームから17.1ミリオームと電気抵抗が増加し、さらに6度目の昇温後の冷却工程時には17.1ミリオームから24.0ミリオームとなった。
これらの現象は、モジュール温度の昇温時にモジュール内部の各部品が熱膨張し、金属メッシュシート107の変位量が増加した後、モジュールの冷却時に各部品が収縮する際に第一の主電極板101と中間電極102との間、中間電極102と半導体チップ104との間、半導体チップ104と中間電極103との間、中間電極103と金属メッシュシート107との間のいずれか、あるいは複数箇所で電気的な導通が取れなくなったためと解釈できる。
本試験では、9チップモジュールで試験したことから、図5に示すように、1チップ分の直列電気抵抗値は120ミリオームであり、3度目の昇温後の冷却工程時に1チップ分、4度目の昇温後の冷却工程時に1チップ分、6度目の昇温後の冷却工程時に2チップ分の導通が取れなくなったことが9チップの抵抗成分が並列接続されている等価回路モデルの解析から分かった。
一方、弾性体105を用いたモジュール100では、図4に示したように、モジュール温度の昇降温によってモジュール抵抗が増加する減少は観測されなかった。本実施例では50回の昇降温サイクルを繰り返したが、最後までモジュールの電気抵抗は13.4ミリオームのままであった。これは、モジュールの昇降温によって内部の部品の寸法が増減しても、弾性体105の可逆的な塑性変形によって、各部品の間に隙間が発生することなく、電気的な導通を確保できたためと考えられる。
以上のように、弾性体105によって、中間電極102の厚さがばらついても複数の半導体チップ104の全てで電気的な導通を確保でき、かつ、モジュール温度が変動しても半導体チップ104の全てで電気的な導通を確保できる信頼性の高い圧接型パッケージ100を得られることが分かった。
なお、本実施例では、中間電極102の厚さがばらついた場合を示したが、中間電極103や半導体チップ104の厚さがばらついても同様の効果を得られることは明らかである。また、本実施例では半導体チップ104にシリコンカーバイド製のダイオードチップを用いたが、シリコンあるいは窒化ガリウムを主成分とする半導体チップを用いてもよい。
〔実施例2〕
図6は半導体素子104のそりやうねりが大きい場合の実施例である。本実施例では、第一の中間電極102と半導体チップ104の間、および半導体チップ104と第二の中間電極103の両方に金属メッシュシート107(a)、107(b)を介在させている。
半導体チップ104のそりやうねりが大きい場合には、当該半導体チップをMoやW等からなる中間電極102、103で直接挟んで圧接すると、偏加重による局部的な応力の集中により半導体チップ104に割れやクラックが発生するおそれがあったが、中間電極102と半導体チップ104の間、および半導体チップ104と中間電極103の間に金属メッシュシート107(a)、107(b)を介在させることで、それらの不具合を防止できる。すなわち、積層部材の圧接時に半導体チップ104のそりやうねりが金属メッシュシート107(a)、107(b)の変形により吸収されて半導体チップ104の均等な加圧が可能となり、当該半導体チップの割れやクラックを防止することができる。
圧接時に半導体チップ104が金属メッシュシート107(a)、107(b)にめり込んでしまうと、半導体チップ104の絶縁耐力の低下や導電不良をもたらすため、半導体チップ104が金属メッシュシートにめり込まないように金属メッシュシート107(a)、107(b)の大きさは、半導体チップ104の大きさと同じもしくは半導体チップ104の大きさ以下であることが望ましい。
〔実施例3〕
本発明の圧接型パッケージでは、実装する半導体チップの数を増やして大型化、すなわち大容量化しても安定した電極間の接触状態が得られるため、電気抵抗の小さな半導体装置を得られる。従って、この圧接型半導体装置を用いることにより、変換器容積、及びコストを大幅に削減した大容量変換器が実現できるようになる。
図7には、本発明によるIGBTの圧接型パッケージを主変換素子として電力用変換器に応用した場合の1ブリッジ分の構成回路図を示す。主変換素子となるIGBT素子801とダイオード素子802が逆並列に配置され、これらがn個直列に接続された構成となっている。これらIGBTとダイオードは、本発明による多数の半導体チップを並列実装した圧接型半導体装置を示している。逆導通型IGBT圧接型パッケージの場合には図中のIGBTチップとダイオードチップがまとめて一つのパッケージに収められた形となる。これにスナバ回路803、及び限流回路が設けてある。
図8は、図7の3相ブリッジを4多重した自励式変換器の構成を示したものである。本発明の圧接型パッケージは、複数個をその主電極板外側と面接触する形で水冷電極を挟んで直列接続するスタック構造と呼ぶ形に実装され、スタック全体を一括で加圧する。
本発明の圧接型半導体装置は、上記の例に限らず電力系統に用いられる自励式大容量変換器やミル用変換器として用いられる大容量変換器に特に好適で、可変速揚水発電、ビル内変電所設備、電鉄用変電設備、レドックスフロー電池システム、ナトリウム硫黄(NaS)電池システム、車両等の変換器にも用いることができる。
本発明の一実施例を説明するための圧接型パッケージの断面概略図。 上記実施例に用いる弾性体の一例を示す斜視図。 上記弾性体の見方を変えた斜視図。 弾性体が存在するモジュールと存在しないモジュールでの、温度サイクル試験におけるモジュールの電気抵抗の測定結果を説明するための図。 モジュールの抵抗成分を解析するためのモジュールの等価回路モデル。 発明の一実施例を説明するための圧接型パッケージの断面概略図。 圧接型パッケージを主変換素子として電力用変換器に応用した場合の1ブリッジ分の構成回路図。 3相ブリッジを4多重した自励式変換器の構成図。 従来のSiC半導体パワーデバイスの実装形態を説明するための半導体モジュールの断面概略図。
符号の説明
100…圧接型パッケージ、101…第一の主電極板、102…第一の中間電極、103…第二の中間電極、104…半導体チップ、105…弾性体、106…第二の主電極板、107…金属メッシュシート、801…IGBT素子、802…ダイオード素子、803…スナバ回路、1000…圧接型パッケージ

Claims (11)

  1. 平型パッケージの構成要素となる一対の主電極板の間に、少なくとも一つの半導体チップと該半導体チップを挟み込んだ一対の中間電極とが組み込まれた半導体装置において、
    前記主電極板の少なくとも一方とこれに対向する中間電極との間に、弾性体および金属メッシュシートを介在させたことを特徴とする圧接型半導体装置。
  2. 平型パッケージの構成要素となる一対の主電極板の間に、少なくとも一つの半導体チップと該半導体チップを挟み込んだ一対の中間電極とが組み込まれた半導体装置において、
    前記主電極板の少なくとも一方とこれに対向する中間電極との間に弾性体を介在させ、さらに、少なくとも一方の中間電極とこれに対向する半導体チップの電極との間に金属メッシュシートを介在させたことを特徴とする圧接型半導体装置。
  3. 請求項1または2において、前記弾性体は、板状の弾性体であることを特徴とする圧接型半導体装置。
  4. 請求項1ないし3のいずれか1項において、前記弾性体はスプリング構造を有していることを特徴とする圧接型半導体装置。
  5. 請求項1ないし4のいずれか1項において、前記弾性体はスプリングワッシャよりなることを特徴とする圧接型半導体装置。
  6. 請求項1ないし5のいずれか1項において、前記金属メッシュシートは多孔質の金属板もしくは金網もしくは凸凹加工した金属板よりなることを特徴とする圧接型半導体装置。
  7. 請求項1ないし6のいずれか1項において、前記金属メッシュシートの形状および寸法が、平型パッケージ内での半導体チップの配置形状および寸法に合わせて加工されていることを特徴とする圧接型半導体装置。
  8. 請求項1ないし7のいずれか1項において、前記弾性体には、白金、クロム、ニッケル、及び金のいずれか一つによるコーティングが施されていることを特徴とする圧接型半導体装置。
  9. 請求項1ないし8のいずれか1項において、前記金属メッシュシートに白金、クロム、ニッケル、及び金のいずれか一つによるコーティングが施されていることを特徴とする圧接型半導体装置。
  10. 請求項1ないし9のいずれか1項において、前記半導体チップがシリコン、シリコンカーバイド、ダイヤモンドあるいは窒化ガリウムを主成分とすることを特徴とする圧接型半導体装置。
  11. 請求項1ないし10のいずれか1項に記載した圧接型半導体装置を主変換素子として用いたことを特徴とする電力変換器。
JP2004013046A 2004-01-21 2004-01-21 圧接型半導体装置、及びこれを用いた変換器 Expired - Fee Related JP4234614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004013046A JP4234614B2 (ja) 2004-01-21 2004-01-21 圧接型半導体装置、及びこれを用いた変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004013046A JP4234614B2 (ja) 2004-01-21 2004-01-21 圧接型半導体装置、及びこれを用いた変換器

Publications (2)

Publication Number Publication Date
JP2005209784A JP2005209784A (ja) 2005-08-04
JP4234614B2 true JP4234614B2 (ja) 2009-03-04

Family

ID=34899245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013046A Expired - Fee Related JP4234614B2 (ja) 2004-01-21 2004-01-21 圧接型半導体装置、及びこれを用いた変換器

Country Status (1)

Country Link
JP (1) JP4234614B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233048B2 (en) 2018-09-19 2022-01-25 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924919B2 (ja) * 2006-05-30 2012-04-25 富士ゼロックス株式会社 画像形成装置、定着装置、及び定着ユニット
JP5336413B2 (ja) 2010-04-02 2013-11-06 株式会社豊田中央研究所 パワーモジュール
CN103380495B (zh) * 2012-01-11 2016-05-18 松下知识产权经营株式会社 压接型半导体装置及其制造方法
CA2954019C (en) * 2014-07-01 2019-10-15 Siemens Aktiengesellschaft Clamping assembly having a pressure element
JP6486550B2 (ja) * 2016-03-03 2019-03-20 三菱電機株式会社 電力用半導体装置及び電力用半導体コアモジュール
JP6797760B2 (ja) * 2017-07-11 2020-12-09 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
CN110416187B (zh) * 2019-06-28 2021-07-09 西安中车永电电气有限公司 一种新型压接式igbt内部封装结构
EP4064345A1 (en) * 2021-03-22 2022-09-28 Hitachi Energy Switzerland AG Chip package with porous elastically deformable layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233048B2 (en) 2018-09-19 2022-01-25 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
JP2005209784A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4967447B2 (ja) パワー半導体モジュール
JP6286543B2 (ja) パワーモジュール装置、電力変換装置およびパワーモジュール装置の製造方法
CN103579165A (zh) 一种全压接式功率器件
JP4234614B2 (ja) 圧接型半導体装置、及びこれを用いた変換器
JP2012119651A (ja) 半導体モジュール及び電極部材
US7206205B2 (en) Inverter device and method of manufacturing the device thereof, and electric automobile incorporating the inverter device thereof
JP3617306B2 (ja) 加圧接触型半導体装置、及びこれを用いた変換器
JP6286541B2 (ja) パワーモジュール装置及び電力変換装置
JP5807432B2 (ja) 半導体モジュール及びスペーサ
JP6056286B2 (ja) 半導体モジュール及び半導体モジュール製造方法
Gurpinar et al. Design, analysis and comparison of insulated metal substrates for high power wide-bandgap power modules
EP3513432B1 (en) Press-pack power module
JP2013102065A (ja) 半導体モジュール及び電極部材
JP4005538B2 (ja) 圧接型半導体装置、及びこれを用いた変換器
US20130043579A1 (en) Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules
JP5909924B2 (ja) 半導体モジュール
JP2013236035A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JP3721795B2 (ja) 圧接型半導体装置、及びこれを用いた変換器
JP2002289772A (ja) 高耐熱半導体素子、およびこれを用いた電力変換器
JP2014207266A (ja) 半導体モジュール
JP3394000B2 (ja) モジュール型半導体装置及びこれを用いた電力変換装置
JP2004296764A (ja) 平型半導体素子用スタック及びそれを用いた電力変換装置
JP2000068297A (ja) 加圧接触型半導体装置、及びこれを用いた変換器
Waltrich et al. Novel Design Concept for Modular Multilevel Converter Power Modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4234614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees