JP4227368B2 - Inkjet head substrate, inkjet head, and inkjet printing apparatus - Google Patents

Inkjet head substrate, inkjet head, and inkjet printing apparatus Download PDF

Info

Publication number
JP4227368B2
JP4227368B2 JP2002211305A JP2002211305A JP4227368B2 JP 4227368 B2 JP4227368 B2 JP 4227368B2 JP 2002211305 A JP2002211305 A JP 2002211305A JP 2002211305 A JP2002211305 A JP 2002211305A JP 4227368 B2 JP4227368 B2 JP 4227368B2
Authority
JP
Japan
Prior art keywords
ink jet
mos transistor
channel mos
heating element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002211305A
Other languages
Japanese (ja)
Other versions
JP2004050627A5 (en
JP2004050627A (en
Inventor
崇 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002211305A priority Critical patent/JP4227368B2/en
Publication of JP2004050627A publication Critical patent/JP2004050627A/en
Publication of JP2004050627A5 publication Critical patent/JP2004050627A5/ja
Application granted granted Critical
Publication of JP4227368B2 publication Critical patent/JP4227368B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、吐出口よりインク液滴を吐出させることにより記録などを行うインクジェットヘッドに用いられ、吐出エネルギーを発生する発熱体やその発熱体を駆動するためのスイッチング回路などを有するインクジェットヘッド用基体と、そのようなインクジェットヘッド用基体を有するインクジェットヘッドと、そのようなインクジェットヘッドを用いたインクジェットプリント装置に関する。
【0002】
【従来の技術】
従来、熱を用いてインクを吐出口から吐出するインクジェット方式に従うプリンタなどプリント装置に搭載されるインクジェットヘッドには、熱エネルギーを発生するための複数の発熱体(電気熱変換素子;ヒータ)と、各発熱体を独立に駆動するための駆動素子を備えている。そして、これらの発熱体と駆動素子とは、たとえば特開平5−185594号公報に示されているように、半導体プロセス技術を用いてシリコン半導体基板などの同一基板上に形成されている。発熱体と駆動素子とが作り込まれた基板のことをインクジェットヘッド用基体あるいはヒーターボードという。
【0003】
このような、インクジェットヘッド用基体に設けられる1ビット(1つの発熱体)あたりの駆動等価回路を示すと、図8のように表わされる。図において、VHは、発熱体1を駆動するための電源であり、その電源VHからこの等価回路の流れ込む電流がIHで示されている。電源VHと接地点との間に、寄生インダクタンスLp1、発熱体1、発熱体1を駆動するためのスイッチ2及び寄生インダクタンスLp2が直列に接続するとともに、これらの要素のうちの隣接する要素間の各接続点と接地電位との間に、それぞれ寄生容量Cp1〜Cp3が介在している。ここで、発熱体1を駆動するためのスイッチ2を高速にオン/オフ制御する場合、寄生インダクタンスLp1,Lp2や寄生容量Cp1〜Cp3などにより共振回路が形成され、信号のオーバーシュートやアンダーシュートが生じるリンギング現象が現れる。
【0004】
通常、スイッチ2は、ダイオード、バイポーラトランジスタ、電界効果トランジスタ(FET)などのスイッチ素子によって構成されており、それらのスイッチ素子のスイッチング特性により、前述したリンギング現象の様子も大きく左右される。
【0005】
たとえば、スイッチ2をNチャネルMOSFETトランジスタ(NMOSトランジスタ)等のMOSトランジスタを用いて構成する場合、オン抵抗をできるだけ小さくしようとすると、MOSトランジスタのサイズは非常に大きなものとなってしまう。そこで、複数のMOSトランジスタを並列に接続してこれらのMOSトランジスタのゲートに同時に信号を印加するようにして、これらのMOSトランジスタを同時に駆動することが提案されている。しかしながら、MOSトランジスタを並列接続してスイッチを構成した場合には、スイッチによってオンオフ制御されるスイッチング信号の電流波形が、立ち上がり、立ち下がりともに急峻なものとなり、リンギングを発生させやすい波形になる。
【0006】
ところで、インクジェットヘッド用基体は、非常に小型であり、また多数の発熱体とこの発熱体に見合う数のスイッチをヘッド用基体上に設ける必要があるから、リンギングを抑制するためのディスクリート部品をヘッド用基体上に設けることは困難であり、また、寄生インダクタンスや寄生容量を減少させることも困難である。したがって、上述のリンギングを防止することは困難であり、リンギングによる発熱体(ヒータ)やスイッチ素子へのストレスに伴なう劣化や、リンギングによって発生するノイズによる誤動作が懸念されていた。
【0007】
そこで、特開平11−138775号公報には、1個の発熱体に対して複数のMOSトランジスタを並列に接続してスイッチを構成した場合において、スイッチを構成する各MOSトランジスタのゲートに印加されるパルス信号のタイミングを微妙にずらすことにより、発熱体を流れるべき電流パルスの立ち上がりおよび立ち下がりにおける急峻さを緩和し、リンギングを抑制することが開示されている。
【0008】
ところで、近年、インクジェットヘッドにおいては、高速かつ高精細なプリント(記録)を実現するために、抵抗値の大きな発熱体を使用するようになってきており、そのため、発熱体を駆動する電圧VHも従来のものに比べて、例えば20〜30V程度と高くなってきている。発熱体の駆動電圧が高まってきたことにより、発熱体駆動用のスイッチとしても耐圧が高いMOSトランジスタが必要とされるようになってきており、そのため、DMOS(Double Diffused MOS)トランジスタを用いることが提案されている。
【0009】
図9は、DMOSの構成の一例を示す模式断面図である。ここでは、P型シリコン半導体基板に、N型DMOSトランジスタが形成されているものとする。p-型半導体基板301の上面全体にn-型ウェル領域302が形成されており、n-型ウェル領域302の表面の一部にn+型のドレイン領域308が形成されている。このドレイン領域308の形成場所とは別の場所において、n-型ウェル領域302にp型ベース領域305が設けられている。p型ベース領域305のほぼ中央部の表面には、n+型のソース領域307が設けられている。このように各領域が形成された半導体基板の表面の全面にはゲート酸化膜303が形成されており、ゲート酸化膜303上にはゲート電極304が設けられている。ゲート電極304は、p型ベース領域305とn-型ウェル領域302とをまたぐように設けられており、一端は、ソース領域307の端部に対応する位置にまで延びている。ゲート電極304の他端は、ドレイン領域308の方へ延びているが、ドレイン領域308の端部に対応する位置にまでは延びておらず、n-型ウェル領域303上の位置で留まっている。
【0010】
このようなDMOSを使用することによって、ドレインから基板に流れるリーク電流を抑えることができるとともに、電界集中を抑制して耐電圧を向上させることができる。
【0011】
図10は、スイッチ素子としてDMOSを使用した場合における発熱体の駆動回路の一例を示している。
【0012】
ここでは、発熱体1の駆動用の電源VHおよび接地(グラウンド)線GNDHと、スイッチ(DMOSトランジスタ)9のゲートを駆動する論理回路の電源VDDおよびグラウンドとは、別系統になっているものとする。
【0013】
スイッチであるDMOSトランジスタ9のソースは駆動用のグラウンドGNDHに接続し、バックゲート電圧としては信号用の接地電位が印加されている。発熱体1は、駆動用の電源VHとDMOSトランジスタ9のドレインとの間に接続されている。DMOSトランジスタ9のゲートを駆動するために、NチャネルMOSトランジスタ7とPチャネルMOSトランジスタ8からなるCMOSインバータ回路(駆動段)が設けられており、このインバータ回路の出力がDMOSトランジスタ9のゲートに入力する。インバータ回路には、入力信号Vinが入力する。
【0014】
したがって、図10に示した回路では、入力信号Vinがロウレベルである場合に、DMOSトランジスタ9がオン状態となって、発熱体1に電流が流れることになる。
【0015】
【発明が解決しようとする課題】
上述したように発熱体1に対するスイッチ素子としてDMOSトランジスタ9を用いた場合、DMOSトランジスタは同じ耐圧の通常のMOSトランジスタよりも小型に形成されるので、スイッチングスピードが速くなる。したがって、図11に示すように、駆動段から矩形のパルス信号(駆動段出力電圧波形)がDMOSトランジスタ9のゲートに印加されるとすると、そのパルス信号の立ち上がりおよび立ち下がりの電圧変化率(駆動段出力電圧微分波形)が大きく、DMOSトランジスタ9のスイッチングスピードが速いことや発熱体1の抵抗値が高いこともあいまって、ヒータ電流波形におけるかなり大きなリンギングが発生する。このリンギングは、駆動電源VHおよび駆動用グラウンドGNDHの配線に近接する信号線に対して、大きなノイズとして作用することになる。
【0016】
特開平11−138775号公報に開示された技術を応用して、複数のDMOSトランジスタを並列に接続するとともにゲートに印加させるパルスのタイミングをずらすことも考えられるが、DMOSトランジスタのスイッチングスピードが通常のMOSトランジスタよりも速いこともあって、そのような構成ではリンギングを十分には抑えることができない。また、DMOSトランジスタを用いることの利点は発熱体に対するスイッチを小さく形成できることであり、そのように複数のDMOSトランジスタを並列に接続した場合には、スイッチを小さく形成できるという利点が失われることになる。
【0017】
そこで本発明の目的は、インクジェットヘッド用基体であって、特に発熱体に対するスイッチとしてDMOSトランジスタのような高速スイッチ素子を用いたものであって、リンギング現象を十分に抑制することができるインクジェットヘッド用基体と、そのようなインクジェットヘッド用基体を用いたインクジェットヘッドと、そのようなインクジェットヘッドを用いたインクジェットプリント装置とを提供することにある。
【0018】
【課題を解決するための手段】
インクジェットヘッド用基体において、特に、発熱体に対するスイッチとしてDMOSトランジスタのような高速スイッチ素子を用いた場合、そのスイッチ素子に対する駆動段としてインバータ回路を用いるとすると、インバータ回路から出力される矩形状の信号をスイッチ素子のゲートに印加したのでは、上述したリンギングの発生を抑えることは難しい。そこで本発明では、スイッチ素子の前段(駆動段)からスイッチ素子のゲートに印加される電圧パルスにおける電圧変化率を抑えることにより、スイッチ素子を流れる電流における立ち上がり、立ち下がり時の電流変化率を小さくし、リンギングの発生を抑えるようにした。
【0019】
すなわち本発明のインクジェットヘッド用基体は、吐出口からインク液滴を吐出するためのエネルギーを発生する発熱体と、発熱体に対するスイッチ素子と、スイッチ素子のオン/オフの状態を決定する信号を出力する信号出力部と、を少なくとも有するインクジェットヘッド用基体において、信号における電圧変化率を緩和する手段を有し、電圧変化率が緩和された信号がスイッチ素子に入力され、スイッチ素子はNチャネルDMOSトランジスタであり、信号出力部は第1のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを有するCMOSインバータ回路であって、NチャネルDMOSトランジスタのバックゲートとNチャネルMOSトランジスタのバックゲートとに共通に信号用の接地電位が供給されており、緩和する手段は、第1のPチャネルMOSトランジスタの電源電圧側に直列に接続された第2のPチャネルMOSトランジスタと、NチャネルMOSトランジスタのドレイン側に直列に接続された抵抗と、によって構成されていることを特徴とする。
【0020】
すなわち本発明の構成を用いることにより、DMOSトランジスタなどのスイッチ素子のスイッチングスピードを等価的に遅くし、電流ノイズに対し改善することができる。
【0021】
本発明のインクジェットヘッドは、本発明のインクジェットヘッド用基体と、インクジェットヘッド用基体に組み合わされ発熱体に関連する液路および液路の一端をなすインク吐出口を形成するための部材と、を備えたことを特徴とする。
【0022】
本発明のインクジェットプリント装置は、本発明のインクジェットヘッドと、インクジェットヘッドに対しプリント媒体を相対搬送するための手段と、を備えたことを特徴とする。
【0023】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。
【0024】
図1は、本発明の実施の一形態のインクジェットヘッド用基体における、発熱体(ヒータ)1を駆動するための回路構成を示す回路図である。
【0025】
図1に示す回路は、図10に示した従来のインクジェットヘッド用基体における駆動回路と同様に、DMOSトランジスタ9をスイッチとして発熱体1を駆動するものである。ここでは、発熱体1の駆動用の電源VHおよび接地(グラウンド)線GNDHと、DMOSトランジスタ9のゲートを駆動する論理回路の電源VDDおよびグラウンドとは、別系統になっているものとする。
【0026】
DMOSトランジスタ9のソースは、駆動用のグラウンドGNDHに接続し、DMOSトランジスタ9のバックゲート電圧としては、信号用の接地電位が印加されている。発熱体1は、駆動用の電源VHとDMOSトランジスタ9のドレインとの間に接続されている。DMOSトランジスタ9のゲートを駆動するために、信号出力部として、NチャネルMOSトランジスタ7とPチャネルMOSトランジスタ8からなるCMOSインバータ回路(駆動段)が設けられており、このインバータ回路の出力が、ローパスフィルタ(LPF;低域通過フィルタ)10を介してDMOSトランジスタ9のゲートに入力する。ローパスフィルタ10は、少なくとも抵抗を有して構成される。インバータ回路には、入力信号Vinが入力する。したがって、図1に示した回路では、入力信号Vinがロウレベルである場合に、DMOSトランジスタ9がオン状態となって、発熱体1に電流が流れることになる。
【0027】
図1に本実施形態の回路は、図10に示した従来の回路と比較して、トランジスタ7,8によって構成されるCMOSインバータ回路の出力と、DMOSトランジスタ9のゲートとの間にローパスフィルタ10が挿入されている点で相違する。このようにローパスフィルタ10を挿入したことにより、インバータ回路の出力が急峻な立ち上がりおよび立ち下がり特性を有する矩形波パルスであったとしても、図2に示すように、ローパスフィルタ10の出力すなわちDMOSトランジスタ9のゲートでは、立ち上がりおよび立ち下がりの電圧変化率が緩和され、電圧の微分波形としてもピーク値の振幅が小さくなる。その結果、DMOSトランジスタ9を流れる電流すなわち発熱体1に対する駆動電流においても、立ち上がりおよび立ち下がり時の電流変化率が緩和され、これにより、リンギングの発生を抑えることができる。
【0028】
上述した例では、ローパスフィルタ10を介してCMOSインバータ回路の出力をDMOSトランジスタ9のゲートに印加することにより、DMOSトランジスタ9のゲート電圧における電圧変化率を緩和し、リンギングを防止しているが、ローパスフィルタを介在させなくても、CMOSインバータ回路の回路構成自体を変更することにより、DMOSトランジスタ9のゲート電圧の電圧変化率を緩和することができる。
【0029】
図3に示したものでは、CMOSインバータ回路において、PチャネルMOSトランジスタ8と論理回路用の電源VDDとの間にさらにPチャネルMOSトランジスタ11を設け、このMOSトランジスタ11のゲートにもインバータ回路への入力電圧Vinが印加されるようにしている。CMOSインバータ回路の出力はそのまま(ローパスフィルタを介さずに)DMOSトランジスタ9のゲートに印加されている。このように構成すると、CMOS回路構成におけるPチャネルMOSトランジスタのチャネル長が実質的に長くなることになって、PチャネルMOSトランジスタの電流駆動能力が低下して動作速度が低下し、結果として、DMOSトランジスタ9のゲートに印加される電圧の電圧変化率が緩和される。特に、インバータ回路のPチャネル側がオンとなるタイミングすなわちDMOSトランジスタ9のゲートに対するパルスの立ち上がり部分での電圧変化率が緩和される。
【0030】
図4に示したものは、図3に示した回路において、PチャネルMOSトランジスタ8のドレインとNチャネルMOSトランジスタ7のドレインとの間に抵抗12を挿入したものである。PチャネルMOSトランジスタ8のドレインがインバータ回路としての出力となっている。このように抵抗12を挿入することにより、インバータ回路の出力波形における電圧変化率がさらに緩和され、結果としてリンギングの発生がさらに抑制されることになる。具体的には、抵抗12を挿入したことにより電流駆動能力が制限され、図3に示した回路に比べ、DMOSトランジスタ9のゲートに印加されるパルスの立ち下がり時における電圧変化率が緩和される。
【0031】
図5に示したものは、図3に示した回路において、CMOSインバータ回路のNチャネル側も2段のMOSトランジスタを直列に接続するようにしたものである。すなわち、NチャネルMOSトランジスタ7と論理回路用のグラウンドとの間にさらにNチャネルMOSトランジスタ13を設け、このMOSトランジスタ13のゲートにもインバータ回路への入力電圧Vinが印加されるようにしている。このように構成すると、CMOS回路構成におけるNチャネルMOSトランジスタのチャネル長が実質的に長くなることになって、PチャネルMOSトランジスタの電流駆動能力が低下して動作速度が低下し、特に、DMOSトランジスタ9のゲートに印加されるパルスの立ち下がり時の動作速度が低下し、結果として、DMOSトランジスタ9のゲートに印加される電圧の電圧変化率がさらに緩和される。
【0032】
次に、上述したようなヘッド用基体を用いる本発明のインクジェットヘッドの概略構成について、図6を用いて説明する。
【0033】
ヘッド用基体400上には、上述したように、電気信号を受けることで熱を発生し、その熱によって発生する気泡によって吐出口40からインクを吐出するための発熱体(ヒータ)1が複数個、列状に配されている。
【0034】
発熱体に対向する位置に設けられた吐出口40へインクを供給するための流路41がそれぞれの吐出口に対応して設けられている。これらの吐出口および流路を構成する壁が溝付き部材101に設けられており、これらの溝付き部材101を前述のヘッド用基体400に接続することで、流路41と複数の流路にインクを供給するための共通液室21が設けられている。
【0035】
次に、このようなインクジェットヘッドを用いるインクジェットプリント装置について説明する。
【0036】
図7は本発明のインクジェットヘッドが適用されるインクジェットプリント装置IJRAの概観図で、駆動モータ5013の正逆回転に連動して駆動力伝達ギア5011、5009を介して回転するリードスクリュー5005のら線溝5004に対して係合するキャリッジHCは、インクジェットヘッドが着脱自在に搭載されるものであって、ピン(不図示)を有し、矢印a、b方向に往復移動される。5002は紙押え板であり、キャリッジ移動方向にわたって、典型的には紙であるプリント媒体をプリント媒体搬送手段であるプラテン5000に対して押圧する。5007、5008はフォトカプラでキャリッジのレバー5006のこの域での存在を確認してモータ5013の回転方向切換等を行うためのホームポジション検知手段である。5016はインクジェットヘッドの前面をキャップするキャップ部材5022を支持する部材で、5015はこのキャップ内を吸引する吸引手段でキャップ内開口5023を介してインクジェットヘッドの吸引回復を行う。5017はクリーニングブレードで、5019はこのブレードを前後方向に移動可能にする部材であり、本体支持板5018にこれらは支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることはいうまでもない。また、5012は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム5020の移動に伴って移動し、駆動モータからの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。
【0037】
これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側領域にきたときにリードスクリュー5005の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の作動を行うようにすれば、本例には何れも適用できる。上述における各構成は単独でも複合的に見ても優れた発明であり、本発明にとって好ましい構成例を示している。
【0038】
なお、本装置にはインクジェットヘッド(ヘッド用基体)に対して発熱体を駆動するための駆動信号やその他の信号を供給するための信号供給手段を備えている。
【0039】
【発明の効果】
以上説明したように本発明は、DMOSトランジスタなどのスイッチ素子のゲートに印加される電圧パルスにおける電圧変化率を緩和する手段を設けることにより、スイッチ素子によって駆動される発熱体に流れる電流の電流変化率が抑えられてリンギングの発生が抑えられ、ノイズ等の発生が低減する、という効果がある。
【図面の簡単な説明】
【図1】本発明の実施の一形態のインクジェットヘッド用基体における回路構成を示す回路図である。
【図2】図1に示す回路の動作を説明する波形図である。
【図3】インクジェットヘッド用基体における別の回路構成を示す回路図である。
【図4】インクジェットヘッド用基体における別の回路構成を示す回路図である。
【図5】インクジェットヘッド用基体における別の回路構成を示す回路図である。
【図6】図1に示した基体を用いたインクジェットヘッドの概略構成図である。
【図7】図4に示したインクジェットヘッドを用いたインクジェットプリント装置の構成例を示す斜視図である。
【図8】従来のインクジェットヘッド用基体における1ビット当たりの駆動回路の等価回路図である。
【図9】DMOSの構成の一例を示す模式断面図である。
【図10】スイッチ素子としてDMOSを使用した場合における従来の駆動回路の一例を示す回路図である。
【図11】図10に示す回路の動作を示す波形図である。
【符号の説明】
1 発熱体
2 スイッチ
7,13 NチャネルMOSトランジスタ
8,11 PチャネルMOSトランジスタ
9 DMOSトランジスタ
10 ローパスフィルタ
12 抵抗
40 吐出口
400 インクジェットヘッド用基体
[0001]
BACKGROUND OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is used in an inkjet head that performs recording or the like by ejecting ink droplets from ejection ports, and has a heating element that generates ejection energy and a switching circuit for driving the heating element. The present invention also relates to an ink jet head having such an ink jet head substrate, and an ink jet printing apparatus using such an ink jet head.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an inkjet head mounted on a printing apparatus such as a printer according to an inkjet system that ejects ink from an ejection port using heat has a plurality of heating elements (electrothermal conversion elements; heaters) for generating thermal energy, A drive element for independently driving each heating element is provided. These heating elements and driving elements are formed on the same substrate such as a silicon semiconductor substrate by using a semiconductor process technique as disclosed in, for example, Japanese Patent Laid-Open No. 5-185594. A substrate on which a heating element and a driving element are built is called an ink jet head substrate or a heater board.
[0003]
Such a drive equivalent circuit per bit (one heating element) provided on the inkjet head substrate is represented as shown in FIG. In the figure, VH is a power source for driving the heating element 1, and a current flowing into the equivalent circuit from the power source VH is indicated by IH. A parasitic inductance Lp1, a heating element 1, a switch 2 for driving the heating element 1, and a parasitic inductance Lp2 are connected in series between the power source VH and the ground point, and between adjacent elements among these elements. Parasitic capacitances Cp1 to Cp3 are interposed between the connection points and the ground potential. Here, when the switch 2 for driving the heating element 1 is turned on / off at high speed, a resonance circuit is formed by the parasitic inductances Lp1 and Lp2 and the parasitic capacitances Cp1 to Cp3, and signal overshoot and undershoot are generated. The ringing phenomenon that occurs appears.
[0004]
Normally, the switch 2 is configured by switching elements such as a diode, a bipolar transistor, and a field effect transistor (FET), and the state of the ringing phenomenon described above is greatly influenced by the switching characteristics of these switching elements.
[0005]
For example, when the switch 2 is configured using a MOS transistor such as an N-channel MOSFET transistor (NMOS transistor), the size of the MOS transistor becomes very large if the on-resistance is to be made as small as possible. Therefore, it has been proposed to drive a plurality of MOS transistors simultaneously by connecting a plurality of MOS transistors in parallel and simultaneously applying signals to the gates of these MOS transistors. However, when a switch is configured by connecting MOS transistors in parallel, the current waveform of the switching signal that is controlled to be turned on and off by the switch becomes steep both rising and falling, so that a ringing is likely to occur.
[0006]
By the way, the inkjet head substrate is very small, and since it is necessary to provide a large number of heating elements and a number of switches corresponding to the heating elements on the head substrate, a discrete component for suppressing ringing is used in the head. It is difficult to provide it on the substrate, and it is also difficult to reduce parasitic inductance and parasitic capacitance. Therefore, it is difficult to prevent the above-described ringing, and there has been a concern about deterioration due to stress on the heating element (heater) and the switch element due to ringing and malfunction due to noise generated by ringing.
[0007]
Japanese Patent Laid-Open No. 11-138775 discloses that when a switch is configured by connecting a plurality of MOS transistors in parallel to one heating element, the switch is applied to the gate of each MOS transistor constituting the switch. It is disclosed that the steepness at the rise and fall of the current pulse that should flow through the heating element is alleviated and ringing is suppressed by slightly shifting the timing of the pulse signal.
[0008]
By the way, in recent years, in order to realize high-speed and high-definition printing (recording), inkjet heads have come to use a heating element having a large resistance value. Therefore, the voltage VH for driving the heating element is also high. Compared to the conventional one, for example, it is higher, about 20-30V. As the driving voltage of the heating element has increased, a MOS transistor having a high withstand voltage is required as a switch for driving the heating element. Therefore, it is necessary to use a DMOS (Double Diffused MOS) transistor. Proposed.
[0009]
FIG. 9 is a schematic cross-sectional view showing an example of the configuration of the DMOS. Here, it is assumed that an N-type DMOS transistor is formed on a P-type silicon semiconductor substrate. An n type well region 302 is formed on the entire upper surface of the p type semiconductor substrate 301, and an n + type drain region 308 is formed on a part of the surface of the n type well region 302. A p-type base region 305 is provided in the n -type well region 302 at a location different from the location where the drain region 308 is formed. An n + -type source region 307 is provided on the substantially central surface of the p-type base region 305. A gate oxide film 303 is formed on the entire surface of the semiconductor substrate in which each region is formed in this manner, and a gate electrode 304 is provided on the gate oxide film 303. The gate electrode 304 is provided so as to straddle the p-type base region 305 and the n -type well region 302, and one end extends to a position corresponding to the end of the source region 307. The other end of the gate electrode 304 extends toward the drain region 308, but does not extend to a position corresponding to the end of the drain region 308, and remains at a position on the n type well region 303. .
[0010]
By using such a DMOS, it is possible to suppress a leak current flowing from the drain to the substrate, and to suppress the electric field concentration and improve the withstand voltage.
[0011]
FIG. 10 shows an example of a drive circuit for a heating element when a DMOS is used as the switch element.
[0012]
Here, the power supply VH and ground (ground) line GNDH for driving the heating element 1 and the power supply VDD and ground of the logic circuit that drives the gate of the switch (DMOS transistor) 9 are different systems. To do.
[0013]
The source of the DMOS transistor 9 as a switch is connected to the driving ground GNDH, and a signal ground potential is applied as the back gate voltage. The heating element 1 is connected between the driving power source VH and the drain of the DMOS transistor 9. In order to drive the gate of the DMOS transistor 9, a CMOS inverter circuit (drive stage) comprising an N-channel MOS transistor 7 and a P-channel MOS transistor 8 is provided, and the output of this inverter circuit is input to the gate of the DMOS transistor 9. To do. An input signal Vin is input to the inverter circuit.
[0014]
Therefore, in the circuit shown in FIG. 10, when the input signal Vin is at a low level, the DMOS transistor 9 is turned on and a current flows through the heating element 1.
[0015]
[Problems to be solved by the invention]
As described above, when the DMOS transistor 9 is used as a switching element for the heating element 1, the DMOS transistor is formed smaller than a normal MOS transistor having the same breakdown voltage, and therefore the switching speed is increased. Therefore, as shown in FIG. 11, if a rectangular pulse signal (drive stage output voltage waveform) is applied from the drive stage to the gate of the DMOS transistor 9, the voltage change rate (drive) of the rise and fall of the pulse signal The stage output voltage differential waveform) is large, the switching speed of the DMOS transistor 9 is fast, and the resistance value of the heating element 1 is high, so that considerably large ringing occurs in the heater current waveform. This ringing acts as a large noise on the signal line adjacent to the wiring of the driving power supply VH and the driving ground GNDH.
[0016]
By applying the technique disclosed in Japanese Patent Laid-Open No. 11-138775, it is conceivable to connect a plurality of DMOS transistors in parallel and shift the timing of pulses applied to the gate, but the switching speed of the DMOS transistors is normal. Since it may be faster than a MOS transistor, such a configuration cannot sufficiently suppress ringing. Further, the advantage of using the DMOS transistor is that a switch for the heating element can be formed small, and when a plurality of DMOS transistors are connected in parallel as described above, the advantage that the switch can be formed small is lost. .
[0017]
SUMMARY OF THE INVENTION An object of the present invention is a substrate for an ink jet head, in particular, using a high-speed switch element such as a DMOS transistor as a switch for a heating element, and for an ink jet head capable of sufficiently suppressing the ringing phenomenon. An object of the present invention is to provide a substrate, an inkjet head using such an inkjet head substrate, and an inkjet printing apparatus using such an inkjet head.
[0018]
[Means for Solving the Problems]
In the inkjet head substrate, in particular, when a high-speed switch element such as a DMOS transistor is used as a switch for a heating element, if an inverter circuit is used as a drive stage for the switch element, a rectangular signal output from the inverter circuit Is applied to the gate of the switch element, it is difficult to suppress the occurrence of the ringing described above. Therefore, in the present invention, by suppressing the voltage change rate in the voltage pulse applied from the previous stage (drive stage) of the switch element to the gate of the switch element, the current change rate at the rise and fall of the current flowing through the switch element is reduced. In addition, the occurrence of ringing was suppressed.
[0019]
That is, the ink jet head substrate of the present invention outputs a heating element that generates energy for ejecting ink droplets from the ejection port, a switch element for the heating element, and a signal that determines the on / off state of the switching element. And a signal output unit that has at least a means for relaxing a voltage change rate in the signal, and the signal with the reduced voltage change rate is input to the switch element, the switch element being an N-channel DMOS transistor The signal output unit is a CMOS inverter circuit having a first P-channel MOS transistor and an N-channel MOS transistor, which is commonly used for the back gate of the N-channel DMOS transistor and the back gate of the N-channel MOS transistor. Ground potential is supplied and loose The means is configured by a second P-channel MOS transistor connected in series to the power supply voltage side of the first P-channel MOS transistor, and a resistor connected in series to the drain side of the N-channel MOS transistor. and said that you are.
[0020]
That is, by using the configuration of the present invention, the switching speed of a switch element such as a DMOS transistor can be equivalently reduced, and current noise can be improved.
[0021]
The inkjet head of the present invention includes the inkjet head substrate of the present invention, and a member for forming an ink discharge port which is combined with the inkjet head substrate and forms one end of the fluid path in association with the heating element. It is characterized by that.
[0022]
An ink jet printing apparatus according to the present invention includes the ink jet head according to the present invention and means for relatively transporting a print medium with respect to the ink jet head.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Next, a preferred embodiment of the present invention will be described with reference to the drawings.
[0024]
FIG. 1 is a circuit diagram showing a circuit configuration for driving a heating element (heater) 1 in an ink jet head substrate according to an embodiment of the present invention.
[0025]
The circuit shown in FIG. 1 drives the heating element 1 using the DMOS transistor 9 as a switch, similarly to the drive circuit in the conventional substrate for an ink jet head shown in FIG. Here, it is assumed that the power supply VH and ground (ground) line GNDH for driving the heating element 1 and the power supply VDD and ground of the logic circuit that drives the gate of the DMOS transistor 9 are different systems.
[0026]
The source of the DMOS transistor 9 is connected to the driving ground GNDH, and a signal ground potential is applied as the back gate voltage of the DMOS transistor 9. The heating element 1 is connected between the driving power source VH and the drain of the DMOS transistor 9. In order to drive the gate of the DMOS transistor 9, a CMOS inverter circuit (drive stage) composed of an N-channel MOS transistor 7 and a P-channel MOS transistor 8 is provided as a signal output unit. The signal is input to the gate of the DMOS transistor 9 through a filter (LPF; low-pass filter) 10. The low-pass filter 10 includes at least a resistor. An input signal Vin is input to the inverter circuit. Therefore, in the circuit shown in FIG. 1, when the input signal Vin is at a low level, the DMOS transistor 9 is turned on and a current flows through the heating element 1.
[0027]
In the circuit of this embodiment shown in FIG. 1, the low-pass filter 10 is provided between the output of the CMOS inverter circuit constituted by the transistors 7 and 8 and the gate of the DMOS transistor 9 as compared with the conventional circuit shown in FIG. It is different in that is inserted. By inserting the low-pass filter 10 in this way, even if the output of the inverter circuit is a rectangular wave pulse having steep rising and falling characteristics, as shown in FIG. 2, the output of the low-pass filter 10, that is, the DMOS transistor In the gate of 9, the rising and falling voltage change rates are alleviated, and the amplitude of the peak value is reduced as the differential waveform of the voltage. As a result, even in the current flowing through the DMOS transistor 9, that is, the driving current for the heating element 1, the rate of current change at the rise and fall is relaxed, thereby suppressing the occurrence of ringing.
[0028]
In the example described above, the output of the CMOS inverter circuit is applied to the gate of the DMOS transistor 9 through the low-pass filter 10 to reduce the voltage change rate in the gate voltage of the DMOS transistor 9 and prevent ringing. Even without a low-pass filter, the voltage change rate of the gate voltage of the DMOS transistor 9 can be reduced by changing the circuit configuration itself of the CMOS inverter circuit.
[0029]
In the CMOS inverter circuit shown in FIG. 3, a P-channel MOS transistor 11 is further provided between the P-channel MOS transistor 8 and the power supply VDD for the logic circuit in the CMOS inverter circuit. The input voltage Vin is applied. The output of the CMOS inverter circuit is directly applied to the gate of the DMOS transistor 9 (without passing through a low-pass filter). With this configuration, the channel length of the P-channel MOS transistor in the CMOS circuit configuration is substantially increased, so that the current drive capability of the P-channel MOS transistor is lowered and the operation speed is lowered. As a result, the DMOS The voltage change rate of the voltage applied to the gate of the transistor 9 is relaxed. In particular, the voltage change rate at the timing when the P channel side of the inverter circuit is turned on, that is, at the rising edge of the pulse with respect to the gate of the DMOS transistor 9, is alleviated.
[0030]
4 shows a circuit in which a resistor 12 is inserted between the drain of the P-channel MOS transistor 8 and the drain of the N-channel MOS transistor 7 in the circuit shown in FIG. The drain of the P channel MOS transistor 8 is an output as an inverter circuit. By inserting the resistor 12 in this way, the voltage change rate in the output waveform of the inverter circuit is further relaxed, and as a result, the occurrence of ringing is further suppressed. Specifically, the current driving capability is limited by inserting the resistor 12, and the rate of voltage change at the falling edge of the pulse applied to the gate of the DMOS transistor 9 is relaxed compared to the circuit shown in FIG. .
[0031]
In the circuit shown in FIG. 5, two stages of MOS transistors are connected in series on the N channel side of the CMOS inverter circuit in the circuit shown in FIG. That is, an N-channel MOS transistor 13 is further provided between the N-channel MOS transistor 7 and the logic circuit ground, and the input voltage Vin to the inverter circuit is applied to the gate of the MOS transistor 13. With this configuration, the channel length of the N-channel MOS transistor in the CMOS circuit configuration is substantially increased, so that the current drive capability of the P-channel MOS transistor is lowered and the operation speed is lowered. As a result, the voltage change rate of the voltage applied to the gate of the DMOS transistor 9 is further relaxed.
[0032]
Next, a schematic configuration of the ink jet head of the present invention using the head substrate as described above will be described with reference to FIG.
[0033]
On the head substrate 400, as described above, a plurality of heating elements (heaters) 1 for generating heat by receiving an electrical signal and discharging ink from the discharge ports 40 by bubbles generated by the heat are provided. Are arranged in rows.
[0034]
A flow path 41 for supplying ink to the ejection port 40 provided at a position facing the heating element is provided corresponding to each ejection port. Walls constituting these discharge ports and flow paths are provided in the grooved member 101, and by connecting these grooved members 101 to the head base 400 described above, the flow path 41 and a plurality of flow paths are formed. A common liquid chamber 21 for supplying ink is provided.
[0035]
Next, an ink jet printing apparatus using such an ink jet head will be described.
[0036]
FIG. 7 is a schematic view of an ink jet printing apparatus IJRA to which the ink jet head of the present invention is applied. A spiral line of a lead screw 5005 that rotates via driving force transmission gears 5011 and 5009 in conjunction with forward / reverse rotation of a driving motor 5013. A carriage HC that engages with the groove 5004 is detachably mounted with an ink jet head, has a pin (not shown), and is reciprocated in the directions of arrows a and b. Reference numeral 5002 denotes a paper pressing plate that presses a print medium, which is typically paper, against a platen 5000, which is a print medium conveying unit, in the carriage movement direction. Reference numerals 5007 and 5008 denote home position detection means for confirming the presence of the carriage lever 5006 in this region by a photocoupler and switching the rotation direction of the motor 5013 and the like. Reference numeral 5016 denotes a member that supports a cap member 5022 that caps the front surface of the inkjet head. Reference numeral 5015 denotes suction means that sucks the inside of the cap, and performs suction recovery of the inkjet head through the cap opening 5023. Reference numeral 5017 denotes a cleaning blade, and reference numeral 5019 denotes a member that enables the blade to move in the front-rear direction, and these are supported by a main body support plate 5018. Needless to say, the blade is not in this form, and a known cleaning blade can be applied to this example. Reference numeral 5012 denotes a lever for starting suction for suction recovery. The lever 5012 moves with the movement of the cam 5020 engaged with the carriage, and the driving force from the drive motor is controlled by a known transmission means such as clutch switching. Is done.
[0037]
These capping, cleaning, and suction recovery are configured so that desired processing can be performed at their corresponding positions by the action of the lead screw 5005 when the carriage comes to the home position side region. Any operation can be applied to this example as long as the operation is performed. Each of the above-described configurations is an excellent invention whether viewed alone or in combination, and shows preferable configuration examples for the present invention.
[0038]
The apparatus includes a signal supply unit for supplying a drive signal for driving the heating element and other signals to the inkjet head (head substrate).
[0039]
【The invention's effect】
As described above, the present invention provides a means for relaxing the voltage change rate in the voltage pulse applied to the gate of the switch element such as a DMOS transistor, thereby changing the current change of the current flowing through the heating element driven by the switch element. The rate is suppressed, the occurrence of ringing is suppressed, and the occurrence of noise and the like is reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a circuit configuration of a substrate for an ink jet head according to an embodiment of the present invention.
FIG. 2 is a waveform diagram for explaining the operation of the circuit shown in FIG.
FIG. 3 is a circuit diagram showing another circuit configuration in the ink jet head substrate.
FIG. 4 is a circuit diagram showing another circuit configuration in the ink jet head substrate.
FIG. 5 is a circuit diagram showing another circuit configuration in the ink jet head substrate.
6 is a schematic configuration diagram of an ink jet head using the substrate shown in FIG.
7 is a perspective view illustrating a configuration example of an ink jet printing apparatus using the ink jet head illustrated in FIG. 4;
FIG. 8 is an equivalent circuit diagram of a drive circuit per bit in a conventional inkjet head substrate.
FIG. 9 is a schematic cross-sectional view showing an example of the configuration of a DMOS.
FIG. 10 is a circuit diagram showing an example of a conventional driving circuit when a DMOS is used as a switching element.
11 is a waveform diagram showing an operation of the circuit shown in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Heating body 2 Switch 7, 13 N channel MOS transistor 8, 11 P channel MOS transistor 9 DMOS transistor 10 Low pass filter 12 Resistance 40 Ejection port 400 Base for inkjet head

Claims (4)

吐出口からインク液滴を吐出するためのエネルギーを発生する発熱体と、前記発熱体に対するスイッチ素子と、前記スイッチ素子のオン/オフの状態を決定する信号を出力する信号出力部と、を少なくとも有するインクジェットヘッド用基体において、
前記信号における電圧変化率を緩和する手段を有し、該電圧変化率が緩和された信号が前記スイッチ素子に入力され
前記スイッチ素子はNチャネルDMOSトランジスタであり、
前記信号出力部は第1のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを有するCMOSインバータ回路であって、前記NチャネルDMOSトランジスタのバックゲートと前記NチャネルMOSトランジスタのバックゲートとに共通に信号用の接地電位が供給されており、
前記緩和する手段は、前記第1のPチャネルMOSトランジスタの電源電圧側に直列に接続された第2のPチャネルMOSトランジスタと、前記NチャネルMOSトランジスタのドレイン側に直列に接続された抵抗と、によって構成されていることを特徴とする、インクジェットヘッド用基体。
A heating element that generates energy for ejecting ink droplets from the ejection port; a switch element for the heating element; and a signal output unit that outputs a signal that determines the on / off state of the switching element. In an inkjet head substrate having:
Means for relaxing the voltage change rate in the signal, and the signal with the reduced voltage change rate is input to the switch element ;
The switch element is an N-channel DMOS transistor;
The signal output unit is a CMOS inverter circuit having a first P-channel MOS transistor and an N-channel MOS transistor, and is commonly used for a back gate of the N-channel DMOS transistor and a back gate of the N-channel MOS transistor. Ground potential is supplied,
The relaxing means includes a second P-channel MOS transistor connected in series to the power supply voltage side of the first P-channel MOS transistor, a resistor connected in series to the drain side of the N-channel MOS transistor, A substrate for an ink jet head, comprising:
請求項1に記載のインクジェットヘッド用基体と、該インクジェットヘッド用基体に組み合わされ前記発熱体に関連する液路および該液路の一端をなすインク吐出口を形成するための部材と、を備えたことを特徴とするインクジェットヘッド。An ink jet head substrate according to claim 1 , and a member for forming an ink discharge port that is combined with the ink jet head substrate and is associated with the heating element and forms one end of the liquid passage. An inkjet head characterized by that. 請求項に記載のインクジェットヘッドと、該インクジェットヘッドに対しプリント媒体を相対搬送するための手段と、を備えたことを特徴とするインクジェットプリント装置。An ink jet printing apparatus comprising: the ink jet head according to claim 2 ; and means for relatively transporting a print medium to the ink jet head. 前記インクジェットヘッドを着脱自在に支持し、前記プリント媒体に対して走査させるためのキャリッジを備えたことを特徴とする請求項に記載のインクジェットプリント装置。The inkjet printing apparatus according to claim 3 , further comprising a carriage that detachably supports the inkjet head and scans the print medium.
JP2002211305A 2002-07-19 2002-07-19 Inkjet head substrate, inkjet head, and inkjet printing apparatus Expired - Fee Related JP4227368B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002211305A JP4227368B2 (en) 2002-07-19 2002-07-19 Inkjet head substrate, inkjet head, and inkjet printing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002211305A JP4227368B2 (en) 2002-07-19 2002-07-19 Inkjet head substrate, inkjet head, and inkjet printing apparatus

Publications (3)

Publication Number Publication Date
JP2004050627A JP2004050627A (en) 2004-02-19
JP2004050627A5 JP2004050627A5 (en) 2005-10-27
JP4227368B2 true JP4227368B2 (en) 2009-02-18

Family

ID=31934582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002211305A Expired - Fee Related JP4227368B2 (en) 2002-07-19 2002-07-19 Inkjet head substrate, inkjet head, and inkjet printing apparatus

Country Status (1)

Country Link
JP (1) JP4227368B2 (en)

Also Published As

Publication number Publication date
JP2004050627A (en) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100933720B1 (en) Substrate and drive control method for inkjet recording head, inkjet recording head, inkjet recording head cartridge and inkjet recording apparatus
KR100925066B1 (en) Element substrate, and printhead, head cartridge, and printing apparatus using the element substrate
EP0811488B1 (en) Recording head and recording apparatus
JP2004050742A (en) Recording head and image recorder
US7600839B2 (en) Recording apparatus which can prevent block switching noises
US9505211B2 (en) Semiconductor device, liquid discharge head, liquid discharge cartridge, and liquid discharge apparatus
US6712437B2 (en) Printhead board, printhead and printing apparatus
US6054689A (en) Printing head and printing apparatus using same
JPH0768761A (en) Ink jet head substrate, ink jet head having the substrate, and ink jet printer
JP4227368B2 (en) Inkjet head substrate, inkjet head, and inkjet printing apparatus
JP5063314B2 (en) Element substrate, recording head, head cartridge, and recording apparatus
JP2004050846A (en) Substrate for ink jet head, ink jet head and ink jet printing apparatus using the same
US10391788B2 (en) Element substrate, printhead, and printing apparatus
JPH1034898A (en) Recording head and recording apparatus using the same
US7021748B2 (en) Ink jet head substrate, ink jet head using the substrate, and ink jet print apparatus
JPH09327914A (en) Recording head and recorder using the head
JP2006007762A (en) Substrate for recording head, recording head, head cartridge, and recorder
JP3437423B2 (en) Recording head and recording apparatus using the recording head
JP3997217B2 (en) Inkjet recording head substrate, drive control method, inkjet recording head, and inkjet recording apparatus
JP2004066601A (en) Recording head and recorder employing it
JP2004050639A (en) Substrate for inkjet recording head, inkjet recording head, inkjet recording apparatus
JP2004050492A (en) Inkjet head driving circuit
JP2006007761A (en) Substrate for recording head, recording head, head cartridge and recorder
JP6456040B2 (en) Liquid ejection substrate, liquid ejection head, and recording apparatus
JP2005047228A (en) Constant voltage source, recording head, and recording device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050715

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4227368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees