JP4224606B2 - 半導体集積回路装置のテスト装置 - Google Patents
半導体集積回路装置のテスト装置 Download PDFInfo
- Publication number
- JP4224606B2 JP4224606B2 JP2004316083A JP2004316083A JP4224606B2 JP 4224606 B2 JP4224606 B2 JP 4224606B2 JP 2004316083 A JP2004316083 A JP 2004316083A JP 2004316083 A JP2004316083 A JP 2004316083A JP 4224606 B2 JP4224606 B2 JP 4224606B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- wiring
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Claims (5)
- 半導体回路を形成した半導体基板を張り合わせて成る3次元半導体集積回路装置のテスト装置であって、前記半導体回路網の動作確認用のテスト回路を仮配線で形成し、
前記仮配線は、ナノ粒子の導電性ペーストを用いて形成することを特徴とする半導体集積回路装置のテスト装置。 - 前記導電性ペーストのナノ粒子サイズは、5〜10nmであることを特徴とする請求項1記載の半導体集積回路装置のテスト装置。
- 前記導電性ペーストによる仮配線の形成温度は、150〜200℃であることを特徴とする請求項1記載の半導体集積回路装置のテスト装置。
- 半導体回路を形成した半導体基板を張り合わせて成る3次元半導体集積回路装置のテスト装置であって、前記半導体回路網の動作確認用のテスト回路を仮配線で形成し、
前記テスト回路は、インクジェット又はスクリーン印刷によって形成することを特徴とする半導体集積回路装置のテスト装置。 - 前記テスト回路の仮配線は、所望の配線パターンを上書きして形成することを特徴とする請求項4記載の半導体集積回路装置のテスト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316083A JP4224606B2 (ja) | 2004-10-29 | 2004-10-29 | 半導体集積回路装置のテスト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316083A JP4224606B2 (ja) | 2004-10-29 | 2004-10-29 | 半導体集積回路装置のテスト装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128463A JP2006128463A (ja) | 2006-05-18 |
JP4224606B2 true JP4224606B2 (ja) | 2009-02-18 |
Family
ID=36722833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004316083A Expired - Fee Related JP4224606B2 (ja) | 2004-10-29 | 2004-10-29 | 半導体集積回路装置のテスト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4224606B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6432443B2 (ja) * | 2015-05-20 | 2018-12-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
US10354975B2 (en) * | 2016-05-16 | 2019-07-16 | Raytheon Company | Barrier layer for interconnects in 3D integrated device |
-
2004
- 2004-10-29 JP JP2004316083A patent/JP4224606B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006128463A (ja) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6969916B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
JP3925283B2 (ja) | 電子デバイスの製造方法、電子機器の製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
KR100796524B1 (ko) | 다층 인쇄회로기판 제조방법 | |
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
JPWO2003084297A1 (ja) | 配線構造体及びその製造方法 | |
JP5005321B2 (ja) | 半導体装置 | |
JP2006049884A (ja) | 内部有機メモリ素子を有する回路基板、その回路基板の製造方法、前記回路基板を使用する電気組立体およびその組立体を使用した情報処理システム | |
JP2006210911A (ja) | 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム | |
JP2007294634A (ja) | 両面電極構造の半導体装置及びその製造方法 | |
JP5018024B2 (ja) | 電子部品の実装方法、電子基板、及び電子機器 | |
JP2008091639A (ja) | 電子装置およびその製造方法 | |
CN104427753A (zh) | 结合型印刷布线板及其制造方法 | |
JP4879276B2 (ja) | 3次元電子回路装置 | |
CN104427752A (zh) | 结合型的印刷布线板及其制造方法 | |
US20050079707A1 (en) | Interconnection substrate and fabrication method thereof | |
JP4224606B2 (ja) | 半導体集積回路装置のテスト装置 | |
CN110010511B (zh) | 一种射频芯片系统级封装模组的测试方式 | |
JP2008267863A (ja) | 磁気センサおよびその製造方法 | |
JP2013093366A (ja) | フレキシブル配線基板およびその製造方法 | |
US20080083115A1 (en) | Method for repairing metal finish layer on surface of electrical connection pad of circuit board | |
JP4800883B2 (ja) | 赤外線センサの製造方法 | |
JP4770576B2 (ja) | カメラモジュール | |
JP4354759B2 (ja) | 埋込み電極の形成方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080911 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141205 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |