JP4223283B2 - 電気的に書き込み可能な不揮発性記憶素子を備えた半導体装置 - Google Patents
電気的に書き込み可能な不揮発性記憶素子を備えた半導体装置 Download PDFInfo
- Publication number
- JP4223283B2 JP4223283B2 JP2002553247A JP2002553247A JP4223283B2 JP 4223283 B2 JP4223283 B2 JP 4223283B2 JP 2002553247 A JP2002553247 A JP 2002553247A JP 2002553247 A JP2002553247 A JP 2002553247A JP 4223283 B2 JP4223283 B2 JP 4223283B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor device
- fuse
- memory element
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
この発明は、電気的に書き換え可能な不揮発性記憶素子を備えた半導体装置に関する。
【０００２】
【従来の技術】
サイズの小さい書き換え可能な不揮発性記憶素子は、例えばダイや製品が特定される論理回路やアナログ装置等多くのマイクロエレクトロニクス製品に用いられている。他の応用としては、セキュリティビット、電子キー、ネットワークアドレスビット、低密度オペレーティングシステムコード等がある。
【０００３】
サイズの小さい書き換え可能な不揮発性記憶素子を製造する方法としては様々な方法が知られている。例えば、微細配線パターン用レーザカッティング、単一ポリ（Ｅ）ＥＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等への応用、ワイヤヒューズへの応用等である。
【０００４】
【発明が解決しようとする課題】
通常これらの方法はコスト、信頼性、サイズにおける柔軟性に欠ける。例えばレーザカッティングでは半導体装置の保護層にダメージを与える可能性がある。さらにはレーザカッティングは比較的時間を要し、全体的なプロセススループットに影響を与える。
【０００５】
ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等ではさらなる工程が必要となり製品のコストアップにつながる。
【０００６】
単一ポリ（Ｅ）ＥＰＲＯＭでは、データ維持、低リーク電流を達成するためのトンネル酸化の限界は約７ｎｍである。サブミクロンでのプロセスで、例えば、０．２５μｍ以下ではゲート酸化は通常７ｎｍ以下である。従って、（Ｅ）ＥＰＲＯＭではさらなる工程が必要となり製造コストがあがることとなる。
【０００７】
ワイヤヒューズにより比較的簡単な構造のメモリ素子が提供される。このようなメモリでは、ワイヤヒューズに流れる電流により生ずるジュール熱によりデータ書き込みが行われる。この書き込みの間にワイヤヒューズが溶融して切れる。
【０００８】
しかし、ワイヤヒューズを溶融ためのエネルギを生み出すには非常に大きな電流が必要となる。この改善策として、ワイヤヒューズ・メモリ素子の書き込みにおいては加熱ワイヤをワイヤヒューズの近傍に設け、加熱ワイヤからのジュール熱によりワイヤヒューズの書き込みを行う方法が知られている。
【０００９】
米国特許番号３，６９９，４０３には半導体上のダイオードマトリクスにおけるワイヤヒューズ素子が開示されている。このワイヤヒューズ素子はマトリクス中のダイオードにさらなる熱を加えるべく平面ワイヤとして形成されている。電流が流れることによりダイオードに書き込みがなされるのであるが、加熱ワイヤからの熱と合わさって生じるエネルギはダイオードを溶融するには十分である。
【００１０】
米国特許番号４，８１４，８５３には書き込み可能なヒューズを備えた半導体装置が開示されている。プラナー加熱ワイヤが基板上に形成されており、加熱ワイヤの上面には、絶縁層で分離されたプラナーワイヤヒューズが形成されている。ワイヤヒューズは加熱ワイヤに直交する方向の延びている。ワイヤヒューズと加熱ワイヤが直交しているので加熱ワイヤからの熱がワイヤヒューズの直交部分のみに与えられる。これにより信頼性高い局部的加熱が達成される。
【００１１】
米国特許番号５，４４４，２８７には熱的に活性でノイズに強いヒューズを備えた半導体装置が開示されている。このヒューズはワイヤヒューズと、結合層により熱的にワイヤヒューズに結合する加熱ワイヤとにより構成されている。加熱ワイヤからの熱が結合層によりワイヤヒューズに与えられて書き込みが行われる。加熱ワイヤとワイヤヒューズは同じ平面上に平行に配置されてもよい。また、ワイヤヒューズを形成する平面の下又は上に直交するように加熱ワイヤを配置してもよい。米国特許番号５，４４４，２８７に開示されたヒューズはワイヤへのスパイク電圧（ノイズ）による不慮の書き込みに強い。
【００１２】
しかしこれらのワイヤヒューズによる書き込みは、素子サイズがサブミクロンレベルに達した場合その信頼性に問題が生じる。というのは、マイクロエレクトロニクス素子サイズが縮小するに従いその供給電圧（Ｖｃｃ）も低くなり０．２５μｍレベルでは、（Ｖｃｃ＝２．５Ｖ）ではエネルギ消費がすでに限界に達する。将来０．２５μｍレベル以下のプロセスになると供給電圧がさらに下がり、ワイヤヒューズ・メモリ素子の書き込みはさらに困難になると思われる。さらには、線幅の縮小によりワイヤヒューズと加熱ワイヤの重なる面積が小さくなり熱交換面積も小さくり、従って、熱損失が大きくなり効率が悪くなる。
【００１３】
この発明の目的は、低電圧で動作する電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置を提供することである。
【００１４】
この発明は、半導体上に形成されてビットデ−タを記憶する電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置であって、前記不揮発性メモリ素子は、ワイヤフューズと加熱ワイヤとを備え、前記ワイヤフューズは平面上に直線上に形成され、且つ、電流により生じるジュール熱により溶融してプログラムされるメモリ素子を成し、前記加熱ワイヤは前記電流によるジュール熱によりさらなる熱を発生し、該発生した熱をプログラミング中に前記ワイヤフューズに供給し、前記加熱ワイヤは前記ワイヤフューズを囲むヒータとして配され、前記ワイヤフューズを囲む前記ヒータは前記ワイヤフューズ周囲の一連のオープンループとして形成され、該オープンループは前記ワイヤフューズに平行な方向にツイストされていることを特徴とした電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置を提供する。
さらに、この発明は、半導体上に形成されてビットデ−タを記憶する電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置であって、前記不揮発性メモリ素子は、ワイヤフューズと加熱ワイヤとを備え、前記ワイヤフューズは平面上に直線上に形成され、且つ、電流により生じるジュール熱により溶融してプログラムされるメモリ素子を成し、前記加熱ワイヤは前記電流によるジュール熱によりさらなる熱を発生し、該発生した熱をプログラミング中に前記ワイヤフューズに供給し、前記加熱ワイヤは前記ワイヤフューズを囲むヒータとして配され、前記ワイヤフューズを囲む前記ヒータは前記ワイヤフューズ周囲の一連のハーフループとして形成され、該ハーフループは前記ワイヤフューズに平行な方向にツイストされていることを特徴とした電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置を提供する。
【００１５】
この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置では、さらに、加熱ワイヤは水平ワイヤ部分と垂直ワイヤ部分とにより形成されている。これら水平ワイヤ部分と垂直ワイヤ部分は直列に接続されて加熱ワイヤを形成している。
【００１６】
この発明の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置では、さらに、水平ワイヤ部分は半導体装置の局部相互接続部と金属層として水平線状に形成され、垂直ワイヤ部分は半導体装置の垂直コネクタとバイアとして形成されている。
【００１７】
この発明の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置では、さらに、半導体装置の局部相互接続部と金属層としての水平線と垂直コネクタとバイアとは半導体装置においてサブミクロンサイズの部品として形成されている。
【００１８】
”Ｍｅｔａｌ Ｏｎｅ”として知られている金属層のような半導体装置の金属層を不揮発性メモリ素子が備える場合、この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置では、ワイヤヒューズは半導体装置の金属層として形成される。
【００２０】
ワイヤヒューズは半導体装置の局部相互接続層として形成してもよい。従ってこの発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置では半導体装置の局部相互接続層として形成されたワイヤヒューズを備える。
【００２２】
この発明の半導体装置では不揮発性メモリ素子に対する書き込みが信頼性高く行われる。
【００２３】
【発明の実施の形態】
この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置はワイヤヒューズと加熱ワイヤを備える。この実施形態ではワイヤヒューズでのエネルギ消散は局部で大きくなる。加熱ワイヤはワイヤヒューズを取り囲むように又はワイヤヒューズに沿って湾曲して形成され両者間に空間が形成される。書き込みにおいてはワイヤヒューズを溶融するに十分な熱が発生される。図１は、この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第１の実施の形態を示す斜視図である。
【００２４】
不揮発性メモリ素子１が半導体表面２上に形成されている。ワイヤヒューズ３がループ状加熱ワイヤ４に囲まれている。ワイヤヒューズ３と加熱ワイヤ４は、ここでは図示しないが好ましくは絶縁体に埋め込まれている。加熱ワイヤ４は第１の底部水平ワイヤ６，第１の垂直ワイヤ７，第１の上部水平ワイヤ８，第２の垂直ワイヤ９，第２の底部水平ワイヤ１０により構成されている。
【００２５】
ここで、”水平”、”垂直”とは半導体表面２に対するもので大地とは無関係である。さらには、あるワイヤ部分は半導体表面２に対して傾斜していてもよい。
【００２６】
加熱ワイヤ４は第１の底部水平ワイヤ６，第１の垂直ワイヤ７，第１の上部水平ワイヤ８，第２の垂直ワイヤ９，第２の底部水平ワイヤ１０を直列に接続して形成されている。水平ワイヤは実質的に直線状であり、ワイヤヒューズ３に対して平行に小さなステップが形成されていて加熱ワイヤ４がオープンループを成している。垂直ワイヤも直線であり、ワイヤヒューズ３に対して平行に小さなステップが形成されてもよい。
【００２７】
ワイヤヒューズ３と加熱ワイヤ４は共に、図示しない電気的接続のための接続パッドを備えている。当業者であれば理解できるように、ワイヤヒューズ３と加熱ワイヤ４は、所望のワイヤヒューズに対する書き込み又は読み出しのための図示しない選択回路に接続される。
【００２８】
不揮発性メモリ素子１は通常の半導体装置（集積回路）を製造するプロセスで形成でき、特に工程を追加する必要はない。以下に不揮発性メモリ素子１の製造プロセスを簡単に説明する。
【００２９】
第１の底部水平ワイヤ６と第２の底部水平ワイヤ１０は、不揮発性メモリ素子１が組み込まれる半導体装置の局部相互接続線を形成する際に同じ工程で形成される。
【００３０】
第１の垂直ワイヤ７と第２の垂直ワイヤ９は各々複数の部分から成る。即ち、第１の垂直ワイヤ７は接続部分１１，金属部分１３，媒介部分１５とにより構成される。第２の垂直ワイヤ９は接続部分１２，金属部分１４，媒介部分１６とにより構成される。図に示すように、金属部分１３により接続部分１１と媒介部分１５が接続され、金属部分１４により接続部分１２と媒介部分１６が接続される。これら、接続部分１１，１２，金属部分１３，１４，媒介部分１５、１６は一連の工程により形成される。第１ステップで第１の底部水平ワイヤ６と第２の底部水平ワイヤ１０を含む面が絶縁層好ましくはＳｉＯ２により覆われる。
【００３１】
リソグラヒィとエッチングによるパターンニング工程でコンタクト用開口が形成される。このコンタクト用開口は従来より知られるプロセスで金属が充填される。
【００３２】
金属層の堆積、リソグラヒィ、エッチング、誘電層の堆積より成る次の工程で金属部分１３，１４が形成される。この工程ではさらに誘電層にワイヤヒューズ３が形成される。
【００３３】
なおこの工程では、絶縁層の堆積、リソグラヒィ、エッチングによる一連の工程で金属部分１３，１４を確定する開口を形成してもよい。ここでは、ワイヤヒューズ３を確定するトレンチを絶縁層に形成し、続いて、開口とトレンチに金属を充填して金属部分１３，１４、ワイヤヒューズ３をそれぞれ形成する。この充填工程は従来から知られている方法が用いられる。
【００３４】
次の絶縁層の堆積、リソグラヒィ、パターンニングによる一連の工程で媒介部分１５、１６を形成すべき開口が確定されて第１の垂直ワイヤ７と第２の垂直ワイヤ９が完成する。媒介部分１５、１６は従来から知られている方法で金属が充填されて形成される。
【００３５】
最終工程で、従来から知られている金属加工、パターンニングにより第１の上部水平ワイヤ８が形成される。例えば、金属層が堆積され、リソグラヒィ、エッチングにより第１の上部水平ワイヤ８が確定され、誘電層が堆積される。
【００３６】
なお、第１の上部水平ワイヤ８を確定するためにパターンニングによりトレンチ内に絶縁層を堆積してもよい。この後、金属を充填して第１の上部水平ワイヤ８を形成する。
【００３７】
この第１の実施形態では、加熱ワイヤはワイヤヒューズに局部的に熱を発生するための一つのループを備えているが、実際の熱消散を考慮した場合、二つ以上のループを備えてもよい。この場合、底部、上部にさらなる水平、垂直ワイヤを形成する必要がある。
【００３８】
なお、上記説明した各工程は図１に示す不揮発性メモリ素子１の基本的工程のみを示しており、従来から知られている、例えば、平坦化工程を加えてもよい。
【００３９】
第１の実施形態では、ワイヤヒューズ３を”Ｍｅｔａｌ Ｏｎｅ”として知られている第１の金属平面に金属線として形成される。ワイヤヒューズ３をより高い金属平面内に金属線として形成してもよい。この場合、ワイヤヒューズ３の下部の金属平面から同ワイヤの上部の金属平面へループするように加熱ワイヤ４でワイヤヒューズ３を取り囲むようにしてもよい。
【００４０】
さらには第２の実施形態のように、局部相互接続平面内に（ドープ）ポリシリコン又はシリサイド（例えばチタニウムディシリサイド）線をワイヤヒューズ３として形成してもよい。図２に示すのはこの発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第２の実施の形態を示す斜視図である。
【００４１】
不揮発性メモリ素子１が半導体表面２上に形成されている。湾曲した加熱ワイヤ４のハーフループでワイヤヒューズ３側部、上部を取り囲んでいる。ワイヤヒューズ３と加熱ワイヤ４は、ここでは図示しないが好ましくは絶縁体に埋め込まれている。加熱ワイヤ４は第１の底部水平ワイヤ２０，第２の底部水平ワイヤ２１，第３の底部水平ワイヤ２２，第４の底部水平ワイヤ２３により構成されている。各ワイヤは局部相互接続面に配置されている。加熱ワイヤ４はさらに垂直部分として、第１の垂直ワイヤ２４，第２の垂直ワイヤ２５，第３の垂直ワイヤ２６，第４の垂直ワイヤ２７，第５の垂直ワイヤ２８，第６の垂直ワイヤ２９，第７の垂直ワイヤ３０，第８の垂直ワイヤ３１より構成されている。ワイヤヒューズ３の上部において、加熱ワイヤ４はさらに水平部分として、第１の水平ワイヤ３２，第２の水平ワイヤ３３，第３の水平ワイヤ３４，第４の水平ワイヤ３５，第５の水平ワイヤ３６により構成されている。図２にでは、第２の底部水平ワイヤ２１と第４の垂直ワイヤ２７のみが部分的に示されている。第３の垂直ワイヤ２６は図２では点線で示すように隠れている。
【００４２】
ここで、”水平”、”垂直”とは半導体表面２に対するもので大地とは無関係である。
【００４３】
加熱ワイヤ４は第１の上部水平ワイヤ３２，第１の垂直ワイヤ２４，第1の底部水平ワイヤ２０、第２の垂直ワイヤ２５，第２の上部水平ワイヤ３３，第３の垂直ワイヤ２６，第２の低部水平ワイヤ２１、第４の垂直ワイヤ２７，第３の上部水平ワイヤ３４，第５の垂直ワイヤ２８，第３の底部水平ワイヤ２２、第６の垂直ワイヤ２９，第４の上部水平ワイヤ３５，第７の垂直ワイヤ３０，第４の底部水平ワイヤ２３，第８の垂直ワイヤ３１，第５の上部水平ワイヤ３６を直列に接続して形成されている。
【００４４】
ワイヤヒューズ３と加熱ワイヤ４は、上述した選択回路への電気的素子の図示しない接続部分を成している。
【００４５】
第２の実施形態では、局部相互接続平面に配されるワイヤヒューズ３の第１の下部水平ワイヤ２０，第２の底部水平ワイヤ２１、第３の低部水平ワイヤ２２、第４の底部水平ワイヤ２３が、不揮発性メモリ素子１が組み込まれる半導体装置の局部相互接続線が形成されるときに同様な工程で形成される。
【００４６】
ワイヤヒューズ３の第１の下部水平ワイヤ２０，第２の底部水平ワイヤ２１、第３の低部水平ワイヤ２２、第４の底部水平ワイヤ２３はポリシリコン又はシリサイドで形成してもよい。各構成要素の材料は実際の製造工程に応じて適宜選択すればよい。
【００４７】
第１の垂直ワイヤ２４と第２の垂直ワイヤ２５の各々が第１の下部水平ワイヤ２０に接続される接続部分を成す。第３の垂直ワイヤ２６と第４の垂直ワイヤ２７の各々が第２の下部水平ワイヤ２１に接続される接続部分を成す。第５の垂直ワイヤ２８と第６の垂直ワイヤ２９の各々が第３の下部水平ワイヤ２２に接続される接続部分を成す。第７の垂直ワイヤ３０と第８の垂直ワイヤ３１の各々が第４の下部水平ワイヤ２３に接続される接続部分を成す。これらの接続部分は、従来から知られるコンタクト充填工程で用いられるＡｌ、Ｗ等の金属で形成できるが、実際の製造工程に応じて適宜選択すればよい。
【００４８】
第１の工程で、ワイヤヒューズ３の第１の下部水平ワイヤ２０，第２の底部水平ワイヤ２１、第３の低部水平ワイヤ２２、第４の低部水平ワイヤ２３を含む平面が絶縁層、好ましくはＳｉＯ２により覆われる。
【００４９】
第２の工程で、リソグラヒィとエッチングによるパターンニング工程で、第１の下部水平ワイヤ２０に接続される第１の垂直ワイヤ２４と第２の垂直ワイヤ２５、第２の下部水平ワイヤ２１に接続される第３の垂直ワイヤ２６と第４の垂直ワイヤ２７、第３の下部水平ワイヤ２２に接続される第５の垂直ワイヤ２８と第６の垂直ワイヤ２９、第４の下部水平ワイヤ２３に接続される第７の垂直ワイヤ３０と第８の垂直ワイヤ３１を各々形成するためのコンタクト開口が形成される。これら開口は従来から知られている方法で金属が充填される。
【００５０】
次の絶縁層堆積、リソグラヒィ、エッチングを含む工程で各垂直ワイヤに水平ワイヤを接続するための開口が確定される。この工程でさらに、上部水平ワイヤ３２、３３、３４、３５，３６を確定するためのトレンチが絶縁層内にパターニングされる。
【００５１】
次に、開口とトレンチを金属で充填して上部水平ワイヤとこれらワイヤと垂直ワイヤとの接続部分が形成される。金属充填工程は従来から知られる方法で行われる。
【００５２】
なお、上部水平ワイヤ３２、３３、３４、３５，３６は従来から知られる金属充填、成長、リソグラヒィ、エッチング、絶縁層堆積の一連の工程により形成してもよい。
【００５３】
第２の実施形態では、加熱ワイヤ４はワイヤヒューズに局部的に熱を発生させるための三つのハーフループを備えているが、実際のエネルギ消散に応じてこれ以外の個数のハーフループを備えてもよい。それにより、底部、上部水平、垂直ワイヤの個数は変えられる。
【００５４】
第２の実施形態では、加熱ワイヤ４の水平、垂直部分は直線状に形成されが、ワイヤヒューズ３の方向に平行な小さなステップを有しても良い。この場合も上記製造工程に何ら影響を与えるものではないことは当業者であれば理解できるところである。
【００５５】
上記説明した不揮発性メモリ１の製造工程は、これが組み込まれる所定の半導体装置のある製造工程で用いられる従来の通常の工程に相当し、特別な工程を必要としない。
【００５６】
さらには、ワイヤヒューズ３上の上部水平ワイヤ３２、３３，３４，３５を構成するフルループ又は複数のハーフループに不揮発性メモリ１の形状は限定されない。例えば、ハーフループの上部水平ワイヤは”Ｕ”形状にワイヤヒューズ３の下部のみに構成してもよい。さらには、各ハーフループは、ワイヤヒューズ３の片側に９０度回転させた”Ｕ”形状に垂直ワイヤを一つだけ備えるようにしてもよい。
【００５７】
不揮発性メモリ１は例えば製品テスタにより又はパッケージ後に電気的に書き込み可能である。書き込みの間に、電流により加熱ワイヤ４が加熱され、加熱ワイヤループ（又はハーフループ）周辺にさらなる熱が発生する。これにより、十分な書き込みのためにワイヤヒューズ３に必要なエネルギ消散は非常に少なくなり、低電圧動作に見合うものとなる。不揮発性メモリ１からの読み出しの最中に、ワイヤヒューズの電気的導通が観測される。この段階でワイヤヒューズが導通状態であれば、ヒータは加熱されずワイヤヒューズ周辺でのエネルギ消散は小さくワイヤヒューズ自体の発熱のみとなる（ワイヤヒューズが切れることもある）。この結果、信頼性高い読み出し動作が行われる。
【００５８】
なお、ヒューズは基本的に受動的な素子なのでダイオードやトランジスタ等能動的な素子とは直接関係しない。従って、この発明のコンセプトは不揮発性メモリ１を備えた半導体装置に適用されるものである。
【００５９】
この発明はさらに書き込みに必要なジュール熱又は温度勾配に関する応用に適用できるものである。
【図面の簡単な説明】
【図１】 この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第１の実施の形態を示す斜視図である。
【図２】 この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第２の実施の形態を示す斜視図である。
【発明の属する技術分野】
この発明は、電気的に書き換え可能な不揮発性記憶素子を備えた半導体装置に関する。
【０００２】
【従来の技術】
サイズの小さい書き換え可能な不揮発性記憶素子は、例えばダイや製品が特定される論理回路やアナログ装置等多くのマイクロエレクトロニクス製品に用いられている。他の応用としては、セキュリティビット、電子キー、ネットワークアドレスビット、低密度オペレーティングシステムコード等がある。
【０００３】
サイズの小さい書き換え可能な不揮発性記憶素子を製造する方法としては様々な方法が知られている。例えば、微細配線パターン用レーザカッティング、単一ポリ（Ｅ）ＥＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等への応用、ワイヤヒューズへの応用等である。
【０００４】
【発明が解決しようとする課題】
通常これらの方法はコスト、信頼性、サイズにおける柔軟性に欠ける。例えばレーザカッティングでは半導体装置の保護層にダメージを与える可能性がある。さらにはレーザカッティングは比較的時間を要し、全体的なプロセススループットに影響を与える。
【０００５】
ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ等ではさらなる工程が必要となり製品のコストアップにつながる。
【０００６】
単一ポリ（Ｅ）ＥＰＲＯＭでは、データ維持、低リーク電流を達成するためのトンネル酸化の限界は約７ｎｍである。サブミクロンでのプロセスで、例えば、０．２５μｍ以下ではゲート酸化は通常７ｎｍ以下である。従って、（Ｅ）ＥＰＲＯＭではさらなる工程が必要となり製造コストがあがることとなる。
【０００７】
ワイヤヒューズにより比較的簡単な構造のメモリ素子が提供される。このようなメモリでは、ワイヤヒューズに流れる電流により生ずるジュール熱によりデータ書き込みが行われる。この書き込みの間にワイヤヒューズが溶融して切れる。
【０００８】
しかし、ワイヤヒューズを溶融ためのエネルギを生み出すには非常に大きな電流が必要となる。この改善策として、ワイヤヒューズ・メモリ素子の書き込みにおいては加熱ワイヤをワイヤヒューズの近傍に設け、加熱ワイヤからのジュール熱によりワイヤヒューズの書き込みを行う方法が知られている。
【０００９】
米国特許番号３，６９９，４０３には半導体上のダイオードマトリクスにおけるワイヤヒューズ素子が開示されている。このワイヤヒューズ素子はマトリクス中のダイオードにさらなる熱を加えるべく平面ワイヤとして形成されている。電流が流れることによりダイオードに書き込みがなされるのであるが、加熱ワイヤからの熱と合わさって生じるエネルギはダイオードを溶融するには十分である。
【００１０】
米国特許番号４，８１４，８５３には書き込み可能なヒューズを備えた半導体装置が開示されている。プラナー加熱ワイヤが基板上に形成されており、加熱ワイヤの上面には、絶縁層で分離されたプラナーワイヤヒューズが形成されている。ワイヤヒューズは加熱ワイヤに直交する方向の延びている。ワイヤヒューズと加熱ワイヤが直交しているので加熱ワイヤからの熱がワイヤヒューズの直交部分のみに与えられる。これにより信頼性高い局部的加熱が達成される。
【００１１】
米国特許番号５，４４４，２８７には熱的に活性でノイズに強いヒューズを備えた半導体装置が開示されている。このヒューズはワイヤヒューズと、結合層により熱的にワイヤヒューズに結合する加熱ワイヤとにより構成されている。加熱ワイヤからの熱が結合層によりワイヤヒューズに与えられて書き込みが行われる。加熱ワイヤとワイヤヒューズは同じ平面上に平行に配置されてもよい。また、ワイヤヒューズを形成する平面の下又は上に直交するように加熱ワイヤを配置してもよい。米国特許番号５，４４４，２８７に開示されたヒューズはワイヤへのスパイク電圧（ノイズ）による不慮の書き込みに強い。
【００１２】
しかしこれらのワイヤヒューズによる書き込みは、素子サイズがサブミクロンレベルに達した場合その信頼性に問題が生じる。というのは、マイクロエレクトロニクス素子サイズが縮小するに従いその供給電圧（Ｖｃｃ）も低くなり０．２５μｍレベルでは、（Ｖｃｃ＝２．５Ｖ）ではエネルギ消費がすでに限界に達する。将来０．２５μｍレベル以下のプロセスになると供給電圧がさらに下がり、ワイヤヒューズ・メモリ素子の書き込みはさらに困難になると思われる。さらには、線幅の縮小によりワイヤヒューズと加熱ワイヤの重なる面積が小さくなり熱交換面積も小さくり、従って、熱損失が大きくなり効率が悪くなる。
【００１３】
この発明の目的は、低電圧で動作する電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置を提供することである。
【００１４】
この発明は、半導体上に形成されてビットデ−タを記憶する電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置であって、前記不揮発性メモリ素子は、ワイヤフューズと加熱ワイヤとを備え、前記ワイヤフューズは平面上に直線上に形成され、且つ、電流により生じるジュール熱により溶融してプログラムされるメモリ素子を成し、前記加熱ワイヤは前記電流によるジュール熱によりさらなる熱を発生し、該発生した熱をプログラミング中に前記ワイヤフューズに供給し、前記加熱ワイヤは前記ワイヤフューズを囲むヒータとして配され、前記ワイヤフューズを囲む前記ヒータは前記ワイヤフューズ周囲の一連のオープンループとして形成され、該オープンループは前記ワイヤフューズに平行な方向にツイストされていることを特徴とした電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置を提供する。
さらに、この発明は、半導体上に形成されてビットデ−タを記憶する電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置であって、前記不揮発性メモリ素子は、ワイヤフューズと加熱ワイヤとを備え、前記ワイヤフューズは平面上に直線上に形成され、且つ、電流により生じるジュール熱により溶融してプログラムされるメモリ素子を成し、前記加熱ワイヤは前記電流によるジュール熱によりさらなる熱を発生し、該発生した熱をプログラミング中に前記ワイヤフューズに供給し、前記加熱ワイヤは前記ワイヤフューズを囲むヒータとして配され、前記ワイヤフューズを囲む前記ヒータは前記ワイヤフューズ周囲の一連のハーフループとして形成され、該ハーフループは前記ワイヤフューズに平行な方向にツイストされていることを特徴とした電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置を提供する。
【００１５】
この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置では、さらに、加熱ワイヤは水平ワイヤ部分と垂直ワイヤ部分とにより形成されている。これら水平ワイヤ部分と垂直ワイヤ部分は直列に接続されて加熱ワイヤを形成している。
【００１６】
この発明の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置では、さらに、水平ワイヤ部分は半導体装置の局部相互接続部と金属層として水平線状に形成され、垂直ワイヤ部分は半導体装置の垂直コネクタとバイアとして形成されている。
【００１７】
この発明の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置では、さらに、半導体装置の局部相互接続部と金属層としての水平線と垂直コネクタとバイアとは半導体装置においてサブミクロンサイズの部品として形成されている。
【００１８】
”Ｍｅｔａｌ Ｏｎｅ”として知られている金属層のような半導体装置の金属層を不揮発性メモリ素子が備える場合、この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置では、ワイヤヒューズは半導体装置の金属層として形成される。
【００２０】
ワイヤヒューズは半導体装置の局部相互接続層として形成してもよい。従ってこの発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置では半導体装置の局部相互接続層として形成されたワイヤヒューズを備える。
【００２２】
この発明の半導体装置では不揮発性メモリ素子に対する書き込みが信頼性高く行われる。
【００２３】
【発明の実施の形態】
この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置はワイヤヒューズと加熱ワイヤを備える。この実施形態ではワイヤヒューズでのエネルギ消散は局部で大きくなる。加熱ワイヤはワイヤヒューズを取り囲むように又はワイヤヒューズに沿って湾曲して形成され両者間に空間が形成される。書き込みにおいてはワイヤヒューズを溶融するに十分な熱が発生される。図１は、この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第１の実施の形態を示す斜視図である。
【００２４】
不揮発性メモリ素子１が半導体表面２上に形成されている。ワイヤヒューズ３がループ状加熱ワイヤ４に囲まれている。ワイヤヒューズ３と加熱ワイヤ４は、ここでは図示しないが好ましくは絶縁体に埋め込まれている。加熱ワイヤ４は第１の底部水平ワイヤ６，第１の垂直ワイヤ７，第１の上部水平ワイヤ８，第２の垂直ワイヤ９，第２の底部水平ワイヤ１０により構成されている。
【００２５】
ここで、”水平”、”垂直”とは半導体表面２に対するもので大地とは無関係である。さらには、あるワイヤ部分は半導体表面２に対して傾斜していてもよい。
【００２６】
加熱ワイヤ４は第１の底部水平ワイヤ６，第１の垂直ワイヤ７，第１の上部水平ワイヤ８，第２の垂直ワイヤ９，第２の底部水平ワイヤ１０を直列に接続して形成されている。水平ワイヤは実質的に直線状であり、ワイヤヒューズ３に対して平行に小さなステップが形成されていて加熱ワイヤ４がオープンループを成している。垂直ワイヤも直線であり、ワイヤヒューズ３に対して平行に小さなステップが形成されてもよい。
【００２７】
ワイヤヒューズ３と加熱ワイヤ４は共に、図示しない電気的接続のための接続パッドを備えている。当業者であれば理解できるように、ワイヤヒューズ３と加熱ワイヤ４は、所望のワイヤヒューズに対する書き込み又は読み出しのための図示しない選択回路に接続される。
【００２８】
不揮発性メモリ素子１は通常の半導体装置（集積回路）を製造するプロセスで形成でき、特に工程を追加する必要はない。以下に不揮発性メモリ素子１の製造プロセスを簡単に説明する。
【００２９】
第１の底部水平ワイヤ６と第２の底部水平ワイヤ１０は、不揮発性メモリ素子１が組み込まれる半導体装置の局部相互接続線を形成する際に同じ工程で形成される。
【００３０】
第１の垂直ワイヤ７と第２の垂直ワイヤ９は各々複数の部分から成る。即ち、第１の垂直ワイヤ７は接続部分１１，金属部分１３，媒介部分１５とにより構成される。第２の垂直ワイヤ９は接続部分１２，金属部分１４，媒介部分１６とにより構成される。図に示すように、金属部分１３により接続部分１１と媒介部分１５が接続され、金属部分１４により接続部分１２と媒介部分１６が接続される。これら、接続部分１１，１２，金属部分１３，１４，媒介部分１５、１６は一連の工程により形成される。第１ステップで第１の底部水平ワイヤ６と第２の底部水平ワイヤ１０を含む面が絶縁層好ましくはＳｉＯ２により覆われる。
【００３１】
リソグラヒィとエッチングによるパターンニング工程でコンタクト用開口が形成される。このコンタクト用開口は従来より知られるプロセスで金属が充填される。
【００３２】
金属層の堆積、リソグラヒィ、エッチング、誘電層の堆積より成る次の工程で金属部分１３，１４が形成される。この工程ではさらに誘電層にワイヤヒューズ３が形成される。
【００３３】
なおこの工程では、絶縁層の堆積、リソグラヒィ、エッチングによる一連の工程で金属部分１３，１４を確定する開口を形成してもよい。ここでは、ワイヤヒューズ３を確定するトレンチを絶縁層に形成し、続いて、開口とトレンチに金属を充填して金属部分１３，１４、ワイヤヒューズ３をそれぞれ形成する。この充填工程は従来から知られている方法が用いられる。
【００３４】
次の絶縁層の堆積、リソグラヒィ、パターンニングによる一連の工程で媒介部分１５、１６を形成すべき開口が確定されて第１の垂直ワイヤ７と第２の垂直ワイヤ９が完成する。媒介部分１５、１６は従来から知られている方法で金属が充填されて形成される。
【００３５】
最終工程で、従来から知られている金属加工、パターンニングにより第１の上部水平ワイヤ８が形成される。例えば、金属層が堆積され、リソグラヒィ、エッチングにより第１の上部水平ワイヤ８が確定され、誘電層が堆積される。
【００３６】
なお、第１の上部水平ワイヤ８を確定するためにパターンニングによりトレンチ内に絶縁層を堆積してもよい。この後、金属を充填して第１の上部水平ワイヤ８を形成する。
【００３７】
この第１の実施形態では、加熱ワイヤはワイヤヒューズに局部的に熱を発生するための一つのループを備えているが、実際の熱消散を考慮した場合、二つ以上のループを備えてもよい。この場合、底部、上部にさらなる水平、垂直ワイヤを形成する必要がある。
【００３８】
なお、上記説明した各工程は図１に示す不揮発性メモリ素子１の基本的工程のみを示しており、従来から知られている、例えば、平坦化工程を加えてもよい。
【００３９】
第１の実施形態では、ワイヤヒューズ３を”Ｍｅｔａｌ Ｏｎｅ”として知られている第１の金属平面に金属線として形成される。ワイヤヒューズ３をより高い金属平面内に金属線として形成してもよい。この場合、ワイヤヒューズ３の下部の金属平面から同ワイヤの上部の金属平面へループするように加熱ワイヤ４でワイヤヒューズ３を取り囲むようにしてもよい。
【００４０】
さらには第２の実施形態のように、局部相互接続平面内に（ドープ）ポリシリコン又はシリサイド（例えばチタニウムディシリサイド）線をワイヤヒューズ３として形成してもよい。図２に示すのはこの発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第２の実施の形態を示す斜視図である。
【００４１】
不揮発性メモリ素子１が半導体表面２上に形成されている。湾曲した加熱ワイヤ４のハーフループでワイヤヒューズ３側部、上部を取り囲んでいる。ワイヤヒューズ３と加熱ワイヤ４は、ここでは図示しないが好ましくは絶縁体に埋め込まれている。加熱ワイヤ４は第１の底部水平ワイヤ２０，第２の底部水平ワイヤ２１，第３の底部水平ワイヤ２２，第４の底部水平ワイヤ２３により構成されている。各ワイヤは局部相互接続面に配置されている。加熱ワイヤ４はさらに垂直部分として、第１の垂直ワイヤ２４，第２の垂直ワイヤ２５，第３の垂直ワイヤ２６，第４の垂直ワイヤ２７，第５の垂直ワイヤ２８，第６の垂直ワイヤ２９，第７の垂直ワイヤ３０，第８の垂直ワイヤ３１より構成されている。ワイヤヒューズ３の上部において、加熱ワイヤ４はさらに水平部分として、第１の水平ワイヤ３２，第２の水平ワイヤ３３，第３の水平ワイヤ３４，第４の水平ワイヤ３５，第５の水平ワイヤ３６により構成されている。図２にでは、第２の底部水平ワイヤ２１と第４の垂直ワイヤ２７のみが部分的に示されている。第３の垂直ワイヤ２６は図２では点線で示すように隠れている。
【００４２】
ここで、”水平”、”垂直”とは半導体表面２に対するもので大地とは無関係である。
【００４３】
加熱ワイヤ４は第１の上部水平ワイヤ３２，第１の垂直ワイヤ２４，第1の底部水平ワイヤ２０、第２の垂直ワイヤ２５，第２の上部水平ワイヤ３３，第３の垂直ワイヤ２６，第２の低部水平ワイヤ２１、第４の垂直ワイヤ２７，第３の上部水平ワイヤ３４，第５の垂直ワイヤ２８，第３の底部水平ワイヤ２２、第６の垂直ワイヤ２９，第４の上部水平ワイヤ３５，第７の垂直ワイヤ３０，第４の底部水平ワイヤ２３，第８の垂直ワイヤ３１，第５の上部水平ワイヤ３６を直列に接続して形成されている。
【００４４】
ワイヤヒューズ３と加熱ワイヤ４は、上述した選択回路への電気的素子の図示しない接続部分を成している。
【００４５】
第２の実施形態では、局部相互接続平面に配されるワイヤヒューズ３の第１の下部水平ワイヤ２０，第２の底部水平ワイヤ２１、第３の低部水平ワイヤ２２、第４の底部水平ワイヤ２３が、不揮発性メモリ素子１が組み込まれる半導体装置の局部相互接続線が形成されるときに同様な工程で形成される。
【００４６】
ワイヤヒューズ３の第１の下部水平ワイヤ２０，第２の底部水平ワイヤ２１、第３の低部水平ワイヤ２２、第４の底部水平ワイヤ２３はポリシリコン又はシリサイドで形成してもよい。各構成要素の材料は実際の製造工程に応じて適宜選択すればよい。
【００４７】
第１の垂直ワイヤ２４と第２の垂直ワイヤ２５の各々が第１の下部水平ワイヤ２０に接続される接続部分を成す。第３の垂直ワイヤ２６と第４の垂直ワイヤ２７の各々が第２の下部水平ワイヤ２１に接続される接続部分を成す。第５の垂直ワイヤ２８と第６の垂直ワイヤ２９の各々が第３の下部水平ワイヤ２２に接続される接続部分を成す。第７の垂直ワイヤ３０と第８の垂直ワイヤ３１の各々が第４の下部水平ワイヤ２３に接続される接続部分を成す。これらの接続部分は、従来から知られるコンタクト充填工程で用いられるＡｌ、Ｗ等の金属で形成できるが、実際の製造工程に応じて適宜選択すればよい。
【００４８】
第１の工程で、ワイヤヒューズ３の第１の下部水平ワイヤ２０，第２の底部水平ワイヤ２１、第３の低部水平ワイヤ２２、第４の低部水平ワイヤ２３を含む平面が絶縁層、好ましくはＳｉＯ２により覆われる。
【００４９】
第２の工程で、リソグラヒィとエッチングによるパターンニング工程で、第１の下部水平ワイヤ２０に接続される第１の垂直ワイヤ２４と第２の垂直ワイヤ２５、第２の下部水平ワイヤ２１に接続される第３の垂直ワイヤ２６と第４の垂直ワイヤ２７、第３の下部水平ワイヤ２２に接続される第５の垂直ワイヤ２８と第６の垂直ワイヤ２９、第４の下部水平ワイヤ２３に接続される第７の垂直ワイヤ３０と第８の垂直ワイヤ３１を各々形成するためのコンタクト開口が形成される。これら開口は従来から知られている方法で金属が充填される。
【００５０】
次の絶縁層堆積、リソグラヒィ、エッチングを含む工程で各垂直ワイヤに水平ワイヤを接続するための開口が確定される。この工程でさらに、上部水平ワイヤ３２、３３、３４、３５，３６を確定するためのトレンチが絶縁層内にパターニングされる。
【００５１】
次に、開口とトレンチを金属で充填して上部水平ワイヤとこれらワイヤと垂直ワイヤとの接続部分が形成される。金属充填工程は従来から知られる方法で行われる。
【００５２】
なお、上部水平ワイヤ３２、３３、３４、３５，３６は従来から知られる金属充填、成長、リソグラヒィ、エッチング、絶縁層堆積の一連の工程により形成してもよい。
【００５３】
第２の実施形態では、加熱ワイヤ４はワイヤヒューズに局部的に熱を発生させるための三つのハーフループを備えているが、実際のエネルギ消散に応じてこれ以外の個数のハーフループを備えてもよい。それにより、底部、上部水平、垂直ワイヤの個数は変えられる。
【００５４】
第２の実施形態では、加熱ワイヤ４の水平、垂直部分は直線状に形成されが、ワイヤヒューズ３の方向に平行な小さなステップを有しても良い。この場合も上記製造工程に何ら影響を与えるものではないことは当業者であれば理解できるところである。
【００５５】
上記説明した不揮発性メモリ１の製造工程は、これが組み込まれる所定の半導体装置のある製造工程で用いられる従来の通常の工程に相当し、特別な工程を必要としない。
【００５６】
さらには、ワイヤヒューズ３上の上部水平ワイヤ３２、３３，３４，３５を構成するフルループ又は複数のハーフループに不揮発性メモリ１の形状は限定されない。例えば、ハーフループの上部水平ワイヤは”Ｕ”形状にワイヤヒューズ３の下部のみに構成してもよい。さらには、各ハーフループは、ワイヤヒューズ３の片側に９０度回転させた”Ｕ”形状に垂直ワイヤを一つだけ備えるようにしてもよい。
【００５７】
不揮発性メモリ１は例えば製品テスタにより又はパッケージ後に電気的に書き込み可能である。書き込みの間に、電流により加熱ワイヤ４が加熱され、加熱ワイヤループ（又はハーフループ）周辺にさらなる熱が発生する。これにより、十分な書き込みのためにワイヤヒューズ３に必要なエネルギ消散は非常に少なくなり、低電圧動作に見合うものとなる。不揮発性メモリ１からの読み出しの最中に、ワイヤヒューズの電気的導通が観測される。この段階でワイヤヒューズが導通状態であれば、ヒータは加熱されずワイヤヒューズ周辺でのエネルギ消散は小さくワイヤヒューズ自体の発熱のみとなる（ワイヤヒューズが切れることもある）。この結果、信頼性高い読み出し動作が行われる。
【００５８】
なお、ヒューズは基本的に受動的な素子なのでダイオードやトランジスタ等能動的な素子とは直接関係しない。従って、この発明のコンセプトは不揮発性メモリ１を備えた半導体装置に適用されるものである。
【００５９】
この発明はさらに書き込みに必要なジュール熱又は温度勾配に関する応用に適用できるものである。
【図面の簡単な説明】
【図１】 この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第１の実施の形態を示す斜視図である。
【図２】 この発明の電気的に書き込み可能な不揮発性メモリ素子を備えた半導体装置の第２の実施の形態を示す斜視図である。
Claims (7)
- 半導体上に形成されてビットデ−タを記憶する電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置であって、前記不揮発性メモリ素子は、ワイヤフューズと加熱ワイヤとを備え、前記ワイヤフューズは平面上に直線上に形成され、且つ、電流により生じるジュール熱により溶融してプログラムされるメモリ素子を成し、前記加熱ワイヤは前記電流によるジュール熱によりさらなる熱を発生し、該発生した熱をプログラミング中に前記ワイヤフューズに供給し、前記加熱ワイヤは前記ワイヤフューズを囲むヒータとして配され、
前記ワイヤフューズを囲む前記ヒータは前記ワイヤフューズ周囲の一連のオープンループとして形成され、該オープンループは前記ワイヤフューズに平行な方向にツイストされていることを特徴とした電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。 - 半導体上に形成されてビットデ−タを記憶する電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置であって、前記不揮発性メモリ素子は、ワイヤフューズと加熱ワイヤとを備え、前記ワイヤフューズは平面上に直線上に形成され、且つ、電流により生じるジュール熱により溶融してプログラムされるメモリ素子を成し、前記加熱ワイヤは前記電流によるジュール熱によりさらなる熱を発生し、該発生した熱をプログラミング中に前記ワイヤフューズに供給し、前記加熱ワイヤは前記ワイヤフューズを囲むヒータとして配され、
前記ワイヤフューズを囲む前記ヒータは前記ワイヤフューズ周囲の一連のハーフループとして形成され、該ハーフループは前記ワイヤフューズに平行な方向にツイストされていることを特徴とした電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。 - 前記加熱ワイヤは複数の水平ワイヤ部分と垂直ワイヤ部分とを備え、前記水平ワイヤ部分と前記垂直ワイヤ部分とが直列に接続されて前記加熱ワイヤを構成することを特徴とした請求項１又は２に記載の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。
- 前記水平ワイヤ部分は前記半導体装置の局部相互接続部分と金属層における水平線として形成され、前記垂直ワイヤ部分は前記半導体装置の垂直接続部分とバイアとして形成されることを特徴とした請求項３記載の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。
- 前記半導体装置の前記局部相互接続部分と前記金属層における前記水平線と前記半導体装置の前記垂直接続部分と前記バイアとは前記半導体装置のサブミクロンサイズ部分として形成されることを特徴とした請求項４記載の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。
- 前記ワイヤフューズは前記半導体装置の金属層として形成されることを特徴とした請求項１乃至５記載の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。
- 前記ワイヤフューズは前記半導体装置の局部相互接続層内に形成されることを特徴とした請求項１乃至５記載の電気的にプログラミング可能な不揮発性メモリ素子を備えた半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00204786 | 2000-12-22 | ||
| PCT/IB2001/002474 WO2002052647A2 (en) | 2000-12-22 | 2001-12-07 | Semiconductor device comprising an arrangement of an electrically programmable non-volatile memory element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004516683A JP2004516683A (ja) | 2004-06-03 |
| JP4223283B2 true JP4223283B2 (ja) | 2009-02-12 |
Family
ID=8172545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002553247A Expired - Fee Related JP4223283B2 (ja) | 2000-12-22 | 2001-12-07 | 電気的に書き込み可能な不揮発性記憶素子を備えた半導体装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6559483B2 (ja) |
| EP (1) | EP1346412B1 (ja) |
| JP (1) | JP4223283B2 (ja) |
| KR (1) | KR100800637B1 (ja) |
| CN (1) | CN1222997C (ja) |
| AT (1) | ATE389239T1 (ja) |
| DE (1) | DE60133218T2 (ja) |
| WO (1) | WO2002052647A2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60327551D1 (de) | 2002-12-05 | 2009-06-18 | Nxp Bv | Programmierbare nichtflüchtige halbleiterspeicheranordnung |
| US20060035474A1 (en) * | 2004-08-10 | 2006-02-16 | Pavel Komilovich | Increasing retention time for memory devices |
| KR100871697B1 (ko) * | 2007-01-17 | 2008-12-08 | 삼성전자주식회사 | 열발산 구조를 포함하는 전기 퓨즈 |
| US9318607B2 (en) * | 2013-07-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN104659013A (zh) * | 2013-11-19 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及半导体器件 |
| CN104701296B (zh) * | 2013-12-05 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法和半导体器件 |
| US9791499B2 (en) * | 2014-05-20 | 2017-10-17 | International Business Machines Corporation | Circuit to detect previous use of computer chips using passive test wires |
| DE102015121044B4 (de) | 2015-12-03 | 2020-02-06 | Infineon Technologies Ag | Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend |
| CN109244040B (zh) * | 2018-07-23 | 2021-08-20 | 珠海市杰理科技股份有限公司 | 芯片熔丝结构及芯片 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814853A (en) * | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
| US4507756A (en) * | 1982-03-23 | 1985-03-26 | Texas Instruments Incorporated | Avalanche fuse element as programmable device |
| GB2260219B (en) * | 1991-10-01 | 1995-08-30 | Northern Telecom Ltd | Improvements in integrated circuits |
| US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
| TW317643B (ja) * | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
| JPH10275905A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| JP3244037B2 (ja) * | 1997-10-31 | 2002-01-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH11234823A (ja) * | 1998-02-10 | 1999-08-27 | Hitachi Ltd | ガス絶縁開閉装置 |
| US6259146B1 (en) * | 1998-07-17 | 2001-07-10 | Lsi Logic Corporation | Self-aligned fuse structure and method with heat sink |
| US6496416B1 (en) * | 2000-12-19 | 2002-12-17 | Xilinx, Inc. | Low voltage non-volatile memory cell |
-
2001
- 2001-12-07 EP EP01272169A patent/EP1346412B1/en not_active Expired - Lifetime
- 2001-12-07 CN CNB018054595A patent/CN1222997C/zh not_active Expired - Fee Related
- 2001-12-07 WO PCT/IB2001/002474 patent/WO2002052647A2/en active IP Right Grant
- 2001-12-07 AT AT01272169T patent/ATE389239T1/de not_active IP Right Cessation
- 2001-12-07 DE DE60133218T patent/DE60133218T2/de not_active Expired - Lifetime
- 2001-12-07 KR KR1020027010879A patent/KR100800637B1/ko not_active IP Right Cessation
- 2001-12-07 JP JP2002553247A patent/JP4223283B2/ja not_active Expired - Fee Related
- 2001-12-20 US US10/024,760 patent/US6559483B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6559483B2 (en) | 2003-05-06 |
| ATE389239T1 (de) | 2008-03-15 |
| EP1346412A2 (en) | 2003-09-24 |
| KR20020076321A (ko) | 2002-10-09 |
| CN1404628A (zh) | 2003-03-19 |
| WO2002052647A3 (en) | 2002-10-31 |
| WO2002052647A2 (en) | 2002-07-04 |
| KR100800637B1 (ko) | 2008-02-01 |
| DE60133218T2 (de) | 2008-07-31 |
| CN1222997C (zh) | 2005-10-12 |
| US20020079513A1 (en) | 2002-06-27 |
| DE60133218D1 (de) | 2008-04-24 |
| JP2004516683A (ja) | 2004-06-03 |
| EP1346412B1 (en) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW228036B (ja) | ||
| US7531388B2 (en) | Electrically programmable fuse structures with narrowed width regions configured to enhance current crowding and methods of fabricating thereof | |
| US5614440A (en) | Method of forming a thermally activated noise immune fuse | |
| US7960808B2 (en) | Reprogrammable fuse structure and method | |
| KR100694644B1 (ko) | 프로그래머블 반도체 전자 퓨즈 | |
| US7645645B2 (en) | Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof | |
| US20030160297A1 (en) | System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient | |
| JPH06260558A (ja) | プログラミング可能なアンチヒューズ要素 | |
| JP2003115575A (ja) | 縦形ヒューズおよびダイオードに基づくワンタイムプログラマブル単位メモリセルおよびそれを用いるワンタイムプログラマブルメモリ | |
| JP4223283B2 (ja) | 電気的に書き込み可能な不揮発性記憶素子を備えた半導体装置 | |
| US7745855B2 (en) | Single crystal fuse on air in bulk silicon | |
| JP2000091438A (ja) | 半導体デバイスとその製造方法 | |
| CN103681603A (zh) | 金属通孔熔丝 | |
| US6472253B1 (en) | Programmable semiconductor device structures and methods for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080620 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |