JP4219375B2 - 遅延ロックループ回路 - Google Patents
遅延ロックループ回路 Download PDFInfo
- Publication number
- JP4219375B2 JP4219375B2 JP2006133172A JP2006133172A JP4219375B2 JP 4219375 B2 JP4219375 B2 JP 4219375B2 JP 2006133172 A JP2006133172 A JP 2006133172A JP 2006133172 A JP2006133172 A JP 2006133172A JP 4219375 B2 JP4219375 B2 JP 4219375B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- phase
- spread
- spreading code
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
次世代のデジタル移動通信システムの無線アクセス方式として、直接スペクトル拡散(DS-SS)変調による符号分割多重接続(CDMA)方式が検討されている。スペクトル拡散された信号を受信するには、受信側で送信側拡散符号の符号位相を検出し、該送信側拡散符号に位相同期するように逆拡散のための拡散符号を生成する必要がある。
相関器7は受信した拡散データ列と参照拡散符号列(基地局側と同一の拡散符号列)との相関演算を行う。図20に示すように送信データをa(t)、PN系列をc(t)とすると送信側では拡散器9において拡散処理を行って次式x(t)=a(t)・c(t)で示す信号を送信する。
R(t)=Σx(t)・c(t−τ)
=Σa(t)・c(t)・c(t−τ) t=Tc,2Tc,・・・N・Tc (1)
を出力する。但し、τは送信側拡散符号と受信側相関器の参照拡散符号間の符号ズレ(位相差)であり、積分期間は1シンボル期間(Nチップ期間=N・Tc)である。
以上より、参照拡散符号c(t−τ)の位相を1チップ周期Tcづつ変えて相関値を計算し、該相関値が設定レベル以上になるタイミングを検出することにより送信側における拡散開始タイミング(送信側拡散符号の位相)を識別できる。従って、タイミング決定部8は相関器7より出力する相関値が設定レベル以上になるタイミングに基づいて拡散開始タイミング(位相)を取得して逆拡散回路5に入力する。
図21はマッチトフィルタ71の構成説明図である。マッチトフィルタ71において71aはベースバンドの受信拡散データ列(図19のADコンバータ出力)をチップ周波数で順次シフトするNチップのシフトレジスタ(s1〜sN)、71bは参照拡散符号列をチップ周波数で順次シフトするNチップのシフトレジスタ(c1〜cN)、71cはベースバンドの拡散データ列と参照拡散符号列の対応ビットを乗算するN個の乗算器(MP1〜MPN)、71dは各乗算回路の出力を加算する加算回路、71eはPN系列(参照拡散符号列)を発生するPN発生器である。参照拡散符号列はNチップで構成され、1シンボル期間T(=N×Tc)毎に循環的に発生するようになっている。マッチトフィルタ71は、1チップ期間につき1個の相関値R(t)を出力し、以後、1チップ周期Tcづつ位相が異なる相関値を順次出力し、1シンボル期間でN個の位相の異なる相関値を出力する。タイミング決定部8はマッチトフィルタ71より出力する相関値R(t)を監視し、該相関値が設定レベルより大きくなったかチェックし、設定レベル以上になった時点を送信側の拡散符号列の開始(拡散開始タイミング)と同定する。
電圧制御発振器9gは、ローパスフィルタ出力に基づいて位相差τが0となるようにクロック周波数を制御する。例えば、PN系列(参照拡散符号)の位相が受信拡散符号に対して進めばクロック周波数を小さくして位相差が0となるように制御し、又、PN系列(参照拡散符号)の位相が受信拡散符号に対して遅れればクロック周波数を高くして位相差が0となるように制御する。
図25はDLL回路の別の構成例であり、図25(a)は図23に示すものと同一構成のDLL回路、図25(b)は図25(a)のDLL回路を変形した別のDLL回路の構成図である。PN符号の乗算、乗算結果の加算は線形演算なので順番を入れ換えることができる。従って、図25(a)のDLL回路は、図25(b)に示すように隣接する第1、第2のPN系列符号に乗算器9h,9iで±1をかけ、加算器9jで加算した値を受信信号に乗積しても等価である。
(1)受信初期同期における符号位相検出時間は、相関をとる符号長をN個とすれば、マッチトフィルタではNチップ周期(=N・Tc)必要とし、スライディング相関器ではN2チップ周期(=N2・Tc)必要になる。すなわち、マッチトフィルタの符号位相検出時間は短く、スライディング相関器の1/Nである。
(2)相関器をディジタル処理で実現した場合の回路規模は、図21、図22を参照すると、マッチトフィルタではタップ数分(=N)の2つのシフトレジスタと、タップ数の乗算器と、1つのトーナメント加算器を必要とする。しかし、スライディング相関器では1個の乗算器と累積加算器を必要とするのみである。すなわち、マッチトフィルタのハードウェア規模はスライディング相関器に比べてはるかに大きい。
(3)回路の消費電力は、CMOS LSIを前提とした場合、使用ゲート数×動作周波数に比例すると考えられる。動作周波数はマッチトフィルタもスライディング相関器もチップ周波数、あるいは、チップのオーバーサンプル周波数なので、消費電力は回路規模に比例すると考えられる。従って、マッチトフィルタの消費電力はスライディング相関器に比べてはるかに大きい。
本発明の目的は、位相同期捕捉範囲を拡大できるDLL回路を提供することである。
又、本発明によれば、前記nが異なる複数の重みを用意し、最初nが大きな重みを用いて合成拡散符号を出力し、該合成拡散符号と受信拡散符号との相関出力が設定レベル以下になる毎にnが小さな重み用いて合成拡散符号を出力するようにしたから、ロックレンジを狭めつつ位相差に対するDLL回路のループゲインを高くでき、DLLの特性を改善することができる。
(a)相関器の第1実施例
図1は第1実施例の相関器の構成図で、受信したスペクトル拡散信号に含まれる受信拡散符号と参照拡散符号との相関を演算する相関器の構成図である。
図中、21はM系列としてのPN系列(参照拡散符号)を循環的に発生するPN系列発生器で、PN系列の符号長はNチップ、チップ幅はTc、PN系列の符号周期(N・Tc)は1シンボル期間(1ビット期間)Tに等しい。22は位相シフトした複数(図では2つ)の第1、第2の参照拡散符号列A1,A2に重み付けを行って合成する合成符号生成部、23は合成拡散符号Aと受信拡散符号Bの相関を演算する演算回路、24は演算回路の出力レベルに基づいて受信拡散符号と参照拡散符号の位相差(受信拡散符号の位相)を検出する位相検出回路である。
以上の第1実施例では、2つの位相遅延した参照拡散符号A1,A2に重みw1,w2を付けて合成し、合成拡散符号と受信拡散符号の相関を演算した場合である。この考えを拡張してM個の位相遅延した参照拡散符号A1〜AMに重みw1〜wMを付けて合成し、合成拡散符号と受信拡散符号の相関を演算するように構成すれば、位相検出に要する時間をN2・Tc/Mに短縮することができる。
位相検出回路24は、(4)の場合、PN系列発生器21から出力する次の1周期分の参照拡散符号(PN系列)の位相を1チップ周期Tc遅延する。以後、上記動作を繰り返す。そして、PN発生器21よりmチップ周期m・Tc位相遅延した参照拡散符号(PN系列)を出力している時に、相関レベルがW1となれば位相検出回路23は受信拡散符号と参照拡散符号の位相差はm・Tcであると判定し、相関レベルがW2となれば受信拡散符号と参照拡散符号の位相差は[m+(N/M)]・Tcであると判定し、相関レベルがW3となれば受信拡散符号と参照拡散符号の位相差は[m+(2N/M)]・Tcであると判定し、...相関レベルがWMとなれば受信拡散符号と参照拡散符号の位相差は[m+(M-1)・N/M]・Tcであると判定する。
以上より、拡散符号をC、符号長をN、合成数をMとすると、線形合成符号Sは次式で与えられる。
図4は第2実施例の相関器の構成図であり、図3の第1実施例と同一部分には同一符号を付している。第2実施例では第1実施例の相関器を2つ設け、各相関器出力を用いて受信拡散符号と参照拡散符号の位相差θ(受信拡散符号の位相)を検出する。
図4において、21,21′はM系列としてのPN系列(参照拡散符号)を循環的に発生する同一構成の第1、第2のPN系列発生器で、PN系列の符号長はNチップ、チップ幅はTc、PN系列の符号周期(N・Tc)は1シンボル期間Tに等しい。22,22′は位相シフトした複数(M個の)の参照拡散符号列A1〜AMに重み付けを行って合成する第1、第2の合成符号生成部、23,23′は合成拡散符号A,A′と受信拡散符号Bの相関を演算する第1、第2の演算回路、25,25′はチップ周波数のクロックを出力する発振器、26は第1、第2の演算回路23,23′から出力する相関値を用いて位相差θを演算する演算回路である。第1、第2の合成符号生成部22,22′において、22a,22a′は位相シフト回路、22b,22b′は重み付け部、22c,22c′は合成部である。
第2の合成符号生成部22′の位相シフト回路22a′は、PN系列を(N・Tc/M)づつ順次遅延する遅延素子D1〜DMを備え、重み付け部22b′は位相シフト回路から出力する第1〜第Mの参照符号列A1〜AMに重みw1′〜wM′を付加する乗算回路MP1〜MPMを備え、合成部22c′重み付けされた第1〜第Mの参照符号を合成して合成拡散符号A′を出力する。重みw1′〜wM′は1周期(=N・Tc)の余弦波信号を参照拡散符号の位相シフト単位(N・Tc/M)で順次サンプリングしたものである。図5(b)にM=Nとしてチップ周期Tc毎にサンプリングした場合の重みを示している。
υI(i)=ΣPN(i+j)×cos(2πj/N) ただし、j=-N/2〜N/2 (2)
を出力する。又、第2の合成符号生成部22′は次式で示す合成拡散符号vQ(i)
υQ(i)=ΣPN(i+j)×sin(2πj/N) ただし、j=-N/2〜N/2 (3)
を出力する。
第1の演算回路23は合成拡散符号υI(i)と受信拡散符号を乗算し、乗算結果を参照拡散符号の一周期時間(=N・Tc)にわたり累積加算(積分)し、第2の演算回路23′は合成拡散符号υQ(i)と受信拡散符号を乗算し、乗算結果を参照拡散符号の一周期時間にわたり累積加算(積分)して出力する。図6は受信拡散符号Bに合成拡散符号A、A′乗積し、結果を参照拡散符号の一周期時間にわたり累積加算(積分)した場合の第1、第2の演算回路23,23′の出力特性である。これより、符号の全位相(N=−256〜256)に対してcos,-sinの特性が得られる。よって、演算回路26は積分結果υI,υQから受信拡散符号と参照拡散符号の位相差θ(受信拡散符号の位相)を次式
θ=−tan-1υI/υQ (4)
により一意に決定して出力する。
又、回路規模はマッチトフィルタより遥かに小さい。なお、遅延波がある場合、求めた位相差θの前後をスライディング相関器で探索する構成とする必要があるかもしれない。しかし、この場合でも、全符号位相を逐次走査する従来のスライディング相関器に比較して同期に要する時間を短縮することができる。図4において、PN発生器21,21′、位相シフト回路22a,22a′、発振器25、25′を共通化することができる。
移動通信においてはマルチパスが存在する。このため、図7(a)に示すように基地局BSからの送信信号は移動局MSにマルチパスMP0,MP1,MP2を介して図7(b)に示すように遅延時間τ1、τ2を持って順次到来する。このマルチパス信号は位相検出に不都合なノイズであり、第2実施例において正確な符号位相θの検出を妨害する。ところで、マルチパス信号はある程度の位相範囲内に分散する。そこで、第3実施例では第2実施例のMを例えば4として位相差θを(π/2)単位で大まかに検出し、これにより真の位相差が存在する位相領域R1〜R4(図7(c))を判定し、該位相領域内を逐次的にスライディング相関器によりサーチして相関が最大になる位相差を求める。このようにすれば、マルチパスが存在しても正確な位相差を検出できるようになる。
第2の合成符号生成部22′の位相シフト回路22a′は、PN系列を(N・Tc/4)づつ順次遅延する遅延素子D1〜D4を備え、重み付け部22b′は位相シフト回路から出力する第1〜第4の参照符号列A1〜A4に重みw1′〜w4′を付加する乗算回路MP1〜MP4を備え、合成部22c′は重み付けされた第1〜第4の参照符号を合成して合成拡散符号A′を出力する。重みw1′〜wM′は、1周期(=N・Tc)の余弦波信号を参照拡散符号の位相シフト単位(N・Tc/4)で順次サンプリングしたもので、w1′=sin 0, w2′=sin(π/2), w3′=sin(2π/2), w4′=sin(3π/2)である。
υI(i)=ΣPN(i+(N/4)j)×cosj(π/2) ただし、j=0〜3 (5)
を出力する。又、第2の合成符号生成部22′は次式で示す合成拡散符号vQ(i)
υQ(i)=ΣPN(i+(N/4)j)×sinj(π/2) ただし、j=0〜3 (6)
を出力する。
第1の演算回路23は合成拡散符号υI(i)と受信拡散符号を乗算し、乗算結果を参照拡散符号の一周期時間(=N・Tc)にわたり累積加算(積分)し、第2の演算回路23′は合成拡散符号υQ(i)と受信拡散符号を乗算し、乗算結果を参照拡散符号の一周期時間にわたり累積加算(積分)して出力する。
演算回路26は得られたυI,υQから(4)式により位相差(符号位相)θを求る、これにより、全符号位相NをM(=4)分割したM個の領域のどれにレスポンスが存在したかを特定する。
以上の操作により第3実施例では1シンボルNチップの全符号位相の走査を、(N2/M+N)・Tcの時間で完了でき、従来のスライディング相関器がN2・Tcの時間を必要としていたのに比較すると大幅な短縮である。
図3の第1実施例において、演算回路23は、(1)受信拡散符号Bの位相が第1の参照拡散符号A1の位相と一致すればレベルW1の相関値を出力し、(2)受信拡散符号Bの位相が第2の参照拡散符号A2の位相と一致すればレベルW2の相関値を出力し、・・・(3)受信拡散符号Bの位相が第M参照拡散符号AMの位相と一致すればレベルWMの相関値を出力する。
w11,w21,w31,・・・wM1,
w12,w22,w32,・・・wM2,
......
w1K,w2K,w3K,・・・wMK,
を用意し、2分割した位相領域のいずれに属すかの識別が完了する毎に順次重みパターンを変えて最終的に符号位相を同定する。なお、N=512、M=Nとすれば、K=9であり、9組の重みパターンを用意する。第1の重みパターンは、図9(a)に示すように順次位相シフトしたM(=N)個の参照拡散符号の前半のm(=M/2)個の参照拡散符号の重みw1〜wmを正とすると共に、後半のM/2個の参照拡散符号の重みwm+1〜wMを負とするものである。第2の重みパターン、第3の重みパターンはそれぞれ図9(b),(c)に示すパターンであり、最後の第9の重みパターンは交互に+w,−wをとるパターンである。
最初、重みセレクタ22dの各セレクタSEL1〜SELMは図9(a)の重みパターンを選択して重み付け部22bの各乗算部MP11〜MPMに入力する。符号位相が最初の位相領域R11(図9(a))に存在すれば演算回路23は+Wの相関値を出力し、後の位相領域R12に存在すれば−Wの相関値を出力する。位相検出回路24は相関値の正負により位相領域を識別し、ついで、重みセレクタ22dに次の重みパターンの選択を指示する。この指示により、重みセレクタ22dは図9(b)の重みパターンを選択して重み付け部22bの各乗算部MP11〜MPMに入力する。位相差が位相領域R21又は位相領域R23に存在すれば演算回路23は+Wの相関値を出力し、位相領域R22又は位相領域R24に存在すれば−Wの相関値を出力する。位相検出回路24は相関値の正負により位相領域を識別すれば、重みセレクタ22dに次の重みパターンの選択を指示する。以後、同様の動作を繰り返し、最終的に符号位相が属する領域を特定する。
(a)DLL回路の第1実施例
図11は本発明のDLL回路の第1実施例である。図中、51はM系列としてのPN系列(参照拡散符号)を循環的に発生するPN系列発生器で、PN系列の符号長はNチップ、チップ幅はTc、PN系列の符号周期(N・Tc)は1シンボル期間Tに等しい。52は位相シフトした複数(4個の)の参照拡散符号列A1〜A4に重み付けを行って合成する合成符号生成部、53は合成拡散符号Aと受信拡散符号Bを1チップ毎に乗算する乗算器、54は乗算器出力にフィルタ処理を施すフィルタ、55は電圧制御発振器(VCO)で、フィルタ出力に基づいてクロック周波数(チップ周波数)を可変して、参照拡散符号と受信拡散符号の位相を同期させるものである。
以上の第1実施例では、4つの位相遅延した参照拡散符号A1〜A4に重みw1〜w4を付けて合成し、合成拡散符号と受信拡散符号の相関を演算した場合である。この考えを拡張してM個の位相遅延した参照拡散符号A1〜AMに重みw1〜wMを付けて合成し、合成拡散符号と受信拡散符号の相関を演算するように構成すれば、ロックレンジが(M−1)倍に拡大できる。
図14は第1実施例のDLL回路の一般的構成図であり、図11の第1実施例と同一部分には同一符号を付している。51はPN系列発生器、52は合成符号生成部、53は乗算器、54は位相差検出回路、55はチップ周波数のクロックを出力する発振器である。合成符号生成部52において、52aは位相シフト回路、52bは重み付け部、52cは合成部である。位相シフト回路52aはPN系列(参照拡散符号)を1チップ周期Tcづつ順次遅延するM個の遅延素子D1〜DMを備え、重み付け部52bは位相シフト回路から出力する第1〜第Mの参照符号列A1〜AMに重みw1〜wMを付加する乗算回路MP1〜MPMを備え、合成部52cは重み付けされた第1〜第Mの参照符号を合成して合成拡散符号Aを出力する。
w(N/2)+2=-2,・・・wN=-(N/2)とする。以上のように重み付けをすれば、合成符号生成部52は符号位相がi・Tcにおいて次式
f(i)=Σj×PN(i+j) ただし、j=-N/2〜N/2 (7)
で示す合成参照符号f(i)を出力する。
図14に示す第1実施例のDLL回路によれば、Mを大きくするとロックレンジが拡大する利点はあるが、Sカーブの傾斜がゆるくなってループゲインが小さくなり、受信拡散符号と参照拡散符号の位相を一致させるまでに時間を要し、しかも、外乱に対して位相が変動しやすい。一方、Mを小さくするとロックレンジが狭くなるが、Sカーブの傾斜が急峻になってループゲインを大きくでき、外乱に対して位相変動が少ない。
そこで、図17(a)に示すように、最初Mを大きくして同期引込みを行い、ある程度同期引き込みを行った状態では、相関器の出力レベルが小さくなる。これを判定して図17(b)に示すようにMを小さくし、より位相範囲を狭く設定した線形合成符号に切り換える。以後、同様に次第にMが小さくなるように制御すれば(図17(c))、同期引込みを早めることができ、しかも、Sカーブの位相に対する傾斜を急峻できるため、ループゲインを高くすることができ、DLL回路の特性を改善できる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
521〜52N 合成符号生成部
53 合成拡散符号Aと受信拡散符号Bを1チップ毎に乗算する乗算器
54 フィルタ
55 電圧制御発振器
61 状態検出部
62 次の合成拡散符号を選択して出力するセレクタ
Claims (1)
- 受信したスペクトル拡散信号に含まれる受信拡散符号と参照拡散符号間の位相同期を維持する遅延ロックループ回路において、
参照拡散符号を発生する参照拡散符号発生器、
位相シフトした複数の参照拡散符号に重み付けを行って合成する合成手段、
合成手段より得られる合成拡散符号を用いて位相検出を行う演算手段、
演算結果に基づいて参照拡散符号の位相を制御する位相制御手段、
を備え、前記合成手段は、順次位相シフトした2n(nは正整数)個の参照拡散符号のうち位相シフト量が小さい前半のn個の参照拡散符号の重みを正とすると共にその重み量を順次小さくし、位相シフト量が大きい後半のn個の参照拡散符号の重みを負とすると共にその重み量を順次大きくして合成拡散符号を生成し、かつ、前記nの数が異なる複数組の重みを用意し、nの数が大きな組の重みを用いて前記合成拡散符号を出力し、前記演算手段の出力が設定レベル以下になる毎にnの数が小さな重み用いて合成拡散符号を出力することを特徴とする遅延ロックループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133172A JP4219375B2 (ja) | 2006-05-12 | 2006-05-12 | 遅延ロックループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133172A JP4219375B2 (ja) | 2006-05-12 | 2006-05-12 | 遅延ロックループ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20323798A Division JP3825179B2 (ja) | 1998-07-17 | 1998-07-17 | 相関器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006223002A JP2006223002A (ja) | 2006-08-24 |
JP4219375B2 true JP4219375B2 (ja) | 2009-02-04 |
Family
ID=36984938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133172A Expired - Fee Related JP4219375B2 (ja) | 2006-05-12 | 2006-05-12 | 遅延ロックループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4219375B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008062736A1 (fr) * | 2006-11-24 | 2008-05-29 | National University Corporation NARA Institute of Science and Technology | Circuit de synchronisation de code, appareil de détermination du temps de retard, procédé et programme de commande et support d'enregistrement lisible par ordinateur |
WO2021181657A1 (ja) * | 2020-03-13 | 2021-09-16 | 三菱電機株式会社 | 無線装置および伝搬遅延補正方法 |
-
2006
- 2006-05-12 JP JP2006133172A patent/JP4219375B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006223002A (ja) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3825179B2 (ja) | 相関器 | |
EP2294518B1 (en) | Adaptive correlation | |
JP3856261B2 (ja) | 同期検出装置 | |
US6154487A (en) | Spread-spectrum signal receiving method and spread-spectrum signal receiving apparatus | |
KR20000029073A (ko) | 시디엠에이 복조기에서의 다중 정합 필터 의사 노이즈벡터 발생 방법 및 장치 | |
JPH09181704A (ja) | Cdmaマルチパス・サーチ方法及びcdma信号受信装置 | |
KR100361408B1 (ko) | Cdma 통신을 위한 동기포착회로 | |
JP4219375B2 (ja) | 遅延ロックループ回路 | |
KR100822590B1 (ko) | 수신 장치, 수신 방법 및 반도체 장치 | |
JPWO2010098465A1 (ja) | マルチパス検出装置およびgnss受信装置 | |
JP2011247637A (ja) | 受信機、復調方法およびプログラム | |
JP4352557B2 (ja) | 同期回路 | |
JPH08111653A (ja) | Cdma受信機 | |
JP3787557B2 (ja) | Cdma通信システムにおける初期コード同期獲得装置及びその方法 | |
JPH08256084A (ja) | Rake受信装置 | |
KR100559376B1 (ko) | 동기포착방법 및 회로 | |
US20080043822A1 (en) | Correlator | |
JP2914312B2 (ja) | 同期捕捉回路 | |
JP3667313B2 (ja) | Cdma信号受信装置 | |
GB2391779A (en) | A correlator uses two combined spreading codes, each based on a local PN code, to determine the phase difference between a received PN code and the local code | |
KR100934224B1 (ko) | 초기 동기 획득을 위한 병렬 탐색 장치 및 방법 | |
KR100506041B1 (ko) | 피크값 예상방법 및 회로와, 상관 최대값 탐색방법 및 회로 | |
JPH07162340A (ja) | スペクトラム拡散通信用同期追跡回路 | |
CN115561785A (zh) | 一种伪码延迟副本生成系统及其产生伪码延迟副本的方法 | |
JP2002141830A (ja) | マッチトフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |