CN115561785A - 一种伪码延迟副本生成系统及其产生伪码延迟副本的方法 - Google Patents

Abstract

本发明提供了一种伪码延迟副本生成系统，包括码NCO、码产生器和码延迟副本产生器；所述码NCO用于产生码时钟信号，所述码产生器用于输出码流，所述码延迟副本产生器用于输出伪码延迟副本；其中，码延迟副本产生器包括M级码延迟线、多个相位比较器和多个输出选择器，且每一个输出选择器连接有一个相位比较器。在数字域内，能使用一个码NCO和一个码产生器的条件下，同时产生多个伪码延迟副本；满足大延迟范围和高精度延迟量控制的需求；伪码的延迟范围、输出副本数量和延迟的分辨率可根据具体需求灵活设定，并且延迟量便于动态调整。

Description

一种伪码延迟副本生成系统及其产生伪码延迟副本的方法

技术领域

本发明涉及扩频通信导航技术领域，尤其涉及一种伪码延迟副本生成系统。

背景技术

在扩频通信技术的应用中，如卫星导航系统的测距信号，使用伪随机序列码实现频谱的扩展，在接收端使用同一复现的伪码进行解扩接收。扩频信号的接收解调常使用延迟锁定环(Delayed-Locked Loop，DLL)技术，在本地产生“早”、“晚”两路或者“早”、“中”、“晚”三路甚至更多路伪码信号，与输入信号分别相关累加，多路的累加值就是自相关峰不同位置的采样值，并且可求得伪码的跟踪误差，进而实现信号的捕获和连续跟踪。“早”、“晚”或者“早”、“中”、“晚”伪码信号，是同一个伪码序列经过不同延迟而产生的副本。在信号的捕获和跟踪阶段，或者采取不同的信号处理技术，如多相关器并行捕获、窄相关、MEDLL(Multipath Estimating Delay Locked Loop，多径估计延迟锁定环)或信号质量监测，需要以不同间隔对相关峰采样，同时产生多个不同延迟的伪码副本。

另外，在扩频信号模拟源中，特别是GNSS卫星导航模拟器中，经常有模拟多径信号传播的功能需求。多径信号实际上是延迟的直达信号，在模拟源中，除了直达信号的伪码，还要产生相对直达信号一定延迟的一个或者多个多径信号的伪码，为了模拟多径信号的连续变化，延迟量可能是0～1.0chip(码片)之间的任意值，需要产生一个或者多个不断变化的延迟副本。

数字电路中，伪码通过数字控制振荡器(NCO，Numerically ControlledOscillator)产生码时钟推动码产生器输出码流，而后经延迟得到不同的副本信号，可控的延迟一般通过全局工作时钟来实现。如全局时钟频率为f₀＝50MHz，伪码速率为f_code＝1.023MHz，则一个节拍的延迟量约为

若要产生1.0chip的延迟，就需要50个节拍。

通过全局时钟实现延迟的缺点主要有两个：延迟精度(分辨率)受限于全局时钟的频率，不能完全满足相关峰不同采样间隔的灵活选择或者多径信号模拟传播精确延迟的需求；多个节拍的延迟将消耗较多的寄存器或者RAM资源，尤其是对于低速率的伪码。

为了得到精确的延迟，可采用两个独立的码NCO，通过控制两个NCO之间的相位关系确定两个输出码时钟之间的延迟量，而后，两个码时钟中的超前时钟驱动码产生器，滞后时钟去采样码产生器的输出码流；或者，两个NCO输出的码时钟去驱动两个独立的码产生器；也可以只使用一个码NCO，将NCO相位值与一个期望的相位延迟量比较作为延迟的码时钟，都可以得到两个存在精确延迟关系的伪码。

但是，多个码NCO或者多个码产生器的方法，在需要产生多个延迟副本的情况时，明显会增加数字电路资源的消耗，也不利于实现大范围的延迟量控制。

发明内容

针对现有技术中所存在的不足，本发明提供了一种伪码延迟副本生成系统，其解决了现有技术中存在的在需要产生多个延迟副本的情况时，会增加数字电路资源的消耗，也不利于实现大范围的延迟量控制的问题。能够在数字域内同时产生多个不同延迟伪码副本，并且能实现较大的延迟范围、精确的控制延迟量，但只消耗较少的数字电路资源。

本发明的上述技术目的是通过以下技术方案得以实现的：

一种伪码延迟副本生成系统，包括码NCO、码产生器和码延迟副本产生器；所述码NCO用于产生码时钟信号，所述码产生器用于输出码流，所述码延迟副本产生器用于输出伪码延迟副本；其中，码延迟副本产生器包括M级码延迟线、多个相位比较器和多个输出选择器，且每一个输出选择器连接有一个相位比较器。

本发明进一步设置为：所述输出选择器具有两级结构，包括第一级选择器和第二级选择器；第一级选择器为(M+1)个输入、2个输出的结构，第二级选择器为2个输入、1个输出的结构，且第一级选择器的输出端连接第二级选择器的输入端。

本发明进一步设置为：所述码延迟线在码时钟信号的控制下产生延迟量为1～M个整数码片的M个C(t)副本，M个所述伪码延迟副本与C(t)一起输入第一级选择器。

本发明还提供了一种使用伪码延迟副本生成系统产生伪码延迟副本的方法，包括：

将目标延迟副本C(t-τ_d)中的延迟量τ_d表达为：τ_d＝(K+λ)τ_c，包括整数部分K和小数部分λ，τ_c是码片时间宽度，K∈[0，M]，0≤λ＜1；

将小数部分λ折算到NCO相位字相同的单位λ_nco，即λ_nco＝λ·2^N，N为NCO字长；

λ_nco与NCO相位字nco_phase输入比较器作比较，产生第二级选择器的选择信号S，当NCO相位字nco_phase表示的相位达到λ_nco时选择第K个延迟副本输出，否则输出第K+1个延迟副本，其中相位比较器和第二级选择器的功能组合是产生小数部分λ的延迟量控制，第二级选择器的输出即是需要的目标延迟副本C(t-τ_d)。

本发明进一步设置为：当延迟量的整数部分K值是固定的，第一级选择器可以省略，在第二级选择器上直接输入第K个和第K+1个固定的整数码片延迟副本。

本发明进一步设置为：当延迟量控制的分辨率需求为

个码片，q是整数，且1≤q＜N，也即延迟量的小数部分表示为

p是整数，1≤p＜2^q，则只需要NCO相位字的最高q比特与λ_nco比较，λ_nco也按照q比特来计算，即λ_nco＝λ·2^q＝p。

本发明具有以下优点：

1、在数字域内，使用一个码NCO和一个码产生器的条件下，同时产生多个伪码延迟副本；

2、满足大延迟范围和高精度延迟量控制的需求；

3、伪码的延迟范围、输出副本数量和延迟的分辨率可根据具体需求灵活设定，并且延迟量便于动态调整。

附图说明

图1为实现伪码延迟多个生成方法的示意图，其中图1(a)为两个独立的NCO和一个码产生器的方案，图1(b)为两个独立的NCO和两个独立的码产生器的方案，图1(c)为一个NCO和两个独立的码产生器的方案；

图2为本发明各功能模块关系的示意图；

图3为本发明码延迟副本产生器实现的详细原理框图；

图4为本发明实现小数部分码片延迟波形信号的时序关系图；

图5为多相关器并行捕获的示意图；

图6为本发明应用于多径MEDLL技术相关峰采样的示意图。

具体实施方式

下面结合附图及实施例对本发明中的技术方案进一步说明。

如图1所示，展示了通过多个码NCO或者多个码产生器实现伪码延迟的方法。图1(a)为两个独立的NCO和一个码产生器的方案，图1(b)为两个独立的NCO和两个独立的码产生器的方案，图1(c)为一个NCO和两个独立的码产生器的方案，在有多个伪码延迟副本需求时，相应的NCO或者码产生器也需增加，势必消耗较多的资源。

而本发明要在较少的资源占用下同时产生多个可控的伪码延迟副本，如图2所示，是本发明功能模块关系的示意图，主要包括码NCO、码产生器和码延迟副本产生器三个功能模块。码NCO用于产生码时钟信号，码产生器用于输出码流，码延迟副本产生器用于输出伪码延迟副本；

码NCO在全局时钟clk的推动下产生码时钟信号(code_clk)，频率控制字F0决定了码NCO的输出频率，假设码NCO字长为N，则

要求全局时钟频率f₀与码速率f_code之间满足f₀＞2f_code，码NCO连续累加的相位字nco_phase反映码相位值，在累加溢出时产生码时钟信号。码产生器的结构可以是线性反馈移位寄存器或者RAM(Random AccessMemory)，在每一个码时钟信号推动下输出连续的码流C(t)，码流进入码延迟副本产生器生成不同延迟的伪码副本，延迟控制量可以是固定的，也可随时改变。

其中，码延迟副本产生器包括M级码延迟线、多个相位比较器和多个输出选择器，且每一个输出选择器连接有一个相位比较器，输出一个延迟的伪码副本。图3中同时生成n个延迟副本C(t-τ_d1)、C(t-τ_d2)...C(t-τ_dn)。

码延迟线在结构上是M级级联移位寄存器，码产生器输出的码流C(t)进入移位寄存器的第一级，而后，前一级的输出是后一级的输入，整个移位寄存器在全局时钟clk的驱动下由码时钟信号code_clk使能控制，每一级的输出和输入之间是1个码片的延迟，共产生M个整数码片延迟的副本C(t-τ_c)、C(t-2τ_c)...C(t-Mτ_c)，移位寄存器级数M决定了可支持的最大延迟范围τ_d∈[0，Mτ_c]。

输出选择器具有两级结构，包括第一级选择器和第二级选择器；第一级选择器为(M+1)个输入、2个输出的结构，输入是C(t)及M个整数延迟的副本C(t-τ_c)、C(t-2τ_c)...C(t-Mτ_c)；第二级选择器为2个输入、1个输出的结构，且第一级选择器的输出端连接第二级选择器的输入端。码延迟线在码时钟信号的控制下产生延迟量为1～M个整数码片的M个C(t)副本，M个所述伪码延迟副本与C(t)一起输入第一级选择器。

一个目标延迟副本C(t-τ_d)的延迟量τ_d被表达成两部分：τ_d＝(K+λ)τ_c，整数部分K和小数部分λ，K∈[0，M]，0≤λ＜1。整数部分K值决定了第一级选择器的输出：C(t-Kτ_c)、C(t-(K+1)τ_c)，也就是第K个和第K+1个延迟副本。小数部分λ值决定了第二级选择器的输出：将NCO连续累加的相位字nco_phase与λ进入比较器比较，产生选择信号S，比较时需要将λ折算到相位字单位λ_nco，若码NCO字长为N，则λ_nco＝λ·2^N，当nco_phase≥λ_nco，输出S信号电平为高，选择C(t-Kτ_c)输出，nco_phase＜λ_nco时S信号电平为低，选择C(t-(K+1)τ_c)输出。当有多个延迟副本的需求时，每一组(K，λ_nco)参数控制对应的输出选择器和相位比较器，如图3，延迟量τ_d1、τ_d2...τ_dn被表达为n组(K₁，λ_nco1)、(K₂，λ_nco2)...(K_n，λ_ncon)参数，第一级选择器分别输出{C(t-K₁τ_c)，C(t-(K₁+1)τ_c)}、{C(t-K₂τ_c)，C(t-(K₂+1)τ_c)}...{C(t-K_nτ_c)，C(t-(K_n+1)τ_c)}，nco_phase分别与λ_nco1、λ_nco2...λ_ncon比较产生选择信号S₁、S₂...S_n，控制第二级选择器的输出。

相位比较器和第二级选择器的功能组合是产生小数部分λ的延迟量控制，如图4所示，展示了小数部分码片延迟产生的波形关系，选择信号S的高低电平控制在C(t-Kτ_c)、C(t-(K+1)τ_c)两个波形中来回切换输出，nco_phase≥λ_nco时波形切换至C(t-Kτ_c)，但当有新的码片更新，nco_phase＜λ_nco时，需要切换至C(t-(K+1)τ_c)，以滞后λτ_c的时间再切换到新的码片。

下面结合具体应用场景进行说明。

多相关器并行捕获应用中，以多个并行的相关器同时搜索达到快速捕获的目的。如图5所示，是一个相关器组大小为100的快捕模块，bb_s是经载波剥离后的I/Q基带信号，与不同延迟的伪码副本进行相关累加处理。在捕获过程中，对于BPSK调制信号采样间隔可设定为0.5chip，而对于BOC信号采样间隔设定为0.25chip更为合适，设计中兼顾0.5chip和0.25chip两种采样间隔。按0.5chip采样间隔计算，最大延迟量需求为49.5chip，可设定延迟线级数M＝50。

当是0.5chip采样间隔时，整数部分和小数部分的延迟量表示为：

因为采样间隔是固定的，按较高分辨率需求的0.25chip计算，只需要2比特字长来表示，将NCO的最高2比特与2_nco比较，λ_nco也按2比特计算：

当是0.25chip采样间隔时，整数部分和小数部分的延迟量表示为：

式中，m是整数，且0≤m≤24。在计算λ_nco时，仍需按2比特字长考虑：

多相关器并行捕获是需要大范围延迟量的典型应用，在有些应用中，延迟范围并不宽，但需要多个精确控制延迟量的伪码副本，譬如多径抑制MEDLL技术或者信号质量监测中，需要对整个相关峰以一定间隔进行采样，获取整个相关峰的形状。如图6所示，采样间隔为0.1chip，共有p1、p2...p21等21个采样点，21个点对应的延迟量为τ_dk＝0.1τ_c(k-1)，k＝1，2...21，可知最大延迟量为2个chip，所以可以设定码延迟线的级数M＝2。将延迟量进一步表达为整数部分和小数部分，显然有：

假设码NCO字长为N＝32，则：

为进一步节省资源，在实际的应用中，p1、p11、p21三个点对应的伪码可由码延迟线上的整数延迟副本直接输出。其余采样点划分成两组：(p2、p3...p10)和(p12、p13...p20)，对应的整数部分K值是固定的，所以可以省略第一选择器，(p2、p3...p10)对应的第二级选择器固定输入C(t)、C(t-τ_c)，(p12、p13...p20)对应的第二级选择器固定输入C(t-τ_c)、C(t-2τ_c)。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种伪码延迟副本生成系统，其特征在于：包括码NCO、码产生器和码延迟副本产生器；所述码NCO用于产生码时钟信号，所述码产生器用于输出码流，所述码延迟副本产生器用于输出伪码延迟副本；其中，码延迟副本产生器包括M级码延迟线、多个相位比较器和多个输出选择器，且每一个输出选择器连接有一个相位比较器。

2.如权利要求1所述的一种伪码延迟副本生成系统，其特征在于：所述输出选择器具有两级结构，包括第一级选择器和第二级选择器；第一级选择器为(M+1)个输入、2个输出的结构，第二级选择器为2个输入、1个输出的结构，且第一级选择器的输出端连接第二级选择器的输入端。

3.如权利要求2所述的一种伪码延迟副本生成系统，其特征在于：所述码延迟线在码时钟信号的控制下产生延迟量为1～M个整数码片的M个C(t)副本，M个所述伪码延迟副本与C(t)一起输入第一级选择器。

4.一种使用权利要求3所述的伪码延迟副本生成系统产生伪码延迟副本的方法，其特征在于：包括：

将目标延迟副本C(t-τ_d)中的延迟量τ_d表达为：τ_d＝(K+λ)τ_c，包括整数部分K和小数部分λ，τ_c是码片时间宽度，K∈[0，M]，0≤λ＜1；

将小数部分λ折算到NCO相位字相同的单位λ_nco，即λ_nco＝λ·2^N，N为NCO字长；

λ_nco与NCO相位字nco_phase输入比较器作比较，产生第二级选择器的选择信号S，当NCO相位字nco_phase表示的相位达到λ_nco时选择第K个延迟副本输出，否则输出第K+1个延迟副本，其中相位比较器和第二级选择器的功能组合是产生小数部分λ的延迟量控制，第二级选择器的输出即是需要的目标延迟副本C(t-τ_d)。

5.如权利要求4所述的一种伪码延迟副本生成系统产生伪码延迟副本的方法，其特征在于：当延迟量的整数部分K值是固定的，第一级选择器可以省略，在第二级选择器上直接输入第K个和第K+1个固定的整数码片延迟副本。

6.如权利要求4所述的一种伪码延迟副本生成系统产生伪码延迟副本的方法，其特征在于：当延迟量控制的分辨率需求为

个码片，q是整数，且1≤q＜N，也即延迟量的小数部分表示为

p是整数，1≤p＜2^q，则只需要NCO相位字的最高q比特与λ_nco比较，λ_nco也按照q比特来计算，即λ_nco＝λ·2^q＝p。

Images