JP4195856B2 - Signal transmission system - Google Patents

Signal transmission system Download PDF

Info

Publication number
JP4195856B2
JP4195856B2 JP2003426319A JP2003426319A JP4195856B2 JP 4195856 B2 JP4195856 B2 JP 4195856B2 JP 2003426319 A JP2003426319 A JP 2003426319A JP 2003426319 A JP2003426319 A JP 2003426319A JP 4195856 B2 JP4195856 B2 JP 4195856B2
Authority
JP
Japan
Prior art keywords
signal
clock pulse
generates
waveform
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003426319A
Other languages
Japanese (ja)
Other versions
JP2005184732A (en
Inventor
浩 浅野
文彦 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanaboshi Electric Manufacturing Co Ltd
Original Assignee
Nanaboshi Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanaboshi Electric Manufacturing Co Ltd filed Critical Nanaboshi Electric Manufacturing Co Ltd
Priority to JP2003426319A priority Critical patent/JP4195856B2/en
Publication of JP2005184732A publication Critical patent/JP2005184732A/en
Application granted granted Critical
Publication of JP4195856B2 publication Critical patent/JP4195856B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、コンピュータと周辺機器とを接続するインタフェース等において用いられるディジタル信号をアナログ伝送路を介して伝送するための信号伝送システムに関する。   The present invention relates to a signal transmission system for transmitting a digital signal used in an interface or the like for connecting a computer and peripheral devices via an analog transmission line.

従来、電話回線等のアナログ伝送路を用いてディジタル信号を伝送するためには、ディジタル信号を変調してアナログ信号に直してからアナログ伝送路に送信し、受信側において、アナログ伝送路から受信したアナログ信号を復調してディジタル信号に戻すことにより対応していた。ここで、アナログ信号を復調してディジタル信号に戻す際には、コンパレータやATC(オート・スレショルド・コントロール)回路が用いられることが多かった。   Conventionally, in order to transmit a digital signal using an analog transmission line such as a telephone line, the digital signal is modulated and converted into an analog signal, then transmitted to the analog transmission line, and received on the receiving side from the analog transmission line. This was dealt with by demodulating an analog signal and returning it to a digital signal. Here, when demodulating an analog signal and returning it to a digital signal, a comparator and an ATC (Auto Threshold Control) circuit are often used.

しかしながら、このような従来の変復調方式は、極端なデューティ比を有する信号に対しては使用できない。即ち、狭帯域の伝送路にローレベル又はハイレベルが長い期間続くような信号を送信すると、伝送路において大きな波形歪が生じてしまい、元のディジタル信号が正確に判定できなくなる。また、コンピュータと周辺機器とを接続するRS−232Cインタフェースにおいて用いられているようなディジタル信号を変調して音声帯域のアナログ伝送路を介して伝送する場合には、変調の方式によっては、伝送路の帯域を十分生かしきれずに、ディジタル信号の伝送効率が抑えられてしまうという問題もあった。   However, such a conventional modulation / demodulation method cannot be used for a signal having an extreme duty ratio. That is, when a signal that continues for a long period of time at a low level or a high level is transmitted to a narrow-band transmission line, a large waveform distortion occurs in the transmission line, and the original digital signal cannot be accurately determined. In addition, when a digital signal such as that used in the RS-232C interface that connects a computer and peripheral devices is modulated and transmitted via an analog transmission path in the voice band, the transmission path may depend on the modulation method. There is also a problem that the transmission efficiency of the digital signal is suppressed without fully utilizing the above bandwidth.

従来の変復調方式における問題点について、以下に詳しく説明する。
例えば、RS−232Cインタフェースにおいて用いられているディジタル信号を10kHz程度の音声帯域のアナログ伝送路を介して伝送する際には、ディジタル変調を行う必要があるが、このディジタル変調を行うためには、ある程度の帯域を使用とするので、実際の伝送レートに制約を受けてしまう。
Problems in the conventional modulation / demodulation method will be described in detail below.
For example, when a digital signal used in the RS-232C interface is transmitted through an analog transmission line with a voice band of about 10 kHz, it is necessary to perform digital modulation. In order to perform this digital modulation, Since a certain amount of bandwidth is used, the actual transmission rate is limited.

また、音声信号は正弦波によって構成されているので、その変化は穏やかであり、急峻な変化は起こり難いが、ディジタル信号の変化は急峻である。従って、ディジタル信号を音声帯域のアナログ伝送路を介して伝送するためには、ディジタル信号の波形をアナログ信号の波形に近付けるような信号処理を施す必要がある。また、そのような信号処理が施された信号を元のディジタル信号に復元するためには、しきい値を用いて信号レベルを判定するコンパレータや、しきい値を制御するATC回路が必要となる。しかしながら、「0」又は「1」が連続する場合には、ATC回路によって対応できる範囲を超えてしまい、その結果、復元されるディジタル信号において、1ビット当りのパルス幅が一定にならない状態が発生する。   Also, since the audio signal is composed of a sine wave, the change is gentle and abrupt change is unlikely to occur, but the change of the digital signal is steep. Therefore, in order to transmit a digital signal via an analog transmission line in the voice band, it is necessary to perform signal processing that brings the waveform of the digital signal close to the waveform of the analog signal. Further, in order to restore the signal subjected to such signal processing to the original digital signal, a comparator for determining the signal level using the threshold value and an ATC circuit for controlling the threshold value are required. . However, when “0” or “1” continues, the range that can be handled by the ATC circuit is exceeded, and as a result, a state in which the pulse width per bit does not become constant in the restored digital signal occurs. To do.

図7は、従来の変復調方式における波形変化を示す図である。図7の(a)は、元のディジタル信号の波形を示しており、図7の(b)は、アナログ信号に変調された波形を示しており、図7の(c)は、復調されたディジタル信号の波形を示している。なお、図7の(b)における破線は、信号レベルの判定におけるしきい値を表している。   FIG. 7 is a diagram showing waveform changes in the conventional modulation / demodulation method. FIG. 7A shows the waveform of the original digital signal, FIG. 7B shows the waveform modulated into an analog signal, and FIG. 7C shows the demodulated signal. The waveform of a digital signal is shown. In addition, the broken line in FIG.7 (b) represents the threshold value in determination of a signal level.

図7の(a)に示すように、「0」が連続してデューティ比が8%程度になった場合には、アナログ信号に変調すると図7の(b)に示すような波形となり、これをディジタル信号に復調すると図7の(c)に示すような波形となる。復調されたディジタル信号においては、パルス幅が伸縮する劣化が起きており、元のディジタル信号と比較してデューティ比が増加することにより、データ異常となる。このようなデータ異常を避けるために、実際に使用できるデューティ比は25%〜75%程度の範囲に制限され、その範囲から外れるデューティ比を有するデータを伝送することは困難であった。   As shown in FIG. 7 (a), when “0” continues and the duty ratio becomes about 8%, when modulated to an analog signal, a waveform as shown in FIG. 7 (b) is obtained. Is demodulated into a digital signal, a waveform as shown in FIG. In the demodulated digital signal, deterioration in which the pulse width expands and contracts occurs, and the data ratio becomes abnormal as the duty ratio increases as compared with the original digital signal. In order to avoid such a data abnormality, the duty ratio that can be actually used is limited to a range of about 25% to 75%, and it is difficult to transmit data having a duty ratio outside the range.

ところで、下記の特許文献1には、データ処理装置とアナログ電話回線とを接続する変復調装置(モデム)を用いて、コンピュータから出力されるデータをオーディオカセットテープに記録することが開示されている。しかしながら、特許文献1は、何ら新規な変復調方式を教示するものではない。
特開昭57−89359号公報 (第1−2頁、第3図)
By the way, the following Patent Document 1 discloses recording data output from a computer on an audio cassette tape by using a modem device (modem) that connects a data processing device and an analog telephone line. However, Patent Document 1 does not teach any novel modulation / demodulation method.
JP-A-57-89359 (page 1-2, FIG. 3)

そこで、上記の点に鑑み、本発明は、コンピュータと周辺機器とを接続するインタフェース等において用いられる多様なディジタル信号を、アナログ伝送路を介して効率良く伝送することができる信号伝送システムを提供することを目的とする。   In view of the above, the present invention provides a signal transmission system capable of efficiently transmitting various digital signals used in an interface or the like for connecting a computer and peripheral devices via an analog transmission line. For the purpose.

以上の課題を解決するため、本発明に係る信号伝送システムは、入力される所定のビットレートを有するディジタル信号のレベルを変換してNRZ信号を生成する信号レベル変換部と、該NRZ信号を所定のビットレートと対応する周波数、又は、該周波数より高い周波数でサンプリングすることにより同期化信号を生成するサンプリング部と、該同期化信号の立ち上がりエッジ及び/又は立ち下がりエッジを基準にタイミング信号を生成するタイミング生成部と、該同期化信号と該タイミング信号とを合成してバイフェーズ変調を行うことによりバイフェーズ信号を生成するバイフェーズ変調部と、該タイミング信号に基づいてクロックパルス信号を生成するクロックパルス生成部と、該バイフェーズ信号及び該クロックパルス信号を帯域制限して2系統のアナログ伝送路にそれぞれ送信する第1及び第2のアナログ化回路とを有する送信系回路と、2系統のアナログ伝送路からそれぞれ受信した2系統の信号のレベルを判定してバイフェーズ信号及びクロック信号を生成し、該バイフェーズ信号及び該クロック信号に基づいてNRZ信号を復元し、復元されたNRZ信号の波形を整形すると共に信号レベルを変換して出力する受信系回路とを具備する。 In order to solve the above problems, a signal transmission system according to the present invention converts a level of an input digital signal having a predetermined bit rate to generate an NRZ signal, and outputs the NRZ signal to a predetermined level. A sampling unit that generates a synchronization signal by sampling at a frequency corresponding to or higher than the bit rate , and a timing signal based on a rising edge and / or a falling edge of the synchronization signal A timing generator for generating a bi-phase signal by synthesizing the synchronization signal and the timing signal and performing bi-phase modulation, and generating a clock pulse signal based on the timing signal A clock pulse generator, the bi-phase signal and the clock pulse signal Limit the transmission system circuit having the first and second analog circuits to be transmitted to the two analog transmission lines, and the levels of the two system signals respectively received from the two analog transmission lines. A receiving circuit that generates a biphase signal and a clock signal, restores the NRZ signal based on the biphase signal and the clock signal, shapes the waveform of the restored NRZ signal, converts the signal level, and outputs the signal It comprises.

本発明によれば、入力されるディジタル信号に基づいて、デューティ比が一定の範囲内にあるバイフェーズ信号と、該バイフェーズ信号に同期するクロック信号とを生成し、これらの信号を帯域制限して2系統のアナログ伝送路にそれぞれ送信するので、コンピュータと周辺機器とを接続するインタフェース等において用いられる多様なディジタル信号を、アナログ伝送路を介して効率良く伝送することができる。   According to the present invention, based on an input digital signal, a biphase signal having a duty ratio within a certain range and a clock signal synchronized with the biphase signal are generated, and these signals are band-limited. Therefore, various digital signals used in an interface for connecting a computer and peripheral devices can be efficiently transmitted via the analog transmission path.

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の一実施形態に係る信号伝送システムに含まれている送信系回路の構成を示すブロック図である。図1に示すように、送信系回路は、コンピュータと周辺機器とをシリアルケーブルで接続するためのRS−232Cインタフェースにおいて用いられる信号(以下、「RS−232C信号」という)を入力し、このRS−232C信号を変調してバイフェーズ信号及びクロック信号を出力する変調回路10と、変調回路10から出力されるバイフェーズ信号及びクロック信号を帯域制限して2系統の伝送路1及び2に供給するアナログ化回路16及び17とによって構成される。
Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings. In addition, the same reference number is attached | subjected to the same component and description is abbreviate | omitted.
FIG. 1 is a block diagram showing a configuration of a transmission system circuit included in a signal transmission system according to an embodiment of the present invention. As shown in FIG. 1, a transmission system circuit inputs a signal (hereinafter referred to as “RS-232C signal”) used in an RS-232C interface for connecting a computer and peripheral devices with a serial cable. The modulation circuit 10 that modulates the −232C signal and outputs a biphase signal and a clock signal, and the biphase signal and the clock signal output from the modulation circuit 10 are band-limited and supplied to the two transmission lines 1 and 2. The analog circuit 16 and 17 are comprised.

変調回路10は、信号レベル変換部11と、サンプリング部12と、タイミング生成部13と、バイフェーズ変調部14と、クロックパルス生成部15とを含んでいる。
信号レベル変換部11は、ビットレートが9600bps(ビット・パー・セカンド)のRS−232C信号を入力し、このRS−232C信号のレベルを変換して、TTLレベルのNRZ(ノン・リターン・トゥー・ゼロ)信号を出力する。
The modulation circuit 10 includes a signal level conversion unit 11, a sampling unit 12, a timing generation unit 13, a biphase modulation unit 14, and a clock pulse generation unit 15.
The signal level conversion unit 11 inputs an RS-232C signal having a bit rate of 9600 bps (bit per second), converts the level of the RS-232C signal, and NRZ (non-return to Zero) signal is output.

サンプリング部12は、信号レベル変換部11から出力されるNRZ信号を、9600bpsの伝送ビットレートと対応する周波数、又は、伝送ビットレートと対応する周波数より高い周波数でサンプリングすることにより、伝送のためのタイミングを合わせて同期化する。タイミング生成部13は、サンプリング部12から出力される同期化信号Saの立ち上がりエッジ及び/又は立ち下がりエッジを基準にタイミング信号を生成する。

The sampling unit 12 samples the NRZ signal output from the signal level conversion unit 11 at a frequency corresponding to a transmission bit rate of 9600 bps or a frequency higher than a frequency corresponding to the transmission bit rate , so that transmission is performed. Synchronize at the same time. The timing generation unit 13 generates a timing signal based on the rising edge and / or the falling edge of the synchronization signal Sa output from the sampling unit 12.

バイフェーズ変調部14は、サンプリング部12から出力される同期化信号Saと、タイミング生成部13から出力されるタイミング信号とを合成してバイフェーズ変調を行うことにより、バイフェーズ変調信号Sbを生成する。また、クロックパルス生成部15は、タイミング生成部13から出力されるタイミング信号に基づいて、クロックパルス信号Scを生成する。   The biphase modulation unit 14 generates the biphase modulation signal Sb by synthesizing the synchronization signal Sa output from the sampling unit 12 and the timing signal output from the timing generation unit 13 and performing biphase modulation. To do. The clock pulse generator 15 generates a clock pulse signal Sc based on the timing signal output from the timing generator 13.

このようにしてバイフェーズ変調を行うことにより、バイフェーズ変調信号Sbのデューティ比は、33.3%〜66.7%の範囲に制限され、音声帯域のアナログ伝送路を用いて伝送するのに適した値となる。また、クロックパルス信号Scのデューティ比は、ほぼ50%となるようにする。   By performing biphase modulation in this way, the duty ratio of the biphase modulation signal Sb is limited to a range of 33.3% to 66.7%, and transmission is performed using an analog transmission line in the voice band. It is a suitable value. In addition, the duty ratio of the clock pulse signal Sc is set to approximately 50%.

アナログ化回路16は、積分回路(ローパスフィルタ)を含んでおり、バイフェーズ変調部14から出力されるバイフェーズ変調信号Sbを帯域制限してアナログの伝送信号Sb’を生成し、これを伝送路1に供給する。同様に、アナログ化回路17も、積分回路(ローパスフィルタ)を含んでおり、クロックパルス生成部15から出力されるクロックパルス信号Scを帯域制限してアナログの伝送信号Sc’を生成し、これを伝送路2に供給する。   The analog circuit 16 includes an integrating circuit (low-pass filter), band-limits the bi-phase modulation signal Sb output from the bi-phase modulation unit 14 to generate an analog transmission signal Sb ′, and transmits this to the transmission line. 1 is supplied. Similarly, the analog circuit 17 also includes an integration circuit (low-pass filter), which limits the clock pulse signal Sc output from the clock pulse generator 15 to generate an analog transmission signal Sc ′. Supply to transmission line 2.

これにより、バイフェーズ変調信号Sbに基づいて得られたアナログの伝送信号Sb’は、主に4800Hzと9600Hzの周波数成分を持つようになる。また、クロックパルス信号Scに基づいて得られたアナログの伝送信号Sc’は、主に9600Hzの周波数成分を持つようになる。従って、これらのアナログ伝送信号Sc及びSc’は、10kHz程度の音声帯域のアナログ伝送路を介して伝送することが可能となる。   As a result, the analog transmission signal Sb ′ obtained based on the biphase modulation signal Sb mainly has frequency components of 4800 Hz and 9600 Hz. The analog transmission signal Sc ′ obtained based on the clock pulse signal Sc mainly has a frequency component of 9600 Hz. Therefore, these analog transmission signals Sc and Sc 'can be transmitted through an analog transmission line having a voice band of about 10 kHz.

図2は、本発明の一実施形態に係る信号伝送システムに含まれている受信系回路の構成を示すブロック図である。図2に示すように、受信系回路は、2系統の伝送路1及び2を介してそれぞれ伝送されたアナログ伝送信号Sb’及びSc’を受信して復調し、RS−232C信号を出力する復調回路20によって構成される。   FIG. 2 is a block diagram showing a configuration of a reception system circuit included in the signal transmission system according to the embodiment of the present invention. As shown in FIG. 2, the receiving circuit receives and demodulates the analog transmission signals Sb ′ and Sc ′ transmitted through the two transmission lines 1 and 2, respectively, and outputs an RS-232C signal. The circuit 20 is configured.

復調回路20は、信号レベル変換部21及び22と、合成部23と、波形整形タイミング生成部24と、波形整形部25と、信号レベル変換部26とを含んでいる。
本実施形態においては、信号レベル変換部21及び22の各々が、アナログの伝送信号をしきい値と比較することにより2値化するコンパレータと、このコンパレータにおいて用いられるしきい値を制御するATC(オート・スレショルド・コントロール)回路とによって構成されている。
The demodulation circuit 20 includes signal level conversion units 21 and 22, a synthesis unit 23, a waveform shaping timing generation unit 24, a waveform shaping unit 25, and a signal level conversion unit 26.
In the present embodiment, each of the signal level conversion units 21 and 22 compares the analog transmission signal with a threshold value to binarize, and an ATC (controlling the threshold value used in this comparator). Auto threshold control) circuit.

信号レベル変換部21は、伝送路1を介して伝送されたアナログの伝送信号Sb’のレベルを判定し、ビットレートが9600bpsのTTLレベルのバイフェーズ変調信号Sbに変換する。また、信号レベル変換部22は、伝送路2を介して伝送されたアナログの伝送信号Sc’のレベルを判定し、TTLレベルのクロックパルス信号Scに変換する。   The signal level conversion unit 21 determines the level of the analog transmission signal Sb ′ transmitted via the transmission path 1 and converts it to a TTL level biphase modulation signal Sb with a bit rate of 9600 bps. The signal level conversion unit 22 determines the level of the analog transmission signal Sc ′ transmitted through the transmission path 2 and converts the analog transmission signal Sc ′ into a TTL level clock pulse signal Sc.

本実施形態においては、合成部23が、バイフェーズ変調信号Sbとクロックパルス信号Scとの排他的論理和を求めるエクスクルーシブOR回路によって構成されている。合成部23は、排他的論理和を求めることにより、バイフェーズ変調信号Sbとクロックパルス信号Scとを合成して、合成信号Sdを生成する。   In the present embodiment, the synthesizer 23 is configured by an exclusive OR circuit that obtains an exclusive OR of the biphase modulation signal Sb and the clock pulse signal Sc. The synthesizer 23 obtains an exclusive OR, and synthesizes the biphase modulation signal Sb and the clock pulse signal Sc to generate a synthesized signal Sd.

波形整形タイミング生成部24は、クロックパルス信号Scの波形を整形して、波形整形タイミング信号Seを生成する。波形整形部25は、波形整形タイミング信号Seを用いて合成信号Sdのグリッチ(スパイク状のノイズ)を補正することにより、補正信号Sfを生成する。信号レベル変換部26は、TTLレベルの補正信号Sfのレベルを変換することにより、RS−232C信号として出力する。   The waveform shaping timing generator 24 shapes the waveform of the clock pulse signal Sc to generate a waveform shaping timing signal Se. The waveform shaping unit 25 generates a correction signal Sf by correcting a glitch (spike-like noise) of the synthesized signal Sd using the waveform shaping timing signal Se. The signal level conversion unit 26 converts the level of the TTL level correction signal Sf and outputs the converted signal as an RS-232C signal.

図3は、図1に示す送信系回路と図2に示す受信系回路の各部における信号波形を示す波形図である。送信系回路においては、サンプリング部12から出力される同期化信号Saに基づいてバイフェーズ変調を行うことにより、同期化信号Saが「0」のときと「1」のときとで位相が反転するバイフェーズ変調信号Sbが生成される。また、同期化信号Saの立ち上がりエッジ及び/又は立ち下がりエッジを基準にタイミング信号が生成され、このタイミング信号に基づいてクロックパルス信号Scが生成される。   FIG. 3 is a waveform diagram showing signal waveforms in respective parts of the transmission system circuit shown in FIG. 1 and the reception system circuit shown in FIG. In the transmission circuit, by performing biphase modulation based on the synchronization signal Sa output from the sampling unit 12, the phase is inverted when the synchronization signal Sa is “0” and “1”. A biphase modulation signal Sb is generated. A timing signal is generated based on the rising edge and / or the falling edge of the synchronization signal Sa, and the clock pulse signal Sc is generated based on the timing signal.

一方、受信系回路においては、バイフェーズ変調信号Sbとクロックパルス信号Scとの排他的論理和を求めることにより、合成信号Sdが生成される。即ち、バイフェーズ変調信号Sbとクロックパルス信号Scとが「0」と「1」の組合せであるときに合成信号Sdが「1」となり、バイフェーズ変調信号Sbとクロックパルス信号Scとが共に「0」又は共に「1」であるときに合成信号Sdが「0」となる。ただし、バイフェーズ変調信号Sb又はクロックパルス信号Scが変化する際に、合成信号Sdにグリッチが発生するので、クロックパルス信号Scから得られた波形整形タイミング信号Seを用いて、合成信号Sdのグリッチが取り除かれ、補正信号Sfが生成される。   On the other hand, in the reception system circuit, a composite signal Sd is generated by obtaining an exclusive OR of the biphase modulation signal Sb and the clock pulse signal Sc. That is, when the biphase modulation signal Sb and the clock pulse signal Sc are a combination of “0” and “1”, the combined signal Sd becomes “1”, and both the biphase modulation signal Sb and the clock pulse signal Sc are “ The composite signal Sd becomes “0” when “0” or both are “1”. However, when the biphase modulation signal Sb or the clock pulse signal Sc changes, a glitch is generated in the synthesized signal Sd. Therefore, the glitch of the synthesized signal Sd is obtained using the waveform shaping timing signal Se obtained from the clock pulse signal Sc. Is removed, and a correction signal Sf is generated.

図4は、本発明に係る信号伝送システムにおけるデューティ比が50%の信号の波形変化を示す図である。図4の(a)は、元のディジタル信号の波形を示しており、図4の(b)は、アナログ信号に変調された波形を示しており、図4の(c)は、復調されたディジタル信号の波形を示している。なお、図4の(b)における破線は、レベル判定におけるしきい値を表している。   FIG. 4 is a diagram showing a waveform change of a signal having a duty ratio of 50% in the signal transmission system according to the present invention. 4A shows the waveform of the original digital signal, FIG. 4B shows the waveform modulated into an analog signal, and FIG. 4C shows the demodulated signal. The waveform of a digital signal is shown. In addition, the broken line in FIG.4 (b) represents the threshold value in level determination.

図4の(a)に示すようにデューティ比が50%の場合には、アナログ信号に変調して図4の(b)に示す波形となってから復調しても、図4の(c)に示すように、ほぼ完全に復調できる。   As shown in FIG. 4A, when the duty ratio is 50%, even if the signal is modulated into an analog signal and demodulated after the waveform shown in FIG. As shown in FIG.

図5は、本発明に係る信号伝送システムにおけるデューティ比が33.3%の信号の波形変化を示す図である。図5の(a)は、元のディジタル信号の波形を示しており、図5の(b)は、アナログ信号に変調された波形を示しており、図5の(c)は、復調されたディジタル信号の波形を示している。なお、図5の(b)における破線は、レベル判定におけるしきい値を表している。   FIG. 5 is a diagram showing a waveform change of a signal having a duty ratio of 33.3% in the signal transmission system according to the present invention. FIG. 5A shows the waveform of the original digital signal, FIG. 5B shows the waveform modulated into an analog signal, and FIG. 5C shows the demodulated signal. The waveform of a digital signal is shown. In addition, the broken line in FIG.5 (b) represents the threshold value in level determination.

図5の(a)に示すようにデューティ比が33.3%の場合には、アナログ信号に変調すると図5の(b)に示すような波形となり、これをディジタル信号に復調すると図5の(c)に示すような波形となる。復調されたディジタル信号においては、元のディジタル信号と比較してデューティ比が若干増加するものの、ATC回路の動作によりパルス幅の伸縮が抑えられ、データの処理が可能である。   When the duty ratio is 33.3% as shown in (a) of FIG. 5, the waveform shown in (b) of FIG. 5 is obtained when modulated to an analog signal, and when this is demodulated into a digital signal, the waveform of FIG. The waveform is as shown in (c). In the demodulated digital signal, although the duty ratio is slightly increased as compared with the original digital signal, the expansion and contraction of the pulse width is suppressed by the operation of the ATC circuit, and the data can be processed.

図6は、本発明に係る信号伝送システムにおけるデューティ比が66.7%の信号の波形変化を示す図である。図6の(a)は、元のディジタル信号の波形を示しており、図6の(b)は、アナログ信号に変調された波形を示しており、図6の(c)は、復調されたディジタル信号の波形を示している。なお、図6の(b)における破線は、レベル判定におけるしきい値を表している。   FIG. 6 is a diagram showing a waveform change of a signal having a duty ratio of 66.7% in the signal transmission system according to the present invention. 6A shows the waveform of the original digital signal, FIG. 6B shows the waveform modulated into an analog signal, and FIG. 6C shows the demodulated signal. The waveform of a digital signal is shown. In addition, the broken line in FIG.6 (b) represents the threshold value in level determination.

図6の(a)に示すようにデューティ比が66.7%の場合には、アナログ信号に変調すると図6の(b)に示すような波形となり、これをディジタル信号に復調すると図6の(c)に示すような波形となる。復調されたディジタル信号においては、元のディジタル信号と比較してデューティ比が若干減少するものの、ATC回路の動作によりパルス幅の伸縮が抑えられ、データの処理が可能である。   When the duty ratio is 66.7% as shown in FIG. 6 (a), a waveform as shown in FIG. 6 (b) is obtained when modulated to an analog signal. The waveform is as shown in (c). In the demodulated digital signal, although the duty ratio is slightly reduced as compared with the original digital signal, the expansion and contraction of the pulse width is suppressed by the operation of the ATC circuit, and the data can be processed.

本発明は、コンピュータと周辺機器とを接続するインタフェース等において用いられるディジタル信号をアナログ伝送路を介して伝送するための信号伝送システムにおいて利用することが可能である。   The present invention can be used in a signal transmission system for transmitting a digital signal used in an interface or the like for connecting a computer and peripheral devices via an analog transmission line.

本発明の一実施形態に係る信号伝送システムに含まれている送信系回路の構成を示すブロック図である。It is a block diagram which shows the structure of the transmission system circuit contained in the signal transmission system which concerns on one Embodiment of this invention. 本発明の一実施形態に係る信号伝送システムに含まれている受信系回路の構成を示すブロック図である。It is a block diagram which shows the structure of the receiving system circuit contained in the signal transmission system which concerns on one Embodiment of this invention. 図1に示す送信系回路と図2に示す受信系回路の各部における信号波形を示す波形図である。FIG. 3 is a waveform diagram showing signal waveforms in respective parts of the transmission system circuit shown in FIG. 1 and the reception system circuit shown in FIG. 2. 本発明に係る信号伝送システムにおけるデューティ比が50%の信号の波形変化を示す図である。It is a figure which shows the waveform change of the signal whose duty ratio is 50% in the signal transmission system which concerns on this invention. 本発明に係る信号伝送システムにおけるデューティ比が33.3%の信号の波形変化を示す図である。It is a figure which shows the waveform change of the signal whose duty ratio is 33.3% in the signal transmission system which concerns on this invention. 本発明に係る信号伝送システムにおけるデューティ比が66.7%の信号の波形変化を示す図である。It is a figure which shows the waveform change of the signal whose duty ratio is 66.7% in the signal transmission system which concerns on this invention. 従来の変復調方式における波形変化を示す図である。It is a figure which shows the waveform change in the conventional modulation / demodulation system.

符号の説明Explanation of symbols

1、2 伝送路
10 変調回路
11 信号レベル変換部
12 サンプリング部
13 タイミング生成部
14 バイフェーズ変調部
15 クロックパルス生成部
16、17 アナログ化回路
20 復調回路
21、22 信号レベル変換部
23 合成部
24 波形整形タイミング生成部
25 波形整形部
26 信号レベル変換部
DESCRIPTION OF SYMBOLS 1, 2 Transmission path 10 Modulation circuit 11 Signal level conversion part 12 Sampling part 13 Timing generation part 14 Biphase modulation part 15 Clock pulse generation part 16, 17 Analog circuit 20 Demodulation circuit 21, 22 Signal level conversion part 23 Synthesis part 24 Waveform shaping timing generation unit 25 Waveform shaping unit 26 Signal level conversion unit

Claims (3)

入力される所定のビットレートを有するディジタル信号のレベルを変換してNRZ信号を生成する信号レベル変換部と、該NRZ信号を所定のビットレートと対応する周波数、又は、該周波数より高い周波数でサンプリングすることにより同期化信号を生成するサンプリング部と、該同期化信号の立ち上がりエッジ及び/又は立ち下がりエッジを基準にタイミング信号を生成するタイミング生成部と、該同期化信号と該タイミング信号とを合成してバイフェーズ変調を行うことによりバイフェーズ信号を生成するバイフェーズ変調部と、該タイミング信号に基づいてクロックパルス信号を生成するクロックパルス生成部と、該バイフェーズ信号及び該クロックパルス信号を帯域制限して2系統のアナログ伝送路にそれぞれ送信する第1及び第2のアナログ化回路とを有する送信系回路と、
2系統のアナログ伝送路からそれぞれ受信した2系統の信号のレベルを判定してバイフェーズ信号及びクロック信号を生成し、該バイフェーズ信号及び該クロック信号に基づいてNRZ信号を復元し、復元されたNRZ信号の波形を整形すると共に信号レベルを変換して出力する受信系回路と、
を具備する信号伝送システム。
A signal level conversion unit that converts the level of an input digital signal having a predetermined bit rate to generate an NRZ signal , and samples the NRZ signal at a frequency corresponding to the predetermined bit rate or higher than the frequency A sampling unit that generates a synchronization signal, a timing generation unit that generates a timing signal based on a rising edge and / or a falling edge of the synchronization signal, and the synchronization signal and the timing signal are combined A bi-phase modulation unit that generates a bi-phase signal by performing bi-phase modulation, a clock pulse generation unit that generates a clock pulse signal based on the timing signal, and a band of the bi-phase signal and the clock pulse signal. 1st and 2nd to transmit to 2 analog transmission lines A transmission circuit having an analog circuit of
The bi-phase signal and the clock signal are generated by determining the levels of the two systems of signals received from the two analog transmission lines, and the NRZ signal is restored and restored based on the bi-phase signal and the clock signal. A receiving circuit that shapes the waveform of the NRZ signal and converts and outputs the signal level;
A signal transmission system comprising:
前記受信系回路が、2系統のアナログ伝送路からそれぞれ受信した2系統の信号のレベルを判定してバイフェーズ信号及びクロックパルス信号をそれぞれ生成する第2及び第3の信号レベル変換部と、該バイフェーズ信号と該クロックパルス信号とを合成することにより合成信号を生成する合成部と、該クロックパルス信号の波形を成形して波形整形タイミング信号を生成する波形整形タイミング生成部と、該波形整形タイミング信号を用いて該合成信号を補正することにより補正信号を生成する波形整形部と、該補正信号のレベルを変換することによりディジタル信号を復元する第4の信号レベル変換部とを有する、請求項1記載の信号伝送システム。   A second and third signal level conversion unit for generating a biphase signal and a clock pulse signal by determining the levels of the two systems of signals received from the two systems of analog transmission lines, respectively, A synthesis unit that generates a synthesized signal by synthesizing the biphase signal and the clock pulse signal; a waveform shaping timing generation unit that generates a waveform shaping timing signal by shaping a waveform of the clock pulse signal; and the waveform shaping A waveform shaping unit that generates a correction signal by correcting the synthesized signal using a timing signal; and a fourth signal level conversion unit that restores a digital signal by converting the level of the correction signal. Item 1. The signal transmission system according to Item 1. 前記合成部が、該バイフェーズ信号と該クロックパルス信号との排他的論理和を求めることにより、該合成信号を生成する、請求項2記載の信号伝送システム。   The signal transmission system according to claim 2, wherein the synthesis unit generates the synthesized signal by obtaining an exclusive OR of the biphase signal and the clock pulse signal.
JP2003426319A 2003-12-24 2003-12-24 Signal transmission system Expired - Lifetime JP4195856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426319A JP4195856B2 (en) 2003-12-24 2003-12-24 Signal transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426319A JP4195856B2 (en) 2003-12-24 2003-12-24 Signal transmission system

Publications (2)

Publication Number Publication Date
JP2005184732A JP2005184732A (en) 2005-07-07
JP4195856B2 true JP4195856B2 (en) 2008-12-17

Family

ID=34785889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426319A Expired - Lifetime JP4195856B2 (en) 2003-12-24 2003-12-24 Signal transmission system

Country Status (1)

Country Link
JP (1) JP4195856B2 (en)

Also Published As

Publication number Publication date
JP2005184732A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
JP5505810B2 (en) Information processing terminal
JP2007158776A (en) Timing reproducing circuit
US6078630A (en) Phase-based receiver with multiple sampling frequencies
JP2006339858A (en) Data sampling circuit and semiconductor integrated circuit
EP1734709A1 (en) Transmission signal producing apparatus
JP4195856B2 (en) Signal transmission system
JP3399768B2 (en) Signal transmission equipment
JP4930490B2 (en) Symbol synchronization method and digital demodulator
JP4345613B2 (en) COMMUNICATION METHOD, PULSE SYNCHRONIZATION CIRCUIT, RECEPTION DEVICE
JP2008278459A (en) Communication system, transmitter, receiving apparatus and communication method, and semiconductor device
JP5272847B2 (en) Signal transmission apparatus and signal transmission method
KR100382467B1 (en) Serial interface system
JP2009044292A (en) Fsk modulator
JP4088242B2 (en) Variable speed modulator, variable speed demodulator, and modem
JP3272172B2 (en) Wireless device
JP2950351B2 (en) Pulse signal generation circuit
JP4501589B2 (en) COMMUNICATION METHOD, PULSE SYNCHRONIZATION CIRCUIT, RECEPTION DEVICE
US7586994B2 (en) Interface apparatus and method for data recovery and synchronization
US20060129318A1 (en) Symbol position detection device and symbol position detection method
JP2002353856A (en) Spread spectrum signal receiver
JP4560358B2 (en) Information signal transmission device
JP2007165942A (en) Television receiver and digital processing apparatus
JP2006237976A (en) Digital if modulating device
JP2005142896A (en) Method and apparatus for data transmission
JPH10164041A (en) Communication equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080922

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

R150 Certificate of patent or registration of utility model

Ref document number: 4195856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term