JP4192410B2 - 酸化膜厚測定方法 - Google Patents

酸化膜厚測定方法 Download PDF

Info

Publication number
JP4192410B2
JP4192410B2 JP2000205533A JP2000205533A JP4192410B2 JP 4192410 B2 JP4192410 B2 JP 4192410B2 JP 2000205533 A JP2000205533 A JP 2000205533A JP 2000205533 A JP2000205533 A JP 2000205533A JP 4192410 B2 JP4192410 B2 JP 4192410B2
Authority
JP
Japan
Prior art keywords
oxide film
film thickness
thickness
measured
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000205533A
Other languages
English (en)
Other versions
JP2001093954A (ja
Inventor
篤 小邑
久登 加藤
浩 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000205533A priority Critical patent/JP4192410B2/ja
Publication of JP2001093954A publication Critical patent/JP2001093954A/ja
Application granted granted Critical
Publication of JP4192410B2 publication Critical patent/JP4192410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に形成する酸化膜の膜厚の評価方法に関するもので、例えば、トランジスタのゲート酸化膜の膜厚評価に用いて好適である。
【0002】
【従来の技術】
近年、LSIにおけるMOSトランジスタのゲート酸化膜は集積度の向上、高速化のニーズから100Å以下まで薄膜化が進んでいる。このため、ゲート酸化膜を高精度に測定することが求められており、測定誤差を少なくするという観点からゲート酸化膜の膜厚の測定精度を高めることが試みられてきた。
【0003】
その代表例として、光学機器にてゲート酸化膜に光を照射し、屈折率や吸収係数を求めることによって、ゲート酸化膜の膜厚を検出するという偏光解析法を用いたエリプソや、光干渉法を用いたナノスペックがある(参考文献;電気学会通信教育会著 「電気学会大学講座 電子材料工学」 p.228〜p.231、金原 榮・藤原 英夫著 「応用物理学選書 3.薄膜」 p.200〜p.203)。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の光学機器を使用してゲート酸化膜の膜厚を測定したところ、この光学機器の測定誤差とは言えないほど大きなバラツキが発生した。
【0005】
このような場合、ゲート酸化膜の膜厚測定が正確に行えず、ゲート酸化膜の管理、評価などを行うのを困難にさせる。
【0006】
本発明は上記点に鑑みて、絶縁膜の膜厚測定が正確に行えるようにし、絶縁膜の管理、評価などが容易に行えるようにすることを目的とする。
【0007】
【課題を解決するための手段】
本発明者らは、上記したゲート酸化膜の測定結果で発生した膜厚バラツキについて明確化すべく、さらなる実験及び検討を行った。
【0008】
その結果、半導体基板の上に酸化膜を形成してから放置しておくと、光学機器によって測定される見かけ上の酸化膜厚が増加するということを発見した。
【0009】
この見かけ上の酸化膜厚の変化と酸化膜を形成した後の放置時間との関係を図3に示す。このように、本実験では、見かけ上の酸化膜厚は酸化膜を形成した後の放置時間に応じて変化しており、放置時間が長くなるほど見かけ上の酸化膜厚が大きくなるような結果となっている。
【0010】
そこで、このような実験結果が得られた原因を明確にすべく、光学機器による酸化膜の膜厚測定方法について検討を行った。
【0011】
上述したように、光学機器による酸化膜の膜厚測定は、酸化膜に光を照射し、屈折率や吸収係数を求めること等によって行っている。つまり、酸化膜に入射された光の変化に基づいて酸化膜の膜厚を測定している。従って、酸化膜上に付着物があったりしても屈折率等が微妙に変化し、あたかも酸化膜の膜厚が増加したように測定される可能性がある。
【0012】
このため、見かけ上膜厚が増加した酸化膜の表面を洗浄液に浸し、もう一度酸化膜の膜厚測定を行ってみた。その結果、測定された酸化膜の膜厚は、酸化膜形成直後に計った酸化膜の膜厚に戻っていた。このことから、酸化膜形成後に放置していた場合、酸化膜上に付着物(例えば、空気中の水分や炭素)があったために見かけ上の酸化膜厚が増加していたのであるといえる。
【0013】
また、酸化膜の表面を洗浄した後、改めて酸化膜を放置し、放置時間に対する酸化膜厚の変化を調べたところ、上記した酸化膜形成後における実験結果と同様の結果が得られた。このことからも、酸化膜を放置しておくと、空気中の水分や炭素が酸化膜上に付着して、見かけ上の酸化膜厚が増加しているといえる。
【0014】
そこで、上記目的を達成するため、請求項1に記載の発明では、基板上に酸化膜を形成したのち、該酸化膜形成後から酸化膜厚測定までの間の放置時間を管理し、該放置時間に基づいて酸化膜の膜厚測定を行い、測定された酸化膜厚を放置時間に基づいて補正し、実際の酸化膜厚を求めることを特徴としている。
【0015】
このように、酸化膜形成後からの放置時間を管理して、酸化膜厚を測定するようにすれば、正確な酸化膜厚を測定することができる。
【0016】
そして、測定された酸化膜厚を放置時間に基づいて補正し、実際の酸化膜厚を求めることができる。
【0017】
具体的には、請求項に示すように、酸化膜が形成されてから酸化膜厚を測定するまでの間の放置時間をt、測定された酸化膜厚をy、酸化膜の周辺の雰囲気に基づいて規定される定数をa、実際の酸化膜厚をbとし、上記数1にて測定された酸化膜厚yを補正して、実際の酸化膜厚bを求めることができる。
【0018】
また、請求項に示すように、酸化膜の形成誤差による酸化膜厚のバラツキをS、放置時間に応じて発生する酸化膜変動バラツキをT、要求される酸化膜厚の幅をUとしたとき、酸化膜変動バラツキTが、上記数2を満たすような放置時間以内に酸化膜厚測定を行えば、測定された見かけ上の酸化膜厚が実際の酸化膜厚と非常に近いものとして測定することができる。
【0019】
さらに、請求項に示すように、酸化膜の膜厚を測定する直前に酸化膜の表面を洗浄するようにすれば、酸化膜の表面の付着物を除去することができるため、正確な酸化膜厚を測定することができる。
【0020】
また、酸化膜表面の洗浄は、硫酸(H2SO4)と過酸化水素(H22)混合液もしくは塩酸(HCl)と過酸化水素(H22)混合液の洗浄によって行うことができる。
【0021】
なお、請求項乃至請求項に示すように、酸化膜の表面を洗浄したあとにおいても、請求項1乃至請求項に示す発明と同様に、放置時間の管理等を適用可能である。
【0022】
請求項に記載の発明においては、酸化膜を形成する工程を含む半導体装置の製造方法において、酸化膜を形成した後、該酸化膜の膜厚を請求項1乃至のいずれか1つに記載の酸化膜厚測定方法を用いて計測し、該酸化膜厚が所望の範囲内であれば、後工程に移行させることを特徴としている。
【0023】
このように、酸化膜を形成したのち、請求項1乃至に記載の酸化膜厚測定方法を用いて酸化膜厚を計測し、酸化膜厚が所望の範囲内であれば後工程に移行させる。そして、範囲外であれば製品を製造ラインより取り除くようにすれば、半導体装置の製造途中で不良品の判別が高精度で行えるようになり、工程改善へのフィードバックが早期に行え、歩留りの安定化が図れる。また、不良品の市場流出防止が工程内の初期で可能となる。
【0024】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0025】
【発明の実施の形態】
(第1実施形態)
本実施形態では、本発明の一実施形態である酸化膜の膜厚測定方法をMOSトランジスタの製造工程に適用する場合を説明する。具体的には、MOSトランジスタを含む製品の製造ラインにおいて、酸化膜を形成した際に酸化膜厚を測定し、その酸化膜厚が所望の範囲内に入っていれば製造ラインの後工程に移行させ、範囲外であれば製造ラインから製品を除くという製品不良チェックに適用する場合を説明する。
【0026】
図1及び図2にMOSトランジスタの製造工程を示す。以下、この図1及び2に基づいてMOSトランジスタの製造方法について説明すると共に、このMOSトランジスタの製造工程中における酸化膜の膜厚測定方法を説明する。
【0027】
まず、図1(a)に示すように、シリコン基板1を用意し、シリコン基板1の表面に熱酸化膜2を形成する。そして、フォトリソグラフィ工程及びイオン注入工程を行い、N型ウェル領域3及びP型ウェル領域4をそれぞれ形成する。例えば、N型ウェル領域3を形成する際には、リンを1×1013atoms/cm-2でイオン注入し、P型ウェル領域を形成する際には、ボロンを3.4×1013atoms/cm-2でイオン注入するようにしている。
【0028】
次に、ドライブインと呼ばれる高温の熱処理を1170℃で行ったあと、図1(b)に示すように、減圧CVD法により窒化膜(Si34)5をシリコン基板1の上面にデポジションする。その後、フォトエッチングにより窒化膜5をパターニングする。
【0029】
続いて、フォトリソグラフィ工程によりレジストをパターニングし、チャネルストッパー6を形成する領域にボロンを、例えば7×1013atoms/cm-2でイオン注入する。そして、N2雰囲気でのアニールを施し、チャネルストッパー6が形成される。
【0030】
そして、図1(c)に示すように、熱酸化によって、N型ウェル領域とP型ウェル領域との境界部にLOCOS酸化膜7を形成して、素子分離を行う。この後、窒化膜5と共にLOCOS酸化膜7以外の酸化膜領域を除去し、図2(a)に示すように、熱酸化によって新たにゲート酸化膜8を形成する。このゲート酸化膜8について、本発明の一実施形態である酸化膜の膜厚測定方法を適用する。
【0031】
具体的には、ゲート酸化膜8に光を照射し、屈折率や吸収係数を求めることによって、ゲート酸化膜8の膜厚を検出するという偏光解析法を用いたエリプソメータを使用してゲート酸化膜8の膜厚を測定する。この時、ゲート酸化膜8を形成した後、所定時間経過するまでの間にゲート酸化膜厚を測定する。
【0032】
上述したように、ゲート酸化膜8を形成後に放置しておくと、放置時間に応じて測定される見かけ上のゲート酸化膜厚が増加するため、正確なゲート酸化膜厚を測定することができない。従って、このようにゲート酸化膜厚を測定する時間を管理し、ゲート酸化膜8を形成後、所定時間内に膜厚測定を行うことで見かけ上のゲート酸化膜厚が増加する前に正確なゲート酸化膜厚を測定することができる。
【0033】
このゲート酸化膜厚を測定する所定時間を短くすればするほど、より正確なゲート酸化膜厚を得られるが、以下のようにして決定してもよい。
【0034】
例えば、工程を管理する幅(規格)に対して許容できる膜厚バラツキを計算により求めるようにしてもよい。
【0035】
具体的には、工程内のバラツキを求める場合によく用いられる2乗和の計算式によって求めることができる。
【0036】
【数5】
(S2+T21/2≦U
ただし、Sはゲート酸化膜厚のバラツキを示し、Tは放置時間に対するゲート酸化膜厚の変動バラツキを示し、Uは工程管理の幅(規格の幅)を示している。なお、バラツキは3σで計算する。
【0037】
この数5を満たすバラツキの幅を求めたのち、実験結果に基づいてバラツキの幅となる放置時間を見出せば上記所定時間が設定される。なお、後述する第2実施形態で示す近似式に基づいてバラツキの幅を求めてもよい。
【0038】
このようにして、ゲート酸化膜厚を測定した後、ゲート酸化膜厚が所望の範囲内であれば後工程に移行し、範囲外であれば製品を製造ラインから取り除く。
【0039】
そして、適合する製品については、図2(a)に示すように、ゲート酸化膜8上にゲート電極9をパターニングする。続いて、図2(b)に示すように、ゲート電極9の両側にソース10、ドレイン11を形成したのち、ゲート電極9上を含むシリコン基板1の上面にCVD酸化膜12を形成し、リフロー処理後、CVD酸化膜12にコンタクトホール12aを形成する。その後、コンタクトホール12a内を含むCVD酸化膜の上に電気配線をパターニングし、図示しない保護膜で覆ってMOSトランジスタが形成される。
【0040】
このように、ゲート酸化膜8の膜厚測定をゲート酸化膜8の形成後早期に行うように測定時間管理することにより、正確なゲート酸化膜厚を測定することができる。
【0041】
そして、測定したゲート酸化膜8の膜厚が所望の範囲内であれば後工程に移行させ、範囲外であれば製品を製造ラインより取り除くようにすれば、半導体装置の製造途中で不良品の判別が高精度で行えるようになり、工程改善へのフィードバックが早期に行え、歩留りの安定化が図れる。また、不良品の市場流出防止が工程内の初期で可能となる。
【0042】
(第2実施形態)
本実施形態では、測定される見かけ上の酸化膜厚を補正し、正確な酸化膜厚を測定する。なお、本実施形態の酸化膜厚測定方法の適用対象は第1実施形態のMOSトランジスタと同様であり、測定された酸化膜厚に基づいて製品不良チェックするということも同様であるため、酸化膜厚の補正についてのみ説明する。
【0043】
上述したように、ゲート酸化膜8の形成後に放置しておいた場合、放置時間と見かけ上のゲート酸化膜厚とは図3に示す関係となる。
【0044】
この酸化膜厚の見かけ上の増加量を近似式で示すと、数6のように表される。
【0045】
【数6】
y=a・ln(t)+b
ただし、t≧1とし、yの単位はÅである。
【0046】
ここで、a及びbは定数である。また、tはゲート酸化膜8を形成してから膜厚測定までに放置された時間である。aはクリーンルーム等のウェハ周辺の雰囲気(温度、湿度)により決まり、実測値では約0.5〜1.5であった。また、bはゲート酸化膜8の形成直後(t=1minのとき)の酸化膜厚である。
【0047】
なお、この近似式でt=1min以下にできないのは、放置時間がほとんどないとしたときをt=0minとすると数6による酸化膜厚の測定結果が0Åとなり、ゲート酸化膜8が存在しないことになってしまうからである。ただし、実際には酸化膜8の形成後、酸化膜形成用の装置からウェハを取り出して酸化膜厚を測定することになるため、ある程度の時間(1min以上)が経過しており、上記近似式を適用することに不都合はない。
【0048】
このように、ゲート酸化膜8の見かけ上の増加量が数6で近似されるため、ゲート酸化膜8を形成した後の放置時間に応じてゲート酸化膜8の見かけ上の増加量を算出することができる。
【0049】
このため、測定された見かけ上のゲート酸化膜厚から算出された見かけ上の増加量を減算すれば、ゲート酸化膜厚が補正され、実際のゲート酸化膜厚を求めることができる。このように、ゲート酸化膜8を形成したのちの放置時間を管理(記憶)し、近似式を用いて見かけ上のゲート酸化膜厚を補正することにより、正確なゲート酸化膜厚を検出することができる。
【0050】
参考として、上記数6を適用して実際のゲート酸化膜のバラツキを定量化した結果を図4に示す。この図は、ゲート酸化膜8の形成後の放置時間が異なる多数のサンプル(サンプルA〜J)のゲート酸化膜厚をエリプソメータで測定し、その測定結果を上記数6を用いて補正した結果を示したものである。この図において、点線部分は測定された見かけ上のゲート酸化膜厚を示しており、実線部分が近似式による補正後のゲート酸化膜厚を示している。また、各サンプルの符号の上に記載されているのが各サンプルの放置時間を示している。
【0051】
この図に示されるように、エリプソメータによる測定値では、ゲート酸化膜厚に大きなバラツキが生じているが、補正後の結果ではゲート酸化膜厚のバラツキが非常に小さくなっている。
【0052】
これは、上記近似式によって補正しない場合には、実際のゲート酸化膜厚が所望の範囲内にあるにもかかわらず、測定されるゲート酸化膜厚にバラツキが生じるため、ゲート酸化膜厚が所望の範囲外であると判断を誤る場合があったことを示している。
【0053】
このように、上記数6を用いて測定されたゲート酸化膜厚を補正することにより、ゲート酸化膜厚が所望の範囲内にあるにもかかわらず、所望の範囲外であると誤判断してしまうことを防止することができる。
【0054】
なお、本実施形態のように近似式を用いて補正したゲート酸化膜厚の信頼性について、製品製造後に容量(ゲート電極とシリコン基板との間としての容量)から求めたゲート酸化膜厚と比較した結果を図5に示す。また、参考としてエリプソメータによる測定値、すなわち近似式による補正前のゲート酸化膜厚も図中に示す。
【0055】
この図に示されるように、近似式により補正したゲート酸化膜厚は容量から求めたゲート酸化膜厚とほとんど対応しており、非常に相関が取れた関係となっている。一方、る補正前のゲート酸化膜厚は容量から求めたゲート酸化膜厚と対応がとれていない。
【0056】
このように、近似式による補正によって信頼性の高いゲート酸化膜厚が求められる。そして、本実施形態のようにゲート酸化膜厚測定を行うことにより、半導体装置の製造途中で不良品の判別が高精度で行えるようになり、第1実施形態と同様の効果が得られる。
【0057】
(第3実施形態)
上述したように、ゲート酸化膜8の表面の付着物によって測定される見かけ上のゲート酸化膜厚にバラツキが生じている。このため、本実施形態では、ゲート酸化膜8の表面の付着物を除去することにより、ゲート酸化膜厚を正確に図れるようにする。
【0058】
なお、本実施形態の酸化膜厚測定方法の適用対象は第1実施形態のMOSトランジスタと同様であり、測定された酸化膜厚に基づいて製品不良チェックするということも同様であるため、ゲート酸化膜8の表面の付着物の除去についてのみ説明する。
【0059】
まず、第1実施形態と同様の工程を施して、シリコン基板1にゲート酸化膜8を形成する。そして、ゲート酸化膜厚を測定する直前に洗浄液によってゲート酸化膜8の表面の付着物を除去する。
【0060】
具体的には、硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄液内にウェハを浸すことによって、付着物を除去する。その後、エリプソメータにてゲート酸化膜厚を測定する。これにより、付着物による影響を受けずにゲート酸化膜厚を測定することができるため、正確なゲート酸化膜厚を測定することができる。
【0061】
参考として、図6(a)に、硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄による付着物の除去を行う前後におけるゲート酸化膜厚の測定結果を示す。この図は、ゲート酸化膜8を形成してから放置時間を49minとしてゲート酸化膜厚を測定したのち、さらに放置時間を16067minとして再度ゲート酸化膜厚を測定し、その後、硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄をして50min後にみたたびゲート酸化膜厚を測定した結果を示している。
【0062】
この図に示されるように、ゲート酸化膜形成後、あまり放置していない場合(放置時間49min)に対して、長く放置していると、測定される見かけ上のゲート酸化膜厚が増加しているのが分かる。これに対して、硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄を施すと、再びゲート酸化膜8の形成後あまり放置していない場合と同等のゲート酸化膜厚に戻っている。
【0063】
この測定結果からも、ゲート酸化膜厚を測定する直前にゲート酸化膜8の表面の付着物を洗浄によって除去することにより、正確なゲート酸化膜厚を検出することができる。
【0064】
また、この洗浄工程の後に、ウェハを放置してゲート酸化膜厚を測定したところ、測定される見かけ上のゲート酸化膜厚は洗浄前に増加していたときと同様の関係(放置時間に対する増加量の関係)を持って増加していた。
【0065】
このことからも、見かけ上のゲート酸化膜厚の増加のメカニズムは、空気中に含まれている物質が付着することによって屈折率等が微妙に変化するためであると言える。
【0066】
このように、ゲート酸化膜8の表面の付着物を除去することにより、付着物による影響を受けずに正確にゲート酸化膜厚を測定することができる。また、本実施形態においては、洗浄前においてウェハをどれだけの時間放置していたか分からない場合であっても、洗浄後からの放置時間管理によって正確なゲート酸化膜厚を測定することが可能であるという効果が得られる。
【0067】
そして、このように、本実施形態によるゲート酸化膜厚測定を行うことにより、半導体装置の製造途中で不良品の判別が高精度で行えるようになり、第1実施形態と同様の効果が得られる。
【0068】
なお、上述したように、洗浄後においてもウェハを放置しておくと見かけ上のゲート酸化膜厚は増加していくため、洗浄後は第1実施形態と同様に所定時間内にゲート酸化膜厚を測定する必要がある。
【0069】
本実施形態では、硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄によって付着物を除去したが、この他の洗浄液、例えば塩酸(HCl)と過酸化水素(H22)混合液を用いてもよい。
【0070】
図6(b)に、塩酸(HCl)と過酸化水素(H22)混合液の洗浄による付着物の除去を行う前後におけるゲート酸化膜厚の測定結果を示す。この図は、図6(a)と同様の時間、ウェハを放置したのち、塩酸(HCl)と過酸化水素(H22)混合液の洗浄を施し、ゲート酸化膜厚を測定した結果を示している。
【0071】
この図から分かるように、洗浄液として塩酸(HCl)と過酸化水素(H22)混合液を用いた場合においても硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄を行った場合と同様の結果が得られた。
【0072】
この結果及び硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄による結果から検討すると、硫酸(H2SO4)と過酸化水素(H22)混合液、塩酸(HCl)と過酸化水素(H22)混合液の洗浄によって付着物が洗浄されていることから、硫酸(H2SO4)と過酸化水素(H22)混合液中に含まれる硫酸(H2SO4)や塩酸(HCl)と過酸化水素(H22)混合液に含まれる塩酸(HCl)に溶解もしくは反応する空気中の水分や炭素がゲート絶縁膜の表面に付着していると考えられる。
【0073】
従って、空気中の水分や炭素が除去できるような洗浄液であればどのようなものを用いてもよいといえる。
【0074】
(他の実施形態)
上記各実施形態では、熱CVD法によるウェット酸化によってゲート酸化膜8を形成した場合を示したが、他の方法(例えばドライ酸化)によってゲート酸化膜8を形成した場合についても上記実施形態と同様に放置時間の管理、近似式による補正、洗浄液による付着物の除去などを行った。その結果、上記各実施形態と同様の効果が得られた。このことからも、ゲート酸化膜の形成方法によらず、本発明を適用することができるといえる。
【0075】
なお、第2実施形態では、見かけ上のゲート酸化膜厚の増加量を数6によって近似したが、他の数式(例えば対数による近似式)によって近似することも可能である。
【0076】
また、上記各実施形態では、酸化膜厚が90〜110Åである場合を例に挙げて説明したが、100Å以下の薄い酸化膜を評価、工程管理する場合に特に効果的である。薄い酸化膜の場合、放置時間による見かけ上の膜厚変動によるバラツキ分が測定値内を占める割合が特に大きく、真の膜厚を精密に測定するには、本発明の膜厚管理が有効である。もちろん、100Åを超える厚い酸化膜を評価する場合にも本発明を適用可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態のゲート酸化膜の測定方法を適用するMOSトランジスタの製造工程を示す図である。
【図2】図1に続くMOSトランジスタの製造工程を示す図である。
【図3】ゲート酸化膜形成後の放置時間と見かけ上のゲート酸化膜厚の増加量との関係を示す図である。
【図4】第2実施形態における近似式を用いて測定されたゲート酸化膜厚を補正した結果を示す図である。
【図5】近似式を用いて測定されたゲート酸化膜厚と容量に基づいて算出したゲート酸化膜厚との関係を示す図である。
【図6】(a)は硫酸(H2SO4)と過酸化水素(H22)混合液の洗浄を施した際のゲート酸化膜厚の変化を測定した結果を示す図であり、(b)は塩酸(HCl)と過酸化水素(H22)混合液の洗浄を施した際のゲート酸化膜厚の変化を測定した結果を示す図である。
【符号の説明】
1…シリコン基板、2…酸化膜、3…N型ウェル領域、4…P型ウェル領域、
5…シリコン窒化膜、6…チャネルストッパー、7…LOCOS酸化膜、
8…ゲート酸化膜、9…ゲート電極、10…ソース、11…ドレイン、
12…CVD酸化膜、12a…コンタクトホール、13…電気配線。

Claims (9)

  1. 基板(1)上に酸化膜(8)を形成したのち、該酸化膜に光を照射することによって該光の変化に基づいて前記酸化膜の膜厚を測定する酸化膜厚測定方法において、
    前記基板上に前記酸化膜を形成したのち、該酸化膜形成後から前記酸化膜厚測定までの間の放置時間を管理し、該放置時間に基づいて酸化膜の膜厚測定を行い、
    前記測定された酸化膜厚を前記放置時間に基づいて補正し、実際の酸化膜厚を求めることを特徴とする酸化膜厚測定方法。
  2. 基板(1)上に酸化膜(8)を形成したのち、該酸化膜に光を照射することによって該光の変化に基づいて前記酸化膜の膜厚を測定する酸化膜厚測定方法において、
    前記酸化膜が形成されてから酸化膜厚を測定するまでの間の放置時間をt、測定された酸化膜厚をy、酸化膜の周辺の雰囲気に基づいて規定される定数をa、実際の酸化膜厚をbとすると、
    (数1)
    y=a・ln(t)+b
    を用いて、前記測定された酸化膜厚yを補正して、前記実際の酸化膜厚bを求めることを特徴とする酸化膜厚測定方法。
  3. 前記酸化膜の形成誤差による酸化膜厚のバラツキをS、前記放置時間に応じて発生する酸化膜変動バラツキをT、要求される酸化膜厚の幅をUとしたとき、前記酸化膜変動バラツキTが、
    (数2)
    (S2+T21/2≦U
    を満たすよう前記放置時間以内に前記酸化膜厚測定を行うことを特徴とする請求項1または2に記載の酸化膜厚測定方法。
  4. 基板(1)上に酸化膜(8)を形成したのち、該酸化膜に光を照射することによって該光の変化に基づいて前記酸化膜の膜厚を測定する酸化膜厚測定方法において、
    前記酸化膜の膜厚を測定する前に前記酸化膜の表面を洗浄し、
    前記酸化膜表面の洗浄は、硫酸(H 2 SO 4 )と過酸化水素(H 2 2 )混合液もしくは塩酸(HCl)と過酸化水素(H 2 2 )混合液の洗浄によって行うことを特徴とする酸化膜厚測定方法。
  5. 前記酸化膜表面の洗浄を行ったのち、該洗浄後から前記酸化膜厚測定までの間の放置時間を管理し、該放置時間に基づいて酸化膜の膜厚測定を行うことを特徴とする請求項に記載の酸化膜厚測定方法。
  6. 前記測定された酸化膜厚を前記放置時間に基づいて補正し、実際の酸化膜厚を求めることを特徴とする請求項に記載の酸化膜厚測定方法。
  7. 前記酸化膜が形成されてから酸化膜厚を測定するまでの間の放置時間をt、測定された酸化膜厚をy、酸化膜の周辺の雰囲気に基づいて規定される定数をa、実際の酸化膜厚をbとすると、
    (数3)
    y=a・ln(t)+b
    を用いて、前記測定された酸化膜厚yを補正して、前記実際の酸化膜厚bを求めることを特徴とする請求項に記載の酸化膜厚測定方法。
  8. 前記酸化膜の形成誤差による酸化膜厚のバラツキをS、前記放置時間に応じて発生する酸化膜変動バラツキをT、要求される酸化膜厚の幅をUとしたとき、前記酸化膜変動バラツキTが、
    (数4)
    (S2+T21/2≦U
    を満たすよう前記放置時間以内に前記酸化膜厚測定を行うことを特徴とする請求項3乃至7のいずれか1つに記載の酸化膜厚測定方法。
  9. 酸化膜を形成する工程を含む半導体装置の製造方法において、
    酸化膜を形成した後、該酸化膜の膜厚を請求項1乃至のいずれか1つに記載の酸化膜厚測定方法を用いて計測し、該酸化膜厚が所望の範囲内であれば、後工程に移行させることを特徴とする半導体装置の製造方法。
JP2000205533A 1999-07-16 2000-07-06 酸化膜厚測定方法 Expired - Fee Related JP4192410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000205533A JP4192410B2 (ja) 1999-07-16 2000-07-06 酸化膜厚測定方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20356299 1999-07-16
JP11-203562 1999-07-16
JP2000205533A JP4192410B2 (ja) 1999-07-16 2000-07-06 酸化膜厚測定方法

Publications (2)

Publication Number Publication Date
JP2001093954A JP2001093954A (ja) 2001-04-06
JP4192410B2 true JP4192410B2 (ja) 2008-12-10

Family

ID=26513986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000205533A Expired - Fee Related JP4192410B2 (ja) 1999-07-16 2000-07-06 酸化膜厚測定方法

Country Status (1)

Country Link
JP (1) JP4192410B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113405514A (zh) * 2021-07-09 2021-09-17 洛阳Lyc轴承有限公司 一种钢铁氧化膜厚度的测量方法

Also Published As

Publication number Publication date
JP2001093954A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
US7531462B2 (en) Method of inspecting semiconductor wafer
JP3044881B2 (ja) 半導体基板の表面酸化膜における金属不純物の分析方法
JP3773355B2 (ja) 半導体装置の製造装置
US20230170208A1 (en) Method for forming thermal oxide film on semiconductor substrate
WO2021240948A1 (ja) 半導体基板の熱酸化膜形成方法
JP4192410B2 (ja) 酸化膜厚測定方法
US6885466B1 (en) Method for measuring thickness of oxide film
JP3690484B2 (ja) シリコン基板表面の金属不純物分析方法
JP2831987B2 (ja) Bpsg膜内不純物濃度の計測に用いるbpsg基準試料の製造方法及びその基準試料
JP2003243468A (ja) 半導体装置,その評価方法およびその製造方法
US6190062B1 (en) Cleaning chamber built into SEM for plasma or gaseous phase cleaning
US6933235B2 (en) Method for removing contaminants on a substrate
KR100607797B1 (ko) 실리콘 질화막 스트립 제어 장치 및 방법
JPH11297779A (ja) 半導体装置の欠陥検出方法およびその製造方法
US20240274477A1 (en) Method for forming thermal oxide film on semiconductor substrate and method for producing semiconductor device
JP7456416B2 (ja) 環境雰囲気中のアルカリイオン濃度の評価方法
Murali et al. A novel technique for in-line monitoring of micro-contamination and process induced damage
KR0140443B1 (ko) 이온주입공정의 이온주입량측정방법
JP2001174375A (ja) 金属汚染評価用ウェハおよび金属汚染評価方法
JPH04326745A (ja) プラズマダメージ測定法
JP2982247B2 (ja) 半導体製造プロセスのモニタ方法
JP2001203250A (ja) 膜厚管理方法
JP2004271203A (ja) 化合物半導体ウェハ表面の有機汚染モニタリング方法
JP2004363231A (ja) 不純物汚染の判定方法および検出方法
JPH0643138A (ja) プラズマ損傷の評価方法およびその評価サンプルの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees