JP4185323B2 - エッチングプロセスをモニタする方法 - Google Patents

エッチングプロセスをモニタする方法 Download PDF

Info

Publication number
JP4185323B2
JP4185323B2 JP2002216417A JP2002216417A JP4185323B2 JP 4185323 B2 JP4185323 B2 JP 4185323B2 JP 2002216417 A JP2002216417 A JP 2002216417A JP 2002216417 A JP2002216417 A JP 2002216417A JP 4185323 B2 JP4185323 B2 JP 4185323B2
Authority
JP
Japan
Prior art keywords
etching
substrate
electrode
window
sacrificial electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002216417A
Other languages
English (en)
Other versions
JP2003158114A (ja
Inventor
ジェフェリー・エス・ヘス
スティーブン・ディー・リース
ドナルド・ダブリュー・シュルツ
ウィリアム・エドワーズ
ジェフェリー・エス・オバート
ティモシー・アール・エメリィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003158114A publication Critical patent/JP2003158114A/ja
Application granted granted Critical
Publication of JP4185323B2 publication Critical patent/JP4185323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/16Production of nozzles
    • B41J2/1621Manufacturing processes
    • B41J2/1626Manufacturing processes etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Weting (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、集積回路のためのパラメータ検査構造に関する。より詳細には、本発明は、基板における基板貫通エッチングの進行、完了および結果を測定するための検査構造に関する。
【0002】
【従来の技術】
シリコンエッチングは、インクジェットプリントヘッドのような液体吐出装置を製造する場合などの微細機械加工において、積極的に用いられている。こうした液体吐出装置の製造中には、高価な視認装置あるいは人件費の高いオペレータを利用して、シリコンその他の基板におけるトレンチエッチングのパラメータがモニタされ、測定される。そのようなパラメータの例には、トレンチの深さ、トレンチの幅、およびトレンチの長さなどがある。これらの視認モニタ技術は高価であり、特に手作業が用いられるときには誤りが生じやすいが、それにも関わらず製造業者はこうした視認モニタ技術を用いてきた。また、これらの視認モニタ技術を大量に実施する場合には、疲労、および人間工学のような人間に関連する他の要因の問題を計算に入れなければならないため、コストが嵩む。トレンチパラメータを測定することに対する人の関与を少なくする手法が見当たらない場合には、コストは上昇し続けることになり、微細機械加工は新しい技術としての魅力を低減させることになろう。
【0003】
【発明が解決しようとする課題】
インクジェット印刷のような液体吐出用途の品質および性能に対する要求が高まるとともに、新しい微細機械加工技術が生み出されてきた。1つのそのような技術が、本出願人に譲渡され、ここでの参照によってその内容を本明細書に取り入れる、1997年10月22日出願の「SINGLE-SIDE FABRICATION PROCESS FOR FORMING INKJET MONOLITHIC PRINTING ELEMENT ARRAY ON A SUBSTRATE」と題する米国特許出願第08/956235号に記載されている。別のそのような技術が、やはり本出願人に譲渡され、ここでの参照によってその内容を本明細書に取り入れる、2001年1月25日出願の「TWO-STEP TRENCH ETCH FOR A FULLY INTEGRATED THERMAL INKJET PRINTHEAD」と題する米国特許出願第09/770723号に記載されている。シングルエッチング技術は、本出願人に譲渡され、ここでの参照によってその内容を本明細書に取り入れる、2001年6月22日出願の「SLOTTED SUBSTRATE AND SLOTTING PROCESS」と題する米国特許出願(番号未定)に記載されている。本出願は、以上のような先の特許出願において用いられている技術のようなエッチング技術を、従来のプロセスより費用対効果に優れたものとすることを指向している。
【0004】
殆どの基板トレンチエッチングは、基板が化学槽に浸漬されている間に行われる。この形態のエッチングは通常、「ウェットエッチング」と呼ばれる。このウェットエッチングプロセスは、エッチング速度、選択性および表面品質要件を満たすために、槽の化学的性質および温度を多岐にわたって調整し、制御する必要がある。代替的には、別の形態のエッチングは、基板の一部を攻撃するために、イオン化された粒子(プラズマ)から形成される高エネルギーガスを用いる。このタイプのエッチングは「ドライエッチング」と呼ばれる。ドライエッチングプロセスは、ガス圧およびイオン濃度に関する調整を必要とする。従来のプロセスに対する非常に大きな欠点は、エッチングプロセスを正確に予測し、またはモニタできないことであり、これは多くの場合に、許容できない程の歩留まりの劣化という結果をもたらしうる。通常、プリントヘッドの場合、シリコンのエッチングは、プリントヘッド処理の終了付近で行われる。この段階で欠陥が生じた場合には、こうした適合性のない部品を廃棄するために非常にコストがかかる。
【0005】
本発明の課題は、基板における基板貫通エッチングの進行、完了および結果をモニタし測定するための方法および検査構造を提供することである。
【0006】
【課題を解決するための手段】
基板貫通エッチングプロセスは、基板上の所望のエッチング窓に近接して犠牲電極を設けることによりモニタされる。エッチングプロセスが基板に対して実行される。そのエッチングプロセスは、基板あるいは犠牲電極のいずれか、あるいは両方の電気的特性を測定することによりモニタされる。
【0007】
本発明は、スルーホールあるいは開口部を形成するためにエッチングされる基板に対し、その場で配置される1つあるいは複数の犠牲電極を用いる。犠牲電極を利用することにより、エッチングプロセスのプロセス制御が改善され、エッチングプロセスの結果を自動的に検査することが可能になる。エッチングプロセスにおいて犠牲電極を用いることにより、エッチング速度、処理用化学物質および温度の自由度、エッチングの進行に対するリアルタイムでのモニタリング、およびエッチングプロセスの終了の検出を正確に制御できるようになる。
【0008】
本発明は、エッチングされたトレンチを電気的に自動選別できるようにし、光学的な検査の必要性を排除する。選別は電気的に、光学検査よりも非常に高速に行われ、集積回路のための既存の電気的検査に組み込むことができる。製造される構成要素の検査中に犠牲電極を用いることにより、検査速度を高め、プロセスの結果をフィードバックし、スループットを高め、製造される部品のばらつきを小さくできるようになる。
【0009】
本発明の実施形態は電極を組み込むが、その電極としては、基板のバルク内の拡散抵抗、あるいは基板の表面上に配置される金属あるいは半導体薄膜層内の導電性トレース(線路)のいずれかを用いる。抵抗、電流、電圧あるいはコンダクタンスのような電気的パラメータの検出を用いて、基板のエッチングによって生じた電極内の開口あるいは変化を検出する。代替的には、電極が基板に接触し、基板が導電性である場合には、基板の抵抗をエッチングあるいは検査中にモニタして、エッチングプロセスの進行あるいは結果をそれぞれ反映させることができる。
【0010】
本発明を組み込む集積回路は、半導体デバイス技術を用いて製造されることが好ましい。本発明による装置は、広範な半導体デバイス技術に適用することができ、種々の半導体材料から製造することができる。以下の実施例の記載では、シリコン基板において具現化されるものとして、本発明の半導体デバイスに関し、現時点で好ましいいくつかの実施形態を説明する。これは、現時点で入手可能な半導体デバイスの大部分がシリコン基板に製造され、本発明が最も多く遭遇するであろう応用形態は、シリコン基板を含むことになるためである。しかしながら、本発明はまた、ガリウムヒ素、ゲルマニウム、および他の半導体材料においても有利に用いられうる。したがって、本発明はシリコン半導体材料に製造されるデバイスに限定されることを意図するものではなく、入手可能な1つあるいはより多くの半導体材料に、ガラス基板上にポリシリコンを用いる薄膜トランジスタ(TFT)技術のような、当業者が利用可能な技術を用いて製造されるデバイスを含むものである。
【0011】
さらに、本明細書に記載される実施形態は、深さおよび幅を有する種々の領域を含めて2次元の図面で表現されるが、これらの領域はデバイスの一部分のみを示しており、かかるデバイスは実際には3次元構造を有していることは明確に理解されたい。従ってこれらの領域は、実際のデバイス上に製造される際には、長さ、幅および深さを含む3次元構造を有することになる。
【0012】
さらに、本発明は、液体ジェットプリントヘッドに関する好ましい実施形態によって示されるが、これらの例示は、本発明の範囲あるいは適用可能性に関する制限を意図したものではない。本発明の液体ジェットプリントヘッドはまた、例示される物理的構造に限定することを意図したものでもない。これらの構造を含めたのは、現在好ましい実施形態に対する本発明の有用性および適用性を例証するためである。
【0013】
【発明の実施の形態】
本発明は、添付図面を参照することにより、より良好に理解される。図面中の構成要素は、必ずしも相互に縮尺通りとは限らない。むしろ、本発明を明確に示すために誇張がなされている場合もある。特に、能動素子の種々の部品は寸法通りに描かれていない。本発明を明確に図示し、理解してもらうために、他の寸法に対して、ある一定の寸法が誇張されている。さらに、いくつかの図面を通して、同様の参照番号は、厳密に同じであるとは限らないが、対応する類似の部品を示している。
【0014】
図1は、本発明を組み込む例示的な検査構造90の平面図である。その最も簡単な形態では、検査構造90により、トレンチの幅および/または場所を判定できるようになる。トレンチは、基板10(図6を参照)をその背面から、半導体薄膜処理を用いる側に向かってエッチングすることにより形成される。基板はシリコンであることが好ましいが、ガリウムヒ素、ゲルマニウムあるいはガラスのような他の基板を用いることもでき、それらの基板も依然として本発明の思想および範囲を満たすことができる。望ましいトレンチ開口部は、トレンチ窓12によって示されている。好ましくは、1つあるいは複数の内側電極14が、エッチング窓12の1つのエッジと実質的に平行に位置合わせされる。好ましくは内側電極14は、エッチング窓12の外側エッジが内側電極14のあるエッジに当接するように、エッチング窓12と交差する。内側電極14の他のエッジは、好ましくはエッチング窓12内にある。一般に、基板10のウェットエッチングが行われるとき、適切に位置合わせされるものとすると、エッチング窓12の開口はエッチング窓12の中央付近から形成される。基板10のドライエッチングが行われるとき、エッチング窓12の開口は、エッチング窓全体にわたって同時に形成される。いずれの場合でも、エッチング窓をエッチングし終えるまでには、内側電極14がエッチングされ、それにより、エッチング窓12の外側にある端点15相互の間に電気的に検出可能な開口部が生じる。2つ以上の内側電極14を用いることにより、エッチング窓12の個別のエッジを、それらのエッジのエッチングが終了した時点で検出可能である。また図1は、エッチングプロセスのオーバエッチングを検出するために有用な一対の外側電極16を示す。たとえば、エッチング窓12が所望の位置から位置ずれした場合には、一方の内側電極14が、他方の内側電極14がエッチングされる前にエッチングされる場合がある。このエッチングプロセスが継続されると、反対側の内側電極14がエッチングされる前に外側電極16のうちの1つがエッチングされ、位置ずれの検出が行われる。また、実質的に位置ずれが存在しないものとすると、外側電極16を用いて、エッチング窓12のオーバエッチングを検出することができる。この場合には、両方の内側電極14が背面エッチングプロセスによってエッチングされる。電極16の1つあるいは複数が開放状態であり、エッチングされたとして検出される場合には、エッチングプロセスは所望のエッチング窓12を越えて続行されたことになり、エッチング窓12のオーバエッチングが検出される。代替的には、内側電極14および外側電極16を互いに関連させて用い、2ステップエッチングプロセスの進行をモニタすることができる。エッチングの第1の段階では、第1のエッチングプロセス(ウェットあるいはドライエッチングのような)によってエッチング窓12がエッチングされ、少なくとも1つの内側電極14が開放状態であることが検出された場合に、この第1のエッチングプロセスは終了される。その後、好ましくは第2のエッチング窓13のエッチングを微調整し完了するために、第2のエッチングプロセスを用いて、エッチングの第2の段階が開始される。外側電極16のうちの少なくとも1つ以上が開放状態であることが検出されるとき、第2のエッチングプロセスは終了される。内側電極14および外側電極16のうちの少なくとも一方の電気的パラメータをモニタすることにより、基板貫通エッチングのプロセスへのフィードバックによって、より良好にプロセス制御できようになり、コストが削減され、歩留まりが向上する。
【0015】
シリコン基板のためのいくつかのエッチング技術のうちの任意の技術を特定的に用いることができる。ドライエッチングの例には、XeFおよびSFが含まれる。適当なウェットエッチングの例には、エチレンジアミンピロカテコール(EDP)、水酸化カリウム(KOH)、フッ素系酸性エッチング液、水酸化テトラメチルアンモニウム(TMAH)が含まれるが、TMAHが好ましい。
【0016】
図2は、平面図の視点から示される本発明の別の実施形態である。この実施形態では、エッチング窓12と交差する広幅電極18を用いることにより、第2の検査構造92が形成される。この単一の電極は、実質的にほぼエッチング窓12の窓幅11に等しい第1の幅19を有する。この実施形態では、両方の端点15が、エッチング窓12のエッチング中にこの広幅電極18に不連続が生じたか否かを検出するためにモニタされる。広幅電極18の幅はエッチング窓の幅にほぼ等しいので、不連続が生じた場合には、エッチング窓12の最小限のエッチングが行われたことを検出できる。代替的には、単一の電極の第1の幅19を、エッチング窓幅11より広くすることができる。この場合には、広幅電極18の不連続性検出を用いて、エッチング窓12のオーバエッチングを検出することができる。
【0017】
図3は、任意選択的にオーバエッチングをも含めて、エッチングプロセスの多数の段階を検出するために用いられる本発明の別の実施形態、第3の検査構造94である。この例では、広幅電極18の幅はエッチング窓12の幅より小さく、広幅電極18が開放状態になる際には、最小限のエッチング窓25が検出されたことが表される。少なくとも1つの内側電極14のパラメータが変化したことが検出されるまで、エッチング窓12のエッチングが継続される。パラメータの変化は、内側電極14の抵抗の変化であることが好ましい。この時点で、エッチング窓12は大体、その所望とする幅21を有する。エッチングがさらに継続されると、内側電極14が開放状態であることが検出される際に、エッチング窓12はその最大の所望の開口部23を有する。この検出段階は、最大の所望のエッチング窓12が得られたことを表す。しかしながら、任意選択的にエッチングが継続される場合には、あるいは異常なエッチングを生じるスクラッチのような欠陥が基板上に存在する場合には、外側電極16が開放状態であることを検出することにより、エッチング窓12のオーバエッチング幅27が検出されるようになる。
【0018】
図4は本発明の別の実施形態の平面図である。第4の検査構造95が、エッチング窓12を包囲する環状の導体115から形成される。この環状の導体115は、検査およびモニタ装置に接続するための2つの端点115を有する。この実施形態では、所望のエッチング幅121は、端点15間で測定される抵抗に変化が生じた場合は、オーバエッチングされたものとして検出される。端点15間で開回路が検出された場合には、オーバエッチング幅123が検出される。この実施形態により、エッチング窓の全ての側においてオーバエッチングを検出できるようになる。
【0019】
図5は、本発明の別の実施形態、すなわち第5の検査構造97の平面図である。第5の検査構造97は、エッチング窓12よりも大きな表面積を有する導電性犠牲電極であり、好ましくはエッチング窓12が超広幅電極133の外郭内の中央に配置される。エッチング窓12は、所望のエッチング幅121を有する。エッチング窓12が所望のエッチング窓121までエッチングされるとき、超広幅電極133の一部が除去され、端点15間で測定される抵抗、電流、コンダクタンスあるいは他のパラメータが変化する。この変化はモニタされ、エッチングを中止するために用いられるか、あるいは適当なエッチングが行われたことを検証するためにエッチング後に検査される。オーバエッチングが行われ、エッチング窓12がオーバエッチング幅123まで開口された場合には、超広幅電極133が不連続になり、端点15間の開回路が、エッチング中あるいは回路検査中のいずれかにおいて検出されることになる。
【0020】
図1〜図5において、本発明のいくつかの異なる実施形態を図示し記載してきたが、当業者は、犠牲電極を形成するために幾つかの異なる形状および向きを用いることができ、それらは依然として本発明の思想および範囲内に入ることを理解するであろう。
【0021】
図6は、本発明の実施形態、すなわち第1のエッチング中止部31、第2のエッチング中止部33、および任意選択的にエッチング窓12のオーバエッチングを検出するための検査幅35を検出するための第6の検査構造96を組み込んだ、例示的な液体ジェットプリントヘッド60の平面図である。プリントヘッド60は、インクのような液体がプリントヘッド60から吐出されるようにするために、基板10上に配置されるノズル22を含む。好ましくは液体は、基板10の反対側から、基板10内にエッチングされた液体供給チャネルおよび開口部を通って、ノズル22の下側にある液体チャンバ(図6には示されないが、図7〜図16を参照されたい)に入る。第6の検査構造96を用いて、検査プロセスおよび装置検査のうちの少なくとも一方を補助できるようになる。破線で囲まれたボックス領域は、エッチングが実行された後のエッチング窓12の所望の開口部を示す。背面エッチングは好ましくは、背面エッチングをノズル22の場所と位置合わせできるようにするプロセスを用いて行われる。1つの手法は、2ステッププロセスを用いることである。第1のエッチングは、基板10を貫通し、エッチング窓12の中心に開口するスルーホールを形成するために用いられる。広幅電極18の幅は、第1のエッチングが基板10を通ってエッチング窓12内に適切なエッチングを行うが、背面マスクセットと前面マスクセットの間にある程度の位置ずれを許容できるように選択される。第1のエッチングプロセスにおいて用いられるエッチング液が基板のオリフィス側に配置される薄膜層を侵蝕するのを防ぐために、前面保護マスク34(図7を参照)を用いて、液体チャンバから反応性物質を遮断する。第2のエッチングを開始する前に、この前面マスクが除去され、第2のエッチングのエッチング液が、前面マスクを除去することにより露出された基板と反応できるようにする。その後、第2のエッチングを進めて、内側電極14の少なくとも一方あるいは両方が第2のエッチングによって開放状態とされるまで、エッチング窓12にスルーホールをエッチングし続けることができるようにする。異なる結晶方位を有する前面マスク34を除去することにより露出されるシリコンが第2のエッチング液に対して暴露されることにより、迅速なエッチングが行われ、エッチング窓の開口部が所望に応じて位置合わせされる。スクラッチやクラックのような基板内の欠陥によって、第1および第2のエッチングプロセスが予測不能となることがある。オーバエッチングが生じた場合には、外側電極16が開放状態になり、それによりオーバエッチングを検出することができる。
【0022】
図7は、図6のI−I線に沿って見た断面図であり、本発明のこの実施形態は、内側電極14と外側電極16のみを含んでいる。この例示的な実施形態では、基板10は、内側電極14と外側電極16とが存在する拡散層26を有する。拡散層26がPウェルである場合には、内側電極14および外側電極16はN+拡散物質から形成されることが好ましい。拡散層26がNウェルである場合には、内側電極14および外側電極16はP+拡散物質であることが好ましい。拡散層26上には、吐出素子24を組み込んだ薄膜層28のスタック(積重体)が配置される。吐出素子24はヒーター抵抗であることが好ましいが、圧電素子および電気歪素子のような他の吐出素子が当業者に知られており、ヒーター抵抗の代わりに用いられることができる。薄膜層28のスタック上には、吐出素子24上に配置されるノズル22を有するオリフィス層20が配置される。薄膜層のスタックは、薄膜スタック内を通って基板10の表面まで延在する液体供給チャンネルを有する。背面エッチングからのエッチング液が薄膜層28のスタック内の回路に達するのを防ぐために、液体供給チャンネルは適用された前面保護マスク34を有するものとして示されている。基板10の反対側には、基板10をエッチング液に露出させる背面開口部42を有する背面エッチングマスク30が配置される。
【0023】
オリフィス層20の例示的な実施形態は、スピンコートされたエポキシSU8あるいはスピンコートされたフォトレジストのようなポリマーを含む。他のオリフィス層には、オリフィス板を備えるポリマー障壁か、あるいはノズル開口部を予め穿孔されたカプトンフィルムを用いるポリマー障壁などがある。オリフィス層を構成することに関するいくつかの他の方法が当業者には知られており、それらで置換を行うことができるが、それらは依然として本発明の思想および範囲内に入る。
【0024】
前面保護マスク34には、用いられるエッチング液に耐性のある、酸化物、窒化物および酸窒化物のような任意の適当な材料を用いることができる。
【0025】
この背面エッチングによる結果をもたらすためには、いくつかの異なるエッチング手順を用いることができる。図8〜図10は、1ステップあるいは2ステップのエッチング液プロセスの結果である。このエッチング液プロセスは、内側電極14がエッチングされた時点で中止される。
【0026】
図8に示されるように、第1の手法は、基板10の背面をエッチングするシングルウェットエッチングプロセスを用いることである。例示的なプロセスは、TMAHウェットエッチングを用いる(100)方位のシリコンのエッチングである。このシングルウェットエッチングプロセスでは、TMAHが、<111>面に沿ってある角度をなしてシリコン基板をエッチングし、異方性の角度をなす輪郭を形成する。このエッチングプロセスは、内側電極14がエッチングされ、開回路が検出されるようになるまで継続する。このエッチングプロセスの一態様は、基板10の背面上に結果として形成される開口部を、図のような角度が付いた輪郭36に起因して非常に広くできることである。広い開口部をもたらすことになるこの条件は、得られるプリントヘッドダイのサイズを最小限に抑えることが望ましい場合には、このプロセスの適用を制限する場合がある。また、前面保護マスク34を付加することが難しいか、あるいはコストがかかる場合がある。
【0027】
図9の別の第2の手法では、薄膜層28のスタックの表面から数千オングストロームに達するまで、実質的に異方性のドライエッチングを用いて、背面開口部42において基板10の背面のエッチングを開始する。したがって、前面保護マスク34は必要とされない。このドライエッチングの結果として、図のような輪郭58が生成される。その後、内側電極14がエッチング除去され、電気的に開放状態にされるまで、基板を異方性にエッチングするためにウェットエッチングプロセスを用いる第2のエッチングが実行される。生成された傾斜のある輪郭が、角度が付けられたエッジ32として示されている。
【0028】
図10では、任意選択的に外側電極16を用いて、オーバエッチングされた輪郭38によって示されるような、第2のエッチングプロセスのオーバエッチングを検出することができる。ドライエッチングプロセスを用いて、基板を貫通する開口部を部分的にエッチングすることにより、ウェットエッチングプロセスが用いられる時間が著しく短縮され、オーバエッチングの可能性を低減させることができる。また図10は、外側電極16の一部40がエッチングされる際に、オーバエッチングを検出可能であることも示している。エッチング中に、外側電極16の抵抗がモニタされる場合には、外側電極16のエッチングに応じてその断面積が減少し、それに応じてその抵抗が増加する。次いでこの増加した抵抗を用いて、外側電極が完全にエッチングされて開回路を生ずる前に、エッチングを中止することができる。したがって、開回路を検出する代わりとして用いられる抵抗パラメータのこの測定は、内側電極14、広幅電極18あるいは用いられる他の電極の場合にも用いることができる。
【0029】
図11はプリントヘッドの断面図であり、そこではエッチングプロセスを制御するために広幅電極18のみが用いられる。この実施形態では、広幅電極18は、拡散層26上に配置される薄膜層28のスタック内の導電性薄膜トレースから形成される。代替的には、広幅電極18は、図7〜図10において内側電極14および外側電極16がそうであったように、拡散層26内のドープされた拡散物質として具現化することもできる。したがって、図7〜図10に示される内側電極14および外側電極16もまた、薄膜層28のスタック内の導電性あるいは半導電性の薄膜層として具現化することができる。
【0030】
図12は、図11に示される基板10上のエッチングプロセスの結果を示す。第1のウェットエッチングプロセスが用いられ、広幅電極18まで到達し、エッチングされるまで基板10をエッチングする。広幅電極18がエッチングされるとき、それは開回路を提供し、第1のエッチングステップの終了が検出され指示される。その後、前面保護マスク34が除去され、好ましくはウェットエッチングによって第2のエッチングプロセスが実行されて基板が攻撃され、エッチングされた輪郭32は、薄膜層28のスタックを貫通する液体流通孔と自動的に位置合わせされる。第1のエッチングの終了が広幅電極18のエッチングによって検出されるので、第2のエッチングのためにかかる時間が最小限に抑えられる。これらのステップの組み合わせにより、第1のエッチングステップが、広幅電極18を完全に開放するために必要とされる範囲を越えてエッチングしないことが確実になり、オーバエッチングを防ぐことができる。
【0031】
図13および図14は、2ステップエッチングプロセスを用いて基板10のエッチングを制御するために、広幅電極18、内側電極14、及び外側電極16を使用することを可能にする、本発明の一実施形態を示す。この例では、前面保護マスク34を用いて、第1のエッチング液が、薄膜層28のスタック内の薄膜層を攻撃するのを防ぐ。第1のエッチング液は、開口部42内で基板10を攻撃する。(100)方位を有するシリコン基板の場合、好ましくはTMAHエッチング液を用いて、基板10の<111>面に沿って角度をなした輪郭を形成する。広幅電極18がエッチングされるとき、それは開回路になり、それによりプロセス中の第1のエッチングステップの終了検出が指示される。前面保護マスク34が除去され、内側電極14の少なくとも1つがエッチングされて外側電極16がエッチングされないまま残されるようになるまで、好ましくはTMAHである第2のエッチング液を用いて、基板10のエッチングが完了される。外側電極16は、第2のエッチングプロセスのオーバエッチングを検出するために用いることができる。
【0032】
図15〜図18は、本発明の一実施形態を用いて基板10をエッチングするプロセスをモニタする方法を示す。この実施形態では、広幅電極18は薄膜層28のスタック内の導電層であり、基板10と電気的に接触する。この実施形態では、広幅電極18と、エッチング溶液を含むエッチング液タンク内の対電極99との間に電位が印加される。図15のエッチング中に、広幅電極18と対電極99の間を流れる電流をモニタすることができる。図17は、図15に示されるエッチングプロセスの概略図である。電圧源85が、広幅電極18に印加される電位を供給する。図示のように、エッチング溶液に浸漬される際にウェーハ上の1つあるいは複数の部位をモニタするために、1つあるいは複数の広幅電極18を並列に配置することができる。各広幅電極18は抵抗Relectrodesを有し、その抵抗はエッチング溶液が電極18を攻撃し始めたときに変化する。基板10は、背面エッチングが実行されるにつれて変化する可変抵抗Rsubstrate88を有するものとして示されている。エッチング溶液は抵抗Retchant86を有し、これは一般にはエッチングプロセス中に実質的に一定のままであるが、わずかに変化しても構わない。図15において第1のエッチングが行われる際に、広幅電極18と第1のエッチング部分48との間に、電荷44からなる第1の帯電領域46が形成される。図16ではさらにエッチングが行われて、第2のエッチング部分50が形成される。この第2のエッチング部分50はさらに基板10の内部に延在しているので、電荷44が存在する容積が小さくなり、それにより縮小された第2の帯電領域52が形成され、より多くの電流が流れるようになる。この帯電領域の変化は、基板10内の電流に対する抵抗(Rsubstrate88)の低下を反映する。このRsubstrate88の抵抗(あるいは代替的にはRsubstrate88を通る電流)の変化は、実行されたエッチングの量に関連付けられ、従ってそれを用いてエッチングプロセスの速度を正確にモニタすることができる。基板がエッチングにより貫通された場合、エッチング液は犠牲広幅電極18を攻撃し、その抵抗Relectrodesを増加させる。広幅電極18の切断が生じる場合には、開回路が形成され、電流は流れなくなる。図17において電流計84によって測定される基板エッチング電流のグラフ89が図18に示されている。基板がエッチングされるにつれ、基板材料は少なくなり、電流は上昇する。一旦、基板10がエッチングされると、犠牲電極18のエッチングが行われる。犠牲広幅電極18がエッチングされるにつれ、その抵抗は増加し、図18の電極電流プロファイル87によって示されるようにして、電流計84によって測定される電流は減少する。広幅電極18がさらにエッチングされ、開回路が生じると、電流計84によって測定される電流は0まで降下し、エッチングの終了が検出される。実際の電流プロファイルは、選択される広幅電極18と、用いられるエッチング溶液と、基板材料およびドーピングの実施形態に依存する。図18は、簡略化された電流プロファイルであり、単なる例示にすぎない。
【0033】
基板10がエッチングされるとき、エッチング窓のチャンネルの深さが増加して行くにつれて、電流が流れなければならない経路は本質的に長くなる。たとえば一般に、測定される抵抗Rは、基板の抵抗率ρと、電極と基板背面の間における基板内の電流経路の長さlに比例し、断面積Aに反比例するから、電流は、R=ρ(l/A)となるように流れる。エッチングされていない基板の場合、Aは深さλおよび幅wの積に等しく、電荷は電極と基板背面の間に集中する。従って、電流が流れる経路を変化させることにより、抵抗の変化が生ずることになる。抵抗の変化を支配する関係は、オームの法則の一般化された形、J(→)=E(→)/ρによって与えられる。ここで、J(→)は電流密度であり、E(→)は電界であり、ρは基板の抵抗率である。このエッチング速度の検出は、エッチング装置あるいはオペレータに対して情報をフィードバックし、より多くのエッチング液を要求し、温度を上昇/低下させるなどのように、エッチングプロセスを修正するために用いることができる。
【0034】
図19は、本発明の実施形態を用いて基板をエッチングするために用いることができるプロセスステップの例示的なフローチャートである。ステップ70では、基板に対して第1のエッチングプロセスが実行される。ステップ72では、犠牲電極がチェックされ、それが完全にエッチングされたか否かが判定される。エッチングされていない場合には、ステップ74において任意選択的に、ステップ70の第1のエッチングプロセスを継続しつつ、基板と犠牲電極の間の抵抗を測定することにより、第1のエッチングがモニタされる。犠牲電極がエッチングされ(除去され)、開回路が存在する場合には、ステップ76において、任意選択的に第2のエッチングが実行される。この任意選択の第2のエッチングが実行される前に、前面保護マスクの除去、リンス、基板の乾燥および洗浄のような、いくつかの従来のステップを実行しても構わない。ステップ78では、任意選択の第2のエッチングプロセス中に、他の犠牲電極がモニタされ、抵抗の変化が検出される。抵抗の変化の検出は、任意選択的には、線形(アナログ)形式で、あるいはデジタル(開放−短絡のような)形式で検出されることができる。ステップ80では、モニタされた抵抗に基づいて、第2のエッチングが終了したか否かの判定が行われる。終了していない場合には、第2のエッチングが継続される。終了した場合には、ステップ82において、基板上の集積回路が検査され、オーバエッチングあるいはアンダーエッチングが生じていないことが検証される。所望により、より多くのエッチングステップを実行することができるが、コストおよび時間的な理由から、エッチング液を用いるステップは一度だけ実行することが好ましい。しかしながら、2ステップを用いて、さらに確実に自動位置合わせできようにすることが有利な場合がある。
【0035】
図20は、集積回路を形成するために用いられる半導体基板100、好ましくはシリコン基板の図である。集積回路106はそれぞれ本発明の実施形態を組み入れたものとすることができ、あるいは本発明の実施形態を、半導体基板100上に配置される検査セル102に組み込むことができる。位置合わせエッジ104を用いて、背面のフォトマスクと、前面の薄膜層とを位置合わせできるようにする。この実施形態では、検査セル102は本発明の別の実施形態、すなわち組み合わせ電極114を備えている。組み合わせ電極114は、所望のエッチング窓108と交差するいくつかの個別電極を有する。個別電極は抵抗性材料から形成される。エッチングプロセスのモニタを簡単にするために、個別の電極が互いに接続される(組み合わせられる)。エッチングプロセスが、中央から開始されて外側エッジに向かって作用し、電極をエッチングすると、その抵抗が変化する。
【0036】
図21は、ウェットエッチングプロセスのための典型的な構成を示す。この例では、エッチング液タンク110はエッチング溶液112を含み、そのエッチング溶液は半導体基板100をエッチングするために用いられる。検査ディスプレイ120を有する検査装置118が、対電極99及び少なくとも1つの検査構造102に対し、リード線116を介して検査ポート122により接続されている。検査装置118は、検査構造102における半導体基板100と組み合わせ電極114の抵抗の変化を検出し、検査ディスプレイ120上でオペレータに指示を与える。任意選択的に、検査装置118はエッチングコントローラにコマンドを発行して、エッチング液タンク110のエッチング液、温度あるいは攪拌を制御することができる。検査装置118は好ましくは、図17に示される電圧源85および電流モニタ84を備える。
【0037】
図22は、エッチングされた後に集積回路を検査するために用いられるプロセスの例示的な図である。この例では、半導体基板100が検査チャック136上に配置され、検査チャック136は、半導体基板上のIC間を移動するようにプログラミングされた、X−Y方向に可動のテーブル138に取り付けられている。従来のICテスタに接続される検査ヘッド132はプローブカード130を有し、それにはICプローブ134が取り付けられている。検査ヘッド132およびプローブカード130は、半導体基板に対してZ方向に移動可能であり、ICプローブ134に損傷を与えることなく、プローブカード130を半導体基板100上のICの各々に対して移動させるのを容易にすることができる。ICプローブが、本発明の一実施形態を含む集積回路あるいは検査構造と接触する際に、犠牲電極は、開放/短絡、或いは電気抵抗のいずれかに関して検査されることができ、その特定のICあるいは検査構造に対してエッチングプロセスが適切に実行されたか否かを判定することができる。
【0038】
【発明の効果】
基板の背面エッチングの進行および結果を判定するための本発明のいくつかの実施形態の説明について記載し、その使用法を説明した。本発明は、特に大量生産において、当分野における視認検査技術よりも優れた多くの利点を提供する。さらに本発明は、基板内のチャンネル構造の正確な微細機械加工を提供するために必要とされるところに応じて、既存の視認検査プロセスとともに、あるいはその代わりに用いることができる。視認検査プロセスを置換することにより、製造コストと、それに応じて部品コストとを削減することができる。いくつかの実施形態を図示および記載してきたが、本発明は、特許請求の範囲によってのみ限定される。
【0039】
本発明によれば、基板における基板貫通エッチングの進行、完了および結果をモニタし、測定するための方法および検査構造を実現することができる。これによってエッチングのパラメータを安価にモニタすることができ、エッチングを用いる微細機械加工技術の可能性に対する制約を緩和することができる。
【0040】
以下に本発明の実施態様を列挙する。
1. 基板貫通エッチングプロセスをモニタする方法であって、
所望のエッチング窓(12)に近接して犠牲電極(14、16、18、115、133)を設けるステップと、
基板(10)に対してエッチングプロセスを実行するステップ(70)と、
前記犠牲電極および前記基板のうちの少なくとも一方の電気的特性を測定することにより前記エッチングをモニタするステップ(74)とを含む方法。
2. 前記犠牲電極が前記所望のエッチング窓(12)と交差する、上記1に記載の方法。
3. 前記犠牲電極(14、16、115)が前記所望のエッチング窓(12)に隣接し実質的に平行である、上記1に記載の方法。
4. 前記プロセスがさらに、前記エッチングプロセスを実行するコントローラに対して前記測定された電気的特性をフィードバックするステップを含む、上記1に記載の方法。
5. 基板貫通エッチングプロセスをモニタする方法であって、
所望のエッチング窓(12)と交差する犠牲電極(14、18)を設けるステップと、
基板(10)に対して第1のエッチングプロセスを実行するステップ(70)と、及び
前記犠牲電極および前記基板のうちの少なくとも一方の少なくとも1つの電気的特性を測定することにより前記第1のエッチングをモニタするステップ(74)とを含む方法。
6. 前記所望のエッチング窓(12)と実質的に平行に、少なくとも1つのその場で配置される電極(16)を設けるステップと、
前記犠牲電極(14、18)の開放状態を検出した場合に、前記基板(10)に対して第2のエッチングプロセスを実行するステップ(76)と、及び
前記その場で配置される電極の少なくとも1つの電気的特性を、その電気的特性に実質的な変化が生じるまで測定することにより、前記第2のエッチングをモニタするステップ(78)とをさらに含む、上記5に記載の方法。
7. 前記所望のエッチング窓(12)と実質的に平行に、少なくとも1つのその場で配置される電極(16)を設けるステップと、及び
前記第1のエッチングプロセスのオーバエッチングが生じていなかったことを検証するために、前記少なくとも1つのその場で配置される電極(16)の電気的特性を検査するステップとをさらに含む、上記5に記載の方法。
8. 導電性基板(10)の背面をエッチングするための方法であって、
エッチング窓(12)に近接して少なくとも1つの犠牲電極(14、16、18、115、133)を設けるステップと、
前記導電性基板の前記背面をエッチングするステップ(70)と、
前記少なくとも1つの犠牲電極および前記基板の少なくとも一方の電気的特性を測定するステップ(74)と、及び
前記測定された電気的特性が所定の値を生じた場合に、前記エッチングするステップを中止するステップとを含む方法。
9. 上記1、5又は8のいずれか1に記載の方法を用いて製造された基板。
10. 上記1、5又は8のいずれか1に記載の方法を用いて製造された液体ジェットプリントヘッド。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の平面図である。
【図2】本発明の第2の実施形態の平面図である。
【図3】本発明の第3の実施形態の平面図である。
【図4】本発明の第4の実施形態の平面図である。
【図5】本発明の第5の実施形態の平面図である。
【図6】本発明の一実施形態を組み込んだ液体ジェットプリントヘッドの平面図である。
【図7】図6のI−I線に沿って取って見た、本発明の実施形態を組み込んだ例示的な液体ジェットプリントヘッドの形成に関連する幾つかの例示的なプロセスステップのうち、背面エッチングが行われる前の例示的な断面図である。
【図8】部分的にオーバエッチングされた背面エッチングプロセス後の、図7の例示的なプリントヘッドの断面図である。
【図9】背面エッチングプロセスが行われた後の、図7の例示的なプリントヘッドの断面図である。
【図10】激しくオーバエッチングされた背面エッチングプロセス後の、図7の例示的なプリントヘッドの断面図である。
【図11】背面エッチングが行われる前の、本発明の代替的な実施形態を有する例示的なプリントヘッドの断面図である。
【図12】背面エッチングプロセスが行われた後の、図11の例示的なプリントヘッドの断面図である。
【図13】背面エッチングが行われる前の、本発明の別の実施形態を有する例示的なプリントヘッドの断面図である。
【図14】背面エッチングプロセスが行われた後の、図13の例示的なプリントヘッドの断面図である。
【図15】背面エッチングプロセスの一部が行われた後の、図11の例示的なプリントヘッドの断面図である。
【図16】さらに背面エッチングプロセスが行われた後の、図15の例示的なプリントヘッドの断面図である。
【図17】図15および図16に示されたモニタプロセスの例示的な概略図である。
【図18】図15および図16に示されるプロセスにおいて時間に関してモニタされた電流の例示的なグラフである。
【図19】導電性あるいは半導電性基板の背面エッチングを制御するために本発明の一実施形態を用いる、例示的なプロセスのフローチャートである。
【図20】検査構造および集積回路の少なくとも一方に組み込まれる本発明の実施形態を有する、例示的な集積回路ウェーハである基板の図である。
【図21】本発明の実施形態を用いる背面エッチングプロセスをモニタする検査装置の図である。
【図22】本発明の一実施形態のパラメータを測定することにより背面エッチングプロセスの結果を検証する集積回路テスタの図である。
【符号の説明】
10 基板
12 エッチング窓
14、16、18、115、133 犠牲電極
15 端点

Claims (7)

  1. 基板貫通エッチングプロセスをモニタする方法であって、
    所望のエッチング窓(12)に近接して犠牲電極(14、16、18、115、133)を設けるステップと、
    基板(10)に対してエッチングプロセスを実行するステップ(70)と、
    前記犠牲電極(14、16、18、115、133)および前記基板のうちの少なくとも一方の電気的特性を測定することにより前記エッチングをモニタするステップ(74)とを含み、
    前記犠牲電極(14、16、18、115、133)が、前記所望のエッチング窓(12)に隣接し実質的に平行である、方法。
  2. 前記犠牲電極(14、18、133)が前記所望のエッチング窓(12)を横切って延びる、請求項1に記載の方法。
  3. 前記プロセスがさらに、前記エッチングプロセスを実行するコントローラに対して前記測定された電気的特性をフィードバックするステップを含む、請求項1に記載の方法。
  4. 基板貫通エッチングプロセスをモニタする方法であって、
    所望のエッチング窓(12)に隣接し実質的に平行に、かつ該エッチング窓を横切って延びる犠牲電極(14、18)を設けるステップと、
    基板(10)に対して第1のエッチングプロセスを実行するステップ(70)と、及び
    前記犠牲電極および前記基板のうちの少なくとも一方の少なくとも1つの電気的特性を測定することにより前記第1のエッチングをモニタするステップ(74)とを含む方法。
  5. 前記所望のエッチング窓(12)と実質的に平行に、前記犠牲電極(14、18)の外側に、少なくとも1つの別の犠牲電極(16)を設けるステップと、
    前記犠牲電極(14、18)の開放状態を検出した場合に、前記基板(10)に対して第2のエッチングプロセスを実行するステップ(76)と、及び
    前記少なくとも1つの別の犠牲電極(16)の少なくとも1つの電気的特性を、その電気的特性に実質的な変化が生じるまで測定することにより、前記第2のエッチングをモニタするステップ(78)とをさらに含む、請求項4に記載の方法。
  6. 前記所望のエッチング窓(12)と実質的に平行に、前記犠牲電極(14、18)の外側に、少なくとも1つ別の犠牲電極(16)を設けるステップと、及び
    前記第1のエッチングプロセスのオーバエッチングが生じていなかったことを検証するために、前記少なくとも1つの別の犠牲電極(16)の電気的特性を検査するステップとをさらに含む、請求項4に記載の方法。
  7. 導電性基板(10)の背面をエッチングするための方法であって、
    エッチング窓(12)に隣接し実質的に平行に少なくとも1つの犠牲電極(14、16、18、115、133)を設けるステップと、
    前記導電性基板の前記背面をエッチングするステップ(70)と、
    前記少なくとも1つの犠牲電極および前記基板の少なくとも一方の電気的特性を測定するステップ(74)と、及び
    前記測定された電気的特性が所定の値を生じた場合に、前記エッチングするステップを中止するステップとを含む方法。
JP2002216417A 2001-07-26 2002-07-25 エッチングプロセスをモニタする方法 Expired - Fee Related JP4185323B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/917,067 US6599761B2 (en) 2001-07-26 2001-07-26 Monitoring and test structures for silicon etching
US09/917067 2001-07-26

Publications (2)

Publication Number Publication Date
JP2003158114A JP2003158114A (ja) 2003-05-30
JP4185323B2 true JP4185323B2 (ja) 2008-11-26

Family

ID=25438293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002216417A Expired - Fee Related JP4185323B2 (ja) 2001-07-26 2002-07-25 エッチングプロセスをモニタする方法

Country Status (4)

Country Link
US (1) US6599761B2 (ja)
JP (1) JP4185323B2 (ja)
KR (1) KR100890076B1 (ja)
TW (1) TW559938B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494596B2 (en) * 2003-03-21 2009-02-24 Hewlett-Packard Development Company, L.P. Measurement of etching
US20050036004A1 (en) * 2003-08-13 2005-02-17 Barbara Horn Methods and systems for conditioning slotted substrates
US6957622B2 (en) * 2004-02-05 2005-10-25 International Business Machiens Corporation In-situ wear indicator for non-selective material removal systems
US20060176487A1 (en) * 2004-09-27 2006-08-10 William Cummings Process control monitors for interferometric modulators
US7296871B2 (en) * 2004-12-29 2007-11-20 Lexmark International, Inc. Device and structure arrangements for integrated circuits and methods for analyzing the same
DE102005007423B3 (de) * 2005-02-18 2006-06-14 Atmel Germany Gmbh Verfahren zur Integration eines elektronischen Bauteils oder dergleichen in ein Substrat
JP4678502B2 (ja) * 2005-07-14 2011-04-27 ブラザー工業株式会社 インクジェットヘッド及びその検査方法
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
US7552534B2 (en) * 2006-05-11 2009-06-30 Eastman Kodak Company Method of manufacturing an integrated orifice plate and electroformed charge plate
US7540589B2 (en) * 2006-05-11 2009-06-02 Eastman Kodak Company Integrated charge and orifice plates for continuous ink jet printers
US7437820B2 (en) * 2006-05-11 2008-10-21 Eastman Kodak Company Method of manufacturing a charge plate and orifice plate for continuous ink jet printers
US7568285B2 (en) * 2006-05-11 2009-08-04 Eastman Kodak Company Method of fabricating a self-aligned print head
US8343305B2 (en) * 2007-09-04 2013-01-01 Lam Research Corporation Method and apparatus for diagnosing status of parts in real time in plasma processing equipment
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
US8771531B2 (en) * 2011-04-19 2014-07-08 Canon Kabushiki Kaisha Method of producing substrate for liquid ejection head
CN102420099B (zh) * 2011-06-15 2013-10-09 上海华力微电子有限公司 一种监测由于湿法刻蚀造成有源区损伤的测试方法
US20180053698A1 (en) * 2016-08-18 2018-02-22 Freescale Semiconductor, Inc. System and method for characterizing critical parameters resulting from a semiconductor device fabrication process
US11001535B2 (en) * 2019-04-26 2021-05-11 Applied Materials, Inc. Transferring nanostructures from wafers to transparent substrates
CN113572021B (zh) * 2021-07-22 2022-06-21 上海新微半导体有限公司 Dfb激光器正面电极窗口自对准制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197632A (en) * 1975-12-05 1980-04-15 Nippon Electric Co., Ltd. Semiconductor device
US4338157A (en) * 1979-10-12 1982-07-06 Sigma Corporation Method for forming electrical connecting lines by monitoring the etch rate during wet etching
JPS60106976A (ja) 1983-11-14 1985-06-12 Sony Corp エツチング終点検出方法
US5265378A (en) * 1992-07-10 1993-11-30 Lsi Logic Corporation Detecting the endpoint of chem-mech polishing and resulting semiconductor device
US5234868A (en) * 1992-10-29 1993-08-10 International Business Machines Corporation Method for determining planarization endpoint during chemical-mechanical polishing
US5559428A (en) * 1995-04-10 1996-09-24 International Business Machines Corporation In-situ monitoring of the change in thickness of films
JPH10189505A (ja) * 1996-12-25 1998-07-21 Toshiba Corp 研磨装置及び研磨方法
US6087189A (en) * 1997-04-24 2000-07-11 National Science Council Test structure for monitoring overetching of silicide during contact opening
US5895223A (en) * 1997-12-10 1999-04-20 Industrial Technology Research Institute Method for etching nitride
KR100281636B1 (ko) * 1997-12-19 2001-06-01 정선종 직접 식각 조정 방법에 의한 뒷면 비아-홀의제작 방법
US6204073B1 (en) * 1998-12-09 2001-03-20 Texas Instruments Incorporated Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements
KR20000054983A (ko) * 1999-02-02 2000-09-05 윤종용 기판전이방식의 이종접합 바이폴라 트랜지스터 제작 공정에 있어서의 베이스 과도 식각 방지 방법
JP2000323462A (ja) * 1999-05-12 2000-11-24 Omron Corp 薄膜デバイスの製造方法
US6303396B1 (en) * 1999-09-29 2001-10-16 Advanced Micro Devices, Inc. Substrate removal as a function of resistance at the back side of a semiconductor device
US6342401B1 (en) * 2001-01-29 2002-01-29 Hewlett-Packard Company Test structures for silicon etching

Also Published As

Publication number Publication date
US6599761B2 (en) 2003-07-29
KR20030010531A (ko) 2003-02-05
US20030022397A1 (en) 2003-01-30
JP2003158114A (ja) 2003-05-30
KR100890076B1 (ko) 2009-03-24
TW559938B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
JP4185323B2 (ja) エッチングプロセスをモニタする方法
US7830141B2 (en) Film thickness measuring apparatus and film thickness measuring method
US6342401B1 (en) Test structures for silicon etching
EP0609011A2 (en) Method for manufacturing a thermal ink-jet print head
KR19980042283A (ko) 관통 구멍의 제작 방법, 관통 구멍을 갖는 실리콘 기판, 이기판을 이용한 디바이스, 잉크제트 헤드의 제조 방법 및잉크제트 헤드
JP2007048986A (ja) プラズマ処理装置およびプラズマ処理方法
EP1939640A2 (en) Inspection method, inspection apparatus and computer-readable storage medium storing program
US8173032B2 (en) Measurement of etching
JP2004069309A (ja) 細胞外電位測定デバイスおよびその製造方法
US8720268B2 (en) Flow rate detection device having anti-undercurrent material
US8253422B2 (en) Method of manufacture of wafers using an electro-chemical residue sensor (ECRS)
JP2011259371A (ja) 容量型電気機械変換装置の製造方法
JP2002337347A (ja) 液体吐出ヘッドおよびその製造方法
JP4217434B2 (ja) スルーホールの形成方法及びこれを用いたインクジェットヘッド
JP5147888B2 (ja) 熱式センサ素子
JP4235420B2 (ja) 基板加工方法
EP2680298A1 (en) Method and device for detecting termination of etching
TWI269714B (en) Inkjet dispensing apparatus
KR101759745B1 (ko) 에치 툴 공정 인디케이터 방법 및 장치
KR100592177B1 (ko) 감열식 유량 검출 소자의 제조 방법
JP2005228768A (ja) ウエットエッチング装置、ウエットエッチング方法及び液体吐出ヘッドの製造方法
US20240353472A1 (en) Methods and tools for electrical property depth profiling using electro-etching
JP2012240208A (ja) インクジェットヘッド
KR100478503B1 (ko) 식각종점 제어장치 및 그를 이용한 식각종점 제어방법
US20060139404A1 (en) Opening detection device and method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070326

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees