JP4184492B2 - Dc/dcコンバータ - Google Patents

Dc/dcコンバータ Download PDF

Info

Publication number
JP4184492B2
JP4184492B2 JP24255498A JP24255498A JP4184492B2 JP 4184492 B2 JP4184492 B2 JP 4184492B2 JP 24255498 A JP24255498 A JP 24255498A JP 24255498 A JP24255498 A JP 24255498A JP 4184492 B2 JP4184492 B2 JP 4184492B2
Authority
JP
Japan
Prior art keywords
voltage
unit
converter
switching signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24255498A
Other languages
English (en)
Other versions
JP2000060116A (ja
Inventor
励 橋本
秀敏 高木
Original Assignee
セミコンダクター・コンポーネンツ・インダストリイズ・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セミコンダクター・コンポーネンツ・インダストリイズ・エルエルシー filed Critical セミコンダクター・コンポーネンツ・インダストリイズ・エルエルシー
Priority to JP24255498A priority Critical patent/JP4184492B2/ja
Publication of JP2000060116A publication Critical patent/JP2000060116A/ja
Application granted granted Critical
Publication of JP4184492B2 publication Critical patent/JP4184492B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【産業上の利用分野】
本発明はDC/DCコンバータに関し、さらに特定すれば昇降圧型DC/DCコンバータに関する。
【0002】
【従来の技術】
図1には、従来技術によるPWM制御型の昇降圧型DC/DCコンバータ100を示す簡略回路図である。DC/DCコンバータ100は、一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有し、PWM制御部101と昇降圧部102から構成される。PWM制御部101は、電圧比較器111,DC/DCコンバータ制御回路120,プリドライバ130を含む。電圧比較器111が一次側電圧VinとVrefを比較して、一次側電圧VinがVrefを上回ると昇降圧切り換え信号をハイにする。DC/DCコンバータ制御回路120は、昇降圧切り換え信号に応答してプリドライバ130を介してスイッチング信号を昇降圧部102に出力する。スイッチング信号は、昇降圧切り換え回路110を降圧に切り換え、出力端子に所望の二次側電圧出力Voutを出力する。一次側電圧VinがVrefを下回ると昇降圧切り換え信号をローにする。DC/DCコンバータ制御回路120は、昇降圧切り換え信号に応答してプリドライバ130を介してスイッチング信号を昇降圧部102に出力する。スイッチング信号は、昇降圧切り換え回路110を昇圧に切り換え、出力端子に所望の二次側電圧出力Voutを出力する。昇降圧部102は、PWM制御部101に結合され、降圧部(Q1,Q2)と昇圧部(Q3,Q4)を含む。
【0003】
【解決すべき課題】
図2は、従来技術によるPWM制御型の昇降圧型DC/DCコンバータの二次側電圧の変化を示す図である。PWM制御型の昇降圧型DC/DCコンバータの一次側電源に電池などを使用した場合に昇降圧を切り換えるとDC/DCコンバータの起動電流と電池の内部インピーダンスにより一次側電圧が変動する。一次側電圧Vinが変動してVrefを上回ると、昇降圧切り換え信号が反転する。また、昇降圧部に流れ込む電流が変化すると二次側負荷が変動する。二次側負荷が変動すると二次側電圧の変化する。このように短時間に一次側電圧と二次側負荷が変動すると、昇圧と降圧の切り換えが繰り返し発生するのでDC/DCコンバータは発振状態になり二次側電圧が挙動するという問題点があった。
【0004】
また、負荷が急に変動した場合も上記と同様に昇降圧切り換え信号が反転し、DC/DCコンバータは発振状態になり二次側電圧が挙動するという問題点があった。
【0005】
したがって、本発明の一目的は、昇降圧の切り換え時に昇降圧切り換え信号が反転することなく、二次側電圧の挙動のない信頼性の高いDC/DCコンバータを提供することである。
【0006】
本発明の一目的は、昇降圧の切り換え時にPWMのデュティが変化することなく、出力変動のない信頼性の高いDC/DCコンバータを提供することである。
【0007】
本発明の一目的は、昇降圧切り換え電圧付近において、電源変換効率の向上したDC/DCコンバータを提供することである。
【0008】
【課題を解決するための手段】
前記のおよびその他の目的は、一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有するDC/DCコンバータ(200)であって、一次側電圧を受け、前記出力端子において所定の二次側電圧が生ずるよう制御する昇降圧制御部(201)であって、一次側電圧、基準電圧および同期クロック信号を受け、一次側電圧と基準電圧を比較し、比較出力をラッチして前記同期クロック信号に同期した第2昇降圧切り換え信号を出力する、昇降圧切り換え回路(210)と、昇降圧切り換え回路(210)に結合され、同期クロック信号を受け、第2昇降圧切り換え信号および同期クロック信号に応答する昇降圧部制御信号を生成するDC/DCコンバータ制御回路(220)と、から成る昇降圧制御部(201);および昇降圧部制御信号に応答する昇降圧部(202)であって、一次側電圧より低い電圧を出力する降圧部(Q1,Q2)および一次側電圧より高い電圧を出力する昇圧部(Q3,Q4)から成る昇降圧部から構成されることを特徴とするDC/DCコンバータによって実現される。
【0009】
【実施例】
図3は、本願の一実施例によるDC/DCコンバータ200を示す簡略回路図である。DC/DCコンバータ200は、一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有し、PWM制御部201と昇降圧部202からなるPWM電圧変換部203から構成される。
【0010】
PWM制御部201は、昇降圧切り換え回路210,DC/DCコンバータ制御回路220,プリドライバ230を含む。昇降圧切り換え回路210は、電圧比較器211,ラッチ回路212,のこぎり波発生回路213から構成される。電圧比較器211は一次側電圧Vinと基準電圧Vrefを受ける各入力とラッチ回路212に結合された出力を有する。ラッチ回路212は、電圧比較器211に結合され第一昇降圧切り換え信号を受ける第1入力と同期クロックを受ける第2入力とDC/DCコンバータ制御回路220に結合され第二昇降圧切り換え信号を与える出力を有する。のこぎり波発生回路213は同期クロックを受ける入力とDC/DCコンバータ制御回路220に結合された出力を有する。DC/DCコンバータ制御回路220は、プリドライバ230に結合される。プリドライバ230は昇降圧部202に結合される。
【0011】
図4は、本願の一実施例による一次側電圧と第二昇降圧切り換え信号の関係を示す図である。
【0012】
PWM制御部201の動作について、図3,図4を用いて説明する。電圧比較器211が一次側電圧VinとVrefを比較する。一次側電圧Vinが基準電圧Vrefを越えると第一昇降圧切り換え信号をハイにする。ラッチ回路212は第1入力端子で第一昇降圧切り換え信号を受け、第2入力端子で同期クロックを受ける。ラッチ回路212は第一昇降圧切り換え信号と同期クロックを同期させ、同期クロックの次の立ち上がり時に第二昇降圧切り換え信号をハイにする。一次側電圧Vinが基準電圧Vrefを下回った場合は、電圧比較器211が第一昇降圧切り換え信号をローにする。ラッチ回路212は第一昇降圧切り換え信号と同期クロックを同期させ、同期クロックの次の立ち上がり時に第二昇降圧切り換え信号をローに反転させる。ラッチ回路212は、その第二昇降圧切り換え信号をDC/DCコンバータ制御回路220に出力する。DC/DCコンバータ制御回路220は、第二昇降圧切り換え信号に応答して、第二昇降圧切り換え信号がローの場合には昇圧信号を、ハイの場合には降圧信号を生成する。プリドライバ230はその昇降圧のスイッチング信号を昇降圧部202に送る。
【0013】
昇降圧部202は降圧部(Q1,Q2)と昇圧部(Q3,Q4)から構成され、PWM制御部201からのスイッチング信号に応答して昇降圧する。例えば、昇圧信号を受けた場合は、Q1をON,Q2をOFF,Q3をPWM,Q4をPWMバーとする。降圧信号を受けた場合は、Q1をPWM,Q2をPWMバー,Q3をOFF,Q4をONとする。昇降圧部202の動作は、従来の一般的な昇降圧回路と同一であるので、詳細な動作説明は省略する。また、当該技術分野に通じたものであれば昇降圧部202はの構造を変形、変更することができるであろう。しかしながら、昇降圧部202の構造はここで開示された特定の実施例に限定されるものではない。
【0014】
本願の一実施例により、電圧比較器211の出力(第一昇降圧切り換え信号)をラッチすることで、ラッチしている間は二次側負荷の変動と一次側電流の変動を受けないので、昇降圧切り換え時に短時間に昇降圧切り換え信号が反転することがなく、発振を防止することができる。また、第二昇降圧切り換え信号とPWMに同期をかけることで、PWMのデュティが変化することを解決した。
【0015】
図5は、本願の他の一実施例によるPWM/リニア制御型のDC/DCコンバータ400を示す簡略回路図である。図4において、図2と同一の素子は同一の参照番号を付する。
【0016】
この第二実施例は、同一発明者により同一出願人に承継され、平成10年6月29日に「DC−DCコンバータ」の名称で日本国特許庁に出願されたPWM/リニア制御型のDC/DCコンバータへの第一実施例の応用例である。
【0017】
DC/DCコンバータ400は、第一実施例と同様のPWM電圧変換部203と、リニア制御部403とスイッチング素子490により構成される。スイッチング素子490は、PWM電圧変換部203とリニア制御部403に接続される。
【0018】
図6は、本願の第二実施例による、昇圧・リニア・降圧の各制御モード毎の昇降圧部のトランジスタ(Q1,Q2,Q3,Q4)の動作と二次側電圧の変化を示す表である。
【0019】
図7は、本願の第二実施例による二次側電圧の変化とその制御モードの関係を示す図である。
【0020】
第二実施例の動作について、図5ないし図7を基に以下説明する。一次側電圧が二次側目標電圧より低い場合は、DC/DCコンバータ制御回路220からのスイッチ切換信号によりスイッチング素子490はPWM制御部201と昇降圧部202を結合させ、PWM電圧変換部203に基づく電圧出力を出力端子に出力させる。この場合のPWM電圧変換部203の動作は第1実施例と同一である。
【0021】
次に一次側電圧が二次側目標電圧に達した後、一次側目標電圧+Vosまでの間は、DC/DCコンバータ制御回路220からのスイッチ切換信号はスイッチング素子490をリニア制御部403と昇降圧部202を結合させ、リニア制御部403に基づく電圧出力を出力端子に出力させる。この場合の昇降圧部202のQ1はリニア,Q2はOFF,Q3はOFF,Q4はONにして、DC/DCコンバータ400はリニア制御のDC/DCコンバータとして機能する。昇降圧部202のQ1は、オン抵抗の小さいNチャネル型MOSトランジスタを用いると、1次側電圧Vinがある程度低くても二次側負荷に関係なくドライブ可能である。また他の実施例として、昇降圧部202のQ1をONさせた場合もリニア制御部403に基づく電圧出力を出力端子に出力させることが可能である。そして、一次側電圧が二次側目標電圧+Vosに達した後に、DC/DCコンバータ制御回路220からのスイッチ切換信号により、スイッチング素子490は昇降圧部202との結合をリニア制御部403からPWM制御部201に切り換え、PWM電圧変換部203に基づく電圧出力を出力端子に出力させる。
【0022】
次に一次側電圧が二次側目標電圧+Vosより高い場合は、DC/DCコンバータ制御回路220からのスイッチ切換信号は、スイッチング素子490をPWM制御部201と昇降圧部202を結合させ、PWM電圧変換部に基づく電圧出力を出力端子に出力させる。この場合のPWM電圧変換部203の動作は第1実施例と同一である。
【0023】
本願の第二実施例では、スイッチング素子490の切り換えの制御は、スイッチング素子490に接続されたDC/DCコンバータ制御回路220により生成されたスイッチ切換信号により制御するが、スイッチング素子490に結合された切換制御回路(図示せず)によって行うことも可能であり、スイッチング素子490の切り換え制御について限定するものではない。スイッチング素子490は、所定の切換信号に基づいて、所定の期間PWM電圧変換部またはリニア制御部203のいずれか一方に基づく電圧出力を出力端子に出力させるよう切り換える。
【0024】
図7の二次側電圧の出力電圧が示すとおり、本願の第二実施例は、昇降圧切り換え電圧付近においてPWM制御とリニア制御の切り換えと昇降圧の切り換えのタイミングを図ることができるので、従来技術によるDC/DCコンバータと比べ二次側電圧の出力電圧は変動は極めて小さく、かつ電源変換効率が良い。また、電源変換効率との関係を考慮しつつVosを大きくすることにより、リニア制御と降圧域との間に二次側電圧の出力電圧の低下をゼロとすることも可能である。このことは、次のリニア制御における最低電源変換効率の関係式(数1)からも明らかである。
【0025】
【数1】
Figure 0004184492
ここで、Voutは二次側出力電圧、Vosは切り換え電圧をいう。
【0026】
図8は、本願の第二実施例によるPWM/リニア制御切換式昇降圧型DC/DCコンバータ400を用いた場合の電源変換効率を示す図である。リニア制御の電源変換効率はスイッチング制御の電源変換効率に比べ一般に電源変換効率が低い。しかし本願の好適実施例ではVinとVoutの電圧差がないので、電源変換効率は低くならない。このことは、Vin=Vout+Vosなので、上記の(数1)から明らかである。
【0027】
また、本願の第二実施例ではリニア制御の間は、スイッチングロスがなくなるのでスイッチング制御の場合に比べ電源変換効率は改善される。
【0028】
以上、第二実施例としてスイッチング素子490の切り換えを昇降圧切り換え電圧付近において行う場合について説明したが、本願は、スイッチング素子490の切り換えの時期を限定するものではない。スイッチング素子の切り換え時期を一次側電源の電圧が急激に変動した場合、例えば、一次側電源(電池)の挿抜時とすることも可能である。その場合の好適実施例を以下説明する。従来、PWM制御型電源を有する機器の一次側電源(電池)を挿抜した場合、二次側電源の出力電圧にオーバーシュートやアンダーシュートが発生するという問題があった。CDプレーヤ等のように二次側電源出力にレーザ素子等が接続されるアプリケーションでは、この二次側電源の出力電圧の挙動がレーザ素子の信頼性と耐久性の上で大きな問題となる。従来この問題を回避するために、これらのアプリケーションでは電源変換効率を犠牲にしてリニア制御型電源を用いてきた。しかし、本願を用いて、一次側電源(電池)の挿抜時に一時的にリニア制御型電源に切り換えることにより、定常時は電源変換効率の良いPWM制御型電源を用いることが可能となる。その結果、レーザの信頼性と耐久性の向上と電源変換効率の向上とそれに伴う電源(電池)の耐久時間の延長が可能となる。
【0029】
【発明の効果】
本発明は、以下に記載されるような効果を奏する。
【0030】
本発明は、昇降圧の切り換え時に昇降圧切り換え信号が反転しないDC/DCコンバータを提供することができる。
【0031】
本発明は、二次側電圧の挙動のないDC/DCコンバータを提供することができる。
【0032】
本発明は、昇降圧の切り換え時に発振しないDC/DCコンバータを提供することができる。
【0033】
本発明は、昇降圧の切り換え時にPWMのデュティが変化することなく、出力変動のないDC/DCコンバータを提供することができる。
【0034】
本発明は、昇降圧切り換え電圧付近において、電源変換効率の向上したDC/DCコンバータを提供することができる。
【0035】
以上、本発明の特定の実施例に基づく回路について説明してきたが、当該技術分野に通じたものであれば本発明の範囲内で回路を変形、変更することができる。本発明はここで開示された特定の実施例に限定されるものではない。例えば、実施例ではPWM制御によるDC/DCコンバータとPWM制御とリニア制御によるDC/DCコンバータについて説明したが、本発明はこれらのDC/DCコンバータに限定されるものではなく、PAM制御やPFM制御などの同期クロックに応答するものであればいかなる昇降圧型DC/DCコンバータにも適用可能である。ラッチ回路も図面の回路に限定されるものではない。これらの回路構成は当業者が成し得る回路変形、変更を含む。そのような変形、変更されたものも本発明の技術思想の範疇であり、特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【図1】 従来技術による、PWM制御型の昇降圧型DC/DCコンバータ100を示す簡略回路図である。
【図2】 従来技術による、二次側電圧の変化を示す図である。
【図3】 本願の一実施例による、DC/DCコンバータ200を示す簡略回路図である。
【図4】 本願の一実施例による、一次側電圧と第二昇降圧切り換え信号の関係を示す図である。
【図5】 本願の他の一実施例による、PWM/リニア制御式のDC/DCコンバータ400を示す簡略回路図である。
【図6】 本願の他の一実施例による、制御モード別の昇降圧部のトランジスタの動作を示す表である。
【図7】 本願の他の一実施例による、二次側電圧の変化とその制御モードの関係を示す図である。
【図8】 本願の他の一実施例による、電源変換効率を示す図である。
【符号の説明】
101,201 PWM制御部
102,202 昇降圧部
21 昇降圧切り換え回路
211 電圧比較器
212 ラッチ回路
213 のこぎり波発生回路
120,220 DC/DCコンバータ制御回路
130,230 プリドライバ
403 リニア制御部
490 スイッチング素子

Claims (4)

  1. 一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有するDC/DCコンバータ(200)であって:
    A) 前記一次側電圧を受け、前記出力端子において所定の二次側電圧が生ずるよう制御する昇降圧制御部(201)であって、
    A1) 前記一次側電圧、基準電圧および同期クロック信号を受け、前記一次側電圧と基準電圧を比較し、比較出力をラッチして前記同期クロック信号に同期した第2昇降圧切り換え信号を出力する、昇降圧切り換え回路(210)と、
    A2) 前記昇降圧切り換え回路(210)に結合され、前記同期クロック信号を受け、前記第2昇降圧切り換え信号および前記同期クロック信号に応答する昇降圧部制御信号を生成するDC/DCコンバータ制御回路(220)と、
    から成る昇降圧制御部(201);および
    B) 前記昇降圧部制御信号に応答する昇降圧部(202)であって、一次側電圧より低い電圧を出力する降圧部(Q1,Q2)および一次側電圧より高い電圧を出力する昇圧部(Q3,Q4)から成る昇降圧部;
    から構成されることを特徴とするDC/DCコンバータ。
  2. 一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有するDC/DCコンバータ(200)であって:
    A) 前記一次側電圧を受け、前記出力端子において所定の二次側電圧が生ずるよう制御する昇降圧制御部(201)であって、
    A1) 前記一次側電圧と基準電圧を受け、第2昇降圧切り換え信号を出力する昇降圧切り換え回路(210)であって、
    A1 i) 前記一次側電圧と基準電圧を比較して第1昇降圧切り換え信号を出力する電圧比較器(211)と;
    A1 ii) 前記第1昇降圧切り換え信号を受ける第1入力端子,同期クロック信号を受ける第2入力端子および第2昇降圧切り換え信号を出力する出力端子を有するラッチ手段であって、前記第1昇降圧切り換え信号をラッチして前記同期クロック信号に同期した第2昇降圧切り換え信号を出力するラッチ手段(212)と、
    から成る昇降圧切り換え回路(210)と、
    A2) 前記昇降圧切り換え回路(210)に結合され、同期クロック信号を受け、前記第2昇降圧切り換え信号および前記同期クロック信号に応答する昇降圧部制御信号を生成するDC/DCコンバータ制御回路(220)と、
    から成る昇降圧制御部(201);および
    B) 前記昇降圧部制御信号に応答する昇降圧部(202)であって、一次側電圧より低い電圧を出力する降圧部(Q1,Q2)および一次側電圧より高い電圧を出力する昇圧部(Q3,Q4)から成る昇降圧部;
    から構成されることを特徴とするDC/DCコンバータ。
  3. 一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有するDC/DCコンバータ(400)であって:
    1) 一次側電圧を受け、前記出力端子において所定の二次側電圧が生ずるよう制御する電圧変換部であって、
    A) 前記一次側電圧を受け、前記出力端子において所定の二次側電圧が生ずるよう制御する昇降圧制御部(201)であって、
    A1) 前記一次側電圧と基準電圧を受け、第2昇降圧切り換え信号を出力する昇降圧切り換え回路(210)であって、
    A1 i) 前記一次側電圧と基準電圧を比較して第1昇降圧切り換え信号を出力する電圧比較器(211)と;
    A1 ii) 前記第1昇降圧切り換え信号を受ける第1入力端子,同期クロック信号を受ける第2入力端子および第2昇降圧切り換え信号を出力する出力端子を有するラッチ手段であって、前記第1昇降圧切り換え信号をラッチして前記同期クロック信号に同期した第2昇降圧切り換え信号を出力するラッチ手段(212)と、
    から成る昇降圧切り換え回路(210)と、
    A2) 前記昇降圧切り換え回路(210)に結合され、前記第2昇降圧切り換え信号を受けかつ前記同期クロック信号を受け、前記第2昇降圧切り換え信号に応答しかつ前記同期クロック信号に応答する昇降圧部制御信号を生成するDC/DCコンバータ制御回路(220)と、
    から成る昇降圧制御部(201)と、
    ) 該昇降圧部制御信号に応答する昇降圧部(202)であって、一次側電圧より低い電圧を出力する降圧部(Q1,Q2)および一次側電圧より高い電圧を出力する昇圧部(Q3,Q4)から成る昇降圧部(202)と、
    から成る電圧変換部;
    2) 前記出力端子において所定の二次側電圧が生ずるようリニア制御するリニア制御部(403);および
    前記電圧変換部および前記リニア制御部に接続されたスイッチ手段(490)であって、前記電圧変換部または前記リニア制御部(403)のいずれか一方に基づく電圧出力を前記出力端子に出力させるよう切り換えるスイッチ手段(490);
    から構成されることを特徴とするDC/DCコンバータ。
  4. バッテリから供給される一次側電圧を受ける入力端子と、所定の二次側電圧を出力する出力端子とを有するDC/DCコンバータ(200)を含む携帯用電子機器であって、前記DC/DCコンバータが:
    A) 前記一次側電圧を受け、前記出力端子において所定の二次側電圧が生ずるよう制御する昇降圧制御部(201)であって、
    A1) 前記一次側電圧と基準電圧を受け、第2昇降圧切り換え信号を出力する昇降圧切り換え回路(210)であって、
    A1 i) 前記一次側電圧と基準電圧を比較して第1昇降圧切り換え信号を出力する電圧比較器(211)と;
    A1 ii) 前記第1昇降圧切り換え信号を受ける第1入力端子,同期クロック信号を受ける第2入力端子および第2昇降圧切り換え信号を出力する出力端子を有するラッチ手段であって、前記第1昇降圧切り換え信号をラッチして前記同期クロック信号に同期した第2昇降圧切り換え信号を出力するラッチ手段(212)と、
    から成る昇降圧切り換え回路(210)と、
    A2) 前記昇降圧切り換え回路(210)に結合され、同期クロック信号を受け、前記第2昇降圧切り換え信号および前記同期クロック信号に応答する昇降圧部制御信号を生成するDC/DCコンバータ制御回路(220)と、
    から成る昇降圧制御部(201);および
    B) 前記昇降圧部制御信号に応答する昇降圧部(202)であって、一次側電圧より低い電圧を出力する降圧部(Q1,Q2)および一次側電圧より高い電圧を出力する昇圧部(Q3,Q4)から成る昇降圧部;
    から構成されることを特徴とする携帯用電子機器。
JP24255498A 1998-08-13 1998-08-13 Dc/dcコンバータ Expired - Lifetime JP4184492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24255498A JP4184492B2 (ja) 1998-08-13 1998-08-13 Dc/dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24255498A JP4184492B2 (ja) 1998-08-13 1998-08-13 Dc/dcコンバータ

Publications (2)

Publication Number Publication Date
JP2000060116A JP2000060116A (ja) 2000-02-25
JP4184492B2 true JP4184492B2 (ja) 2008-11-19

Family

ID=17090835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24255498A Expired - Lifetime JP4184492B2 (ja) 1998-08-13 1998-08-13 Dc/dcコンバータ

Country Status (1)

Country Link
JP (1) JP4184492B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3696588B2 (ja) 2002-10-18 2005-09-21 株式会社日立製作所 電源装置
JP2004153557A (ja) * 2002-10-30 2004-05-27 Sumitomo Electric Ind Ltd 光トランシーバモジュール
JP3963905B2 (ja) * 2004-04-26 2007-08-22 日本テキサス・インスツルメンツ株式会社 スイッチング電源装置
JP5223299B2 (ja) * 2007-10-31 2013-06-26 日産自動車株式会社 コンバータ回路およびコンバータ制御方法
JP5165344B2 (ja) * 2007-11-14 2013-03-21 ルネサスエレクトロニクス株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JP2000060116A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
EP1519473B1 (en) Synchronization of multiphase synthetic ripple voltage regulator
US6597157B1 (en) Parallel phased switch control
TWI387189B (zh) 直流對直流轉換器及其方法
JP4976086B2 (ja) 昇降圧dc−dcコンバータ
JP3190914B2 (ja) 昇降圧型dc/dcコンバータ
EP2528213A2 (en) Current mode synchronous rectification DC/DC converter
JP2007300785A (ja) パルス幅変調利用の電圧調整器のためのバック−ブースト制御論理回路
US8174250B2 (en) Fixed frequency ripple regulator
CN108512538B (zh) 功率变换器及其控制电路和控制方法
US8164315B2 (en) Power supply circuit
KR20050039577A (ko) 안정한 변환 전압을 공급 가능한 전원 장치
KR20080031902A (ko) 강압형 스위칭 레귤레이터, 그 제어 회로, 및 그것을이용한 전자기기
JP2007097326A (ja) Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法
JP2011101479A (ja) Dc−dcコンバータ、直流電圧変換方法
KR100725475B1 (ko) Dc-dc 컨버터 및 그 제어 방법 및 스위칭 레귤레이터및 그 제어 방법
CN105553258A (zh) 固定导通时间模式的同步升压型dc-dc转换器电路
US10468989B2 (en) Switching regulator including a clamp circuit
US20070253229A1 (en) Startup for DC/DC converters
JP2006014559A (ja) Dc−dcコンバータ
JP2004153965A (ja) Dc−dcコンバータ及びdc−dcコンバータの駆動回路
JP4184492B2 (ja) Dc/dcコンバータ
JP4352319B2 (ja) 電源供給装置
JP2002233138A (ja) スイッチング電源装置
KR20030082468A (ko) Pfm 제어용 스위칭 레귤레이터 제어 회로
JPH10243642A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080408

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term