JP4182561B2 - 電磁ソレノイド制御装置 - Google Patents
電磁ソレノイド制御装置 Download PDFInfo
- Publication number
- JP4182561B2 JP4182561B2 JP09613698A JP9613698A JP4182561B2 JP 4182561 B2 JP4182561 B2 JP 4182561B2 JP 09613698 A JP09613698 A JP 09613698A JP 9613698 A JP9613698 A JP 9613698A JP 4182561 B2 JP4182561 B2 JP 4182561B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- duty
- pulse signal
- electromagnetic solenoid
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetically Actuated Valves (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
Description
【発明の属する技術分野】
本発明は、電磁ソレノイドの通電をデューティ制御する電磁ソレノイド制御装置に関する。
【0002】
【従来の技術】
従来より、この種の電磁ソレノイド制御装置では、例えば、特公平4−26528号公報に開示されているように、電磁ソレノイドの通電経路に2個のトランジスタを設け、一方のトランジスタ(第1のトランジスタという)を、通電経路を流れる励磁電流の時定数より充分に短い周期を有するチョッパリング信号にて高速にスイッチングすることにより、通電経路の導通時にほぼ一定の励磁電流が流れるように制御すると共に、他方のトランジスタ(第2のトランジスタという)を、設定されたデューティを有するデューティ信号にてスイッチングして、この第2のトランジスタがオン状態となる期間(デューティ信号のオン期間ともいう)のみ励磁電流を流すことにより、電磁ソレノイドに流れる励磁電流の大きさを制御することが行われている。
【0003】
但し、電磁ソレノイドは大きなインダクタンス分を有しており、励磁電流の立ち上がりが遅いため、図6に示すように、デューティ信号SDのオン期間の開始時に決められた期間だけ連続して第1のトランジスタをオン状態とする起動パルス信号SSaを、チョッパリング信号SCと論理和回路で合成することにより駆動信号SRを生成し、この駆動信号SRにて第1のトランジスタをスイッチングすることにより、励磁電流の立ち上がりを早くして、励磁電流の大きさの精度や電磁ソレノイドの応答性を向上させることも行われている。
【0004】
なお、上述の装置では、駆動信号SRと、デューティ信号SDとで、別々のトランジスタをそれぞれ駆動することにより制御を行っているが、装置構成を簡易なものとするために、電磁ソレノイドの通電経路を断続するトランジスタを一つだけ設け、このトランジスタをスイッチングすることにより電磁ソレノイドへの通電を制御することも考えられる。
【0005】
この場合、図6に示すように、駆動信号SRとデューティ信号SDとを論理積回路で合成することによりデューティ駆動信号SVを生成し、このデューティ駆動信号SVにて単一のトランジスタをスイッチングすれば、同様に制御を行うことができる。
【0006】
ところで、このような電磁ソレノイド制御装置は、各種車載用装置の油圧回路に設けられた電磁弁、例えば電子制御式オートマチックトランスミッション(EAT)であれば、ギヤ比を切り替えるための油圧回路に設けられた電磁弁等を制御するために用いられる。そして、このような車載用装置の場合、上述の各信号SSa,SC,SDは、通常、電子制御ユニット(ECU)を構成するマイクロコンピュータ(以下、マイコンという)に内蔵されたタイマー等を利用して生成される。
【0007】
このうち、起動パルス信号SSa及びチョッパリング信号SCは、一定周期かつ一定パルス幅の信号であるため、一般に、マイコンを構成するCPUの処理を介することなくタイマーから直接出力される。
一方、デューティ信号SDは、各種条件に応じてデューティが可変設定されるため、実現すべきデューティに応じてタイマーのカウント値を設定し、起動パルス信号SSaの出力タイミング(図6では立上りエッジ)を検出するとタイマーを起動すると共に、デューティ信号用の出力ポートを動作レベル(図6ではHighレベル)に設定し、その後、このタイマーがタイムアウトしたことを検出すると、出力ポートを停止レベル(図6ではLow レベル)に戻すといった制御をCPUにて行うことにより、デューティ信号を生成している。
【0008】
なお、CPUの命令に対して出力ポートの信号レベルが実際に変化するまでの応答時間は、通常、一定であるが、出力ポートの信号レベルを操作する命令を短時間の間に連続して出力した場合には、CPUの特性上、後の命令に対する応答時間が長くなってしまう場合があることが知られている。
【0009】
そして、ECUに搭載されるマイコンは、コストや耐ノイズ性等を考慮して、比較的低速(数MHz〜十数MHz程度)のクロックで動作するCPUを搭載したものが使用されており、この場合、出力ポートの制御、即ちデューティ信号SDの立上り時刻及び立下り時刻の制御を精度よく行うには、1〜2msec以上間隔をおかなければならなかった。
【0010】
【発明が解決しようとする課題】
ところが、ECUでは、通常、デューティ信号を決められた周期で制御しており、例えば20msec周期で制御している時には、信号を動作レベルに設定してから2msec以内、即ちデューティが10%以内である場合、及び信号を停止レベルに設定してから次の周期までの期間が2msec以内、即ちデューティが90%以上である場合は、制御の精度が劣化してしまうことから、従来装置では、図7に示すように、10〜90%の範囲でしか、デューティ制御を行うことができなかった。
【0011】
即ち、近年、各種制御の高性能化に伴って、デューティを0〜100%のすべての範囲で使用できるようにする要求があるが、これに応えることができないという問題があった。
本発明は、上記問題点を解決するために、0〜100%のすべての範囲に渡って、デューティ制御が可能な電磁ソレノイド制御装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するためになされた発明である請求項1に記載の電磁ソレノイド制御装置では、駆動信号生成手段が、一定周期で入力される一定パルス幅の起動パルス信号、及び起動パルス信号より短周期のチョッパリング信号を合成してなる駆動信号を生成すると共に、デューティ信号生成手段が、駆動信号の有効期間を規定するためのデューティ信号を生成し、これら駆動信号及びデューティ信号に基づいて、電磁ソレノイドの通電を制御する。
【0013】
そして、本発明の電磁ソレノイド制御装置では、有効期間の開始タイミングが周期信号である起動パルス信号により規定され、有効期間の終了タイミングが停止パルス信号により規定される。また、起動パルス信号をCPUの処理を介することのないタイマー等のハードウェアにより生成し、停止パルス信号をCPUの処理によって制御される出力ポートにて生成する。
【0014】
つまり、有効期間の開始タイミング及び終了タイミングを規定する起動パルス信号及び停止パルス信号のうち、停止パルス信号のみをCPUの処理を介して出力ポートから出力すればよいように構成されている。
【0015】
このため、本発明の電磁ソレノイド制御装置を用いれば、停止パルス信号を出力するマイコンの出力ポートは、デューティ信号の終了タイミングでのみ、CPUの命令に対する出力ポートの応答時間の精度が確保されればよく、即ち、デューティ信号の制御周期の間に出力ポートを1回だけ精度よく制御できればよい。このため、出力ポートからデューティ信号を直接出力し制御周期の間に出力ポートを2回制御しなければならない従来装置とは異なり、短期間で連続して信号レベルの切替を行う必要がないため、デューティの全範囲(0〜100%)に渡って、電磁ソレノイドへの通電を精度よく制御することができる。
【0016】
ところで、起動パルス信号と停止パルス信号とに基づいてデューティ信号の信号レベルを設定する信号レベル設定手段は、例えば、起動パルス信号をクロック入力、停止パルス信号をリセット入力とし、データ入力がプルアップされたフリップフロップ回路により簡単に構成することができる。即ち、起動パルス信号の入力タイミングを表すエッジで出力がHighレベルとなり、停止パルス信号が入力されると出力がLow レベルとなるように動作する。
【0017】
しかし、マイコンの出力ポートから出力される停止パルス信号のパルス幅は、上述のようにCPUの特性上あまり小さくすることができないので、デューティが100%近傍の時に、停止パルス信号の入力中に、次の起動パルス信号が入力されてしまう可能性がある。この場合、リセット入力が優先され、起動パルス信号が無視されるため、正常に動作することができないという問題がある。
【0018】
そこで、請求項2に記載の電磁ソレノイド制御装置において、デューティ信号生成手段は、開始タイミングを表す起動パルス信号のエッジにて、駆動信号を有効とする信号レベルにセットし、終了タイミングを表す停止パルス信号のエッジにて、駆動信号を無効とする信号レベルにリセットするようにされている。
【0019】
このように構成された本発明の電磁ソレノイド制御装置によれば、入力タイミング及び終了タイミングの後に、起動パルス信号と停止パルス信号とがどのような信号レベルになっていようとも、デューティ信号生成手段は、その信号レベルの影響を受けることがなく、常に正常なデューティ信号を生成することができ、装置の信頼性を向上させることができる。
【0020】
なお、このような信号レベル設定手段は、例えば、上記フリップフロップ回路を用いた場合には、終了タイミングを表す停止パルス信号のエッジを検出するエッジ検出回路を追加することで、簡単に構成することができる。
また、電磁ソレノイドの駆動回路として、通電経路にトランジスタが二つ設けられている場合は、一方のトランジスタを駆動信号、他方のトランジスタをデューティ信号にて駆動すればよいが、通電経路にトランジスタが一つだけ設けられている場合には、請求項3に記載のように、駆動信号生成手段が生成する駆動信号と、前記デューティ信号生成手段が生成するデューティ信号とを合成してデューティ駆動信号を生成する信号合成手段を設けることにより、この信号合成手段が生成したデューティ駆動信号により、トランジスタを駆動するよう構成すればよい。
【0021】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図1は、本発明が適用された実施例の電子制御ユニットの概略構成を表す説明図であり、図2は、その主要部である信号合成回路の詳細構成を表す回路図である。なお、本実施例の電子制御ユニットは、電磁弁を駆動する電磁ソレノイドL1〜L3への通電制御を行うように構成されたものであり、ここでは、電子制御式オートマチックトランスミッションのギヤ比を切替制御する油圧回路に設けられた電磁弁を駆動するものとする。
【0022】
図1に示すように、電子制御ユニット(ECU)2は、CPU,ROM,RAMを中心に構成された周知のマイクロコンピュータ(以下、マイコンという)4を備えており、このマイコン4は、後述する停止パルス信号SE1〜SE3をそれぞれ出力する出力ポートP1〜P3と、停止パルス信号SE1〜SE3を生成するためにそれぞれ用いられ、設定されたタイマー値がタイムアウトすると、マイコン4を構成するCPUに処理要求を出力するタイマーTM1〜TM3と、予め設定された一定周期(本実施例では10ms)且つ一定パルス幅(本実施例では5msec)の基準パルス信号SSを生成,出力すると共に、信号レベルが反転する毎(即ち5msec毎)にCPUに処理要求を出力するタイマーTM4と、予め設定された一定周期(本実施例では125μs)のチョッパリング信号SCを生成,出力するタイマーTM5とを内蔵している。
【0023】
また、ECU2は、マイコン4が生成する基準パルス信号SSに基づいて、後述する起動パルス信号SS1〜SS3を生成する信号分配回路6と、起動パルス信号SS1,チョッパリング信号SC,停止パルス信号SE1に基づいて後述するデューティ駆動信号SV1を生成する信号合成回路8aと、起動パルス信号SS2,チョッパリング信号SC,停止パルス信号SE2に基づいてデューティ駆動信号SV2を生成する信号合成回路8bと、起動パルス信号SS3,チョッパリング信号SC,停止パルス信号SE3に基づいてデューティ駆動信号SV3を生成する信号合成回路8cと、デューティ駆動信号SV1に従って、電磁ソレノイドL1への通電を行う駆動回路10aと、デューティ駆動信号SV2に従って、電磁ソレノイドL2への通電を行う駆動回路10bと、デューティ駆動信号SV3に従って、電磁ソレノイドL3への通電を行う駆動回路10cとを備えている。
【0024】
このうち、信号分配回路6は、反転出力端子*Qがデータ入力端子に接続され、クロック入力端子CKに入力される基準パルス信号SSを分周して、出力端子Qから分周信号D1,反転出力端子*Qから反転分周信号D2を出力するフリップフロップ回路(FF回路)20と、基準パルス信号SSを反転させた反転パルス信号*SSを出力するNOT回路22と、分周信号D1及び反転パルス信号*SSのうち少なくともいずれか一方がHighレベルの時にLow レベルとなる起動パルス信号SS1を生成するNOR回路24と、分周信号D1及び基準パルス信号SSのうち少なくともいずれか一方がHighレベルの時にLow レベルとなる起動パルス信号SS2を生成するNOR回路26と、反転分周信号D2及び反転パルス信号*SSD3のうち少なくともいずれか一方がHighレベルの時にLow レベルとなる起動パルス信号SS3を生成するNOR回路28とからなる。
【0025】
そして、図4に示すように、起動パルス信号SS1は、分周信号D1がLow レベル,基準パルス信号SSがHighレベルとなるタイミングA1〜A2の間のみHighレベルとなり、起動パルス信号SS2は、分周信号D1及び基準パルス信号SSがいずれもLow レベルとなるタイミングA2〜A3の間のみHighレベルとなり、起動パルス信号SS3は、分周信号D1及び基準パルス信号SSがいずれもHighレベルとなるタイミングA3〜A0の間のみHighレベルとなる。即ち、各起動パルス信号SS1〜SS3は、互いに異なるタイミングではあるが、いずれも20msec周期で5msecの間だけHighレベルとなるようにされている。
【0026】
次に、駆動回路10aは、電磁ソレノイドL1の通電経路を断続するトランジスタを備え、このトランジスタを、デューティ駆動信号SV1に従ってスイッチング(Highレベル時に導通,Low レベル時に遮断)することにより、電磁ソレノイドL1への通電を制御するように構成されている。なお、駆動回路10b,10cは、駆動回路10aと全く同様に構成されており、それぞれデューティ駆動信号SV1,SV2に従って、電磁ソレノイドL2,L3への通電を制御する。
【0027】
また次に、信号合成回路8aは、図2に示すように、起動パルス信号SS1及びチョッパリング信号SCのうち、少なくともいずれか一方がHighレベルの時にHighレベルとなる駆動信号SRを生成するOR回路12と、停止パルス信号SE1を反転させると共に遅延(本実施例では数n〜数十nsec)させてなる遅延パルス信号SEdを生成する遅延回路14a、停止パルス信号SE1及び遅延信号SEdのうち、少なくともいずれか一方がHighレベルの時にHighレベルを出力するOR回路14bからなり、停止パルス信号SE1の立ち下がりエッジでLow レベルとなる短パルス幅(遅延回路14aでの遅延時間と同程度)の終了タイミング信号SPを生成するエッジ検出回路14とを備えている。
【0028】
更に、信号合成回路8aは、データ入力端子Dがプルアップされると共に、クロック入力端子CKに起動パルス信号SS1,リセット入力端子RSTに終了タイミング信号SPが印加され、出力端子Qから、起動パルス信号SS1の立ち上がりエッジでHighレベルとなり、終了タイミング信号SPが入力されるとLow レベルとなるデューティ信号SDを生成するフリップフロップ回路16と、駆動信号SR及びデューティ信号SDのいずれもがHighレベルの時にHighレベルとなるデューティ駆動信号SV1を生成するAND回路18とを備えている。
【0029】
つまり、信号合成回路8aでは、デューティ駆動信号SV1として、起動パルス信号SS1の立ち上がりエッジ(タイミングA1)から、停止パルス信号SE1の立ち下がりエッジ、即ち終了タイミング信号SPが発生するまでの期間では、起動パルス信号SS1とチョッパリング信号SCとを合成してなる駆動信号SRを出力し、それ以外の期間ではLow レベルを出力する。
【0030】
なお、信号合成回路8b,8cは、信号合成回路8aと全く同様に構成されており、上記説明中の信号SS1,SE1,SV1及びタイミングA1を、信号合成回路8bでは、信号SS2,SE2,SV2及びタイミングA2と読み替え、同じく信号合成回路8cでは、信号SS3,SE3,SV3及びタイミングA3と読み替えればよい。
【0031】
ここで、マイコン4を構成するCPUにて実行される出力ポート設定処理について説明する。この出力ポート設定処理は、各出力ポートP1〜P3毎に行われるが、いずれも同様の処理であるため、ここでは出力ポートP1に対する処理についてのみ説明する。
【0032】
なお、CPU起動直後の初期化処理では、タイマーTM4,TM5は、上述の基準パルス信号SS及びチョッパリング信号SCを出力するように設定され、この初期化処理の後に、出力ポート設定処理が起動されるものとする。
また、CPUでは、以下に説明する出力ポート設定処理の他、各種センサ(図示せず)に基づいて車速,アクセル開度,シフトポジション等を検出して、走行条件に応じたギヤ比を設定すると共に、その設定値に基づいて、各電磁ソレノイドL1〜L3を駆動する際のデューティ(0〜100%)を設定するデューティ設定処理等が行われているものとする。但し、デューティ設定処理では、設定されるデューティが変化する割合の上限値が決められており、設定値が急激(例えば20%以上)に変化することがないようにされている。
【0033】
図3に示すように、出力ポート設定処理が起動されると、まずS110では、出力ポートP1の信号レベルをHighレベルに設定する。そしてS120では、別途実行されるデューティ設定処理にて設定されたデューティDTを読み込み、続くS130では、読み込んだデューティDTが10%より大きいか否かを判断し、肯定判定された場合は、S140に移行して、デューティDTに基づき(1)式による算出値を、タイマーTM1のタイマー値TOとして設定する。
【0034】
TO=Tcyc×DT/100 (1)
但し、Tcyc はデューティ制御の制御周期であり、本実施例では20msecである。
続くS150では、起動パルス信号SS1の入力タイミングA1であるか否かを判断し、タイミングA1となるまで待機する。そして、時間が経過してタイミングA1になったと判定されると、S180に移行する。
【0035】
一方、先のS130にて、否定判定された場合は、S160に移行し、デューティDTに基づき(2)式による算出値を、タイマーTM1のタイマー値TOとして設定する。
TO=Tcyc×DT/100+Tss (2)
但し、Tssは基準パルス信号SSの信号レベルが反転する周期であり、本実施例では5msecである。
【0036】
続くS170では、起動パルス信号SS1の入力タイミングA1より期間Tssだけ早いタイミングA0であるか否かを判断し、タイミングA0となるまで待機する。そして、時間が経過してタイミングA0になったと判定されると、S180に移行する。
【0037】
なお、S150,S170での判断は、基準パルス信号SSの信号レベルを反転させる毎にタイマーTM4がCPUに対して行う処理要求に基づき、この処理要求をカウントする等してタイミングA0〜A3を識別することで行えばよい。S180では、タイマーTM1をスタートさせ、続くS190では、タイマーTM1がタイムアウトしたか否かを判断し、タイムアウトするまで待機する。そしてタイマーTM1がタイムアウトしたと判定されると、S200に移行し、出力ポートP1の信号レベルをLow レベルに切り替えた後、本処理を終了する。
【0038】
そして、S190にてLow レベルに設定された出力ポートP1は、次回、本処理が起動された時に、S110にてHighレベルに戻される。
つまり本処理では、図5に示すように、デューティが10%より大きい場合には、タイマーTM1を、デューティのオン期間の開始タイミングであるタイミングA1からスタートさせ、デューティが10%以下である場合には、タイマーTM1を、一つ前のタイミングA0からスタートさせている。
【0039】
そして、前者では、タイマー値TOを、デューティに応じた値に設定し、後者では、これに期間Tss分だけ加算した値に設定することにより、いずれの場合でも、タイミングA1を起点としたデューティの終了タイミングで、停止パルス信号TE1が立下るようにされている。
【0040】
その結果、信号合成回路8aでは、起動パルス信号SS1の立上りエッジ、即ちタイミングA1にてHighレベルに変化し、停止パルス信号SE1の立下りエッジ、即ちタイマーTM1のタイムアウト時にLow レベルに変化するデューティ信号SDが生成され、このデューティ信号SDがHighレベルの間、起動パルス信号SS1とチョッパリング信号SCを合成したデューティ駆動信号SV1が出力されることになる。
【0041】
このように、本処理を実行することにより、電磁ソレノイドL1への通電は、タイミングA1を区切りとする制御周期Tcyc でデューティ制御され、また、本処理と同様に実行される出力ポートP2用の出力ポート設定処理により、電磁ソレノイドL2への通電は、タイミングA2を区切りとする制御周期Tcyc でデューティ制御され、更に、出力ポートP3用の出力ポート設定処理により、電磁ソレノイドL2への通電は、タイミングA3を区切りとする制御周期Tcyc でデューティ制御される。
【0042】
なお、本実施例では、OR回路12が駆動信号生成手段、AND回路18が信号合成手段に相当する。また、エッジ検出回路14,FF回路16,出力ポートP1〜P3,タイマーTM1〜TM3及び各出力ポート設定処理がデューティ信号生成手段に相当する。
【0043】
以上、説明したように、本実施例の電磁ソレノイド制御装置2によれば、デューティ信号SDを、起動パルス信号SSi(i=1,2,3)と停止パルス信号SEiとを用いて生成しており、しかも、起動パルス信号SSiはマイコン4のCPUの制御を介することなく、停止パルス信号SEiのみをCPUの制御を介して生成している。
【0044】
従って、デューティが0%近傍や100%近傍であっても、停止パルス信号SEiを出力する出力ポートPiの制御を、短期間の間に連続して行う必要がなく、CPUの命令に対する出力ポートPiの応答性を確保した状態で用いることができるため、デューティの全領域(0〜100%)に渡って、電磁ソレノイドLiへの通電制御を精度よく行うことができる。
【0045】
なお、ポート設定処理が、一旦終了した後すぐに再起動されると、S200にて出力ポートPiの信号レベル(即ち停止パルス信号SEi)が、HighレベルからLow レベルに切り替わった後、すぐ(1〜2msec以内)にS110にてLow レベルからHighレベルに戻される可能性があるが、この停止パルス信号SEiの立上りエッジは、デューティ信号SDの生成に何等影響を与えるものではないため、CPUの命令に対する出力ポートPiの応答性が悪くても問題はない。
【0046】
また、本実施例の電磁ソレノイド制御装置2では、停止パルス信号SE1の立ち下がりエッジをエッジ検出回路14にて抽出し、このエッジ検出回路14が出力する終了タイミング信号SPを用いてFF回路16を動作させるので、デューティが100%に近く、停止パルス信号SE1の信号レベルがLow である期間中に、起動パルス信号SS1の立ち上がりエッジが入力されるような場合(図5中、αにて示す)であっても、FF回路16に、デューティ信号SDの信号レベルを正確に設定させることができる。
【0047】
更に、本実施例の電磁ソレノイド制御装置2では、信号分配回路6を設け、単一の基準パルス信号SSから起動パルス信号SS1〜SS3を生成するようにされており、駆動すべき電磁ソレノイドの数を増やす場合に、停止パルス信号生成用のタイマーのみを増やすだけでよく、タイマーの増加が少ないため、装置を小型に構成できる。
【0048】
また更に、本実施例の電磁ソレノイド制御装置2では、停止パルス信号SE1〜SE3を生成するために使用されるタイマーTM1〜TM3を、デューティが小さい場合(10%以下)、即ち設定されるタイマー値が小さい場合には、起動するタイミングを早くして、決められた一定時間以上は必ず動作させるようにされている。これは、タイマーTM1〜TM3の動作にばらつきがあり、タイマー値が短すぎると、そのばらつきの影響を強く受けて正確な計時を行うことができないことがあるためである。
【0049】
従って、本実施例によれば、デューティが短い場合にも、ばらつきの影響を吸収するのに必要な動作時間を確保できるため、精度のよいデューティ制御を行うことができる。
以上本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、様々な態様にて実施することができる。
【0050】
例えば、上記実施例では、駆動信号SRとデューティ信号SDとを合成したデューティ駆動信号SViにて単一のトランジスタをスイッチングすることにより、電磁ソレノイドLiへの通電を制御しているが、電磁ソレノイドLiの通電経路に二つのトランジスタを設け、駆動信号SR及びデューティ信号SDを合成することなく、それぞれが別々のトランジスタをスイッチングすることにより、電磁ソレノイドLiへの通電を制御するように構成してもよい。
【図面の簡単な説明】
【図1】 本発明が適用された実施例の電子制御ユニットの概略構成を表す説明図である。
【図2】 信号合成回路の詳細な構成を表す回路図である。
【図3】 CPUが実行する出力ポート設定処理の内容を表すフローチャートである。
【図4】 電子制御ユニットの各部の動作を表すタイミング図である。
【図5】 信号合成回路の動作を表すタイミング図である。
【図6】 従来装置の動作及び問題点を説明するためのタイミング図である。
【図7】 従来装置における電磁ソレノイドの制御可能範囲を表す説明図である。
【符号の説明】
2…電磁ソレノイド制御装置 4…マイコン 6…信号分配回路
8a,8b,8c…信号合成回路 10a,10b,10c…駆動回路
12…OR回路 14…エッジ検出回路 18…AND回路
16…フリップフロップ(FF)回路 22…NOT回路
24,26,28…NOR回路 L1〜L3…電磁ソレノイド
P1〜P3…出力ポート TM1〜TM5…タイマー
Claims (3)
- 一定周期で入力される一定パルス幅の起動パルス信号、及び該起動パルス信号より短周期のチョッパリング信号を合成してなる駆動信号を生成する駆動信号生成手段と、
前記駆動信号の有効期間を規定するためのデューティ信号を生成するデューティ信号生成手段と、
を備え、前記駆動信号及び前記デューティ信号に基づいて、電磁ソレノイドの通電を制御する電磁ソレノイド制御装置において、
前記デューティ信号生成手段を、前記有効期間の開始タイミングが周期信号である前記起動パルス信号により規定され、前記有効期間の終了タイミングが停止パルス信号により規定されるように構成すると共に、
前記起動パルス信号をCPUの処理を介することのないタイマー等のハードウェアにより生成し、前記停止パルス信号をCPUの処理によって制御される出力ポートにて生成することを特徴とする電磁ソレノイド制御装置。 - 前記デューティ信号生成手段は、前記開始タイミングを表す前記起動パルス信号のエッジにて、前記駆動信号を有効とする信号レベルにセットし、前記終了タイミングを表す前記停止パルス信号のエッジにて、前記駆動信号を無効とする信号レベルにリセットすることを特徴とする請求項1に記載の電磁ソレノイド制御装置。
- 前記駆動信号生成手段が生成する駆動信号と、前記デューティ信号生成手段が生成するデューティ信号とを合成してデューティ駆動信号を生成する信号合成手段を設け、該信号合成手段が生成したデューティ駆動信号に従って、電磁ソレノイドの通電を制御することを特徴とする請求項1または請求項2に記載の電磁ソレノイド制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09613698A JP4182561B2 (ja) | 1998-04-08 | 1998-04-08 | 電磁ソレノイド制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09613698A JP4182561B2 (ja) | 1998-04-08 | 1998-04-08 | 電磁ソレノイド制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11297529A JPH11297529A (ja) | 1999-10-29 |
JP4182561B2 true JP4182561B2 (ja) | 2008-11-19 |
Family
ID=14156983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09613698A Expired - Fee Related JP4182561B2 (ja) | 1998-04-08 | 1998-04-08 | 電磁ソレノイド制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4182561B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4692813B2 (ja) * | 2005-05-13 | 2011-06-01 | Smc株式会社 | 電磁弁駆動制御装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263103A (ja) * | 1985-05-15 | 1986-11-21 | Mitsubishi Electric Corp | 電磁ソレノイド制御装置 |
JPH0352579A (ja) * | 1989-07-18 | 1991-03-06 | Mita Ind Co Ltd | モータの制御電圧算出装置 |
JPH03177669A (ja) * | 1989-12-05 | 1991-08-01 | Mitsubishi Electric Corp | デューティソレノイドバルブ駆動装置 |
JPH04157707A (ja) * | 1990-10-22 | 1992-05-29 | Canon Inc | 駆動回路 |
JP3245718B2 (ja) * | 1992-03-26 | 2002-01-15 | 株式会社ボッシュオートモーティブシステム | 燃料噴射装置 |
JP3509197B2 (ja) * | 1994-07-08 | 2004-03-22 | 株式会社デンソー | インダクタンス負荷の駆動装置 |
JPH08166825A (ja) * | 1994-12-13 | 1996-06-25 | Mitsubishi Electric Corp | デューティソレノイドバルブの制御装置及び制御方法 |
JPH11184542A (ja) * | 1997-12-25 | 1999-07-09 | Jatco Corp | ソレノイド駆動制御装置 |
-
1998
- 1998-04-08 JP JP09613698A patent/JP4182561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11297529A (ja) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414637A (en) | Adjustable clock system having a dynamically selectable clock period | |
JP3794712B2 (ja) | 自己計時命令実行ユニットを有するデータ処理回路 | |
JPS6135561B2 (ja) | ||
JP4182561B2 (ja) | 電磁ソレノイド制御装置 | |
KR900000740A (ko) | 아나로그 전자 시계용 ic 및 아나로그 전자시계 | |
US5305277A (en) | Data processing apparatus having address decoder supporting wide range of operational frequencies | |
US5680593A (en) | Data processor having precise timer output | |
US4105978A (en) | Stretch and stall clock | |
JPH08274616A (ja) | 出力バッファ回路 | |
JPH0684636A (ja) | ソレノイド制御装置 | |
WO2004100373A1 (en) | Enabling method to prevent glitches in waveform | |
JP2959223B2 (ja) | クロック発振器 | |
EP0520675A2 (en) | Flushable delay line | |
GB2621246A (en) | Method for Testing an Input Channel for PWM Signals of an Electronic Circuit | |
JPH11275894A (ja) | 簡易型パルスモータ制御回路 | |
RU2133978C1 (ru) | Схема контроля сигнала | |
US5784575A (en) | Output driver that parks output before going tristate | |
SU1580322A1 (ru) | Программное реле времени | |
JPH0216808A (ja) | デューティ制御装置 | |
SU942255A1 (ru) | Селектор импульсов по длительности | |
JPH04335421A (ja) | 同期すると共にパルスを加えられたルックアヘッド回路と方法 | |
JP2000257708A (ja) | 自動変速機の制御装置 | |
SU1091159A1 (ru) | Устройство управлени | |
JPH0553703A (ja) | チヤタリング除去回路 | |
SU660225A2 (ru) | Селектор широтно-импульсных сигналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |