JP4181964B2

JP4181964B2 - デジタル直流成分制御回路

Info

Publication number: JP4181964B2
Application number: JP2003347971A
Authority: JP
Inventors: 浩貴佐藤
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2003-10-07
Filing date: 2003-10-07
Publication date: 2008-11-19
Anticipated expiration: 2023-10-07
Also published as: JP2005117293A

Description

本発明は、デジタル直流成分制御回路に関し、特に、デジタル無線通信装置のデジタル変復調回路等の直流成分を制御する回路に関する。

デジタル無線通信装置において、ベースバンド部のデジタル信号における直流成分は、無線変調器においてキャリアリークとなり、通信に不要な成分として出力される。適切な設計を行うことにより、デジタル信号部で直流成分が乗ることはないが、アナログ信号系列において正負の成分の偏り等により直流成分が発生する。

アナログ信号系列でこれを制御しようとすると、手動で調整を行う必要がある。コンデンサを使用して直流成分を除去することはできるが、変調装置において、直流成分を変調した信号であるＣＷ信号を確認することもあり、この方法は、一般には行われない。その他、変調回路そのものにキャリアリークとなる要因がある可能性があり、デジタル信号系列で制御する方が有利であることが多い。そのため、デジタル信号系列において直流成分を制御することが求められる。

従来のデジタル無線通信装置において、直流成分を制御するための分解能は、ベースバンド部のデジタル信号のビット数により制限され、この直流成分制御の分解能を高めるためには、デジタル信号のビット数を増加させていた。

しかし、実際にデジタル信号のビット数を増加させることは、回路規模の視点から現実的ではない。すなわち、直流成分の制御のためにビット数を増加させると、その他の処理においても増加したビット数で信号処理を行う必要があり、回路規模の増加が著しくなるからである。

そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、被制御系信号のビット数を増加させることなく、被制御系信号のビット数以上の精度で直流成分を制御すること等が可能なデジタル直流成分制御回路を提供することを目的とする。

上記目的を達成するため、本発明は、デジタル直流成分制御回路であって、（ｎ＋ｍ）ビット（ｎ、ｍは正の整数）の直流成分制御値のうちの下位ｍビットの下位信号を入力し、該下位信号の信号値に一致する個数のビット値「１」を有し、かつ、該ビット値「１」が規則的に配列される２ ^m ビットのＰＷＭデータを出力するＰＷＭ回路と、カウンタ値がカウント最大値に達する都度、カウンタ値をカウント最小値にリセットしつつ、所定のクロック信号に同期してｍビットのカウンタ値をインクリメントしてカウント信号を出力するとともに、前記クロック信号の２ ^m クロック毎に前記ｍビットのカウンタ値を所定の初期値に設定する第１のｍビットカウンタと、該第１のｍビットカウンタの前記初期値をランダムに変化させるＭ系列符号発生回路と、該Ｍ系列符号発生回路を動作させるタイミング、及び前記第１のｍビットカウンタの前記初期値をロードするタイミングを生成する第２のｍビットカウンタと、前記ＰＷＭデータ及び前記カウント信号を入力し、該ＰＷＭデータのうちからＪビット目（Ｊは前記カウント信号の信号値）のビット値を選択して１ビット信号を出力するセレクタと、該セレクタから出力された１ビット信号と前記直流成分制御値の上位ｎビットとを加算してｎビットの直流成分制御値を得る第１の加算器と、ｎビットのデジタル入力信号と、前記ｎビットの直流成分制御値とを加算する第２の加算器とを備えることを特徴とする。

そして、本発明によれば、直流成分制御信号のビット数を被制御信号のビット数よりもｍビット大きくし、ｍビットの制御信号をＰＷＭデータに変換することで、被制御信号のビット数以上の分解能（１／２^m）で直流成分を制御することができる。この回路により、被制御信号系のビット数を増やす必要がなくなるため、直流成分制御以外の回路でビット数を無駄に増やす必要はなくなり全体的な回路規模も抑えることができる。また、ＰＷＭ回路の周期毎に固定のＰＷＭデータから取り出す位置をＭ系列符号を利用してランダムに変化させるため、Ｍ系列符号の周期以内では周期的な位相が発生せず、不要な周波数成分が出力されることもない。
また、本発明は、デジタル直流成分制御回路であって、乱数値を出力するＭ系列符号発生回路と、（ｎ＋ｍ）ビット（ｎ、ｍは正の整数）の直流成分制御値のうちの下位ｍビットの下位信号及び前記Ｍ系列符号発生回路からの乱数値を入力し、前記下位信号の信号値に一致する個数のビット値「１」を有し、かつ、該ビット値「１」の配列パターンが前記乱数値に基づいて決定される２ ^m ビットのＰＷＭデータを出力するＰＷＭ回路と、カウンタ値がカウント最大値に達する都度、カウンタ値をカウント最小値にリセットしつつ、所定のクロック信号に同期してｍビットのカウンタ値をインクリメントしてカウント信号を出力する第１のｍビットカウンタと、該Ｍ系列符号発生回路を動作させるタイミングを生成する第２のｍビットカウンタと、前記ＰＷＭデータ及び前記カウント信号を入力し、該ＰＷＭデータのうちからＪビット目（Ｊは前記カウント信号の信号値）のビット値を選択して１ビット信号を出力するセレクタと、該セレクタから出力された１ビット信号と前記直流成分制御値の上位ｎビットとを加算してｎビットの直流成分制御値を得る第１の加算器と、ｎビットのデジタル入力信号と、前記ｎビットの直流成分制御値とを加算する第２の加算器とを備えることを特徴とする。

以上説明したように、本発明によれば、被制御系信号のビット数を増加させることなく、被制御系信号のビット数以上の精度で直流成分制御することができるとともに、不要な周波数成分が出力されることもないデジタル直流成分制御回路を提供することが可能となる。

図１は、本発明にかかるデジタル直流成分制御回路の一実施の形態を示し、このデジタル直流成分制御回路は、ｎ＋ｍビットの直流成分制御値ＯＦＦＳＥＴ１０２の下位ｍビット１０４を２^mビットのＰＷＭデータ１０５に変換するＰＷＭ回路（パルス幅変調回路）１０９と、フリーランで２^mクロック毎のタイミングパルス１１５を生成するｍビットカウンタＡ１１０と、タイミングパルス１１５をイネーブルとしてＭ系列符号１１２を出力するＭ系列符号発生回路１１１と、タイミングパルス１１５によりＭ系列符号１１２をカウンタ初期値にロードしてカウンタ値（ＣＮＴＢ）１１４を出力するｍビットカウンタＢ１１３と、カウンタ値１１４によりＰＷＭデータ１０５のビットを選択してＰＷＭ出力（ＰＷＭＯ）１０６を出力するセレクタ（ＳＥＬ）１１６と、ＰＷＭ出力１０６と、直流成分制御値ＯＦＦＳＥＴ１０２の上位ｎビット１０３とを加算してｎビットの直流成分制御値１０７を生成する加算器Ｂ１１７と、ｎビットの入力データ（ＤＡＴＡＩＮ）１０１と、ｎビットの直流成分制御値１０７とを加算して直流成分の制御された出力（ＤＡＴＡＯＵＴ）１０８を出力する加算器Ａ１１８とで構成される。

次に、上記構成を有するデジタル直流成分制御回路の動作について説明するが、理解を容易にするため、まず、従来の直流成分制御回路から説明を始める。

従来の直流成分制御回路の一例を図２に示す。同図において、ＤＡＴＡＩＮ２０１は、被制御信号であり、取り得る値は−２^(n-1)〜２^(n-1)−１の整数値とする。ＯＦＦＳＥＴ２０２は、制御信号であり、取り得る値は−２^(n-1)〜２^(n-1)−１の整数値とする。ＤＡＴＡＯＵＴ２０８は、ＤＡＴＡＩＮ２０１とＯＦＦＳＥＴ２０２とを加算器２１８で加算した値であり、取り得る値は−２^(n-1)〜２^(n-1)−１の整数値とする。また、例えば、ＤＡＴＡＩＮ２０１とＯＦＦＳＥＴ２０２の最大値または最小値同士を加算すると、ＤＡＴＡＯＵＴ２０８には、ｎ＋１ビットが必要になるが、ここではそのような制御を行わないものとする。

この回路において、ＯＦＦＳＥＴ２０２が制御できる最小値は１である。これを「分解能は１である」と表現することにする。

ここで、直流成分とは、「ある時間区間における平均値の正負の偏り」と言える。例えば、ＤＡＴＡＩＮ２０１が常に１という値を取ると、ＤＡＴＡＩＮ２０１の直流成分は１であると表現することにする。別の例としてＤＡＴＡＩＮ２０１が−２という値と１という値を同じ比率（各々５０％）で繰り返すのであれば、ＤＡＴＡＩＮ２０１の直流成分は、（−２）ｘ５０％＋１ｘ５０％＝−０．５となり、これを直流成分は−０．５であると表現することにする。

前記の例で直流成分が−０．５となったが、図２の従来の直流成分制御回路では、分解能が１であるため、直流成分−０．５を除去することができないこととなる。

しかし、従来の直流成分制御回路において、上記直流成分−０．５を除去する方法がある。それは、ＯＦＦＳＥＴ２０２として、１という値と、０という値を同じ比率（各々５０％）で繰り返す方法である。この場合、ＯＦＦＳＥＴ２０２の直流成分は、１ｘ５０％＋０ｘ５０％＝０．５となる。このＯＦＦＳＥＴ２０２を直流成分−０．５のＤＡＴＡＩＮ２０１と加算すれば、直流成分は０となる。すなわち、分解能が０．５となったのと同等である。

このことから、ＯＦＦＳＥＴの値として１と０の時間比率を変更できる回路をＯＦＦＳＥＴの制御回路として付加すれば、より高い分解能を持たせた直流成分制御回路となり得る。本発明では、１と０の比率を変える手段として、上述のようなＰＷＭ回路を採用することを特徴とする。

図３にＰＷＭ回路を付加した直流成分制御回路を示す。この回路は、本発明の要素となる回路（ＰＷＭ回路部）により、不要な周波数成分を出力するという問題点を抱える。この問題点を解決することも本発明の特徴であり、不要な周波数成分を出力する問題点となる部分を明確にするため、図３の回路を記載して以下に説明する。

ここで、信号表記の例を仮想の信号Ａを用いて説明する。信号Ａがｎビット幅の信号である場合には、Ａ［ｎ−１：０］と表現する。ここで、ｎ−１ビット目がＭＳＢ（Most Significant Bit、最上位ビット）、０ビット目がＬＳＢ（Least Significant Bit、最下位ビット）である。例えば、信号Ａのビット幅が１０である場合には、Ａ［９：０］と表現し、信号Ａの下位３ビットといえば、Ａ［２：０］で表現し、上位３ビットといえば、Ａ［９：７］と表現することとする。また、Ａ［２］等と表記した場合には、２ビット目の信号１ビットを指し示すこととする。ここで、ＬＳＢ（＝Ａ［０］）を０ビット目としているため、Ａ［２］が２ビット目という表現になる。

図３に示すデジタル直流成分制御回路は、図２に示した従来の直流成分制御回路の構成に加え、ＰＷＭ回路３０９、ｍビットカウンタＣ３１３、セレクタ３１６、ｎビット＋１ビットの加算器Ｂ３１７の４つの回路を備える。

ＰＷＭ回路３０９は、１と０の比率を制御するための回路であり、表１に示すように、ｍビットの入力値に対して２^mビットのＰＷＭＤＥＣ３０５［２ ^m −１：０］を出力する回路である。すなわち、ｍビットの入力値に応じて２^mビット中に１を立てる個数を変える回路である。ｍビットの入力値が０であれば、２^mビット中に１は０個で、すべて０の出力となる。ｍビットの入力値が３であれば、２^mビット中に１は３個で出力される。２^mビット中のどこに１を立てるかは任意であるが、分かり易いようにＬＳＢ詰めとする。

ＰＷＭ回路３０９の例として、ｍ＝３とすると、「３ビットの入力値に対して８ビットの信号を出力する回路」となる。この場合のすべての入力と出力の対応を書くと表２に示すようになる。ここでも、表１と同様にＬＳＢ詰めに統一して表記するが、０と１の比率（個数）が同じであれば、どのように配置しても良い。尚、以後、数値の語尾にｂを付けて２進数を表すこととする。また、１０進数を明記するために語尾にｄを付けることとする。ｂ、ｄ等と特に明記されてないものは１０進数とする。

一般に、ＰＷＭ回路とは、１ビットの出力でパルスの０と１の時間比率が変わるものであるが、本発明の説明においては、時間比率ではなく、ビット比率（２^mビット中の０と１の比率）を可変とするものとする。この２^mビットの出力から１ビットずつすべてのビットを出力すると、それは時間比率のＰＷＭ出力となる。１ビットずつすべてのビットを出力するというのは、本発明のｍビットカウンタＢ１１３の値によってセレクタ３１６で選択することにあたる。

ｍビットカウンタＣ３１３は、２^mをフリーランでカウントするものである。ｍ＝３とすれば、出力は、０，１，２，３，４，５，６，７，０，．．．と繰り返される。この出力値は、上記ＰＷＭＤＥＣ３０５のどのビットを選択するかを示すセレクタ制御用の信号である。

セレクタ３１６は、ＰＷＭ回路３０９の２^mビットの出力から、ｍビットカウンタＣ３１３の出力値で示されるビットを選択する回路である。図４と表３にセレクタ３１６の動作説明用のブロック図を示す。図４と表３で２^mビットのＰＷＭＤＥＣからＣＮＴＢまたはＣＮＴＣの値に応じてＰＷＭＯを出力する動作を示している。例えば、ＣＮＴＢの値が０であれば、ＰＷＭＤＥＣの０ビット目が選択され、ＣＮＴＢの値が１であれば、１ビット目が選択される。

また、図３において、加算器Ｂ３１７は、ＯＦＦＳＥＴ３０２の上位ｎビットと、ＰＷＭＯ３０６の１ビットを加算する回路である。

次に、上記構成を有するデジタル直流成分制御回路の動作について、図５を参照しながら説明する。

例えば、ＤＡＴＡＩＮ３０１は、３ビット（ｎ＝３）の整数値で直流成分１．２５の信号と仮定する。ＯＦＦＳＥＴ３０２は、整数部ｎビット、小数部ｍビットの２の補数で表現することにする。直流成分を１．２５としたので、２進数で必要な分解能である０．２５を表現するためｍ＝２とする。このとき、ＯＦＦＳＥＴ３０２は、ＤＡＴＡＩＮ３０１の直流成分を除去するため、−１．２５となり、−１．２５は２進数で１１０１１ｂと表現することができる。

ＰＷＭ回路３０９に入力される値は、小数部ｍビットのＯＦＦＳＥＴ３０４［１：０］＝１１ｂ＝３ｄである。このとき、ＰＷＭ回路３０９の出力ＰＷＭＤＥＣ３０５［３：０］＝０１１１ｂである。２ビットカウンタＣ３１３の値により、ＰＷＭＤＥＣ３０５の値を選択してＰＷＭＯ３０６を得る。そして、ＰＷＭＯ３０６、ＯＦＦＳＥＴ３０２の整数部ＯＦＦＳＥＴ３０３［４：２］とＤＡＴＡＩＮ３０１を加算し、ＤＡＴＡＯＵＴ３０８を得る。ここでｍ＝２の場合のＰＷＭ回路３０９の周期である４クロック分の平均を取ると直流成分が０となり、１．２５の直流成分が制御できたことになる。

図５において、ＤＡＴＡＩＮ３０１は、理解を容易にするため、ＰＷＭの周期である４クロック毎に直流成分が１．２５となるようにしているが、より広い範囲の平均で直流成分が１．２５となる信号に対して用いても良いことは明白である。

しかし、この回路の場合には、ＰＷＭＯ３０６が周期波形となっているため、周波数成分を見ると、ある周波数の不要成分が強く見えることになる。この不要成分をなくすために、本発明は、ＰＷＭＯ３０６をＭ系列符号で分散する方法を持つことを特徴とする。Ｍ系列符号を使用する理由は、技術として公知で扱いやすいためである。

図１に本発明にかかるデジタル直流成分制御回路の第１の実施形態を示す。このデジタル直流成分制御回路がＰＷＭ出力で直流成分を制御すること、及びＭ系列符号でＰＷＭ出力を分散するＰＷＭ回路を持つことを特徴とする直流成分制御回路である。このデジタル直流成分制御回路は、図３に示した回路に、Ｍ系列符号発生回路１１１と、ｍビットカウンタＡ１１０を追加し、図３のｍビットカウンタＣ３１３を初期値入力可能なｍビットカウンタＢ１１３に変更した構成となっている。ここで、ｋは、ｋ≧ｍを満たす任意の値である。

ｍビットカウンタＡ１１０は、２^mをフリーランでカウントし、キャリーＣＹを出力するものである。ｍ＝２とすれば、出力は、０，０，０，１，０，０，０，１，０，．．．と繰り返される。すなわち、２^mクロック毎に１が出力される。この出力値は、Ｍ系列符号発生回路１１１の動作するタイミングを与え、また、ｍビットカウンタＢ１１３の初期値ロードタイミングを与える信号である。

Ｍ系列符号発生回路１１１は、ｍビットカウンタＡ１１０のＣＹが１になるタイミングで動作し、Ｍ系列符号を出力するのではなく、Ｍ系列符号を生成するためのｋ個のフリップフロップから構成されるシフトレジスタの状態ＰＮ［ｋ−１：０］を出力するｋ段のＭ系列符号発生回路である。

ｍビットカウンタＢ１１３は、ｍビットカウンタＡ１１０のＣＹが１になるタイミングでＭ系列符号発生回路１１１の出力ＰＮ［ｋ−１：０］のうち、ＰＮ［ｍ−１：０］を初期値としてロードするｍビットのカウンタである。

次に、上記構成を有するデジタル直流成分制御回路の動作について図６のタイミングチャートを参照しながら説明する。

例えば、ＤＡＴＡＩＮ１０１は、３ビット（ｎ＝３）の整数値で、直流成分−２．１２５の信号と仮定する。ＯＦＦＳＥＴ１０２は、整数部ｎビット、小数部ｍビットの２の補数で表現することにする。直流成分を−２．１２５としたので、２進数で必要な分解能０．１２５を表現するため、ｍ＝３とする。このとき、ＯＦＦＳＥＴ１０２は、ＤＡＴＡＩＮ１０１の直流成分を除去するため、＋２．１２５となり、＋２．１２５は、２進数で０１０００１ｂと表現することができる。

ＰＷＭ回路１０９に入力される値は、小数部ｍ＝３ビットのＯＦＦＳＥＴ１０４［２：０］＝００１ｂ＝１ｄである。このとき、ＰＷＭ回路１０９の出力は、ＰＷＭＤＥＣ１０５［７：０］＝０００００００１ｂである。また、（１）の区間で３ビットカウンタＡ１１０のＣＹが１となるときにＭ系列符号発生回路１１１がＰＮ［８：０］＝１０１０１０１１０ｂを出力し、３ビットカウンタＢ１１３は、ＰＮ［８：０］の以前の状態ＰＮ［８：０］＝０１０１０１１０１ｂのうちＰＮ［２：０］＝１０１ｂ＝５ｄをカウンタの初期値としてロードする。そして、３ビットカウンタＢ１１３の値により、ＰＷＭＤＥＣ１０５の値を選択してＰＷＭＯ１０６を得る。

同様に、（２）の区間で３ビットカウンタＡ１１０のＣＹが１となるときに、Ｍ系列符号発生回路１１１がＰＮ［８：０］＝１１０１０１０１１ｂを出力し、３ビットカウンタＣ１１０は、ＰＮ［８：０］の以前の状態ＰＮ［８：０］＝１０１０１０１１０ｂのうちＰＮ［２：０］＝１１０ｂ＝６ｄをカウンタの初期値としてロードする。そして、３ビットカウンタＢ１１３の値により、ＰＷＭＤＥＣ１０５の値を選択してＰＷＭＯ１０６を得る。さらに、ＰＷＭＯ１０６、ＯＦＦＳＥＴ１０２の整数部ＯＦＦＳＥＴ［５：３］と、ＤＡＴＡＩＮ１０１を加算してＤＡＴＡＯＵＴ１０８を得る。

ここで、ｍ＝２の場合のＰＷＭ回路１０９の周期である４クロック分の平均を取ると、（１）、（２）のどちらの区間でも直流成分が０となり、２．１２５の直流成分が制御できたことになる。また、ＰＷＭＯ１０６は、ＰＷＭ回路１０９の周期毎に固定のＰＷＭＤＥＣ１０５から取り出す位置をＭ系列符号を利用してランダムに変化させるため、Ｍ系列符号の周期以内では周期的な位相が発生せず、ある周波数成分が強く現れるということもない。

また、図６において、ＤＡＴＡＩＮ１０１は、理解を容易にするため、ＰＷＭの周期である８クロック毎に直流成分が−２．１２５となるようにしているが、より広い範囲の平均で直流成分が−２．１２５となる信号に対して用いても良いことは明白である。

上記説明において、ｍ＝２、３の両方について説明したように、ｍの値を増やせば直流成分制御の分解能を高めることが可能である。

図７は、本発明にかかるデジタル直流成分制御回路の第２の実施の形態を示す。第１の実施形態がＰＷＭ回路の出力を固定し、取り出す位置をランダムにした構成であるのに対し、第２の実施形態においては、ＰＷＭ回路の出力をランダムにする構成となっている。両構成のどちらであっても、効果は同じである。

このデジタル直流成分制御回路は、ｍビットカウンタＡ４１０と、ｍビットカウンタＣ４１３と、Ｍ系列符号発生回路４１１と、ＰＮＰＷＭ回路４０９と、セレクタ４１６と、加算器４１７、４１８とで構成される。ｍビットカウンタＡ４１０、ｍビットカウンタＣ４１３、Ｍ系列符号発生回路４１１、セレクタ４１６、加算器４１７、４１８については、第１の実施の形態で説明しているので、今回、これらの構成要素の説明は省略する。

ＰＮＰＷＭ回路４０９は、Ｍ系列符号発生回路４１１の出力ＰＮ［ｋ−１：０］のうち、ＰＮ［ｍ−１：０］とＯＦＦＳＥＴ４０２［ｍ−１：０］により、ランダムなＰＷＭＤＥＣ４０５［２^m-1：０］を出力する回路である。ＰＮＰＷＭ回路４０９は、上記で示したＰＷＭ回路１０９、３０９（図１及び図３参照）と同様に、ＯＦＦＳＥＴ４０２［ｍ−１：０］の値によって０と１の比率が一定である。しかし、ＰＷＭ回路１０９、３０９は、ＯＦＦＳＥＴ［ｍ−１：０］に対して１という値を固定位置に出力するが、ＰＮＰＷＭ回路４０９は、１という値の出現パタンがＰＮ［ｍ−１：０］によって異なるものである。出現パタンの取り方は任意であるが、ＰＮ［ｍ−１：０］によって出現パタンが偏らないようにする。

次に、上記構成を有するデジタル直流成分制御回路の動作について、図８を参照しながら説明する。

例えば、ＤＡＴＡＩＮ４０１は、３ビット（ｎ＝３）の整数値で直流成分１．２５の信号と仮定する。ＯＦＦＳＥＴ４０２は、整数部ｎビット、小数部ｍビットの２の補数で表現することにする。直流成分を１．２５としたので、２進数で必要な分解能である０．２５を表現するためｍ＝２とする。このとき、ＯＦＦＳＥＴ４０２は、ＤＡＴＡＩＮ４０１の直流成分を除去するため−１．２５となり、−１．２５は２進数で１１０１１ｂと表現することができる。

まず、Ｍ系列符号回路４１１の出力は、２ビットカウンタＡ４１０のＣＹにより変化し、（１）の区間では、ＰＮ［８：０］＝１０１０１０１１０ｂであるとする。ＰＮＰＷＭ回路４０９に入力される値は、小数部ｍビットのＯＦＦＳＥＴ４０４［１：０］＝１１ｂ＝３ｄと、ＰＮ［１：０］＝１１０ｂである。ＰＮＰＷＭ回路４０９の出力値は、表４から、ＰＷＭＤＥＣ４０５［３：０］＝１１０１ｂである。

同様に（２）の区間では、ＰＮ［８：０］＝１１０１０１０１１ｂであるとする。ＰＮＰＷＭ回路４０９に入力される値は、小数部ｍビットのＯＦＦＳＥＴ４０４［１：０］＝１１ｂ＝３ｄとＰＮ［１：０］＝１１ｂである。ＰＮＰＷＭ回路４０９の出力値は、表４からＰＷＭＤＥＣ４０５［３：０］＝１０１１ｂである。２ビットカウンタＣ４１３の値により、ＰＷＭＤＥＣ４０５の値を選択してＰＷＭＯ４０６を得る。そして、ＰＷＭＯ４０６、ＯＦＦＳＥＴ４０２の整数部ＯＦＦＳＥＴ４０３［４：２］とＤＡＴＡＩＮ４０１を加算し、ＤＡＴＡＯＵＴ４０８を得る。

ここで、ｍ＝２の場合のＰＷＭ回路の周期である４クロック分の平均を取ると、直流成分が０となり、１．２５の直流成分が制御できたことになる。また、ＰＷＭＯ４０６は、ＰＷＭ回路の周期毎にＰＷＭＤＥＣ４０５の値をＭ系列符号を利用してランダムに変化させるため、Ｍ系列符号の周期以内では周期的な位相が発生しないため、ある周波数成分が強く現れるということもない。

図９は、本発明にかかるデジタル直流成分制御回路の他回路への適用例である。また、図１０は、従来の振幅位相補正及び直流成分制御回路である。図１０の回路は、公知の技術で変調回路を持つ装置等に使用され、Ｉ、Ｑチャネルを持つ有限のビット長の信号系の振幅位相及び直流成分を制御するデジタル回路である。例えば、ＱＰＳＫ変調では、アナログ部において、振幅や位相、直流成分等に誤差が発生するが、これらを補正するものである。一般に、変調器においては、直流成分はキャリアリークと呼ばれる不要成分を生じるが、図１０の回路のような補正回路でデジタル的に補正が可能である。しかし、図１０の回路では、信号系列のビット精度でしか補正できない。図９は、図１０の回路の直流成分制御に本発明を適用することで、キャリアリークに対して信号系列のビット精度以上に制御することが可能となる。

本発明にかかるデジタル直流成分制御回路の第１の実施形態を示すブロック図である。従来の直流成分制御回路の一例を示すブロック図である。ＰＷＭ制御を用いた直流成分制御回路のブロック図である。セレクタの動作説明ブロック図である。図３のデジタル直流成分制御回路のタイミングチャートである。図１のデジタル直流成分制御回路のタイミングチャートである。本発明にかかるデジタル直流成分制御回路の第２の実施形態を示すブロック図である。図６のデジタル直流成分制御回路のタイミングチャートである。本発明にかかるデジタル直流成分制御回路の他の回路への適用例を示す図である。従来の振幅位相補正及び直流成分制御回路を示す図である。

符号の説明

１０１入力データ（ＤＡＴＡＩＮ）
１０２ＯＦＦＳＥＴ
１０３ＯＦＦＳＥＴの整数部（上位ｎビット）
１０４ＯＦＦＳＥＴの小数部（下位ｍビット）
１０５ＰＷＭデータ（ＰＷＭＤＥＣ）
１０６ＰＷＭ出力（ＰＷＭＯ）
１０７直流成分制御値
１０８出力（ＤＡＴＡＯＵＴ）
１０９ＰＷＭ回路（パルス幅変調回路）
１１０ｍビットカウンタＡ
１１１Ｍ系列符号発生回路
１１２Ｍ系列符号
１１３ｍビットカウンタＢ
１１４カウンタ値（ＣＮＴＢ）
１１５タイミングパルス
１１６セレクタ（ＳＥＬ）
１１７加算器Ｂ
１１８加算器Ａ
２０１ＤＡＴＡＩＮ
２０２ＯＦＦＳＥＴ
２０８ＤＡＴＡＯＵＴ
２１８加算器
３０１ＤＡＴＡＩＮ
３０２ＯＦＦＳＥＴ
３０３ＯＦＦＳＥＴの整数部（上位ｎビット）
３０４ＯＦＦＳＥＴの小数部（下位ｍビット）
３０５ＰＷＭＤＥＣ
３０６ＰＷＭＯ
３０８ＤＡＴＡＯＵＴ
３０９ＰＷＭ回路
３１３ｍビットカウンタＣ
３１４ＣＮＴＣ
３１６セレクタ
３１７加算器Ｂ
３１８加算器Ａ
４０１ＤＡＴＡＩＮ
４０２ＯＦＦＳＥＴ
４０３ＯＦＦＳＥＴの整数部（上位ｎビット）
４０４ＯＦＦＳＥＴの小数部（下位ｍビット）
４０５ＰＷＭＤＥＣ
４０６ＰＷＭＯ
４０８ＤＡＴＡＯＵＴ
４０９ＰＮＰＷＭ回路
４１０ｍビットカウンタＡ
４１１Ｍ系列符号発生回路
４１３ｍビットカウンタＣ
４１６セレクタ
４１７加算器Ｂ
４１８加算器Ａ

Claims

（ｎ＋ｍ）ビット（ｎ、ｍは正の整数）の直流成分制御値のうちの下位ｍビットの下位信号を入力し、該下位信号の信号値に一致する個数のビット値「１」を有し、かつ、該ビット値「１」が規則的に配列される２ ^m ビットのＰＷＭデータを出力するＰＷＭ回路と、
カウンタ値がカウント最大値に達する都度、カウンタ値をカウント最小値にリセットしつつ、所定のクロック信号に同期してｍビットのカウンタ値をインクリメントしてカウント信号を出力するとともに、前記クロック信号の２ ^m クロック毎に前記ｍビットのカウンタ値を所定の初期値に設定する第１のｍビットカウンタと、
該第１のｍビットカウンタの前記初期値をランダムに変化させるＭ系列符号発生回路と、
該Ｍ系列符号発生回路を動作させるタイミング、及び前記第１のｍビットカウンタの前記初期値をロードするタイミングを生成する第２のｍビットカウンタと、
前記ＰＷＭデータ及び前記カウント信号を入力し、該ＰＷＭデータのうちからＪビット目（Ｊは前記カウント信号の信号値）のビット値を選択して１ビット信号を出力するセレクタと、
該セレクタから出力された１ビット信号と前記直流成分制御値の上位ｎビットとを加算してｎビットの直流成分制御値を得る第１の加算器と、
ｎビットのデジタル入力信号と、前記ｎビットの直流成分制御値とを加算する第２の加算器とを備えることを特徴とするデジタル直流成分制御回路。
乱数値を出力するＭ系列符号発生回路と、
（ｎ＋ｍ）ビット（ｎ、ｍは正の整数）の直流成分制御値のうちの下位ｍビットの下位信号及び前記Ｍ系列符号発生回路からの乱数値を入力し、前記下位信号の信号値に一致する個数のビット値「１」を有し、かつ、該ビット値「１」の配列パターンが前記乱数値に基づいて決定される２ ^m ビットのＰＷＭデータを出力するＰＷＭ回路と、
カウンタ値がカウント最大値に達する都度、カウンタ値をカウント最小値にリセットしつつ、所定のクロック信号に同期してｍビットのカウンタ値をインクリメントしてカウント信号を出力する第１のｍビットカウンタと、
該Ｍ系列符号発生回路を動作させるタイミングを生成する第２のｍビットカウンタと、
前記ＰＷＭデータ及び前記カウント信号を入力し、該ＰＷＭデータのうちからＪビット目（Ｊは前記カウント信号の信号値）のビット値を選択して１ビット信号を出力するセレクタと、
該セレクタから出力された１ビット信号と前記直流成分制御値の上位ｎビットとを加算してｎビットの直流成分制御値を得る第１の加算器と、
ｎビットのデジタル入力信号と、前記ｎビットの直流成分制御値とを加算する第２の加算器とを備えることを特徴とするデジタル直流成分制御回路。