JP4172417B2

JP4172417B2 - セラミック電子部品の製造方法

Info

Publication number: JP4172417B2
Application number: JP2004126611A
Authority: JP
Inventors: 広明松山
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-04-22
Filing date: 2004-04-22
Publication date: 2008-10-29
Anticipated expiration: 2024-04-22
Also published as: JP2005311101A

Description

本発明は、積層セラミックコンデンサなどの積層セラミック電子部品に関するものである。

携帯電話やノートパソコンなどの電子機器の小型化、高性能化にともなって、これらの電子機器に多数使用される積層セラミックコンデンサなどの積層セラミック電子部品においてはさらに小型化あるいは大容量化が求められている。

積層セラミックコンデンサの小型化あるいは大容量化には、積層数の増加が不可欠であり、最近ではわずか３．２ｍｍ×１．６ｍｍの積層セラミックコンデンサ中に４００層もの誘電体層（ならびに導電体層）が形成されているものも登場してきている。

このような非常に多数の積層を行った場合、積層の繰り返しの比較的初期に積層された誘電体層や導電体層は、その後の積層回数により繰り返し加圧され、その結果過度の荷重がかかり、積層された積層体が異形状になるなどの不具合が発生する場合がある。

これを防止するため、例えば特許文献１には積層セラミックコンデンサや多層セラミック基板などの積層セラミック電子部品の製造において、内部電極を形成したセラミックシートを積層と圧着を繰り返して行う積層工程において、積層回数の増加と共に、加圧力または加圧時間を少なくして、圧着の負荷を変化させて積層時の積層体の変形を防止しつつ積層する方法が提案されている。
特開２００２−３６２２４号公報

しかしながら、上記従来の構成では、加圧力や時間を少なくしつつ積層しても、繰り返し加圧力による負荷がかかるため、積層初期に積層された積層体の下部に位置するセラミックシートの厚みが薄くなることは避けられず、薄くなった部分でショート不良が発生しやすくなるという課題を有していた。

また、積層終了後の積層体において、下部と上部でセラミックシートの厚みが異なることになり、焼成時の焼成収縮挙動に影響を及ぼし、デラミネーションなどの内部構造欠陥が発生しやすくなるという課題もあった。

本発明は、上記従来の課題を解決するもので、積層数が著しく多くなり、下部において繰り返し加圧力を受けてもショート不良や内部構造欠陥の発生を抑制することができる積層セラミック電子部品の製造方法を提供しようとするものである。

この目的を達成するために、本発明は、セラミック粉末と有機物よりなる厚みの異なるセラミックシートを作製する第１の工程と、上記セラミックシートと導電体層とを交互に所定の回数、積層加圧して積層体を得る第２の工程と、上記積層体を切断して個片の積層グリーンチップを得る第３の工程と、上記積層グリーンチップを焼成した後外部電極を形成する第４の工程とを含み、上記第３の工程の積層グリーンチップのセラミックシートの厚みがほぼ均一になるように、上記第２の工程において上記積層体の下側に使用するセラミックシートの厚みが上側に使用するセラミックシートよりも厚みの厚いものを用いる積層セラミック電子部品の製造方法としたものである。

また、積層に用いるセラミックシートの厚みを１．１倍から１．５倍の範囲内とすることにより、より積層後の積層体中のセラミックシートの厚みを均一にしてショート不良や内部構造欠陥の発生を抑制することができる。

本発明によると、セラミックシートと導電体層とを交互に所定の回数、積層加圧して積層体を得る工程において、上記積層体を切断して得る個片の積層グリーンチップの厚みがほぼ均一な厚みを形成するように、上記積層体の下側に使用するセラミックシートの厚みが、上側に使用するセラミックシートの厚いよりも厚いものを用いるものであり、積層において繰り返し加圧される積層体の下側に厚みの厚いセラミックシートを用いることにより繰り返し加圧による厚みの減少を補正し、積層体全体にわたって積層加圧後に均一な厚みのセラミックシートで構成され、これによりショート不良やデラミネーションなどの内部構造欠陥を防止することができる。

以下、本発明の一実施の形態を用いて、本発明の特に請求項１及び２の発明について積層セラミックコンデンサを例に説明する。

図１は、積層セラミックコンデンサ１１の一部切欠斜視図であり、誘電体層１２と内部電極１３とが交互に積層されて積層体を構成し、内部電極１３はその端面が積層体の対向する両端面に交互に露出するように積層されており、積層体の両端面に形成された一対の外部電極１４に交互に接続されている。

積層セラミックコンデンサ１１の上下には、内部電極１３を有しない、所定の厚みを持つ保護層１５が形成されている。

以下に積層セラミックコンデンサの製造方法について説明する。

まず主成分であるチタン酸バリウムと、希土類元素化合物やＭｎ化合物などの添加物を混合し、必要に応じて仮焼や粉砕の工程を経てセラミック粉体を作製する。

次にこのセラミック粉体と、有機物としてバインダの役割を持つポリビニルブチラール樹脂と、可塑剤の役割をもつフタル酸エステルと、溶剤の役割を持つ酢酸ブチルなどの有機物とを混合してセラミックスラリーを作製する。

このセラミックスラリーをドクターブレード法などの成形法を用いて、ポリエチレンテレフタレート（以下ＰＥＴと称する）フィルムなどの支持体の片側上面に塗工し、焼成により誘電体層１２となるべき厚みが２μｍ、２．５μｍ、３μｍのセラミックシートを各々１００枚作製する。また、同様に焼成により上下の保護層１５となるべき厚みが３０μｍのセラミックシートを１０枚作製する。

一方、ＰＥＴフィルムなどの支持体の片側上面に、Ｎｉなどの金属粉末とバインダや可塑剤を含む導電性ペーストをスクリーン印刷などの方法により所定の形状に印刷して導電体層を形成する。

上記導電体層は、焼成により内部電極１３となるものである。

次に、上記支持体付き厚みが３０μｍのセラミックシートを、支持体が外側にしてセラミックシートが対向するように重ね合わせてプレス板により加熱しつつ加圧した後、セラミックシートの支持体を剥離する工程を繰り返して、セラミックシートのみが５枚重なった、保護層を形成する。

この保護層の最上層のセラミックシートと導電体層が対向するように、支持体ごと導電体層を重ね合わせてプレス板により加熱しつつ加圧し、その後支持体を剥離してセラミックシート上に導電体層を転写する。

続いて転写された導電体層上に支持体付きの厚みが３μｍのセラミックシートを、導電体層とセラミックシートが対向するように、支持体ごとセラミックシートを重ね合わせてプレス板により加熱しつつ加圧し、導電体層上にセラミックシートを転写する。

上記の導電体層の転写、セラミックシートの転写を１００回繰り返す。

続いて、厚みが３μｍのセラミックシートと導電体層とで形成された積層体の上に、繰り返し上記と同様に導電体層と厚みが２．５μｍのセラミックシートの転写を上記と同様に１００回繰り返す。

さらに、この厚み３μｍ、厚み２．５μｍのセラミックシートと導電体層が２００回積層された積層体の上に、厚みが２μｍのセラミックシートと導電体層の転写を１００回繰り返す。このようにして合計３００層のセラミックシートと導電体層からなる積層体を作製し、その後厚みが３０μｍのセラミックシートのみを５枚転写して、積層体の上部の保護層を形成して積層体を完成する。

また、従来方法による比較例として、上記のようにセラミックシートの厚みを変えず、厚みが２．５μｍのセラミックシート３００枚を用いる以外は上記と同様にして積層体を作製した。

ここで、積層に用いるセラミックシートの厚みは、例えば最も薄いものが２μｍである場合には、最も厚みの厚いものは１．１倍から１．５倍に相当する２．２〜３．０μｍの範囲内にあることが好ましい。

厚みの範囲が１．１倍未満の場合には、ショート不良や内部構造欠陥の発生を抑制する効果が小さくなり、また厚みの範囲が１．５倍を超える場合には、積層体中のセラミックシートの厚みが積層体上下で異なることになり、内部構造欠陥が発生しやすくなるとともに、誘電体層の厚みが厚くなりすぎ所定の容量を確保することが困難になるためである。

上記のようにして作製した積層体を、３．９ｍｍ×２．１ｍｍの大きさに切断し、焼成したもの各々１００個について、ショート個数を数え、また試料の切断面にて内部構造欠陥の発生有無を観察した。

ショート個数は、絶縁抵抗計により抵抗値を測定し、抵抗値が１０³Ω以下のものをシ
ョート試料として数えた。

その結果、本発明によりセラミックシートの厚みを変えながら積層した試料では、ショート個数は１００個中０個でショート不良の発生は見られなかったのに対し、従来の比較例による試料では、１００個中１５個のショート不良があった。

上記ショート不良の試料について断面を観察したところ、ショート箇所は積層体の片方に偏って集中しており、またショート箇所の誘電体層の厚みはショート箇所以外の部分より薄くなっていた。

また、断面観察の結果、本発明による試料では、デラミネーションは１００個中０個であったが、従来の比較例による試料では１００個中５個の試料にデラミネーションの発生が見られた。

これは、従来の方法では下部の導電体層またはセラミックシートがその後の積層により繰り返しストレスを受け、セラミックシートが薄くなり、ショート不良や内部構造欠陥が発生しやすくなるのに対して、本発明による方法では最初厚みの厚いセラミックシートを用い、その後適宜厚みの薄いセラミックシートを用いて積層したので、下部のセラミックシートにおいても所定の厚みを確保でき、セラミックシートの厚みが薄くなりすぎることにより発生するショート不良や内部構造欠陥の発生を抑制できたものである。

なお、上記本発明の実施の形態では、１００枚ごとにセラミックシートの厚みを変更したが、これに限定されるものではなく、厚みが１．１〜１．５倍の範囲内で積層体の下側に使用するセラミックシートは上側に使用するセラミックシートよりも厚みの厚いものを適宜の枚数用いて積層することにより、同様の効果が得られる。また、セラミックシートの厚み変更を５０枚ごと、３０枚ごと、２０枚ごとと細かく行うほど静電容量が高くなり、電圧破壊に対する耐電圧も高く、性能面でより高い効果が得られる。

本発明にかかるセラミック電子部品の製造方法は、セラミックシートと導電体層とを交互に所定の回数積層して積層体を得る工程において、積層に用いるセラミックシートは厚みの異なるものを用いるものであり、積層において繰り返し加圧される積層体の下側に厚みの厚いセラミックシートを用いることにより繰り返し加圧による厚みの減少を補正し、積層体全体にわたって積層加圧後に均一な厚みのセラミックシートで構成され、これによりショート不良やデラミネーションなどの内部構造欠陥を防止することができ、積層セラミック電子部品の製造方法等に有用である。

本発明の一実施の形態における積層セラミックコンデンサの一部切欠斜視図

符号の説明

１１積層セラミックコンデンサ
１２誘電体層
１３内部電極
１４外部電極
１５保護層

Claims

セラミック粉末と有機物よりなる厚みの異なるセラミックシートを作製する第１の工程と、上記セラミックシートと導電体層とを交互に所定の回数、積層加圧して積層体を得る第２の工程と、上記積層体を切断して個片の積層グリーンチップを得る第３の工程と、上記積層グリーンチップを焼成した後外部電極を形成する第４の工程とを含み、上記第３の工程の積層グリーンチップのセラミックシートの厚みがほぼ均一になるように、上記第２の工程において上記積層体の下側に使用するセラミックシートの厚みが上側に使用するセラミックシートよりも厚みの厚いものを用いる積層セラミック電子部品の製造方法。
積層体において、最も下部に位置する１対の導電体層に挟まれたセラミックシートの厚みは、最も上部に位置する１対の導電体層に挟まれたセラミックシートの厚みの１．１倍〜１．５倍の範囲内であるものを用いる請求項１に記載の積層セラミック電子部品の製造方法。