JP4166298B2 - 化学元素の受容材料中への導入方法 - Google Patents

化学元素の受容材料中への導入方法 Download PDF

Info

Publication number
JP4166298B2
JP4166298B2 JP13263097A JP13263097A JP4166298B2 JP 4166298 B2 JP4166298 B2 JP 4166298B2 JP 13263097 A JP13263097 A JP 13263097A JP 13263097 A JP13263097 A JP 13263097A JP 4166298 B2 JP4166298 B2 JP 4166298B2
Authority
JP
Japan
Prior art keywords
laser
source
doping
film
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13263097A
Other languages
English (en)
Other versions
JPH1050624A (ja
Inventor
メイ ピン
エー．ルジャン レネ
ビー．ボイス ジェイムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH1050624A publication Critical patent/JPH1050624A/ja
Application granted granted Critical
Publication of JP4166298B2 publication Critical patent/JP4166298B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、概して、半導体及び超伝導体のような電子材料の電気特性を変える方法に関する。更に詳細には、本発明はレーザソースを用いて電子材料に低温で選択的にドープすることに関する。
【０００２】
【従来技術及び発明が解決しようとする課題】
薄膜シリコン技法は、大領域高解像度液晶ディズプレイパネル（「ＬＣＤｓ］）及び２次元画像センサアレイにおいて広く用いられてきた。それらは共に同様のピクセルマトリックスを有する。一般に、ピクセルは、薄膜トランジスタ（「ＴＦＴ」）のゲート及びドレインと接続される金属線の交差（交点）により定義される。電圧パルスがゲートラインに印加されると、電荷をピクセルから出力ライン又は出力ラインからピクセルへ移動する。ＬＣＤでは、各ピクセルはＴＦＴ及びキャパシタを含み、キャパシタを充電すると液晶分子が回転する。センサアレイでは、各ピクセルはＴＦＴとアモルファスシリコンｐ−ｉ−ｎダイオードを含み、ＴＦＴがオンにされると、アモルファスシリコンｐ−ｉ−ｎダイオードが光により生成される電荷を格納し、その電荷を外部読み出し電子装置に出力する。より小型でより高速のＴＦＴを製造できることが、大領域ディスプレイ又はセンサの解像度及び応答時間を改良する重要な要素となる。
【０００３】
より高速でより小型のＴＦＴを生成するためには、浅くて高度にドープされる領域を、ＴＦＴのソース及びドレイン電極下で形成することが必要である。浅く高度にドープされたソース及びドレイン領域はより小型なデバイスジオメトリ、より低い接触抵抗、及びより低い接合キャパシタンスを生成し、次にそれらにより、より高いアパーチャ比及びより良好な応答時間が得られる。
【０００４】
半導体材料にドープするために一般的に使用される技法は、イオン注入法であり、これは一般にＢＦ3 及びＰＦ5 のような有毒ガスを必要とする。この方法は環境に有害なおそれがあるだけでなく、半導体材料の格子に実質的な損傷をもたらす。注入イオンにより生じる損傷をなくすためには、半導体材料は、一般に６００℃を越える高温の長いアニーリングサイクルを経なくてはならない。このようなアニーリング方法は、拡散のために、浅い接合部及び高度ドープ領域を形成することを難しくする。更に悪いことには、ホウ素のようなある種のドーパント（ドープ剤）は、高温のアニーリング工程がなくても、いわゆる「チャンネル効果」のために注入時に、深い接合部を生成する傾向がある。
【０００５】
浅い接合部を形成する難しさに加えて、イオン注入は、大領域ディスプレイ及びセンサの製造に不適切である。その理由は、それらは典型的には、構造的な一体性及び安定性が高温で低下するガラス基体上で製造されるためである。従って、このような基体に高温にしない方法を開発することは重要である。更に、注入方法は、現在のところ、デバイス及び回路が組み立てられる基体の大きさを限定している。サイズ１０〜１１インチよりも大きな基体に使用可能な市販のイオン注入装置の可用性が非常に限定される。従って、ＴＦＴ中で浅い接合及び高度なドーピングレベルを得るために、レーザを用いることにより、少なくとも６００℃未満の低温ドーピング方法を開発する広範な努力が行われてきた。
【０００６】
一つのアプローチはガス浸漬レーザドーピング（ＧＩＬＤ;Gas Immersion Laser Doping ）として一般に知られている。このアプローチの一例は、"Ultra-Shallow High-Concentration Boron Profiles for CMOS Processing" (IEEE Electron Device Letters, vol. EDL-6, No.6, 1985 年 6月) に記載されている。このアプローチ下では、半導体試料は、ＢＦ3 及びＰＦ5 のようなガス状のドーパントが導入されている反応チャンバ中に配される。次に、パルスエキシマーレーザーを使用して、その試料を照射する。レーザーのエネルギーはガス分子を破壊して、半導体材料の薄層を溶融する。次に、充分な運動エネルギーを有する分子はその溶融した半導体により吸収される。従って、この方法のドーピング有効性は、溶融半導体材料により吸収されるドーパントの量に依存する。
【０００７】
このアプローチ下では、試料の基体は低温のままである。その理由は、各レーザパルスは、ほんの約３０〜５０ｎｓだけ持続して、材料のほとんど少しの単層を十分に溶融する。短期間のために、非常に浅い接合部を得ることができる。しかしながら、ドーパントの組み込みは、所与の温度での平衡表面吸収速度により制限されるために、高度ドーピングレベルを得ることは非常に難しい。ドーピングレベルを向上するためには、試料を多数のパルスで照射する必要があるが、これはこの方法のスループットに悪影響を与える。言い換えれば、このようなプロセスが高度なドーピングを達成することは難しい。
【０００８】
別のアプローチでは、"In Situ Crystallization and Doping of a-Si Film by Means of Spin-On Glass" (MRS Symposium Proceedings, vol 345, p.59-64, 1994) に記載されたような固体ソースを使用する。このアプローチ下では、リンドープするスピン・オン・グラス( ＳＯＧ；spin-on-glass ）のような、レーザを通過させる膜がまず試料上に作られる。レーザがＳＯＧを有する試料を照射すると、試料は適切な高い温度まで加熱されるので、ＳＯＧ中のドーパントを試料中に拡散することができる。しかしながら、ＳＯＧ膜は透明なので、ＳＯＧ自身でレーザエネルギーを吸収しない。このアプローチは、材料のドーパント固体溶解性限界により制限され、これも低ドーパントレベルを生じることになる。低ドーピング有効性以外の別の欠点は、半導体試料上の固体ドーピングソースを除去することに伴う困難である。レーザは、ドーピング表面とその下にある材料との界面を変えて、ドーピングソースを除去する時に下の材料の表面を損傷することがよくある。
【０００９】
最近、比較的高いドーピング効率をレーザを用いて生成できるアプローチが、”Low Temperadture Fabrication of Poly-Silicon TFT's Using In-Situ Chemically Cleaning Method" [Material Research Society Symposium, v. 283, p0. 629-634 (1993)]) に説明された。このアプローチ下では、レーザを通過させないドープアモルファスシリコン層がプラズマ化学蒸着法（ＰＥＣＶＤ）として知られている方法により蒸着される。次に、レーザを使用して、ドープアモルファスシリコン層を溶融して再結晶化し、比較的浅くて高度なドープ領域を得る。しかしながら、このプロセスは、後続の蒸着材料の除去に関する問題を解決していない。下にある半導体材料の方法と同様の方法でエッチング剤に応答するドープアモルファスシリコン層を選択的に除去することは難しい。
【００１０】
本発明は、レーザ処理の低温特性の利点があるが、浅い接合部及び高度ドーピングも生成する技法を提供する。この方法は、レーザアブレーション（蒸発）を用いて比較的強力な原子を生成し、半導体材料にドープする。レーザアブレーションの背後の化学及び物理を説明するものは、"Pulsed Laser Ablation As A Source of Energetic Reactants: Synthesis of Superconductors and Thin Films" [Material Research Society Symposium Proceeding, vol. 191, pp. 3-10 (1990)] と題されたものがある。
【００１１】
本発明はレーザパルスと、基体に近接して配置されている透明プレート上に蒸着する不透明な薄いソース膜との間の迅速な相互作用を使用する。不透明なソース膜が照射されると、その膜はレーザエネルギーを吸収し、大量の強力な化学的ラジカルを生成する。同時に、基体材料の厚い表面層はレーザにより溶融される。レーザアブレーションにより生成された化学的ラジカルと関係するエネルギーのために、それらは半導体材料によってより有効に吸収される。この技法を半導体にドーピングするのに用いると、本発明は低温処理及び浅い接合部を得るだけでなく、最小の追加処理複雑性で高度なドーピングレベルを得ることができる。浅い接合及び高度なドーピングレベルを生成できることにより、低い抵抗及びキャパシタンスでＴＦＴを形成できるので、高密度で大領域のディスプレイを作ることができる。
【００１２】
本発明の別の利点は、透明プレート上のソース膜が事前パターン形成されてもよく、またｎ型でもｐ型でもよいので、ドーピングパターンを半導体試料へ直接転写することができることである。この特性は高価な光学投影装置を必要とするフォトリソグラフィック処理に対する必要性を置換する。また、処理後、ソースプレートを他の目的のために再使用又はリサイクル可能である。
【００１３】
本発明の更に他の目的は、ＢＦ3 及びＰＦ5 のような有毒ガスが必要とされないことである。従って、このプロセスのための特別なガスチャンバを必要としない。従って、そのプロセスを高真空チャンバを用いずに実行することができる。
【００１４】
更に本発明の別の利点は、大領域基体上への薄膜の低温蒸着を可能にすることである。この技法は、高温で劣化しがちな材料上に膜を蒸着するのに特に有用である。本発明はまた薄膜を基体上へ選択的に蒸着する。
【００１５】
【課題を解決するための手段】
本発明の態様は、化学元素（化学エレメント）を受容材料中に導入する方法であって：前記受容材料に近接してレーザエネルギーを吸収するソース膜を配するステップを有し、前記ソース膜が前記化学元素を含み；前記ソース膜をレーザソースで照射するステップを有し、前記レーザソースが前記ソース膜をアブレーションして前記受容材料の表面層を溶融し；前記ソース膜からアブレーションされる前記化学元素を前記溶融面層中に導入するステップを有し；前記表面層の電気特性を変えるステップを、有する。
【００１６】
低い基体温度、浅い接合、選択的蒸着、及び大領域処理適合性のような上記利点により、本発明の広範な用途が可能になる。本発明の利点及び目的は下記の発明の詳細な説明、その好適な実施の形態、図面及び請求項から当業者に明白になるであろう。
【００１７】
【発明の実施の形態】
図１は、本発明の好適な実施の形態を示す。半導体試料のような電子材料にドーピングする近接レーザの用途を説明する。この近接ドーピングシステムは、レーザソース１００、ソース膜１０２、ソースプレート１０４、及びドーピング領域が形成されるべき半導体試料１０６を含む。適切なレーザソースはＸｅＣｌ、Ｋｒｆ又はＡｒｆのようなパルス化エキシマレーザとする。Ｙａｇレーザも使用可能である。
【００１８】
この実施の形態では、レーザを通過させない材料から作られているソース膜１０２は図２に示されるようにソースプレート１０４に蒸着している。ソースプレートは、典型的にはガラスや石英のようなレーザを通す材料から作られている。ソース膜の化学的な組成は特定の用途に依存する。ＰＳｉ合金は一般に、ｎ型ドーピングをシリコン中に形成するために使用され、また、ＢＳｉはｐ型ドーピングを形成するためによく用いられる。本発明が、ＩＩＩ−Ｖ化合物半導体又は超伝導材料のような他の電子材料に適用される場合には、ソース膜は異なる化学組成を有するであろう。例えば、ＧａＡｓ又はＹＢａ2 Ｃｕ3 Ｏ7 のような超伝導材料をこの技法でドープするためには、シリコン膜を使用可能である。
【００１９】
図３に示されるように、蒸着ソース膜１０２を有するソースプレート１０４は、表を下にして半導体試料１０６に近接して配置されている。ソース膜１０２と半導体試料１０６との間のギャップ１１２は、０〜数ｍｍの範囲である。典型的なギャップは数μｍである。このギャップのサイズは、スペーサ１０８の高さにより決定される。一般的にソース膜と試料との間のギャップが小さいほど、大量のドーパントが半導体試料に吸収されることになる。
【００２０】
図１に示されるように、試料１０６がソース膜１０２に近接して配置された後、レーザはソースプレート１０４を通ってソース膜１０２の領域上を照射する。レーザーエネルギーは移動して透明なソースプレート１０４を通った後、ソース膜１０２により吸収される。このプロセスの間に、レーザパルスはソース膜１０２をアブレーション（蒸発）して、強力なドーパントを試料１０６中だけでなく、ソース膜１０２と試料１０６との間のギャップ中へ開放する。これらの化学的ラジカルはほぼ１００ｅＶの運動エネルギーを有し得る。
【００２１】
ソース膜１０２をアブレーションすることに加えて、レーザエネルギーはまた、図１に示されるような試料１０６の表面領域１１４を溶融する。レーザによる溶融される領域の深さは一般的にはレーザエネルギー及びパルス幅に依存し、また試料１０６の熱搬送特性にも依存する。典型的には、レーザパルスのパルス幅は、約５０ｎｓである。ドーパントが試料の溶融領域と接触するようになると、ドーパントは試料中に組み込まれる。ドーパントは材料を再び固化すると活性になる。試料中に組み込まれるドーパントの量は、レーザーエネルギー、及びソースプレートと試料との間のギャップに依存する。
【００２２】
図４及び図５は、ＢＳｉ及びＰＳｉ合金からレーザエネルギーの関数としてアブレーションした一次化学ラジカルに成される残留ガス解析（ＲＧＡ）の測定結果を示す。パルスレーザがＢＳｉ膜をアブレーションすると、一次化学ラジカルは、ＢＳｉ（３９）、Ｂ（１１）及びＢ2 Ｓｉとなるが、レーザがＰＳｉをアブレーションすると、化学ラジカルは殆どＰ及びＰＳｉとなる。一般的にＰＳｉ膜のアブレーションエネルギースレショルドはＢＳｉのものよりもずっと低く、より有効なｎ型ドーピングを生成する。前述されたように、試料中のドーピングレベルはレーザエネルギー密度及びレーザショット密度のようなファクタに依存する。デバイス中で低抵抗を得るためには、高度ドーピングレベルを得なければならない。
【００２３】
図６及び図７はそれぞれ、レーザエネルギー密度、及びショット密度の関数としてリンドープアモルファスシリコン試料のシート抵抗を示す。実線は様々なレーザエネルギー密度でレーザパルス１００ショットを受けた試料からのデータ点を接続する。点線は、４５０ｍＪ／ｃｍ2 で１００ショットの更なるドライブインステップを受けた試料からのデータ点を接続する。図６に示されるように、約１ｋΩ／□くらい低いシート抵抗を、約１５０ｍＪ／ｃｍ2 で１００ショットの初期ドーピングプロセス、次に、４５０ｍＪ／ｃｍ2 のレーザ密度で１００ショットの別のドライブインプロプロセスを用いて得ることができる。一般的に、図６の実線で示されるように、より低いシート抵抗はドーピングプロセス中により高いレーザエネルギー密度を用いることにより得られる。また、試料のシート抵抗を、図６の点線で示されたように更なるドライブインを用いることにより更に低下することができる。同様に、図７は、２５０ｍＪ／ｃｍ2 のレーザソースからの１６ショットのレーザドーピングプロセスにより得ることができる１ｋΩ／□未満のシート抵抗を示す。
【００２４】
図８はレーザショット密度の関数としてリンドープアモルファスシリコン試料のシート抵抗を示す。図８の全試料は、２００ｍＪ／ｃｍ2 のフルエンスを有するレーザソース１００ショットで照射した。次に、四角の点で表したデータ点は、様々なレーザショット密度で４５０ｍＪ／ｃｍ2 の更なるドライブインステップを受けた。図８に示されるように、ドライプインステップはシート抵抗を１桁分（１０倍）だけ低下させる。
【００２５】
図９は、様々なレーザエネルギー密度の１００ショットの関数としてホウ素ドープアモルファスシリコン試料のシート抵抗を示す。図９の全試料は、様々のエネルギー密度のレーザソース１００ショットで照射された。次に、試料は、３５０ｍＪ／ｃｍ2 で１００ショットの更なるドライブインステップを受けた。約２ｋΩ／□くらいの低いシート抵抗は１３０ｍＪ／ｃｍ2 で１００ショットの近接レーザドーピング方法により得られた。これらの結果は、典型的なイオン注入方法により得られたシート抵抗と比べて向上したことを示す。ホウ素のドーピング有効性は、ＢＳｉ膜アブレーションエネルギーを低下させることにより更に改良され、これはソース膜の化学的組成と密度とを変更することにより達成することができる。
【００２６】
図１０乃至図１５は、シリコン試料中のリン及びホウ素の深さを示す二次イオン量質量分析法（ＳＩＭＳ）の測定結果を示す。特に、図１０は、異なるレーザエネルギー密度でのパルスレーザ１００ショットによりドープされたシリコン試料中のリンドーパントの深さ及びプロファイルを示す。同様に図１１は、２５０ｍＪ／ｃｍ2 のパルスレーザーで１６〜４００ショットにわたるレーザショット密度によりドープされたシリコン試料中のリンドーパントの深さ及びプロファイルを示す。
【００２７】
図１２は、異なるレーザエネルギー密度及び異なるレーザショット密度でパルスレーザによりドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。点線は、パルスレーザ１００ショットを２５０ｍＪ／ｃｍ2 で受けた試料のドーピングプロファイルを表す。実線は、更なるドライブインプロセス４００ショットを３５０ｍＪ／ｃｍ2 で受けた試料を表す。図１３は、パルスレーザ１００ショットを１３０ｍＪ／ｃｍ2 、及びドライブインステップ１００ショットを３５０ｍＪ／ｃｍ2 で受けたシリコン試料中のホウ素のドーピングプロファイルを示す。図１０乃至図１３に示されるように、ドーピングレベル及び深さは共にレーザエネルギー密度及びショット密度を増加することにより増大する。
【００２８】
一方、図１４及び図１５は、従来のイオン注入方法により１０15ｃｍ-2の量をドープされたシリコン試料のドーピングプロッファイルを示す。特に、図１４は、リンを注入されたシリコン試料のドーピングプロファイルを示し、図１５はホウ素を注入されたシリコン試料のドーピングプロッファイルを示す。図１４及び図１５は共に、そのイオン注入が近接レーザドーピングのイオン注入よりも深い接合深さを生成することを示す。これらの結果は、近接レーザドーピングがｎ型及びｐ型層を形成するのに実際的で有効な技法であることを示す。
【００２９】
また、ドーピング深さ及びレベルを決定する他のパラメータにはソース膜厚み及び後ドーピング処理ステップがある。この実施の形態で使用される典型的な膜厚みは１０ｎｍであり、これは代表的なエキシマレーザの光吸収深さに匹敵するか、それよりも少ない値である。従って、レーザーエネルギーの幾らかは、下にある試料に到達してその表面を溶融し得る。ドーピングの均一性は、反復レーザ照射を用いることにより更に改良され得る。恐らく、更に重要なことには、ｘ及びｙの両方向の試料を横切るようにレーザビームを走査することで、本発明を大領域デバイス処理に容易に適用できることである。
【００３０】
また、本発明を用いて図１６（Ａ）及び図１６（Ｂ）に示されたようなＣＭＯＳトランジスタを製造することができる。図１６（Ａ）では、シリコンウェハ７００にパターン形成するために、ｎ型ソースプレート７０２は、選択された領域中のレーザ通過を阻止するＡｌ、Ｃｒ又はＴｉＷのような金属膜７２２でマスクされる。近接レーザ技法によりドープされる領域の位置は、領域７２８のような金属マスクプレート中の開口部により画定される。レーザ７０４がソースプレート７０２を介して照射すると、金属マスクで保護されていない領域は、レーザエネルギーがソース膜をアブレーションすることにより試料をドープする。金属マスク７２２で覆われた領域はフォトンが通過しないのでドーピングが生じない。図１６（Ａ）では、金属マスク７２２はｐ型ＴＦＴ７１２を保護し、レーザはｎ型トランジスタ７１０のソース及びドレイン領域７２６をドープする。ゲート金属７２４はｎ型ＴＦＴのソース及びドレイン領域をマスクする。同様に図１６（Ｂ）では、金属マスク７０８は、ｎ型ＴＦＴ７１０を保護して、レーザはｐ型ＴＦＴ７１２のソース及びドレイン領域７１４をドープする。また、ゲート金属７１６は、ｐ型ＴＦＴのソース及びドレイン領域をマスクする。
【００３１】
本発明はまた、図１７に示されるようにトップゲートポリシリコン（Poly-Si)ＴＦＴの製造に用いられ得る。図１７は、ソースプレート８０４上に蒸着し、トランジスタのゲート金属８０８に近接して配置された薄いソース膜８０６を照射するレーザ８０２を示す。レーザがソース膜８０６を照射すると、レーザエネルギーはソース膜８０６をアブレーションして、強力なドーパントがポリシリコン層８１０中のソース及びドレイン領域８２０及び８２２に組み込まれる。ゲート金属８０８をマスクとして使用することで、近接レーザドーピングは、ゲート電極の周りにドープ領域を形成することを一般的に必要とするトランジスタの製造方法を、大いに簡素化することができた。
【００３２】
本発明はまた、ドーピングＩＩＩ−Ｖ半導体レーザ、光学導波管、及びＬＥＤデバイスに使用可能である。図１８は光学的及び電気的閉じ込めを半導体レーザで形成する近接レーザドーピング技法の使用例を示す。ソース膜９０２は、石英ソースプレート９０６上の金属マスク９０４を覆うように蒸着する薄いシリコン層である。代表的なソース膜は、ＰＥＣＶＤにより蒸着するアモルファスシリコンである。半導体材料９０８のデバイス構造は、ＧａＡｓ／ＡｌＡｓ規則格子である。レーザ９００がソース膜９０２をアブレーションすると、シリコン原子が膜から蒸発し、非マスク領域９１０中に組み込まれ、規則格子９０８のそれらの領域にＧａ及びＡｌ原子を相互拡散するか不規則化(disordering) する。ＡｌＡｓはＧａＡｓと比べて、広いバンドギャップ及び小さな反射率を有するので、電気的及び光学的閉じ込めを、その相互混合方法により領域９１０において得ることができる。同様の方法を、従来のドーピングが困難で有効でない、ＩｎＰ／ＩｎＧａＡｓｐ規則格子やＧａＮのような他の半導体材料に適用することができる。
【００３３】
図１９は、意図せずにドープした真性(intrinsic) ＧａＡｓ試料中のシリコンの深さ及びドーピングレベルを示すＳＩＭＳ測定結果を示す。実線は５３０ｍＪ／ｃｍ2 の密度での３レーザショットが約１０20ｃｍ-3の高いシリコン表面濃度及び約０．０８μｍの接合深さを生成できることを示す。点線は、試料中のガリウム濃度を示す。
【００３４】
本発明の他の用途は、半導体を水素で表面処理(passivate) することである。例えば、低温ＰＥＣＶＤ方法で蒸着するアモルファスシリコン及びＳｉＮ膜は、近接レーザドーピング用の水素化ソースとして使用可能な大量の水素を含みむ。大量の水素を、ＰＥＣＶＤで蒸着した窒素が豊富なＳｉＮ膜を用いてパルス化レーザ照射により生成することができる。この方法により生成された水素原子は、アモルファス又は他結晶シリコンウェハのような半導体の欠陥（疵）を有効に表面処理する。言い換えれば、この技法を用いて水素をシリコン及びｐｏｌｙ−ＳｉＴＦＴのような表面処理デバイス中に導入可能である。
【００３５】
この近接レーザアブレーション技法の更に他の用途は、薄膜を蒸着することである。本発明は大領域基体上に薄膜を低温蒸着する。また、本発明により薄膜を基体材料上にパターン形成蒸着可能になる。このアプローチは高温で劣化し易いＧａＡｓのような材料上に膜を蒸着するのに特に有用である。
【００３６】
図２０はシリコンの層をＧａＡｓ上へ蒸着するための構成を示す。図２０に示されるように、シリコン薄膜１１０６はレーザエネルギーを通すプレート１１０２上にまず蒸着される。この蒸着ステップは、基体材料に影響しないので、高温で実行されてもよい。次に、シリコン膜１１０６はＧａＡｓ基体１１１０に近接して配置される。次にレーザ１１００を使用して、シリコン膜をアブレーションする。次にアブレーションされたシリコン原子をＧａＡｓ基体１１１０上で凝縮して薄膜を形成する。
【００３７】
代表的なレーザソースには波長が３０８ｎｍのＸｅＣｌがある。シリコン膜１１０６の厚みは、シリコン中のレーザの光吸収深さよりも大きくなるべきなので、レーザエネルギーの大半はシリコン膜１１０６により吸収される。膜がレーザエネルギーを全く吸収しない場合、その透過量は最低になるのでＧａＡｓ基体１１１０中で溶融は起きない。ＧａＡｓ基体１１１０の表面は、その方法により溶融されないので、シリコン膜１１０６からのシリコン原子は、ＧａＡｓ基体中に組み込まれない。変わりに、アモルファスシリコンの薄層はＧａＡｓに蒸着される。この方法は、所望の量のアモルファスシリコンを蒸着するまで繰り返すことができる。この技法を使用して、大領域上に薄膜を単に、その領域を走査するレーザを走査することにより蒸着することができる。また、膜をソースとして用いることにより、均一蒸着を得ることができる。
【００３８】
一般的に、薄膜の蒸着中に、基体を高温に加熱するので、その分子は化学結合するのに十分なエネルギーを有する。本発明の下では、ソース膜からアブレーションされたドーパントと関係して増大した運動エネルギーのために、基体材料を高温に加熱する必要がない。運動エネルギーがドーパントにより供給される場合、この技法は、基体に供給されるべき追加の熱エネルギーを必要としないこともある。
【００３９】
図２１は本発明が個々の成分を含むソースから成る多成分薄膜を蒸着することを示す。例えば、図２１では、ＣｕＯ7 、ＢａＯ及びＹ2 Ｏ3 を含むソース薄膜１２０４をソースプレート１２０２に蒸着する。次に、プレート１２０２を基体１２１２に近接して配置する。レーザ１２０６がソース膜１２０４をアブレーションすると、超伝導体材料であるＹＢａ2 Ｃｕ3 Ｏ7 が基体１２１２上に形成される。蒸着膜の組成は、それぞれの個々のソース膜の相対厚み及び組成を変更することにより調整することができる。代表的なソース膜の厚みは１００ｎｍである。
【００４０】
更に重要なことには、この技法は薄膜をパターン蒸着する。ＧａＮ、超伝導体及び発光ダイオード（ＬＥＤ）を作るための有機材料（例えば、トリフェニルジアミン誘導体、又はアルミニウム錯体）のようなある種の材料は、エッチングでは非常に除去しづらい。しかしながら、蒸着膜は基体の全領域でなくて幾らかの領域を覆うことが望まれる状況がある。従来からの蒸着方法では、先ず、全面膜（ブランケット膜）を基体上へ蒸着し、次にフォトリソグラフィックマスキングをした。マスクを蒸着膜上に形成した後、露出領域をエッチングにより除去した。しかしながら、エッチングにより、ＧａＮのようなある種の材料を容易に除去できず、これは特定のエッチング具を必要とする。同等の重要性のために、エッチングプロセスは、基体の表面を損傷することがあるので、基体上に材料のパターン形成蒸着が可能になる技法を有することは望ましい。
【００４１】
本発明下では、レーザは蒸着が望まれる領域を選択的に照射可能である。事実上、レーザを移動することで、望ましい蒸着パターンを、基体上に直接「書き込む」ことができる。典型的なビームサイズは約１μｍなので、大変微細なパターン鮮鋭度を達成することができる。
【００４２】
別のアプローチは、蒸着が望ましくない領域中のレーザエネルギーを阻止するマスクの使用法による。マスク１１０４を図２０に示されたようにソースプレート１１０２上に直接配置することができる。また、図２２に示されるようにマスクを、マスクがソース膜上に投影される方法でレーザソース付近に配置することができる。
【００４３】
即ち、本発明はシリコンをＧａＡｓ上に蒸着することに限定されず、半導体、超伝導体、又は石英のような他の材料上への材料の蒸着にも適用可能である。例えば、本発明はシリコンやＳｉ上にＧｅ、ＧａＮ又はＹＢａ2 Ｃｕ5 Ｏ7 、若しくは超伝導体上にＳｉＧｅを蒸着することに用いるこができる。
【００４４】
本発明は特定の実施の形態に関係して記述されたが、本発明はこのような実施の形態に限定されるわけではなく、請求項の範囲内の変更及び等価の構成を含む。
【図面の簡単な説明】
【図１】材料への近接レーザドーピングの用途を示す。
【図２】蒸着ソース膜を有するソースプレートを示す。
【図３】半導体試料に近接したソース膜を示す。
【図４】Ｂ−Ｓｉ膜により生成されるドーパントの種類及び量を示す。
【図５】Ｐ−Ｓｉ膜により生成されるドーパントの種類及び量を示す。
【図６】リンドープアモルファスシリコン（ａ−Ｓｉ）試料中のレーザエネルギー密度の関数として、シート抵抗を示す。
【図７】リンドープアモルファスシリコン試料中のレーザショット密度の関数としてシート抵抗を示す。
【図８】レーザショット密度の関数として、リンドープアモルファスシリコン試料のシート抵抗を示し、丸いデータ点は２００ｍＪ／ｃｍ2 で１００ショットのドーピング処理を受けた試料を表し、また四角い点は様々なショット密度で４５０ｍＪ／ｃｍ2 の追加のドライブイン（打ち込み）を受けた試料を示す。
【図９】様々なレーザーエネルギー密度１００ショットの関数としてホウ素ドープアモルファスシリコン試料のシート抵抗を示す。ドーピング処理に加えて、全試料はまた３５０ｍＪ／ｃｍ2 で１００ショットの追加のドライブインステップを受けた。
【図１０】パルスレーザにより異なるレーザエネルギー密度でドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。
【図１１】パルスレーザにより異なるレーザショット密度でドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。
【図１２】２５０ｍＪ／ｃｍ2 で１００ショットのパルスレーザによりドープされたシリコン試料中のリンの深さ及びドーピングレベルを示す。点線は３５０ｍＪ／ｃｍ2 で４００ショットの更なるドライブインステップを受けた試料を表す。
【図１３】ドライブインステップ後のシリコン試料中のホウ素の深さ及びドーピングプロファイルを示す。
【図１４】従来のイオン注入方法により、１０15ｃｍ-2のリン量を用いてドープされたシリコン試料のドーピングプロファイルを示す。
【図１５】従来のイオン注入方法により、１０15ｃｍ-2のホウ素量を用いてドープされたシリコン試料のドーピングプロファイルを示す。
【図１６】（Ａ）は、近接レーザドーピングによりドープされたソース及びドレイン領域を有するｎ型ＴＦＴを示す。（Ｂ）は、近接レーザドーピングによりドープされたソース及びドレイン領域を有するｐ型ＴＦＴを示す。
【図１７】近接レーザドーピングによりドープされたソース及びドレイン領域を有するトップ−ゲートＴＦＴを示す。
【図１８】ＧａＡｓ／ＡｌＡｓ規則格子中に光学的及び電気的閉じ込めを形成する近接レーザドーピングの使用を示す。
【図１９】近接レーザドーピングにより、意図せずにドープした真性ＧａＡｓ試料に導入されるシリコンの深さ及びドーピングレベルを測定する二次イオン質量分析法（ＳＩＭＳ）の結果を示す。
【図２０】近接レーザアブレーションの薄膜蒸着への用途を示す。
【図２１】近接レーザアブレーションの多成分合金形成への用途を示す。
【図２２】近接レーザアブレーションの薄膜を投影金属マスクによりパターン付着することへの用途を示す。
【符号の説明】
１００ レーザソース
１０２ ソース膜
１０４ ソースプレート
１０６ 試料
１１０ 基体

Claims (1)

  1. 化学元素を受容材料中に導入する方法であって、
    前記受容材料に近接してレーザエネルギーを吸収するソース膜を配するステップを有し、前記ソース膜が前記化学元素を含み、前記ソース膜を前記受容材料の溶融閾値を超えるエネルギー密度のレーザソースで照射するステップを有し、前記レーザソースが前記ソース膜から化学ラジカルをアブレーションして前記受容材料の表面層を溶融し、前記ソース膜からアブレーションされる前記化学ラジカルを前記受容材料の前記溶融面層中に導入するステップを有し、前記表面層の電気特性を変えるステップを有する、化学元素の受容材料中への導入方法。
JP13263097A 1996-05-30 1997-05-22 化学元素の受容材料中への導入方法 Expired - Lifetime JP4166298B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/655,549 US5871826A (en) 1996-05-30 1996-05-30 Proximity laser doping technique for electronic materials
US655549 1996-05-30

Publications (2)

Publication Number Publication Date
JPH1050624A JPH1050624A (ja) 1998-02-20
JP4166298B2 true JP4166298B2 (ja) 2008-10-15

Family

ID=24629340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13263097A Expired - Lifetime JP4166298B2 (ja) 1996-05-30 1997-05-22 化学元素の受容材料中への導入方法

Country Status (2)

Country Link
US (1) US5871826A (ja)
JP (1) JP4166298B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6040019A (en) * 1997-02-14 2000-03-21 Advanced Micro Devices, Inc. Method of selectively annealing damaged doped regions
US6060127A (en) * 1998-03-31 2000-05-09 Matsushita Electric Industrial Co., Ltd. Mechanically restricted laser deposition
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US6586318B1 (en) * 1999-12-28 2003-07-01 Xerox Corporation Thin phosphorus nitride film as an N-type doping source used in laser doping technology
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
AU2003274671A1 (en) * 2002-10-28 2004-05-13 Orbotech Ltd. Selectable area laser assisted processing of substrates
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US6946718B2 (en) * 2004-01-05 2005-09-20 Hewlett-Packard Development Company, L.P. Integrated fuse for multilayered structure
WO2006113785A2 (en) * 2005-04-18 2006-10-26 Brigham Young University Laser modification and functionalization of substrates
US20090309114A1 (en) * 2008-01-16 2009-12-17 Luminus Devices, Inc. Wavelength converting light-emitting devices and methods of making the same
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
WO2012137211A1 (en) * 2011-04-07 2012-10-11 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Process for contact doping
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
GB201202128D0 (en) * 2012-02-08 2012-03-21 Univ Leeds Novel material
ES2443240B1 (es) * 2012-07-06 2015-06-02 Universitat Politècnica De Catalunya Método para el dopado selectivo de un semiconductor mediante transferencia inducida por láser
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
WO2016031826A1 (ja) * 2014-08-29 2016-03-03 帝人株式会社 ドーピング方法、及びドーピング用積層体
CN111247625B (zh) 2017-12-21 2024-03-08 极光先进雷射株式会社 激光照射系统
CN111247626B (zh) 2017-12-21 2024-07-16 极光先进雷射株式会社 激光照射方法和激光照射系统
CN116799080A (zh) * 2021-04-26 2023-09-22 浙江晶科能源有限公司 光伏电池及其制作方法、光伏组件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642144A (en) * 1983-10-06 1987-02-10 Exxon Research And Engineering Company Proximity doping of amorphous semiconductors
US4556437A (en) * 1984-07-16 1985-12-03 Victory Engineering Corporation Method of diffusing silicon slices with doping materials
US4661177A (en) * 1985-10-08 1987-04-28 Varian Associates, Inc. Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources
FR2594853A1 (fr) * 1986-02-25 1987-08-28 Commissariat Energie Atomique Procede et dispositif de traitement d'un materiau par effet thermo-ionique en vue d'en modifier ses proprietes physico-chimiques
US4970196A (en) * 1987-01-15 1990-11-13 The Johns Hopkins University Method and apparatus for the thin film deposition of materials with a high power pulsed laser

Also Published As

Publication number Publication date
US5871826A (en) 1999-02-16
JPH1050624A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
JP4166298B2 (ja) 化学元素の受容材料中への導入方法
US6586318B1 (en) Thin phosphorus nitride film as an N-type doping source used in laser doping technology
US7169657B2 (en) Process for laser processing and apparatus for use in the same
Mei et al. Laser dehydrogenation/crystallization of plasma‐enhanced chemical vapor deposited amorphous silicon for hybrid thin film transistors
JP4295922B2 (ja) 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法
US5654203A (en) Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100322655B1 (ko) 반도체장치와결정규소반도체의제작방법
US6348367B1 (en) Method for manufacturing a semiconductor device
US7241702B2 (en) Processing method for annealing and doping a semiconductor
US5183780A (en) Method of fabricating semiconductor device
Fogarassy et al. Pulsed laser crystallization and doping for the fabrication of high-quality poly-Si TFTs
US20070054473A1 (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
US6355544B1 (en) Selective high concentration doping of semiconductor material utilizing laser annealing
US4364778A (en) Formation of multilayer dopant distributions in a semiconductor
US5328855A (en) Formation of semiconductor diamond
Sameshima et al. Fabrication of heavily-doped polycrystalline silicon film using a laser-doping technique
JP2771472B2 (ja) 半導体装置の製造方法
US6589364B1 (en) Formation of doped silicon-germanium alloy utilizing laser crystallization
US6204160B1 (en) Method for making electrical contacts and junctions in silicon carbide
JPH04250617A (ja) 半導体における不純物のドーピング方法および半導体装置の製造方法
KR100724741B1 (ko) 박막트랜지스터 제조방법
JPH09306839A (ja) 半導体の溶融結晶化方法及び不純物活性化方法
Kräutle et al. Laser-induced doping of GaAs
JPH07321335A (ja) 半導体装置の作成方法
JPH02224339A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

EXPY Cancellation because of completion of term