JP4164427B2 - 容量検出回路及び検出方法並びにそれを用いた指紋センサ - Google Patents

Description

本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。

従来、バイオメトリクス（生体認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交差部の容量として検出される。この感圧式容量センサにおいて、数百ｆＦ（フェムトファラッド）に満たない容量を検出するのに応用できる従来技術としては、容量をスイッチドキャパシタ回路により、電気信号に変換する検出回路が挙げられる。これは、第１のセンサ駆動信号で駆動され、検出対象の容量を検出するセンサ容量素子と、第２のセンサ駆動信号で駆動され検出回路基準容量となる参照容量素子とが共通のスイッチドキャパシタ回路に接続され、交互に動作する第１および第２のサンプルホールド部がそれぞれの出力信号をサンプリングした後に、サンプリング結果の差を求めることにより、検出信号を得るものである。

この検出回路は、共通のスイッチドキャパシタ回路において、検出対象となる容量値Ｃsに比例し帰還容量Ｃfに反比例した信号を、安定して検出することができ、且つ、スイッチドキャパシタ回路のリセットスイッチ（帰還制御スイッチ）のゲート電極と他電極間の寄生容量に蓄積された電荷Ｑdが他の電極に漏れ出る影響（フィードスルー）が相殺される。また、スイッチドキャパシタ回路の基準電位のオフセット成分や入力信号などに含まれる低周波のノイズに対しては、２つのサンプリング結果の差を求めることによりある程度除去できる効果も期待される（例えば、特許文献１）。
特開平８−１４５７１７号公報（段落００１８−００５２、図１〜図４）

しかしながら、指紋センサ等の容量検出回路は、容量変化が微小であるために、高感度であることが要求されるが、人体から伝達されるノイズ（高周波ノイズを含む）や回路系のノイズに対しての耐性を有している必要がある。
また、容量変化を検出するため、列配線間や行配線間などにおいて、隣接する線などからのクロストークノイズの影響が無いことなどの要求がある。

上述した要求に対応して、列配線の立ち上がりの時点に、交差部の容量に充電される電荷に対応する充電電圧を検出し、次に、列配線の立ち下がりの時点に、交差部の容量から放電される電荷に対応する放電電圧を検出し、この充電電圧及び放電電圧を用いて、容量変化を検出する容量検出回路も考えられる。
すなわち、この容量検出回路は、充電電圧から放電電圧を、差し引いた差電圧を求めて、この差電圧を容量変化に対応した電圧とすることで、同一極性で生じる、増幅回路のフィードスルーの影響による電圧オフセットやその他の回路で生じるオフセット成分を除去し、サンプリング周波数に比較して十分に低い周波数のノイズを除去することが可能である。

上述した容量検出回路を含めて通常の検出回路は、容量センサの各センサ素子の容量変化を検出するとき、単一の列配線のみを駆動して、検出ラインとなる複数の行配線との交差部（センサ素子）の容量値Ｃsの変化を検出する構成となっている。
しかしながら、すでに述べたように、センサ素子一つ（１つの交差部）当たりの容量変化は、数百ｆＦ程度のごく僅かな値である。

このため、従来の容量検出回路は、増幅回路を含んだ回路におけるオフセット成分を除去したとしても、もともと容量センサに重畳されるノイズの影響を受けることとなる。
すなわち、上記容量検出回路は、電源ノイズや人体を介して容量センサに伝達される伝導ノイズが、列配線及び行配線の信号に重畳されることにより、このような外乱ノイズの影響により正確な容量変化の検出が行えなくなる欠点を有している。

特に、最近の蛍光灯の主流であるインバータ蛍光灯は、半導体によって、高周波を発生させて蛍光ランプを点灯させるため、数十ＫＨｚレベルの基本周波数のノイズ源となっている。
しかしながら、上記容量検出回路においては、充電電圧及び放電電圧の差分を求めるときの、容量変化のサンプリング周波数と、上記ノイズ源の基本周波数とが近い周期となる。

このため、この容量検出回路においては、充電電圧及び放電電圧の差分を求めたとしても、周波数差に起因するうなり成分、すなわち、周波数がわずかに異なる２つの波を重ね合わせた場合に、その周波数の差に等しい「うなり（ビート周波数）」が残り、外乱のノイズ成分を完全に除去することができない。
したがって、利用者が指紋センサなどを用いようとするとき、この利用者の人体の近傍に容量検出回路のサンプリング周波数に近い周波数のノイズ源を有する機器、例えば、上述したインバータ蛍光灯の近傍で用いられる場合や、液晶表示素子のバックライトに用いられるインバータ回路を有する機器などにセンサを接続して利用する場合に、上記うなりに起因する外乱ノイズを完全に除去することができず、容量変化を検出する信号のＳ／Ｎ比が低下して、正確に利用者の指紋を読みとることができない。

本発明は、上記事情を考慮してなされたもので、その目的は、外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供することにある。

本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成されるマトリクス状の容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出回路であり、ＰＮ符号を生成し、該ＰＮ符号の位相を時系列に変化させて、列駆動信号として出力するＰＮ符号発生手段と、該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる列配線駆動手段と、前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する容量検出手段と、前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該ＰＮ符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する復号演算部（復号演算回路）とを有することを特徴とする。

この構成により、本発明の容量検出回路は、直交性のあるＰＮ符号（疑似ランダム符号）により、行配線に対して交差している複数の列配線を同時に駆動し、すなわち、行配線単位に複数のセンサ素子を同時に駆動させ、検出対象の容量値Ｃs及び容量変化値ΔＣsを多重化し、容量値Ｎ・Ｃs及び容量変化値Ｎ・ΔＣsとして増加させて（Ｎは同時に駆動される列配線の数、すなわち多重化される交差部の数）、容量／電圧変換を行って検出信号とすることで、実質的に大きな容量値及び容量変化の測定を行うことになり、相対的にうなり等の外乱ノイズを低下させて、Ｓ／Ｎ比を向上させ、自己相関性に優れるＭ系列ＰＮ符号を用いることにより、列配線間のクロストークの影響を排除することが可能となる。
また、本発明の容量検出回路は、復号演算部が時系列に検出される多重化された検出信号を、多重化に用いたＰＮ符号と同一のＰＮ符号により、積和演算（所定の演算）を用いて、多重化された検出値を、行配線に対応するセンサ素子各々の容量値Ｃs及び容量変化値ΔＣsとして復号するため、１本の列配線を駆動した場合と同様の分解能で検出結果を得ることができる。

本発明の容量検出回路は、前記複数の列配線に対して、複数の前記行配線をマトリクス状に配設したエリア型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、指紋センサなどに用いることで、上述した効果により高い精度の判定結果が得られる。

本発明の容量検出回路は、前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、表面の凹凸の有無または粗さを検出するセンサなどに用いることで、上述した効果により高い精度で、表面の状態を検出することができる。

本発明の容量検出回路は、前記ＰＮ符号発生手段が、前記ＰＮ符号を、時系列に１ビットずつ位相をシフトさせて、前記列駆動信号として出力するので、１つのＰＮ符号を生成することで、異なるＰＮ符号を生成せずに、復号における積和演算に必要となる、ＰＮ符号のビット数分の多重化した検出信号を容易に得ることができる。
また、本発明の容量検出回路は、復号処理を例えば外部のパーソナルコンピュータで行うような構成とすれば、復号した状態の指紋データを直接送る必要がなくなり、ＰＮ符号により多重化されているためデータの秘匿性が向上する。

本発明の容量検出回路は、前記ＰＮ符号発生手段が、前記ＰＮ符号を、時系列にランダムなビット数で位相をシフトさせて（位相をホッピングさせて）、前記列駆動信号として出力することにより、異なるＰＮ符号を生成せずに、復号における積和演算に必要となる、ＰＮ符号のビット数分の多重化した検出信号を容易に得ることができると共に、外乱ノイズによる影響が、積和演算を行い、シフトされて位相の異なる検出信号の組（ＰＮ符号のビット数分の検出信号）全体に拡散され、フィルタリング処理による平坦化を容易にすることができる。

本発明の容量検出回路は、前記演算部が、前記ＰＮ符号に基づき、時系列に出力される検出電圧のデータ列を積和演算することにより、復号処理を行うため、列配線と行配線とが交差した交差部（センサ素子）の容量変化に対して、複数の列配線を同時に駆動させて、駆動された列配線に対応するセンサ素子の容量を電圧に変換できるため、検出信号のレベルを実質的に大きくし、外乱ノイズの影響を低減することができる。

本発明の容量検出回路は、前記ＰＮ符号発生手段がＰＮ符号の位相を、該ＰＮ符号のビット数分変化させる前記周期を複数回繰り返し、前記復号演算部が該周期ごとに交差部の容量変化に対応した電圧を求め、これを複数回分積算して、積算結果を検出した電圧として出力することにより、検出した電圧に含まれる外乱ノイズを平均化することができ、より外乱ノイズの影響を低下させ、検出結果の精度を向上させることが可能となる。

本発明の容量検出回路は、前記ＰＮ符号発生手段が複数のＰＮ符号を生成し、前記一周期の間隔毎に異なるＰＮ符号に切り換えることにより、同一のＰＮ符号を複数の周期繰り返す場合に比較して、周期性の影響を排除して、Ｓ／Ｎ比を向上させることができる。

本発明の容量検出回路は、前記ＰＮ符号発生手段が自己相関性の良い符号をＰＮ符号、例えばＭ系列を発生し、この自己相関性のよいＭ系列のＰＮ符号をずらしつつ、交差部の容量変化を多重化していき、復号時において、同一のＰＮ符号の位相を対応させて復号するため、列配線間のクロストークの発生を抑えることが可能となり、高い精度で交差部の容量変化を検出することができる。

本発明の指紋センサは、上記容量検出回路を用いて、交差部（センサ素子）の容量変化を検出することが可能なため、高い精度で指紋を採取することができる。

本発明の容量検出方法は、複数の列配線及び複数の行配線で構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出方法であり、ＰＮ符号発生手段により、ＰＮ符号を生成し、該ＰＮ符号の位相を時系列に変化させて、列駆動信号として出力する過程と、列配線駆動手段により、該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる過程と、容量検出手段により、前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する過程と、復号演算部により、前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該ＰＮ符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する過程とを有する。

本発明の容量検出方法は、前記列配線駆動手段が、前記列配線へ第１の電圧に立ち上がる信号を出力し、前記行電圧出力手段により前記列配線が前記第１の電圧によって駆動されたとき、複数の前記交差部の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動されたとき、複数の前記交差部の容量を放電する電流に対応する第４の電圧を出力して、容量変化値を求めている。
この構成により、本発明の容量検出方法は、前記交差部の容量への充放電電流に対して常に一定方向に重畳するフィードスルーによる放電電流の影響を、前記充電時の出力電圧と前記放電時の出力電圧の差を取る構成としたため、チャージアンプ回路６における増幅回路のフィードスルーによる放電電流の影響を相殺することができ、高い精度により交差部の容量変化値を検出することができる。

以上説明したように、本発明の容量検出回路によれば、ＰＮ符号により多重化して、一度に複数の列配線を駆動することにより、複数の交差部の容量変化が加算された容量値を検出することとなり、行配線等に重畳される外乱ノイズの影響を相対的に低下させ、検出感度を向上させるとともに、多重化に用いたＰＮ符号を用いて復号化し、各交差部ごとの容量変化値を求めるため、各交差部の容量変化値を、実質的に単一の列配線を駆動して検出した場合と変わらない分解能で検出することができるという効果が得られる。

本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成されるマトリクス状の容量センサに用いられ、列配線と行配線との交差部（センサ素子）の容量変化を検出する容量検出回路であって、ＰＮ符号発生手段がＰＮ符号を生成し、該ＰＮ符号の位相を時系列に変化させて、列駆動信号として出力し、列配線駆動手段が上記列駆動信号に対応させて、マトリクスを形成する列配線における複数の列配線を選択して同時に駆動させ、容量検出手段が行配線に接続され、選択された列配線に対応する交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力し、復号演算回路が各行配線毎に、時系列に出力される検出電圧のデータ列を、ＰＮ符号の位相変化における一周期の間隔毎に、このＰＮ符号に基づいて所定の演算により復号し、列配線の交差部各々の容量変化に対応した電圧を分離して検出値とするものである。

本発明の第１の実施形態による容量検出回路を図１を参照して説明する。図１は、第１の実施形態による容量検出回路の一構成例を示すブロック図である。
ＰＮ符号発生部１は、センサ部４の列配線群２の各列配線を駆動する列駆動信号の生成に用いるＰＮ符号を生成する。このＰＮ符号は、自己相関性の高いＭ系列のＰＮ符号が用いられる。センサ部４は、列配線群２の列配線と行配線群３の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子（図４のセンサ素子５５）を形成している。
図２（ａ）は、センサ部４の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線群２の各列配線と、行配線群３の各行配線とが、交差している。図２（ｂ）に示すように、基板５０の上に複数の行配線よりなる行配線群３が配置され、その表面上に絶縁膜５１が積層され、絶縁膜５１の表面上に空隙５２だけ間隔がおかれてフィルム５４が配置され、フィルム５４の下面に複数の列配線からなる列配線群２が取付けられている。この行配線群３の行配線と列配線群２の列配線との交差部において、空隙５２と絶縁膜５１を介在して所定の容量を有する容量素子としてセンサ素子が形成される。

上述したセンサ部４の上に指５６を当てると、図３に示すように、指５６の凹凸によって、フィルム５４と列配線群２の列配線が変形し、空隙５２が変化し、それにより、列配線群２と行配線群３との交差部に形成されるセンサ素子５０の容量が変化する。
また、図４は、センサ部４の列配線および行配線間の容量素子（センサ素子）のマトリクスを示す概念図である。センサ部４は、マトリクス状のセンサ素子５５，５５・・・から構成され、列配線駆動部５と容量検出回路１００とが接続される。列配線駆動部５は、上記ＰＮ符号のビット配列に対応して、列配線群２に対して駆動パルス列を出力し、すなわちセンサ部４の列配線群２の列配線に対して並列に、各々に所定の駆動パルス（駆動信号）を出力する。この駆動パルス列における駆動パルスのパターン（駆動するしないのパターン）は、上記ＰＮ符号に基づいて生成され、ＰＮ符号のビット列のデータに対応して、列配線群２の複数の列配線を駆動し（活性化し）、駆動された列配線各々の行配線で形成される（各行配線に対応する）各交差部（センサ素子）の容量変化値を多重化する。容量検出回路１００は、チャージアンプ回路６，サンプルホールド回路１７，セレクタ回路８，Ａ／Ｄ変換器９，復号演算回路１０及びタイミング制御回路１１を有している。

チャージアンプ回路６は、センサ部４の行配線群３における行配線各々に設けられており、交差部（センサ素子）の容量に応じて出入りする（充放電電流に基づいた）微小な電荷（容量変化量に対応する電流）を検出し、この電流を増幅して電圧に変換して検出信号（測定電圧）として出力する。サンプルホールド回路７は、上記チャージアンプ回路６ごとに設けられ、上記検出信号の測定電圧を、サンプリングホールド信号の入力によりサンプリングして、電圧情報として一時的に保持する。セレクタ回路８は、上記サンプルホールド回路７の各々に保持される電圧情報を、順次、例えば行配列の並び順に切り替えて、上記電圧情報をＡ／Ｄ変換器９へ出力する。
Ａ／Ｄ変換器９は、時系列に入力される、アナログの電圧情報である測定電圧を、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、デジタル値の測定データに変換して復号演算回路１０へ出力する。
また、高速に処理する場合などに、サンプルホールド回路７を設けずに、各々のチャージアンプ回路６にＡ／Ｄ変換器９をそれぞれ設けて、アナログの測定電圧をデジタル値の測定データに変換する様にしてもよい。

復号演算回路１０は、デジタル化された測定データにおいて、交差部のセンサ素子に対する充電時における測定データと、放電時における測定データとの差分演算により、フィードスルーによるオフセット成分を除去する演算処理、およびＰＮ符号により符号多重化された信号を、符号化を行ったＰＮ符号と同一のＰＮ符号を用いて積和演算により復号して、センサ素子ごとの容量値を示す電圧データ成分に分離する演算処理などを行う。
タイミング制御回路１１は、復号演算回路１０から、容量検出を開始することを示す開始信号が入力されると、ＰＮ符号発生部，列配線駆動部５，チャージアンプ回路６，サンプルホールド回路７及びセレクタ回路８等へ、クロック及び制御信号を出力し、容量検出回路100全体の動作タイミングの制御を行う。

次に、図５を参照してチャージアンプ回路６の構成を説明する。図５はチャージアンプ回路６の構成例を示す概念図である、この図に示すように、チャージアンプ回路６はオペアンプ１２１と、オペアンプ１２１の反転入力端子と出力端子の間に接続された帰還容量Ｃfと、帰還容量Ｃfの電荷を放電するためのアナログスイッチ１２４とから構成されている。そして、オペアンプ１２１の非反転入力端子が基準電位に接続されている。なお、図において、Ｃｐはオペアンプ１２１等の寄生容量、Ｃｓは前述した交差部におけるセンサ素子の容量（多重化されているセンサ素子の総和）、Ｃｙは検出対象外の列配線に対するセンサ素子の容量の総和である。

次に、上記構成からなる、本発明の第１の実施形態に係る容量検出回路の動作例を、図１を参照して説明する。ここでは、説明を簡略化するため、後述するＰＮ符号発生回路２０から生成される１５ビット長のＰＮ符号を例として説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、ＰＮ符号発生部１へクロック信号及びリセット信号を出力する。
そして、ＰＮ符号発生部１は、上記リセット信号により、内部の４段のＬＦＳＲ（線形帰還シフトレジスタ）を初期化して、上記クロック信号に同期させて、Ｍ系列のＰＮ符号を生成し、順次出力する。

ここで、ＰＮ符号発生部１は、例えば、図６（ａ）に示すＰＮ符号発生回路２０を有しており、クロックに同期してＭ系列のＰＮ符号を出力する。すなわち、上記ＰＮ符号発生回路２０（ＬＦＳＲと呼ばれる）は、Ｍ系列の１５ビットのＰＮ符号を発生するものであり、４ビットのシフトレジスタ２１とイクスクルーシブオア（以下、ＥＸＯＲ）２２とから構成されいる。このＥＸＯＲ２２は、このシフトレジスタ２１のタップ１（シフトレジスタ２１の１ビット目の出力）と、タップ４（シフトレジスタ２１の４ビット目の出力）との出力に接続され、入力される数値の排他的論理和の演算を行い、この演算結果をシフトレジスタ２１の入力に出力する。そして、ＰＮ符号発生回路２０は、シフトレジスタ２１の各ビットのデータをクロック信号に同期してシフトさせることにより、ＰＮ符号のビット列のデータをクロック信号に同期して、時系列に順次生成する。そして、ＰＮ符号発生回路２０は、図６（ｂ）に示すように、このビット列のデータをクロック信号に同期して、｛１（ＬＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＭＳＢ）｝の順に（図６（ｂ）において、左から右へ時刻が進んでいる）、内部の格納用シフトレジスタ（後に示す格納用シフトレジスタ２３）に時系列に書き込む。ここで、ＰＮ符号発生回路２０は、ＬＳＢのビットからＭＳＢのビットの順に、ＰＮ符号を時系列に出力する。

また、図７（ａ）に示すように、１５ビットシフトする一周期毎、すなわちＰＮ符号のビット列を１５ビットとすると、１ビットずつシフトされて、同一のビット配列となる（位相があう）周期毎に、自己相関のビット数が最大（＋１５）となり、周期の途中では自己相関のビット数が最低（−１）となる。図７（ａ）において、縦軸は自己相関（一致ビット数）であり、横軸はシフトのビット数（１５ビットシフトで１周期）である。位相のシフトとは、ＰＮ符号における初期のビット配列に対して、ビットのデータの並びは変えずに、ビットシフトのみを行うことを示している。
そして、図７（ｂ）に示すように、ＰＮ符号の性質としては、ＰＮ符号のビット列と、このＰＮ符号と同一のビット列を有するＰＮ符号のビット列を巡回させた結果のビット列と、を比較したとき、位相が同期した場合、符号が一致するため、積和演算の結果は最大（＋１５）となるが、位相が異なる場合、符号が一致するビット数が一致しないビット数より１ビット少なくなり、積和演算の結果においてほぼ平均化され最小（−１）となるため、復号時に多重化された情報を、積和演算を用いることにより分離することができる（携帯電話のＣＤＭＡ(Code Division Multiple Access)方式における多重化及び分離の原理に近い）。

次に、列配線駆動部５は、図８及び図９に示すように、ＰＮ符号発生部１から出力されるＰＮ符号に対応して、列配線群２における複数の列配線を同時に駆動させる。すなわち、図８にあるように、ＰＮ符号が{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}の１５ビットであれば、ＰＮ符号のビット列の生成周期としての１周期が、これらのビットを時系列にシフトさせる一定の間隔らなる時刻ｔ1〜ｔ15で形成されている。そして、ＰＮ符号発生回路２０が生成するＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}が、順次、格納用シフトレジスタ２３においてシフトされる。格納用シフトレジスタ２３は、１ビットのデータを記憶するレジスタ２３1からレジスタ２３15の１５のレジスタで形成され、左（レジスタ２３1方向）から右（レジスタ２３15方向）にデータがシフトされる。すなわち、時刻ｔ1において、格納用シフトレジスタ２３の左端のレジスタ２３1にＰＮ符号のビット列の１ビット目の「１」が入力される。そして、時刻ｔ2において、レジスタ２３1に記憶されていた上記１ビット目の「１」が、レジスタ２３2へシフトされるとともに、レジスタ２３1へＰＮ符号のビット列の２ビット目の「１」が入力される。

以下、上述した操作を、時刻ｔ1,ｔ2，ｔ3，ｔ4，ｔ5，ｔ6，ｔ7，ｔ8，ｔ9，ｔ10，ｔ11，ｔ12，ｔ13，ｔ14，ｔ15において行うことにより、レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}の各ビットのデータが入力されることになる。ここで、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給される。時刻ｔ1〜ｔ15が終了した時点において、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}は、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給されている。この時刻ｔ1〜時刻ｔ15間での操作が、本発明における指紋採取処理の一周期となる。

次に、実際の動作時における格納用シフトレジスタ２３の動作を見てみる。指紋の取得開始の信号が入力されると、タイミング制御回路１１からクロック信号が１５発入力され、初期状態として、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は｛１，１，１，１，０，１，０，１，１，０，０，１，０，０，０｝と設定される。そして、指紋採取処理における一周期の最初の時刻ｔ1において、タイミング制御回路１１からクロックが入力され、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は、１ビット分シフトされ、｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝となる（図８）。列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1において、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスからなる駆動パルス列により駆動する（図１０（ｃ）、図１１（ｆ）参照）。このとき、列配線駆動部５は、ＰＮ符号のビット列に対応した駆動パルス列Ｐ１のとき、ビットのデータが「１」場合に上記駆動パルス（所定の電圧）を出力し、ビットのデータが「０」の場合に駆動パルスを出力せず、駆動パルスを出力している列線以外の列線へは接地電位を出力する。したがって、時刻ｔ1の時点においては、駆動パルス列Ｐ１の所定の駆動パルスにより、列配線Ｃ1，Ｃ5，Ｃ8，Ｃ9，Ｃ11，Ｃ13，Ｃ14，Ｃ15が駆動されている。そして、各行配線Ｒ1，Ｒ2，Ｒ3，…各々には、駆動された複数の列配線とで形成する容量センサの各容量の合計値、すなわち、ＰＮ符号のビット配列により多重化された容量値が接続されることになる。

このとき、タイミング制御回路１１は、図１０（ｂ）および図１１（ａ）に示すように、列配線を駆動する駆動パルス列の各駆動パルスの立ち上がりのわずか前の時点、および、立ち下がりのわずか前の時点においてリセット信号をチャージアンプ回路６へ出力し、また、図１０（ｄ）、図１１（ｂ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路７へ出力する。
また、このタイミング制御回路１１は、サンプルホールド信号が、順次、入力される間隔において、Ｎ個（Ｎはサンプルホールド回路７の数）の切り換え信号をセレクタ回路８へ出力する。これにより、図１１（ｃ）に示すように、１つのサンプルホールド信号によってサンプルホールド回路７、７・・・にホールドされた各信号は、次のサンプルホールド信号までの間、順次、セレクタ回路８を介してＡ／Ｄコンバータ９へ供給される。これにより、Ａ／Ｄコンバータ９は、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、順次各行配線毎の検出信号における測定電圧を、ディジタルデータに変換し、測定データｄ1として、各行線毎に復号演算回路１０に出力する。そして、復号演算回路１０は、順次入力される測定データにおけるデータ列のデータを、各行配線毎に内部のメモリに書き込む。

ここで、チャージアンプ回路６の動作を詳細に説明する。まず、図１０に示す時刻ｔ1より少し前の時刻ｔd1において、タイミング制御回路１１からリセット信号が出力されると、アナログスイッチ１２４（ＭＯＳトランジスタ、図５）がオンとなり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが反転入力端子と短絡状態となり基準電位となる。また、オペアンプ１２１の反転入力端子に接続された行配線も基準電位となる。
次に、このリセット信号がオフになると、アナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１０（ａ）における時刻ｔd1後の符号Ｆｄ参照）。

そして、時刻ｔ1において、駆動パルス列（図１１における（ｆ）の駆動パルス列Ｐ１）におけるＰＮ符号のビットパターンに対応した所定の駆動パルスが立ち上がる（入力される）と、同駆動パルスが列配線と行配線の交差部のセンサ素子（容量Ｃｓ）を介してオペアンプ１２１の反転入力端へ加えられ、この駆動パルスの電圧値に基づき流れる電流により、オペアンプ１２１の出力ＯＵＴの電圧値が図１０（ａ）に示すように、徐々に下降する。

次に、時刻ｔd2において、タイミング制御回路１１は、サンプルホールド回路７へサンプルホールド信号（Ｓ／Ｈ信号）を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力された時点において、チャージアンプ回路６におけるオペアンプ１２１の出力ＯＵＴから出力される測定電圧Ｖａをホールドする。
次に、時刻ｔd3において、タイミング制御回路１１は、再びリセット信号をチャージアンプ回路６へ出力する。これにより、オペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電されて、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。そして、リセット信号がオフになると、前述した場合と同様にアナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１０（ａ）における時刻ｔd3後の符号Ｆｄ参照）。

次に、時刻ｔd4において、駆動パルス列Ｐ１における駆動パルスが立ち下がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子（容量Ｃｓ）とが駆動パルスの電圧に基づく電流により放電され、これに伴い、オペアンプ２１の出力ＯＵＴが徐々に上昇する。
次に、時刻ｔd5において、タイミング制御回路１１は、サンプルホールド回路７に対してサンプルホールド信号を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力さた時点において、オペアンプ１２１の出力ＯＵＴの測定電圧Ｖｂをホールドする（保持する）。
次に、時刻ｔd6において、タイミング制御回路１１は、チャージアンプ回路６に対してリセット信号を出力する。これにより、チャージポンプ回路６におけるオペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。以下、上記の動作が繰り返される。

上述した測定においては、出力ＯＵＴが基準電位から下降する場合も、上昇する場合も、アナログスイッチ１２４のフィードスルー電流によるオフセットＶｋが＋方向に発生する。この実施形態のように、検出対象の容量Ｃｓが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、
−Ｖａ0＝−Ｖａ＋Ｖｋ
が検出対象容量Ｃｓに比例する電圧となるが、測定される電圧はＶａであり、この電圧Ｖａにはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖａ＝Ｖａ0＋Ｖｋ

そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖｂも測定する。ここで、電圧
Ｖｂ0＝Ｖｂ−Ｖｋ
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖｂ＝Ｖｂ0＋Ｖｋ
となる。これらの測定電圧Ｖａ、Ｖｂをサンプルホールド回路７によって、順次ホールドし、次いでホールドした電圧を、Ａ／Ｄ変換器９により各々測定電圧Ｖａ及びＶｂ毎にＡ／Ｄ変換し、復号演算回路１０内のメモリに記憶させる。そして、復号演算回路１０において、
ｄ＝Ｖｂ−Ｖａ＝（Ｖｂ0＋Ｖｋ）−（Ｖｋ＋Ｖａ0）＝Ｖｂ0−Ｖａ0
なる演算を行い、これにより、オフセット誤差を含まない測定値、すなわち多重化された容量値に対応する測定データｄを得る。

以上のように、復号演算回路１０は、駆動パルス列における所定の駆動パルスの立ち上がり及び立ち下がりにおいて、列配線の電位を立ち上げたときと立ち下げたときとのチャージアンプ回路６の出力信号の差を取ることにより、フィードスルーの影響を有さない状態において、センサ素子の容量値を測定できる。また、セレクタを設けたことで、測定時間を要するチャージアンプ回路６の測定を各列配線において並行して行い、センサ全体の測定速度を上げることができる。

次に、時刻ｔ2において（図１１の１ビットシフト後の駆動パルスＰ２における測定に対応；（ｆ）の駆動パルスＰ２の立ち上がりより前の時刻）、タイミング制御回路１１は、ＰＮ符号発生部１に対してクロックを出力する。これにより、ＰＮ符号発生部１において、シフトレジスタ２１が１ビット分シフトして「１」を発生し、格納用シフトレジスタ２３へ出力する。そして、格納用シフトレジスタ２３は、上記クロックに同期して、記憶されているＰＮ符号のビット列{１，１，１，０，１，０，１，１，０，０，１，０，０，０，１}の各ビットを、１ビット分シフトさせるとともに、シフトレジスタ２１から入力されるデータ「１」を、レジスタ２３1へ書き込む。これにより、レジスタ２３15に記憶されていたデータ「１」は格納用シフトレジスタ２３からはみ出して消滅し、レジスタ２３15にはレジスタ２３14に記憶されていたデータ「１」が新たに書き込まれる。

このため、図９に示すように、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、ビット列｛１，１，０，１，０，１，１，０，０，１，０，０，０，１，１｝となる。そして、シフトレジスタ２２の各レジスタの各出力は、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給される。したがって、時刻ｔ2が終了した時点において、ＰＮ符号のビット列{１，１，０，１，０，１，１，０，０，１，０，０，０，１，１}は、時刻ｔ1の時点、すなわち前回の駆動パルス列Ｐ１により、複数のセンサ素子の容量値の多重化が行われた時点に対して、位相が１ビットずれた（ＰＮ符号のビット配列が１ビットずれた）ＰＮ符号として、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給されている。

次に、時刻ｔ2において、列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1を、タイミング制御回路１１から出力されるクロックパルスに基づいて、駆動パルス列（１ビットシフト後の駆動パルス列Ｐ２）における所定の一定幅の駆動パルスにより駆動する（図１０（ｃ）、図１１（ｆ）参照）。そして、この時刻ｔ2の時点においては、列配線Ｃ1，Ｃ2，Ｃ6，Ｃ9，Ｃ10，Ｃ12，Ｃ14，Ｃ15が駆動されている（図９）。この時刻ｔ2における状態は、すでに述べた時刻ｔ1に対応している。
そして、時刻ｔ2において（すなわち、時刻ｔ2近傍において）、すでに図１０において述べた、時刻ｔd1から時刻ｔd5の動作を繰り返し、ＰＮ符号のビット列を１ビットシフトさせた状態において、複数の列配線を駆動して、複数のセンサ素子の容量値を多重化して、この多重化された容量を電圧値に変換した測定電圧が得られる。
上述した時刻ｔ1及びｔ2で説明した処理を、時刻ｔ3〜時刻ｔ15に対応する各タイミングにおいて、図１０に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図２３に、各時刻における格納用レジスタ２３のＰＮ符号のビット配列が示されている）、一周期に渡って、ＰＮ符号のビットシフト、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。

そして、容量検出回路１００は、駆動パルス列Ｐ１〜Ｐ１５各々により、列配線群２の複数の列配線を駆動し、上述した測定処理を１５ビットのＰＮ符号を、順次１ビット分シフトさせる毎に行い、位相が１ビットずつずれた１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データＶdに時系列に変換され、ＰＮ符号により多重化された測定データのデータ列｛ｄ1，ｄ2…，ｄ15｝が得られる。
各行配線毎に、ＰＮ符号の位相が１ビットずつ異なる測定データとして、以下に示すデータとして、復号演算回路１０内部のメモリに記憶されている。
ｄ1 ＝Ｖs1＋Ｖs5＋Ｖs8＋Ｖs9＋Ｖs11＋Ｖs13＋Ｖs14＋Ｖs15
ｄ2 ＝Ｖs1＋Ｖs2＋Ｖs6＋Ｖs9＋Ｖs10＋Ｖs12＋Ｖs14＋Ｖs15
ｄ3 ＝Ｖs1＋Ｖs2＋Ｖs3＋Ｖs7＋Ｖs10＋Ｖs11＋Ｖs13＋Ｖs15
ｄ4 ＝Ｖs1＋Ｖs2＋Ｖs3＋Ｖs4＋Ｖs8＋Ｖs11＋Ｖs12＋Ｖs14
・
・
・
ｄ15 ＝Ｖs4＋Ｖs7＋Ｖs8＋Ｖs10＋Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15

ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄはＰＮ符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（１）式となる。

この式において、列配線群２において約半数（８本）が、ＰＮ符号に基づいて同時に駆動されるため、約半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（位相を１ビットずつずらされた順番に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いたＰＮ符号とにより、各センサ素子の電圧データＶsを以下の（２）式により求める。

すでに述べたように、ＰＮ符号を順次ビット単位でシフトし、求められた時系列な測定データｄは、上記（２）式により、ＰＮ符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（２）式において、ＰＮ符号のビットのデータがＰＮi＝１のとき、係数ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、係数ＰＮs(i)＝−１とする。
復号演算回路１０は、この（２）式を用いて測定データｄから電圧データｄsへの分離（すなわち復号）の演算を行う。

すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、ＰＮ符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄj毎にＰＮ符号のビット列｛１（LSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（MSB）｝の各ビットのデータＰＮiに対応する係数を乗算する。ここで、測定時に、所定のＰＮ符号に基づいて列配線に駆動信号を印加するとき、ビット列の順番は各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1はＰＮ符号のビット列（シフトなし）を、｛１（LSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（MSB）｝として、このビット列の各ビットのデータＰＮiに対応する係数ＰＮs(i)により、測定データｄj毎に乗算し一周期に渡って積算する。すなわち、列配線Ｃ1は、図２３のＬＳＢの時刻毎のＰＮ符号のビットのデータを見て判るように、時刻ｔ1にＰＮ符号のLSBのビットのデータに対応して駆動され、時刻ｔ2に２ビット目，…，時刻ｔ15にＭＳＢのビットのデータに対応して駆動されているため、積和演算においても、対応したＰＮ符号のビットのデータによる係数を乗算して加算することとなる。

同様に、列配線Ｃ2の交差部に対応する電圧データｄS2は、図２３の２ビット目の時刻毎のＰＮ符号のビットのデータを見て判るように、上記ＰＮ符号のビット列を１ビット分シフト（右方向に循環）させたものが列配線Ｃ2の駆動に用いられているため、ビット列｛０（LSB），１，１，１，１，０，１，０，１，１，０，０，１，０，０（MSB）｝として、このビット列の各ビットのデータＰＮiを係数として、測定データｄj毎に乗算し、１周期に渡って積算する。この処理は、ＰＮ符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄSiは、ＰＮ符号のビット列を所定ビット列分をシフトされたビット列の各データに対応する係数との積和演算により求められる。この場合、復号時の積和演算においては、列配線Ｒ１に対して初期状態のＰＮ符号を用い、測定する順番の列配線毎に１ビットずつシフトさせたＰＮ符号が用いられる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の列配線の番号と、この番号に対応する、上記時刻に用いられたＰＮ符号のビット配列における番号（順番）のビットのデータとを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する列配線を駆動するときに用いられたＰＮ符号のビットのデータと、同様の値のデータに対応する係数が乗じられる）。

本実施形態における１５本の列配線に対応した、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}との場合、復号演算回路１０は、（２）式に基づいて、
ｄs1 ＝＋ｄ1＋ｄ2＋ｄ3＋ｄ4−ｄ5＋ｄ6−ｄ7＋ｄ8＋ｄ9−ｄ10−ｄ11＋ｄ12−ｄ13−ｄ14−ｄ15
ｄs2 ＝−ｄ1＋ｄ2＋ｄ3＋ｄ4＋ｄ5−ｄ6＋ｄ7−ｄ8＋ｄ9＋ｄ10−ｄ11−ｄ12＋ｄ13−ｄ14−ｄ15
ｄs3 ＝−ｄ1−ｄ2＋ｄ3＋ｄ4＋ｄ5＋ｄ6−ｄ7＋ｄ8−ｄ9＋ｄ10＋ｄ11−ｄ12−ｄ13＋ｄ14−ｄ15
ｄs4 ＝−ｄ1−ｄ2−ｄ3＋ｄ4＋ｄ5＋ｄ6＋ｄ7−ｄ8＋ｄ9−ｄ10＋ｄ11＋ｄ12−ｄ13−ｄ14＋ｄ15
・
・
・
ｄs15 ＝＋ｄ1＋ｄ2＋ｄ3−ｄ4＋ｄ5−ｄ6＋ｄ7＋ｄ8−ｄ9−ｄ10＋ｄ11−ｄ12−ｄ13−ｄ14＋ｄ15
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsiに分離する。

上述したように、第１の実施形態においては、複数の列配線を、ＰＮ符号に基づいて同時に駆動させ、次のタイミングにおいて、ＰＮ符号の位相を変えるという操作を繰り返し、一方、検出側で時系列に得られたデータをＰＮ符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
また、第１の実施形態においては、ＰＮ符号として、Ｍ系列の他にもいくつか種類があるが、自己相関に優れるＭ系列が検出側での復号時に、隣接する列配線に対する影響が一様となるため（−１）、列配線間のクロストークの影響を小さくさせる効果がある。

また、上記Ｍ系列の長さとしては、列配線の数に対応し、例えば列配線数を２５５本とすると、図１２に示すように、Ｍ系列を生成するＬＦＳＲ（線形帰還シフトレジスタ）１２０は８段となり、１周期の長さは２５５ビット（CDMA通信では一般的にチップと表現するが、ここではビットと呼ぶことにする）となる。
さらに、図１３は、本実施形態をラインセンサに用いた場合の構成例を示すブロック図を示している。
このラインセンサのセンサ部４Ｂにおいては、検出する行配線を１列にすることで、ライン型センサを構成している。

容量検出回路の各構成については、容量を検出する行配線を選択するセレクタ回路８が設けられていない以外、すでに説明したエリア型センサと同様のため、同一の符号を付して説明を省略する。
このライン型センサは、エリア型センサに比較し、回路規模が小さく、低消費電力化とコストダウンを計ることができる。
このライン型センサを指紋センサとして用いるときは、指を行配線に概略垂直な角度でスイープし、タイミング制御回路１１が所定の周期にて測定処理のための各信号を出力し、復号演算回路１０が上記所定の周期毎に入力される行配線単位の測定データを繋ぎ合わせることで２次元の指紋データを検出する。

次に、第２の実施形態を図１を参照して説明するが、第１の実施形態と同様な構成及び動作については説明を省略する。第２の実施形態の容量検出装置においては、ＰＮ符号発生回路１が複数周期に渡り、生成したＰＮ符号を循環させ、列配線駆動部５がこの複数周期にわたり、駆動パルス列を列配線群２へ出力して、複数周期分の測定データを取得する。そして、復号演算回路１０において、上記ＰＮ符号に対応させて、得られた測定データの積和演算を行うことにより、センサ素子毎の容量に対応した電圧データを得ている。
これにより、図１４（ａ）に示すように、拡散利得を得ることができる。すなわち、スペクトラム拡散通信においては、情報の帯域幅Ｂiに対して送信する帯域幅ＢTが大きい場合に、
ＧP ＝ ＢT／Ｂi ＝ Ｔi／ＴC
と表される拡散利得ＧPを得ることができる。

例えば、送信帯域幅ＢTが情報帯域幅Ｂiに対して４倍であれば、拡散利得ＧPは４倍の６ｄBとなる。ここで、Ｔiは情報ビットの周期であり、ＴCは拡散符号のチップの周期を示している。
したがって、第２の実施形態による容量検出回路は、ＰＮ符号のビット列をシフトさせ、測定する容量の多重化を行う処理を、複数周期繰り返して行うことにより、１つの交差部のセンサ素子の測定回数を増加させるため、図１４（ｂ）に示されているように、ＰＮ拡散時にノイズ成分が重畳したとしても、復号することにより、ノイズ成分が逆に拡散されて、Ｓ／Ｎ比を一実施形態に対してさらに向上させることが可能である。また、第１の実施形態と同様な構成については、同一の符号を付す。

復号演算回路１０は、図１５に示すように、第１の実施形態と同様に、１巡目（１周期目）において、時系列に、測定データのデータ列｛ｄ1，…，ｄ15｝順次を測定する。
しかしながら、第１の実施形態のように、１巡目のみで、得られた測定データに対して、ＰＮ符号に対応した積和演算を行い、各センサ素子の容量に対応した電圧データを演算せずに、第２の実施形態の容量検出装置においては、例えば複数回として４巡目までの測定を行うとすると、２巡目において測定データのデータ列｛ｄ16，ｄ17，…，ｄ30｝を順次求め、３巡目において測定データのデータ列｛ｄ31，ｄ32，…，ｄ45｝を順次求め、４巡目において測定データのデータ列｛ｄ46，ｄ47，…，ｄ60｝を順次求め、行配線群３における行配線毎に内部のメモリに記憶する。ここで、各順目における時系列な測定データｄiは、すでに説明した（１）式を用いて表すことができる。
そして、復号演算回路１０は、以下の（３）式を用いて、各順目（周期）毎に時系列な測定データｄiに対して、ＰＮ符号に対応した積和演算を行い、すべての順目の結果を加算することで、各センサ素子の容量に対応した電圧データｄsi、すなわち電圧データＶsに分離することができる。

ここで、「ｍｏｄ」は剰余演算であり、ＭはＰＮ符号の多重化処理を繰り返した回数、すなわち、ＰＮ符号を用いた測定の周期数であり（３）式中のＭＮはこのＭとＮとを乗じたものである。ここで、周期とは、第１の実施例でも同様であるが、各センサ素子の電圧データを得るため、ＰＮ符号により多重化された測定データｄiのデータ列から、多重化に用いたＰＮ符号により復号するとき、この復号のために行う積和演算に必要な測定データを取得する、ＰＮ符号の位相を一巡シフトさせて、１ビットシフト毎に測定データを測定する期間を示している。この（３）式において、（２）式と同様に、ＰＮ符号のビットのデータがＰＮi＝１のとき、ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、ＰＮs(i)＝−１とする。
上述したように、復号演算回路１０は、上記（３）式に基づき、複数周期における時系列な測定データｄiのデータ列から、各センサ素子の電圧データｄsへの分離の演算を、各行配線毎に行う（図１６）。

次に、図１７を参照して、第３の実施形態による容量検出回路の説明を行う。図１７は第３の実施形態におけるＰＮ符号発生部の構成例を示す、ＰＮ符号発生部１Ｂおよび列配線駆動部５のブロック図である。第３の実施形態の他の構成において、第２の実施形態と同様の構成には、同一の符号を付してある。
第３の実施形態においては、第２の実施形態と同様に、ＰＮ符号のビット列をシフトし、行配線毎のセンサ素子の容量の多重化を行う測定を複数の周期にわたって行う。第２の実施形態と異なる点は、周期毎に異なるＰＮ符号を用いて多重化を行う点、すなわち、発生するＰＮ符号の種類を２種類以上用意し、ＰＮ符号が１周期巡回するごとに、多重化に用いるＰＮ符号を、他のＰＮ符号に切り替える点である。

図１７に示すＰＮ符号発生部１Ｂは、例として２つのＰＮ符号Ａ，Ｂを用いる構成となっており、このため、第１及び第２の実施形態にあるＰＮ符号発生回路２０及び格納用シフトレジスタ２３以外に、ＰＮ符号発生回路４０及び格納用シフトレジスタ４３と、符号セレクタ４４とが、ＰＮ符号発生部１に対して追加されている。すなわち、第３の実施形態においては、２種類のＰＮ符号Ａ，Ｂを交互に２回ずつ発生させて、列配線群２の複数の列配線を駆動する構成例を示している。

次に、図１８を用いて上記ＰＮ符号発生回路４０の構成を説明する。図１８（ａ）はＰＮ符号発生回路４０の構成例を示すブロック図である。図１８（ａ）に示す符号発生回路４０を有しており、クロックに同期してＭ系列のＰＮ符号を出力する。すなわち、上記符号発生回路４０は、Ｍ系列１５ビットのＰＮ符号を発生するものであり、４ビットのシフトレジスタ４１とイクスクルーシブオア（以下、ＥＸＯＲ）４２とから構成されいる。そして、このシフトレジスタ４１には、ＥＸＯＲ４２が接続されている。

このＥＸＯＲ４２は、このシフトレジスタ４１のタップ３（シフトレジスタ４１の３ビット目の出力）と、タップ４（シフトレジスタ４１の４ビット目の出力）との出力に対して、排他的論理和の演算を行い、この演算結果をシフトレジスタ４１の入力に出力する。これにより、符号発生回路４０は、シフトレジスタ４１の各ビットのデータをクロック信号に同期してシフトさせることにより、ＰＮ符号Ｂのビット列のデータをクロック信号に同期して順次生成する。そして、符号発生回路４０は、図１８（ｂ）に示すように、このビット列（一周期が１５ビット（チップ））のデータをクロック信号に同期して、｛１（ＬＳＢ），１，１，１，０，０，０，１，０，０，１，１，０，１，０（ＭＳＢ）｝の順に（図１８（ｂ）において、左から右へ時刻が進んでいる）、内部の格納用シフトレジスタ（図１７の格納用シフトレジスタ４３）に時系列に書き込む。

図１７に戻り、符号セレクタ４４には、格納用シフトレジスタ２３と格納用シフトレジスタ４３とに記憶されたＰＮ符号ＡまたはＢのビット列のデータが各々入力され、いずれの格納用シフトレジスタのデータを出力するかの切り替えを行う。
このとき、符号セレクタ４４には、周期毎に切り替え信号が入力され、１周期目及び３周期目に格納用シフトレジスタ２３に格納されたＰＮ符号Ａのビット列が出力として選択し、２周期目及び４周期目に格納用シフトレジスタ４３に格納されたＰＮ符号Ｂのビット列が出力として選択する。

ここで、格納用シフトレジスタ２３における各レジスタ２３1，２３2，２３3，２３4，２３5，２３6，２３7，２３8，２３9，２３10，２３11，２３12，２３13，２３14，２３15は、それぞれ、符号セレクタ４４のセレクタ４４1，４４2，４４3，４４4，４４5，４４6，４４7，４４8，４４9，４４10，４４11，４４12，４４13，４４14，４４15に接続されている。また、格納用シフトレジスタ４３における各レジスタ４３1，４３2，４３3，４３4，４３5，４３6，４３7，４３8，４３9，４３10，４３11，４３12，４３13，４３14，４３15は、それぞれ、符号セレクタ４４のセレクタ４４1，４４2，４４3，４４4，４４5，４４6，４４7，４４8，４４9，４４10，４４11，４４12，４４13，４４14，４４15に接続されている。

そして、符号セレクタ４４が周期毎にデータを出力する格納用シフトレジスタを切り替えることにより、図１９に示すように、１周期目の測定データのデータ列｛ｄ1，ｄ2，…，ｄ15｝においては格納用シフトレジスタ２３に記憶されているＰＮ符号Ａのビット列データを用い、２周期目の測定データのデータ列｛ｄ16，ｄ17，…，ｄ30｝においては格納用シフトレジスタ４３に記憶されているＰＮ符号Ｂのビット列データを用い、３周期目の測定データのデータ列｛ｄ31，ｄ32，…，ｄ45｝においては格納用シフトレジスタ２３に記憶されているＰＮ符号Ａのビット列データを用い、４周期目の測定データのデータ列｛ｄ46，ｄ47，…，ｄ60｝においては格納用シフトレジスタ４３に記憶されているＰＮ符号Ｂのビット列データを用いる。ここで、測定データの測定処理は、周期毎に使用するＰＮ符号ＡまたはＢを切り替える以外の処理については、複数周期にわたり多重化した測定データの測定を行う第２の実施形態と同様である。
これら測定された測定データは、行配線毎に１周期目から４周期目まで、復号演算回路１０内部のメモリに記憶される。

多重化された測定データから、センサ部４における各センサ素子の容量に対応した電圧データｄsiを求める復号において、復号演算回路図２０に示すように、各順目毎に第１の実施形態における（２）式を用いて、列配線に対応した電圧データｄsi-n（ｎは順目の数）を求め、各列配線に対応して求めた各順目の電圧データｄsi-nを加算することで、多重化された上記測定データｄiのデータ列から、各センサ素子の電圧データｄsiを求める。したがって、２種類のＰＮ符号Ａ，Ｂに対して２回ずつ、合計４巡分の積和演算により、各交差部のセンサ素子の容量に対応する信号成分（電圧データ）に分離することができる。そして、第１及び第２の実施形態と同様にこの電圧データｄsiの算出を行配線毎に行う。

上述してきた各実施形態において、各行配線毎に、多重化するときＰＮ符号の位相を替えるために１ビットずつビットシフトを行っていたが、この第４実施形態においては、ＰＮ符号発生手段が、位相変化をホッピングにより概略ランダムなビット数のシフトにより変化させている（位相のスクランブル）。このとき、センサ素子毎の電圧データを、行配線単位で多重化を行う必要があるため、位相がスクランブルされていても、１５ビットのＰＮ符号において、１５種の位相の異なるビット列を生成する様にし、位相が同一のビット列が生成されないようにしている。

これにより、ＰＮ符号が一巡する一周期の間に、第４の実施形態によれば、異なるＰＮ符号を生成せずに、復号における積和演算に必要となる、ＰＮ符号のビット数分の多重化した検出信号を容易に得ることができると共に、外乱ノイズによる影響が、積和演算を行い、シフトされて位相の異なる検出信号の組、すなわち測定データのデータ列｛ｄ1，ｄ2，…，ｄ14，ｄ15｝の全体に拡散され、フィルタリング処理による平坦化を容易にすることができる。
以下、第４の実施形態の説明を行うが、第１，第２及び第３の実施形態と同様な構成については、同一の符号を付して説明を省略する。

ランダムに位相を変化させるホッピング処理は、図２１の概念図に示すように、Ｍ系列のＰＮ符号においては、Ｍ系列の特性として、初期のビット配列と、位相をシフトさせたビット配列との各対応する位置のビットのデータを排他論理和することにより、ＰＮ符号のビット列のデータの並び（巡回する連続したデータ列としたとき）を変化させずに、位相だけを不連続に変化させることができる（delay-add性）。
上述した概念に基づき、ＰＮ符号のビット列の位相を、ホッピングによりスクランブルさせ、列配線駆動部５へ供給するＰＮ符号発生部を以下に説明する。
図２２は、上記ホッピング処理によりＰＮ符号の位相をスクランブルさせて、このＰＮ符号のビット列を列配線駆動部５へ供給するＰＮ符号発生部６０の構成を示すブロック図である。

この図２２において、ＰＮ符号発生回路２０がすでに述べた第１の実施形態における処理により、ＰＮ符号を発生させ、格納用シフトレジスタ２３に順次入力させて、ＰＮ符号のビット列をシフトさせるところまでは、すでに述べた構成と同様である。
ラッチレジスタ６１には位相を変化する前のＰＮ符号、すなわち初期値のビット列として、例えば、第１の実施形態と同様にビット列｛１（MSB），１，１，０，１，０，１，１，０，０，１，０，０，０，１（LSB）｝が設定され、このビット列は、以降の処理において変化しない。排他的論理和レジスタ６２には、シフトレジスタ２３とラッチレジスタ６１とのビット列のデータが入力され、ビット列の並び順ごとに排他的論理和が演算され、演算結果が内部のシフトレジスタに格納される。
符号セレクタ６３は、ラッチレジスタ６１に格納されたビット列のデータと、排他的論理和レジスタ６２に格納されたビット列のデータとのいずれを、列配線駆動部５に出力させるかの選択を行う。

次に、図２１〜図２４を用いて、第４の実施形態によるＰＮ符号発生部６０の動作例を説明する。図２３は格納用シフトレジスタ２３が１ビット分のシフト毎に出力するＰＮ符号のビット列における各ビットのデータを示すテーブルであり、図２４はラッチレジスタ６１のビット列と、排他的論理和レジスタ６２が上記格納用シフトレジスタ２３の出力するビット列に対応して出力する、位相をホッピング処理したビット列と、を選択する符号セレクタ６３の出力を示すテーブルである。
説明を判りやすくするため、ＰＮ符号発生部６０の動作部分のみの説明を行う、多重化の動作については、符号セレクタ６３から出力されるＰＮ符号のビット列に対応して行うため、すでに説明した処理と変わらない。

図２３，２４ともに、左端の欄に各シフト順番を示す時刻順｛t1，t2，t3，…，t13，t14，t15｝が示されている。
図２３において、時刻t1に対応したビット列はすでに述べたように、１ビットシフトした後の、一番最初に列配線に印加するＰＮ符号のビット列を示しており、以降、時刻順に時刻t2，…，t13，t14，t15と、順次、１ビット分ずつシフトさせた状態を示しており、ビット配列におけるビットのデータの並びが一周期する１４シフト分の格納用シフトレジスタ２３の出力が対応して記載されている。右端のシフト量は時刻t1を初期値として、シフト順に対応して、１ビット分ずつシフトしていることを示している。図２４及び図２３ともに、テーブルの最上段には、ビット列の各ビットの番号が記載されており、「１５」がＭＳＢであり、「１」がＬＳＢである。

また、図２４において、時刻t1に対応したビット列はラッチレジスタ６１の出力が選択されて出力された状態を示し、以降、時刻t2，t3，…，t13，t14，t15と、順次、排他的論理和レジスタ６２が格納用シフトレジスタ２３に応じて出力するＰＮ符号のビット列を示している。右端のシフト量は時刻t1のビット配列の並びを初期値としているが、左端のシフト順に対応しておらず、概略ランダムにＰＮ符号の位相を変化させるシフト数となっているが、ビットのデータの並び順は変化しておらず、かつ、同一の位相（ビット列）となるシフト順は存在していない。図８に示すように、格納用シフトレジスタ２３において、ビットシフトにより位相を変化させているとき、ＰＮ符号発生回路２０から順次入力されるＰＮ符号のビット列のデータは、レジスタ２３15からシフトされ消去されたと同様のデータである。このため、格納用シフトレジスタ２３においては、ビットシフトのときにはビット列が巡回していると同様であり、ビット列におけるビットのデータの並び順が変化していない。

上述したように、符号セレクタ６３は、行配線毎におけるセンサ素子の容量測定の多重化において、測定データのデータ列ｄ1を測定するときのみ、ＰＮ符号のビット列として、時刻t1におけるラッチレジスタ６１の出力を選択し、測定データｄ2からの測定における多重化に対して、排他的論理和レジスタ６２が生成する、ラッチレジスタ６１のビット列の位相に対して、位相がスクランブルされたビット列を選択して、列配線駆動５へ供給する。

そして、多重化された測定データのデータ列から電圧データｄsへの復号処理において、復号演算回路１０においても、ＰＮ符号発生部６０と同様な処理を行い、復号に必要なＰＮ符号のビット列の生成を行う。
このとき、復号演算回路１０は、すでに述べた実施形態と同様に、多重化された測定データｄ毎に、順次、測定時に多重化に用いたＰＮ符号のビット列のビットデータを乗算して、列配線毎に対応するビット列のビット番号が乗算された測定データを積算して、各センサ素子の電圧データｄsを、行配線単位で演算して求める。

第１〜第４の実施形態においては、図４に示すような、列配線と行配線との交差部に形成されるセンサ素子の容量の多重化した測定の説明を行った。しかしながら、第５の実施形態においては、図２５に示すアクティブマトリックス型センサであるセンサ部４Ｃに適用した場合の構成を説明する。
ＰＮ符号発生部１（または６０）から、所定のＰＮ符号のビット列が列配線駆動回路５に入力され、列配線群２の複数の列配線を駆動し、行配線単位に単位容量セル７０（センサ素子）の容量を多重化する点において、第５の実施形態も第１〜第４の実施形態と同様である。また、容量検出回路２００にも、構成及び動作がおいて、第１〜第４の実施形態と同様であるが、チャージアンプ回路６が、図２６に示すチャージアンプ回路７２に置き換えられている。容量検出回路２００は、チャージアンプ回路が置き換わっている以外は全て同一の構成である。

このチャージアンプ回路７２は、図２６に示す構成をしており、チャージアンプ回路６と同様な構成については同一の符号を付している。アクティブマトリックス型センサの測定方法が若干異なるため、チャージアンプ回路７２がチャージアンプ回路６と異なる点のみの測定動作を説明する。
指紋データの測定前において、スイッチ７３をオフ状態とし、スイッチ７４，スイッチ124及びビット１に対応する複数の列配線に接続されたセル選択スイッチ７１をオン状態として、単位容量セル７０（容量Ｃs）及び寄生容量ＣDを電圧Ｖｃとなるまで電荷の蓄積を行い、一旦全てのスイッチをオフ状態とする。

そして、指紋データの測定において、スイッチ７４，スイッチ124をオフ状態としたままで、スイッチ７３及びセル選択スイッチ７１を同時にオン状態として、指がセンサ部４Ｃに乗っている場合、各単位容量セル７０の容量Ｃsが変化するため、電圧Ｖｃと基準電圧Ｖrefの電圧差により生じた電荷の総和に対応した電圧がオペアンプ１２１の出力端子に発生して、これを測定データｄとして、復号演算回路１０の内部メモリに記憶される。この電荷の蓄積及び検出電圧の測定というシーケンスを繰り返すことで多重化された測定データ列ｄiが得られる。そして、復号演算回路１０は、すでに述べた復号処理の演算により、内部メモリに記憶されている測定データｄのデータ列から、各単位容量セル７０の容量Ｃsに対応する電圧データｄsを求める。

なお、第１〜第５の実施形態のそれぞれにおいて、図１における復号演算回路１０の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより多重化された測定データｄiのデータ列から、各センサ素子の容量に対応した電圧データｄsiの復号のための演算処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。

また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。

本発明の第１の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。 図１におけるセンサ部４の構成例を示す概念図である。 図１におけるセンサ部４を用いた指紋データの測定を説明する概念図である。 エリアセンサ型であるセンサ部４において、列配線群２の列配線と、行配線群３の行配線との各々の交差部で形成されるセンサ素子５５の構成例を説明する概念図である。 図１におけるセンサ部４と、チャージアンプ回路６との構成例を説明する概念図である。 図１の符号発生部１における符号発生回路２０の構成例を示す概念図である。 ＰＮ符号におけるビット列のビットシフトによる位相変化において、ビット列の並びの一周期毎の自己相関を説明する概念図である。 ＰＮ符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。 ＰＮ符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。 第１の実施形態における検出信号及びチャージアンプ回路６の動作を説明するタイミングチャートである。 第１の実施形態におけるセレクタ及び列配線の制御の動作を説明するタイミングチャートである。 列配線が２５５本存在するときのＰＮ符号を発生するＰＮ符号発生回路１２０の構成を示す概念図である。 第１の実施形態をラインセンサに用いた場合の構成例を示すブロック図である。 第２の実施形態において、複数周期分の測定データを測定することで、拡散利得が向上することを説明する概念図である。 ＰＮ符号のビット列のシフトを複数周期くり返し、各センサ素子５５の電圧データを多重化して測定データｄを求める測定方法を説明する概念図である。 復号演算回路１０により、測定データを複数周期測定して多重化した測定データｄから、各センサ素子５５の電圧データｄsへの復号処理を説明する概念図である。 第３の実施形態におけるＰＮ符号発生部１Ｂの構成例を示す概念図である。 第３の実施形態によるＰＮ符号Ｂを発生するＰＮ符号発生回路１２０の構成を示す概念図である。 第３の実施形態において、ＰＮ符号のビット列のシフトさせつつ、各センサ素子５５の電圧データを多重化して測定データＶdを求める測定方法を説明する概念図である。 第３の実施形態において、復号演算回路１０により、測定データを複数周期測定して多重化した測定データＶdから、各センサ素子５５の電圧データｄsへの復号処理を説明する概念図である。 第４の実施形態における、ランダムに位相を変化させるホッピング処理を説明する概念図である。 第４の実施形態によるＰＮ符号発生部６０の構成を示すブロック図である。 格納用シフトレジスタ２３が１ビット分のシフト毎に出力するＰＮ符号のビット列における各ビットのデータを示すテーブルである。 ラッチレジスタ６１のビット列と、排他的論理和レジスタ６２位相をホッピング処理したビット列と、を選択する符号セレクタ６３の出力を示すテーブルである。 第５の実施形態におけるアクティブマトリックス型センサの構成例を示す概念図である。 第５の実施形態におけるチャージアンプ回路７２の構成を示すブロック図である。

符号の説明

１，１Ｂ，６０…ＰＮ符号発生部
２…列配線群
３…行配線群
４，４Ｂ…センサ部
５…列配線駆動部
６，７２…チャージアンプ回路
７…サンプルホールド回路
８…セレクタ回路
９…Ａ／Ｄ変換器
１０…復号演算回路
１１…タイミング制御回路
２０，４０…符号発生回路
２１，４１…シフトレジスタ
２２，４２…ＥＸＯＲ（イクスクルーシブオア）
２３，４３…格納用レジスタ
４４…符号セレクタ
５０…基板
５１…絶縁膜
５２…空隙
５４…フィルム
６１…ラッチレジスタ
６２…排他的論理和レジスタ
６３…符号セレクタ
１００…容量検出回路

Claims (11)

1. 複数の列配線に対して行配線が交差され構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出回路であり、
   ＰＮ符号を生成し、該ＰＮ符号の位相を時系列に変化させて、列駆動信号として出力するＰＮ符号発生手段と、
   該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる列配線駆動手段と、
   前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する容量検出手段と、
   前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該ＰＮ符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する復号演算部と
   を有することを特徴とする容量検出回路。
2. 前記複数の列配線に対して、複数の前記行配線をマトリクス状に配設したエリア型の容量センサの前記交差部の容量を検出することを特徴とする請求項１記載の容量検出回路。
3. 前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出することを特徴とする請求項１記載の容量検出回路。
4. 前記ＰＮ符号発生手段が、前記ＰＮ符号を、時系列に１ビットずつ位相をシフトさせて、前記列駆動信号として出力することを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
5. 前記ＰＮ符号発生手段が、前記ＰＮ符号を、時系列にランダムなビット数で位相をシフトさせて、前記列駆動信号として出力することを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
6. 前記演算部が、前記ＰＮ符号に基づき、時系列に出力される検出電圧のデータ列を積和演算することにより、復号処理を行うことを特徴とする請求項１から請求項５のいずれかに記載の容量検出回路。
7. 前記ＰＮ符号発生手段がＰＮ符号の位相を、該ＰＮ符号のビット数分変化させる前記周期を複数回繰り返し、前記復号演算部が該周期ごとに交差部の容量変化に対応した電圧を求め、これを複数回分積算して、積算結果を検出した電圧として出力することを特徴する請求項１から請求項６のいずれかに記載の容量検出回路。
8. 前記ＰＮ符号発生手段が複数のＰＮ符号を生成し、前記一周期の間隔毎に異なるＰＮ符号に切り換えることを特徴とする請求項７に記載の容量検出回路。
9. 前記ＰＮ符号発生手段が自己相関性の良い符号をＰＮ符号として発生することを特徴とする請求項１から請求項８のいずれかに記載の容量検出回路。
10. 請求項１から請求項９のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。
11. 複数の列配線及び複数の行配線で構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出方法であり、
    ＰＮ符号発生手段により、ＰＮ符号を生成し、該ＰＮ符号の位相を時系列に変化させて、列駆動信号として出力する過程と、
    列配線駆動手段により、該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる過程と、
    容量検出手段により、前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する過程と、
    復号演算部により、前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該ＰＮ符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する過程と
    を有することを特徴とする容量検出方法。
    

Images