JP4163637B2 - Electronic component, multilayer ceramic capacitor, and method for manufacturing the same - Google Patents

Electronic component, multilayer ceramic capacitor, and method for manufacturing the same Download PDF

Info

Publication number
JP4163637B2
JP4163637B2 JP2004036415A JP2004036415A JP4163637B2 JP 4163637 B2 JP4163637 B2 JP 4163637B2 JP 2004036415 A JP2004036415 A JP 2004036415A JP 2004036415 A JP2004036415 A JP 2004036415A JP 4163637 B2 JP4163637 B2 JP 4163637B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
internal electrode
sub
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004036415A
Other languages
Japanese (ja)
Other versions
JP2004319969A (en
Inventor
和孝 鈴木
佐藤  茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004036415A priority Critical patent/JP4163637B2/en
Publication of JP2004319969A publication Critical patent/JP2004319969A/en
Application granted granted Critical
Publication of JP4163637B2 publication Critical patent/JP4163637B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、たとえば積層セラミックコンデンサなどの電子部品およびその製造方法に関する。   The present invention relates to an electronic component such as a multilayer ceramic capacitor and a method for manufacturing the same.

電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体と、該素子本体の両端部に形成された一対の外部端子電極とで構成される。   A multilayer ceramic capacitor as an example of an electronic component includes an element body having a multilayer structure in which a plurality of dielectric layers and internal electrode layers are alternately arranged, and a pair of external terminal electrodes formed at both ends of the element body. Composed.

この積層セラミックコンデンサは、まず焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体を製造し、次にこれを焼成した後、焼成後素子本体の両端部に一対の外部端子電極を形成して製造される。   This multilayer ceramic capacitor is manufactured by first laminating a plurality of pre-firing dielectric layers and pre-firing internal electrode layers alternately in a necessary number to produce a pre-firing element body, and then firing the pre-firing element body. It is manufactured by forming a pair of external terminal electrodes at both ends.

焼成前誘電体層は、セラミックグリーンシートが用いられ、焼成前内部電極層は所定パターンの内部電極ペーストや金属薄膜などが用いられる。   A ceramic green sheet is used as the dielectric layer before firing, and an internal electrode paste or a metal thin film having a predetermined pattern is used as the internal electrode layer before firing.

セラミックグリーンシートは、シート法や延伸法などで製造することができる。シート法とは、誘電体粉末、バインダ、可塑剤および有機溶剤などを含む誘電体塗料を、ドクターブレード法などを用いてPETなどのキャリアシート上に塗布し、加熱乾燥させて製造する方法である。延伸法とは、誘電体粉末とバインダが溶媒に混合された誘電体懸濁液を押出成形して得られるフィルム状成形体を二軸延伸して製造する方法である。   The ceramic green sheet can be manufactured by a sheet method or a stretching method. The sheet method is a method in which a dielectric coating containing a dielectric powder, a binder, a plasticizer, an organic solvent, and the like is applied on a carrier sheet such as PET using a doctor blade method, and dried by heating. . The stretching method is a method in which a film-like molded body obtained by extrusion molding a dielectric suspension in which a dielectric powder and a binder are mixed in a solvent is produced by biaxial stretching.

所定パターンの内部電極ペーストは、印刷法により製造される。印刷法とは、Pd、Ag−Pd、Niなどの金属を含む導電材と、バインダおよび有機溶剤などを含む導電塗料を、セラミックグリーンシート上に所定パターンで塗布形成する方法である。所定パターンの金属薄膜は、スパッタリングなどの薄膜法により製造される。   The internal electrode paste having a predetermined pattern is manufactured by a printing method. The printing method is a method in which a conductive material containing a metal such as Pd, Ag-Pd, Ni, and a conductive paint containing a binder, an organic solvent, and the like are applied and formed on a ceramic green sheet in a predetermined pattern. The metal thin film having a predetermined pattern is manufactured by a thin film method such as sputtering.

このように、積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。このため、焼成前内部電極層に含まれる導電材には、焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも高い融点を持つこと、誘電体粉末と反応しないこと、焼成後誘電体層に拡散しないこと、が要求される。   Thus, when manufacturing the multilayer ceramic capacitor, the pre-firing dielectric layer and the pre-firing internal electrode layer are fired simultaneously. Therefore, the conductive material contained in the internal electrode layer before firing has a melting point higher than the sintering temperature of the dielectric powder contained in the dielectric layer before firing, does not react with the dielectric powder, and the dielectric after firing. It is required not to diffuse into the body layer.

従来は、これらの要求を満足させるために、焼成前内部電極層に含まれる導電材には、PtやPdなどの貴金属を使用してきた。しかしながら、貴金属はそれ自体が高価であり、結果として最終的に得られる積層セラミックコンデンサがコスト高になるという欠点があった。そこで、従来は、誘電体粉末の焼結温度を900〜1100℃に低下させ、焼成前内部電極層に含まれる導電材にAg−Pd合金を用いたり、Niなどの安価な卑金属を用いたものが広く知られている。   Conventionally, in order to satisfy these requirements, noble metals such as Pt and Pd have been used for the conductive material contained in the internal electrode layer before firing. However, the noble metal itself is expensive, and as a result, there is a disadvantage that the finally obtained multilayer ceramic capacitor is expensive. Therefore, conventionally, the sintering temperature of the dielectric powder is lowered to 900 to 1100 ° C., and an Ag—Pd alloy is used as the conductive material included in the internal electrode layer before firing, or an inexpensive base metal such as Ni is used. Is widely known.

ところで、近年、各種電子機器の小型化により、電子機器の内部に装着される積層セラミックコンデンサの小型化および大容量化が進んでいる。この積層セラミックコンデンサの小型化および大容量化を進めるために、誘電体層はもとより、薄くて欠陥の少ない内部電極層を積層することが求められる。   By the way, in recent years, with the miniaturization of various electronic devices, miniaturization and large capacity of the multilayer ceramic capacitor mounted inside the electronic device are progressing. In order to reduce the size and increase the capacity of the multilayer ceramic capacitor, it is required to stack not only a dielectric layer but also a thin internal electrode layer with few defects.

しかしながら、焼成前内部電極層に含まれる導電材にNiを用いた場合を例示すると、このNiは、焼成前誘電体層に含まれる誘電体粉末と比較して融点が低い。このため、これらを同時焼成した場合、両者の焼結温度の間で大きな差が生じていた。焼結温度に大きな差がある場合に高い温度で焼結させると、内部電極層の割れや剥離が生じ、一方、低い温度で焼結させると、誘電体粉末の焼成不良を生じることがある。   However, when Ni is used for the conductive material contained in the internal electrode layer before firing, this Ni has a lower melting point than the dielectric powder contained in the dielectric layer before firing. For this reason, when these were baked simultaneously, the big difference had arisen between both sintering temperature. If there is a large difference in sintering temperature, sintering at a high temperature will cause cracking and peeling of the internal electrode layer, while sintering at a low temperature may cause firing failure of the dielectric powder.

また、焼成前内部電極層の厚みを薄くしていくと、還元雰囲気での焼成中に、導電材に含まれるNi粒子は粒成長により球状化し、焼成前には連結していた隣接するNi粒子同士の間隔が開いて任意の箇所に空孔を生じ、その結果、焼成後内部電極層を連続的に形成することが困難になる。焼成後内部電極層が連続していない場合、積層セラミックコンデンサの静電容量が低下するという問題がある。   Further, when the thickness of the internal electrode layer before firing is reduced, Ni particles contained in the conductive material are spheroidized by grain growth during firing in a reducing atmosphere, and adjacent Ni particles that were connected before firing The space | interval between them opens and a void | hole is produced in arbitrary places, As a result, it becomes difficult to form an internal electrode layer continuously after baking. When the internal electrode layer is not continuous after firing, there is a problem that the capacitance of the multilayer ceramic capacitor is reduced.

ところで、下記の特許文献1には、内部電極の途切れを防止するに、内部電極層を合金化するという方法を示している。ただし、この特許文献1では、薄膜形成法では合金制御が困難であるとして、焼成前に内部電極層を金属多層膜として用意し、焼成段階を経て合金化している。   By the way, the following Patent Document 1 shows a method of alloying the internal electrode layer in order to prevent the internal electrode from being interrupted. However, in Patent Document 1, since it is difficult to control the alloy by the thin film formation method, the internal electrode layer is prepared as a metal multilayer film before firing and alloyed through a firing step.

特開平3−126206号公報JP-A-3-126206

しかしながら、この特許文献1には、ニッケルを主成分とする内部電極を用いる場合に、どのような種類の金属と合金化させることで、焼成段階でのニッケル粒子の粒成長を抑制し、球状化を防止し、電極途切れを防止できるかについては何ら開示されていない。各多層金属膜を構成する組成によっては、逆に焼結温度を低下させてしまい、焼成段階でのニッケル粒子の粒成長を抑制できない。   However, in this patent document 1, when using an internal electrode whose main component is nickel, alloying with any kind of metal suppresses the grain growth of nickel particles in the firing stage, and makes it spherical. There is no disclosure about whether electrode breakage can be prevented. Depending on the composition constituting each multilayer metal film, the sintering temperature is lowered, and the grain growth of nickel particles in the firing stage cannot be suppressed.

また、各多層金属膜の構成としてセラミックと接する金属膜がセラミックとの濡れ性、密着性が悪い場合、逆に球状化、途切れが進んでしまい、コンデンサとしての静電容量が低下する。   In addition, when the metal film in contact with the ceramic is poor in wettability and adhesion with the ceramic as a structure of each multilayer metal film, conversely, spheroidization and interruption occur, and the capacitance as a capacitor decreases.

本発明は、このような実状に鑑みてなされ、特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品およびその製造方法を提供することを目的とする。   The present invention has been made in view of such a situation, and in particular, even when the thickness of the internal electrode layer is reduced, the grain growth of Ni particles in the firing stage is suppressed, and spheroidization and electrode breakage are effectively prevented. An object of the present invention is to provide an electronic component such as a multilayer ceramic capacitor that can effectively suppress a decrease in capacitance and a method for manufacturing the same.

上記目的を達成するために、本発明に係る電子部品は、
内部電極層と誘電体層とを有する電子部品であって、
前記内部電極層が、
ニッケルを主成分とする主導電層と、
前記主導電層と前記誘電体層との間に形成してある副導電層とを有し、
前記副導電層が、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、白金(Pt)、イリジウム(Ir)およびオスミウム(Os)から選ばれる少なくとも1種の元素を有する金属層または合金層であることを特徴とする。
In order to achieve the above object, an electronic component according to the present invention includes:
An electronic component having an internal electrode layer and a dielectric layer,
The internal electrode layer is
A main conductive layer mainly composed of nickel;
A sub-conductive layer formed between the main conductive layer and the dielectric layer;
The sub conductive layer is a metal layer or alloy layer having at least one element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re), platinum (Pt), iridium (Ir) and osmium (Os). It is characterized by being.

本発明において、電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品が例示される。   In the present invention, the electronic component is not particularly limited, and examples thereof include a multilayer ceramic capacitor, a piezoelectric element, a chip inductor, a chip varistor, a chip thermistor, a chip resistor, and other surface mount (SMD) chip type electronic components.

本発明に係る積層セラミックコンデンサは、
内部電極層と誘電体層とが交互に積層してある素子本体を有する積層セラミックコンデンサであって、
前記内部電極層が、
ニッケルを主成分とする主導電層と、
前記主導電層と前記誘電体層との間に形成してある副導電層とを有し、
前記副導電層が、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、白金(Pt)、イリジウム(Ir)およびオスミウム(Os)から選ばれる少なくとも1種の元素を主成分として有する金属層または合金層であることを特徴とする。
The multilayer ceramic capacitor according to the present invention is
A multilayer ceramic capacitor having an element body in which internal electrode layers and dielectric layers are alternately laminated,
The internal electrode layer is
A main conductive layer mainly composed of nickel;
A sub-conductive layer formed between the main conductive layer and the dielectric layer;
The sub-conductive layer is a metal layer having as a main component at least one element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re), platinum (Pt), iridium (Ir) and osmium (Os). Or it is an alloy layer, It is characterized by the above-mentioned.

Ru、Rh、Re、Pt、IrおよびOsは、Niよりも融点が高い貴金属である。また、これらの金属または合金を主成分とする副導電層は、誘電体層との濡れ性および密着性に優れている。したがって、この副導電層を、主導電層と誘電体層との間に形成することで、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制することができる。また、内部電極層と誘電体層とのデラミネーションなども防止することができる。さらに、誘電体粉末の焼成不良を生じることがない。   Ru, Rh, Re, Pt, Ir and Os are noble metals having a melting point higher than that of Ni. Further, the sub-conductive layer mainly composed of these metals or alloys is excellent in wettability and adhesion with the dielectric layer. Therefore, by forming this sub-conductive layer between the main conductive layer and the dielectric layer, the grain growth of Ni particles in the firing stage is suppressed, spheroidization, electrode breakage, etc. are effectively prevented, and static electricity is prevented. A decrease in electric capacity can be effectively suppressed. Further, delamination between the internal electrode layer and the dielectric layer can be prevented. Furthermore, there is no firing failure of the dielectric powder.

本発明では、少なくとも前記主導電層の片側に前記副導電層が形成されていればよいが、好ましくは、前記主導電層は、一対の前記副導電層の間に挟まれており、前記内部電極層が三層以上の積層構造である。このようにすることで、主導電層は、両側から誘電体層に接触することが防止され、本発明の作用効果が高まる。   In the present invention, the sub conductive layer may be formed on at least one side of the main conductive layer. Preferably, the main conductive layer is sandwiched between a pair of sub conductive layers, and the internal The electrode layer has a laminated structure of three or more layers. By doing so, the main conductive layer is prevented from coming into contact with the dielectric layer from both sides, and the effect of the present invention is enhanced.

本発明では、前記主導電層と前記副導電層との間には、前記主導電層を構成する主成分金属と前記副導電層を構成する主成分金属との合金層が形成されていても良い。前記主導電層と前記副導電層との合金層が形成されていたとしても、本発明の作用効果は変わらない。ただし、副導電層が主導電層に対して完全に合金化せず、副導電層が残っていることが好ましい。   In the present invention, an alloy layer of a main component metal constituting the main conductive layer and a main component metal constituting the sub conductive layer may be formed between the main conductive layer and the sub conductive layer. good. Even if the alloy layer of the main conductive layer and the sub conductive layer is formed, the effect of the present invention is not changed. However, it is preferable that the sub conductive layer is not completely alloyed with the main conductive layer and the sub conductive layer remains.

好ましくは、前記誘電体層が、還元雰囲気焼成が可能な誘電体材料で構成してある。内部電極層における主導電層は、ニッケルを主成分とするので、同時焼成時に酸化しないように、誘電体層は、還元雰囲気焼成が可能な誘電体材料で構成することが好ましい。   Preferably, the dielectric layer is made of a dielectric material that can be fired in a reducing atmosphere. Since the main conductive layer in the internal electrode layer is mainly composed of nickel, the dielectric layer is preferably made of a dielectric material that can be fired in a reducing atmosphere so as not to be oxidized during simultaneous firing.

好ましくは、前記副導電層の厚みが、0μmより大きく、0.1μm以下、さらに好ましくは0μm(0は含まない)〜0.08μmである。また、好ましくは、前記主導電層の厚みが、0.1μm〜1.0μmである。さらに、好ましくは、副導電層の厚みは、主導電層の厚みに比較して、好ましくは0(0は含まない)〜30%、さらに好ましくは0(0は含まない)〜20%の厚みである。また、主導電層および副導電層を含む内部電極層のトータルでの厚みは、好ましくは、1μm以下、さらに好ましくは0.1〜0.5μmである。副導電層の厚みが薄すぎると、本発明の効果が少なく、副導電層の厚みが主導電層の厚みに対して大きすぎると、トータルでの内部電極層の厚みを薄くするためには、主導電層の厚みが薄くなりすぎ、低抵抗化の点で好ましくない。   Preferably, the thickness of the sub-conductive layer is greater than 0 μm and 0.1 μm or less, more preferably 0 μm (not including 0) to 0.08 μm. Preferably, the main conductive layer has a thickness of 0.1 μm to 1.0 μm. Further, preferably, the thickness of the sub-conductive layer is preferably 0 (0 is not included) to 30%, more preferably 0 (0 is not included) to 20% of the thickness of the main conductive layer. It is. The total thickness of the internal electrode layers including the main conductive layer and the sub conductive layer is preferably 1 μm or less, and more preferably 0.1 to 0.5 μm. If the thickness of the sub conductive layer is too thin, the effect of the present invention is small, and if the thickness of the sub conductive layer is too large relative to the thickness of the main conductive layer, in order to reduce the total thickness of the internal electrode layer, The thickness of the main conductive layer becomes too thin, which is not preferable from the viewpoint of reducing resistance.

好ましくは、前記主導電層および/または副導電層における結晶子サイズが、10〜100nmである。結晶子サイズが小さすぎると、ニッケル粒子の球状化や途切れなどの不都合を生じ易くなる傾向にあり、大きすぎると膜厚がばらつき易くなる傾向にある。   Preferably, the crystallite size in the main conductive layer and / or sub conductive layer is 10 to 100 nm. If the crystallite size is too small, problems such as spheroidization and breakage of nickel particles tend to occur, and if it is too large, the film thickness tends to vary.

本発明に係る電子部品の製造方法は、
内部電極層と誘電体層とを有する電子部品を製造する方法であって、
ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、白金(Pt)、イリジウム(Ir)およびオスミウム(Os)から選ばれる少なくとも1種の元素を有する金属層または合金層で構成される副導電層を形成する工程と、
前記副導電層に積層させて、ニッケルを主成分とする主導電層を形成する工程と、
前記副導電層および主導電層を有する内部電極層を、焼成後に誘電体層となるグリーンシートと積層させる工程と、
前記グリーンシートと前記内部電極層との積層体を焼成する工程とを有する。
An electronic component manufacturing method according to the present invention includes:
A method of manufacturing an electronic component having an internal electrode layer and a dielectric layer,
Subconductivity composed of a metal layer or alloy layer having at least one element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re), platinum (Pt), iridium (Ir) and osmium (Os) Forming a layer;
Laminating the sub-conductive layer to form a main conductive layer mainly composed of nickel;
Laminating the internal electrode layer having the sub conductive layer and the main conductive layer with a green sheet to be a dielectric layer after firing;
Firing a laminate of the green sheet and the internal electrode layer.

本発明に係る積層セラミックコンデンサの製造方法は、
内部電極層と誘電体層とが交互に積層してある素子本体を有する積層セラミックコンデンサを製造する方法であって、
ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、白金(Pt)、イリジウム(Ir)およびオスミウム(Os)から選ばれる少なくとも1種の元素を有する金属層または合金層で構成される副導電層を形成する工程と、
前記副導電層に積層させて、ニッケルを主成分とする主導電層を形成する工程と、
前記副導電層および主導電層を有する内部電極層を、焼成後に誘電体層となるグリーンシートと交互に積層させる工程と、
前記グリーンシートと前記内部電極層との積層体を焼成する工程とを有する。
The method for producing a multilayer ceramic capacitor according to the present invention comprises:
A method of manufacturing a multilayer ceramic capacitor having an element body in which internal electrode layers and dielectric layers are alternately stacked,
Subconductivity composed of a metal layer or alloy layer having at least one element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re), platinum (Pt), iridium (Ir) and osmium (Os) Forming a layer;
Laminating the sub-conductive layer to form a main conductive layer mainly composed of nickel;
Laminating the internal electrode layer having the sub conductive layer and the main conductive layer alternately with a green sheet that becomes a dielectric layer after firing;
Firing a laminate of the green sheet and the internal electrode layer.

本発明に係る方法によれば、本発明に係る電子部品および積層セラミックコンデンサを、効率的に製造することができる。   According to the method of the present invention, the electronic component and the multilayer ceramic capacitor according to the present invention can be efficiently manufactured.

好ましくは、前記内部電極層における前記主導電層と前記グリーンシートとの間に前記副導電層が位置するように、前記内部電極層を前記グリーンシートに積層する。前記主導電層と前記グリーンシートとの間に前記副導電層を位置させることで、本発明の効果が向上する。   Preferably, the internal electrode layer is laminated on the green sheet so that the sub conductive layer is located between the main conductive layer and the green sheet in the internal electrode layer. The effect of the present invention is improved by positioning the sub conductive layer between the main conductive layer and the green sheet.

前記内部電極層と前記グリーンシートとの間には、接着層を介在させても良い。グリーンシートおよび内部電極層が薄層化されると、通常の印刷法などによりグリーンシートの表面に内部電極層を形成することが困難になる傾向にあり、内部電極層は、転写法によりグリーンシートの表面に積層されることが好ましい。その場合において、内部電極層とグリーンシートとの接着が困難になる傾向にあり、これらは接着層により接着させることが好ましい。なお、接着層は、積層体の脱バインダ処理および/または焼成処理により除去される。   An adhesive layer may be interposed between the internal electrode layer and the green sheet. When the green sheet and the internal electrode layer are thinned, it tends to be difficult to form the internal electrode layer on the surface of the green sheet by a normal printing method or the like. It is preferable to be laminated on the surface. In that case, it tends to be difficult to bond the internal electrode layer and the green sheet, and these are preferably bonded by the adhesive layer. Note that the adhesive layer is removed by a binder removal treatment and / or a firing treatment of the laminate.

好ましくは、前記内部電極層は、支持シートの上に形成され、その後に、前記支持シートから剥離されて前記グリーンシートに対して積層される。好ましくは、前記副導電層は、薄膜形成法(スパッタリング法、メッキ法、蒸着法など)により形成され、前記主導電層は、印刷法または薄膜形成法により形成される。グリーンシートおよび内部電極層が薄層化されると、グリーンシートの表面に直接に内部電極層を形成することは困難になる傾向にあり、いったん支持シートの表面に内部電極層を、薄膜形成法により形成し、その後にグリーンシートに転写することが好ましい。   Preferably, the internal electrode layer is formed on a support sheet, and then peeled from the support sheet and laminated on the green sheet. Preferably, the sub conductive layer is formed by a thin film forming method (sputtering method, plating method, vapor deposition method, etc.), and the main conductive layer is formed by a printing method or a thin film forming method. When the green sheet and internal electrode layer are made thinner, it tends to be difficult to form the internal electrode layer directly on the surface of the green sheet. It is preferable to form the film and transfer it to a green sheet thereafter.

なお、副導電層および主導電層は、共に薄膜形成法(スパッタリング法、メッキ法、蒸着法など)のみで作製するだけではなく、副導電層を薄膜形成法で作製し、Ni導電性ペーストを用いてスクリーン印刷法で主導電層を形成しても良い。この場合でも、焼成過程でのNi粒子の粒成長が同様に抑制され、容量低下を効果的に抑制することができる。   In addition, both the sub conductive layer and the main conductive layer are manufactured not only by the thin film forming method (sputtering method, plating method, vapor deposition method, etc.), but the sub conductive layer is manufactured by the thin film forming method, and the Ni conductive paste is used. The main conductive layer may be formed by screen printing. Even in this case, the grain growth of Ni particles in the firing process is similarly suppressed, and the capacity reduction can be effectively suppressed.

好ましくは、前記内部電極層およびグリーンシートの積層体を、10−14 〜10−6Paの酸素分圧を持つ雰囲気中で、900℃以上、1000℃未満の温度で焼成する。内部電極層における主導電層および副導電層を前述した膜厚範囲で設定し、しかも、このような条件で焼成することにより、主導電層および副導電層が完全に合金化することなく、ニッケル粒子の粒成長による球状化を抑制することができる。焼成温度を900℃未満とすると、焼結後の誘電体層の緻密化が不十分となり、静電容量が不足する傾向にあり、また、1000℃以上とすると、誘電体層が過焼成となり、直流電界印加時の容量経時変化が大きくなる傾向にある。 Preferably, the laminate of the internal electrode layer and the green sheet is fired at a temperature of 900 ° C. or higher and lower than 1000 ° C. in an atmosphere having an oxygen partial pressure of 10 −14 to 10 −6 Pa. By setting the main conductive layer and the sub conductive layer in the internal electrode layer within the above-mentioned film thickness range, and firing under such conditions, the main conductive layer and the sub conductive layer are not completely alloyed, Spheroidization due to grain growth of particles can be suppressed. If the firing temperature is less than 900 ° C., densification of the dielectric layer after sintering tends to be insufficient and the capacitance tends to be insufficient, and if it is 1000 ° C. or more, the dielectric layer becomes over-fired, There is a tendency that the capacity change with time when a DC electric field is applied increases.

好ましくは、前記積層体を焼成した後に、10−3〜100Paの酸素分圧を持つ雰囲気中で、950℃以下の温度でアニールする。上記の焼成後に、特定のアニール条件でアニールさせることで、誘電体層の再酸化が図られ、誘電体層の半導体化を阻止し、高い絶縁抵抗を取得することができる。 Preferably, after firing the laminate, annealing is performed at a temperature of 950 ° C. or lower in an atmosphere having an oxygen partial pressure of 10 −3 to 100 Pa. After the firing, annealing is performed under specific annealing conditions, so that the dielectric layer can be re-oxidized, the dielectric layer can be prevented from becoming a semiconductor, and high insulation resistance can be obtained.

本発明で用いることができるグリーンシートの材質および製造方法などは、特に限定されず、ドクターブレード法により成形されるセラミックグリーンシート、押出成形されたフィルムを二軸延伸して得られる多孔質のセラミックグリーンシートなどであっても良い。   The material and manufacturing method of the green sheet that can be used in the present invention are not particularly limited, and the ceramic green sheet formed by the doctor blade method, the porous ceramic obtained by biaxially stretching the extruded film It may be a green sheet or the like.

本発明によれば、特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品およびその製造方法を提供することができる。   According to the present invention, even when each thickness of the internal electrode layer is thinned, the grain growth of Ni particles in the firing stage is suppressed, spheroidization, electrode breakage is effectively prevented, and the capacitance is reduced. It is possible to provide an electronic component such as a multilayer ceramic capacitor and a method for manufacturing the same.

以下、本発明を、図面に示す実施形態に基づき説明する。ここにおいて、図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、図2は図1に示す内部電極層の要部断面図、図3(A)〜図3(C)および図4(A)〜図4(C)は内部電極層用膜の転写方法を示す要部断面図である。
まず、本発明に係る電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、コンデンサ素体4と、第1端子電極6と、第2端子電極8とを有する。コンデンサ素体4は、誘電体層10と、内部電極層12とを有し、誘電体層10の間に、これらの内部電極層12が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素体4の第1端部4aの外側に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層12は、コンデンサ素体4の第2端部4bの外側に形成してある第2端子電極8の内側に対して電気的に接続してある。
Hereinafter, the present invention will be described based on embodiments shown in the drawings. Here, FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of essential parts of the internal electrode layer shown in FIG. 1, and FIGS. 3 (A) to 3 (C) 4 (A) to 4 (C) are cross-sectional views showing the main part of the method for transferring the internal electrode layer film.
First, an overall configuration of a multilayer ceramic capacitor will be described as an embodiment of an electronic component according to the present invention.
As shown in FIG. 1, the multilayer ceramic capacitor 2 according to the present embodiment includes a capacitor body 4, a first terminal electrode 6, and a second terminal electrode 8. The capacitor body 4 includes dielectric layers 10 and internal electrode layers 12, and the internal electrode layers 12 are alternately stacked between the dielectric layers 10. One internal electrode layer 12 that is alternately stacked is electrically connected to the inside of the first terminal electrode 6 that is formed outside the first end 4 a of the capacitor body 4. Further, the other internal electrode layers 12 stacked alternately are electrically connected to the inside of the second terminal electrode 8 formed outside the second end portion 4 b of the capacitor body 4.

本実施形態では、図2に示すように、各内部電極層12は、主導電層40と、その両側に積層される一対の副導電層42とで構成される。なお、本発明では、いずれか一方の副導電層42は省略しても良い。   In this embodiment, as shown in FIG. 2, each internal electrode layer 12 includes a main conductive layer 40 and a pair of sub conductive layers 42 stacked on both sides thereof. In the present invention, either one of the sub conductive layers 42 may be omitted.

主導電層40は、ニッケルを主成分とする金属層、またはニッケルを主成分とする他の金属との合金層で構成してある。主導電層40におけるニッケルの割合は、主導電層40を100質量%として、好ましくは99〜100質量%、さらに好ましくは99.5〜100質量%である。主成分としてのニッケルの割合が少なすぎると、電気抵抗の増大や焼成時のニッケル粒子の粒成長による球状化や電極途切れなどが発生し易くなる傾向にある。   The main conductive layer 40 is composed of a metal layer mainly composed of nickel or an alloy layer with another metal mainly composed of nickel. The proportion of nickel in the main conductive layer 40 is preferably 99 to 100% by mass, more preferably 99.5 to 100% by mass, with the main conductive layer 40 being 100% by mass. If the proportion of nickel as the main component is too small, there is a tendency that electrical resistance increases, spheroidization due to grain growth of nickel particles during firing, electrode breakage, and the like are likely to occur.

なお、主導電層40におけるニッケルと合金を構成することが可能な副成分としての金属としては、たとえばTa、Mo、Zr、Nb、W、Co、Fe、Cuなどが例示される。   In addition, as a metal as a subcomponent which can comprise nickel and the alloy in the main conductive layer 40, Ta, Mo, Zr, Nb, W, Co, Fe, Cu etc. are illustrated, for example.

副導電層42は、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、白金(Pt)、イリジウム(Ir)およびオスミウム(Os)から選ばれる少なくとも1種の貴金属元素を主成分として有する金属層または合金層で構成される。主成分として含まれるこれらの元素の割合は、副導電層42を100質量%として、好ましくは99〜100質量%、さらに好ましくは99.5〜100質量%である。主成分としての貴金属元素の割合が少なすぎると、焼成段階での主導電層40におけるNi粒子の粒成長を抑制する効果が少なくなる傾向にある。副導電層において、主成分以外に含まれても良い成分としては、Cu,Co,Fe,Ta,Nb,W,Zr,Au,Pdなどが例示される。   The sub-conductive layer 42 is a metal having as a main component at least one noble metal element selected from ruthenium (Ru), rhodium (Rh), rhenium (Re), platinum (Pt), iridium (Ir) and osmium (Os). It consists of a layer or an alloy layer. The ratio of these elements contained as the main component is preferably 99 to 100% by mass, more preferably 99.5 to 100% by mass, with the sub-conductive layer 42 being 100% by mass. If the ratio of the noble metal element as the main component is too small, the effect of suppressing the grain growth of Ni particles in the main conductive layer 40 in the firing stage tends to be reduced. Examples of components that may be contained in the sub-conductive layer other than the main component include Cu, Co, Fe, Ta, Nb, W, Zr, Au, and Pd.

これらの主導電層40と副導電層42との間には、これらの層を構成する各主成分同士の合金層が形成されていても良い。なお、主導電層40および/または副導電層42中には、P、S、C等の各種微量成分が0.1モル%程度以下で含まれていてもよい。   Between the main conductive layer 40 and the sub conductive layer 42, an alloy layer of main components constituting these layers may be formed. The main conductive layer 40 and / or the sub conductive layer 42 may contain various trace components such as P, S, and C in an amount of about 0.1 mol% or less.

好ましくは、副導電層42の厚みtbが、0μmより大きく0.1μm以下、さらに好ましくは0μm(0は含まない)〜0.08μmである。また、好ましくは、主導電層40の厚みtaが、0.1μm以上1.0μm以下である。さらに、好ましくは、副導電層42の厚みtbは、主導電層taの厚みに比較して、好ましくは0%より大きく30%以下、さらに好ましくは0%より大きく20%以下の厚みである。また、主導電層40および一対の副導電層42を含む内部電極層12のトータルでの厚みは、好ましくは、1μm以下、好ましくは0.1μm以上0.5μm以下である。副導電層42の厚みが薄すぎると、本発明の効果が少なく、副導電層42の厚みが主導電層40の厚みに対して大きすぎると、トータルでの内部電極層の厚みを薄くするためには、主導電層40の厚みが薄くなりすぎ、低抵抗化の点で好ましくない。   Preferably, the thickness tb of the sub-conductive layer 42 is greater than 0 μm and 0.1 μm or less, more preferably 0 μm (not including 0) to 0.08 μm. Preferably, the thickness ta of the main conductive layer 40 is not less than 0.1 μm and not more than 1.0 μm. Further, preferably, the thickness tb of the sub conductive layer 42 is preferably greater than 0% and not greater than 30%, more preferably greater than 0% and not greater than 20%, as compared to the thickness of the main conductive layer ta. Further, the total thickness of the internal electrode layer 12 including the main conductive layer 40 and the pair of sub conductive layers 42 is preferably 1 μm or less, and preferably 0.1 μm or more and 0.5 μm or less. If the thickness of the sub-conductive layer 42 is too thin, the effect of the present invention is small. If the thickness of the sub-conductive layer 42 is too large with respect to the thickness of the main conductive layer 40, the total thickness of the internal electrode layers is reduced. In this case, the thickness of the main conductive layer 40 becomes too thin, which is not preferable in terms of resistance reduction.

なお、内部電極層12における一対の副導電層42は、同じ膜厚であることが好ましいが、異なる膜厚であっても良い。また、これらの一対の副導電層42は、同じ材質で構成することが、製造工程の簡略化から好ましいが、異なる材質で構成しても良い。   The pair of sub conductive layers 42 in the internal electrode layer 12 preferably have the same film thickness, but may have different film thicknesses. The pair of sub-conductive layers 42 are preferably made of the same material because of simplification of the manufacturing process, but may be made of different materials.

このように構成してある内部電極層12は、後で詳細に説明するように、図3〜図4に示すように、内部電極層用膜12aをセラミックグリーンシート10aに転写して形成される。内部電極層12の厚みは、焼成による水平方向の収縮分だけ内部電極層用膜12aよりも厚くなる。   The internal electrode layer 12 configured as described above is formed by transferring the internal electrode layer film 12a to the ceramic green sheet 10a as shown in FIGS. . The internal electrode layer 12 is thicker than the internal electrode layer film 12a by the amount of horizontal contraction caused by firing.

誘電体層10の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。この誘電体層10は、好ましくは、還元雰囲気焼成が可能な誘電体材料で構成してある。   The material of the dielectric layer 10 is not particularly limited, and is made of a dielectric material such as calcium titanate, strontium titanate and / or barium titanate. The dielectric layer 10 is preferably made of a dielectric material that can be fired in a reducing atmosphere.

各誘電体層10の厚みは、特に限定されないが、数μm〜数百μmのものが一般的である。特に本実施形態では、好ましくは5μm以下、より好ましくは3μm以下に薄層化されている。   The thickness of each dielectric layer 10 is not particularly limited, but is generally several μm to several hundred μm. In particular, in this embodiment, the thickness is preferably 5 μm or less, more preferably 3 μm or less.

端子電極6および8の材質も特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極6および8の厚みも特に限定されないが、通常10〜50μm程度である。   The material of the terminal electrodes 6 and 8 is not particularly limited, but usually copper, copper alloy, nickel, nickel alloy, or the like is used, but silver, silver-palladium alloy, or the like can also be used. The thickness of the terminal electrodes 6 and 8 is not particularly limited, but is usually about 10 to 50 μm.

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.6〜5.6mm、好ましくは0.6〜3.2mm)×横(0.3〜5.0mm、好ましくは0.3〜1.6mm)×厚み(0.1〜1.9mm、好ましくは0.3〜1.6mm)程度である。   The shape and size of the multilayer ceramic capacitor 2 may be appropriately determined according to the purpose and application. When the multilayer ceramic capacitor 2 has a rectangular parallelepiped shape, it is usually vertical (0.6 to 5.6 mm, preferably 0.6 to 3.2 mm) × horizontal (0.3 to 5.0 mm, preferably 0.3 to 1.6 mm) × thickness (0.1 to 1.9 mm, preferably 0.3 to 1.6 mm).

次に、積層セラミックコンデンサ2の製造方法の一例を説明する。   Next, an example of a method for manufacturing the multilayer ceramic capacitor 2 will be described.

まず、焼成後に図1に示す誘電体層10を構成することになるセラミックグリーンシートを製造するために、誘電体ペーストを準備する。
誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
First, a dielectric paste is prepared in order to manufacture a ceramic green sheet that will form the dielectric layer 10 shown in FIG. 1 after firing.
The dielectric paste is usually composed of an organic solvent-based paste obtained by kneading a dielectric material and an organic vehicle, or an aqueous paste.

誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が0.1〜3.0μm程度の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。   As the dielectric material, various compounds to be complex oxides and oxides, for example, carbonates, nitrates, hydroxides, organometallic compounds, and the like are appropriately selected and used by mixing. The dielectric material is usually used as a powder having an average particle size of about 0.1 to 3.0 μm. In order to form a very thin green sheet, it is desirable to use a powder finer than the thickness of the green sheet.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダが用いられるが、好ましくはポリビニルブチラールなどのブチラール系樹脂が用いられる。   An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used in the organic vehicle is not particularly limited, and various ordinary binders such as ethyl cellulose, polyvinyl butyral, and acrylic resin are used, but a butyral resin such as polyvinyl butyral is preferably used.

また、有機ビヒクルに用いられる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエンなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえばバインダは1〜5質量%程度、溶剤(または水)は10〜50質量%程度とすればよい。   Moreover, the organic solvent used for the organic vehicle is not particularly limited, and organic solvents such as terpineol, butyl carbitol, acetone, and toluene are used. Further, the vehicle in the aqueous paste is obtained by dissolving a water-soluble binder in water. The water-soluble binder is not particularly limited, and polyvinyl alcohol, methyl cellulose, hydroxyethyl cellulose, water-soluble acrylic resin, emulsion and the like are used. The content of each component in the dielectric paste is not particularly limited, and the normal content, for example, the binder may be about 1 to 5% by mass, and the solvent (or water) may be about 10 to 50% by mass.

誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。ただし、これらの総含有量は、10質量%以下とすることが望ましい。バインダ樹脂として、ブチラール系樹脂を用いる場合には、可塑剤は、バインダ樹脂100質量部に対して、25〜100質量部の含有量であることが好ましい。可塑剤が少なすぎると、グリーンシートが脆くなる傾向にあり、多すぎると、可塑剤が滲み出し、取り扱いが困難である。   The dielectric paste may contain additives selected from various dispersants, plasticizers, dielectrics, glass frit, insulators and the like as required. However, the total content of these is preferably 10% by mass or less. When a butyral resin is used as the binder resin, the plasticizer preferably has a content of 25 to 100 parts by mass with respect to 100 parts by mass of the binder resin. If the amount of the plasticizer is too small, the green sheet tends to be brittle. If the amount is too large, the plasticizer oozes out and is difficult to handle.

次に、上記誘電体ペーストを用いて、ドクターブレード法などにより、図4(A)に示すように、第2支持シートとしてのキャリアシート30上に、好ましくは0.5〜30μm、より好ましくは0.5〜10μm程度の厚みで、グリーンシート10aを形成する。グリーンシート10aは、キャリアシート30に形成された後に乾燥される。グリーンシート10aの乾燥温度は、好ましくは50〜100℃であり、乾燥時間は、好ましくは1〜5分である。   Next, using the dielectric paste, by a doctor blade method or the like, as shown in FIG. 4A, on the carrier sheet 30 as the second support sheet, preferably 0.5 to 30 μm, more preferably The green sheet 10a is formed with a thickness of about 0.5 to 10 μm. The green sheet 10 a is dried after being formed on the carrier sheet 30. The drying temperature of the green sheet 10a is preferably 50 to 100 ° C., and the drying time is preferably 1 to 5 minutes.

次に、上記のキャリアシート30とは別に、図3(A)に示すように、第1支持シートとしてのキャリアシート20を準備し、その上に、剥離層22を形成する。次に、剥離層22の表面に、焼成後に内部電極層12を構成することになる内部電極層用膜12aを所定パターンで形成する。   Next, separately from the carrier sheet 30, as shown in FIG. 3A, a carrier sheet 20 as a first support sheet is prepared, and a release layer 22 is formed thereon. Next, an internal electrode layer film 12 a that will form the internal electrode layer 12 after firing is formed in a predetermined pattern on the surface of the release layer 22.

内部電極層用膜12aは、主導電層40を構成することになる膜40aが、副導電層42を形成することになる膜42aにより挟まれた積層膜で構成される。   The internal electrode layer film 12a is formed of a laminated film in which the film 40a that forms the main conductive layer 40 is sandwiched between the films 42a that form the sub conductive layer 42.

形成される内部電極層用膜12aのトータルの厚さt1は、好ましくは0.1〜1μm、より好ましくは0.1〜0.5μm程度である。   The total thickness t1 of the formed internal electrode layer film 12a is preferably about 0.1 to 1 μm, more preferably about 0.1 to 0.5 μm.

内部電極層用膜12aの形成方法は、特に限定されず、薄膜法や印刷法などが挙げられる。以下に、薄膜法で形成する場合と、印刷法で形成する場合とを、分けて説明する。   The method for forming the internal electrode layer film 12a is not particularly limited, and examples thereof include a thin film method and a printing method. Hereinafter, the case of forming by the thin film method and the case of forming by the printing method will be described separately.

薄膜法
まず、薄膜法により内部電極層用膜12aを形成する場合を説明する。
Thin Film Method First, the case where the internal electrode layer film 12a is formed by the thin film method will be described.

薄膜法としては、たとえば、メッキ法、蒸着、スパッタリングなどが挙げられる。たとえばスパッタリング法により、剥離層22の表面に内部電極層用膜12aを形成する場合には、以下のようにして行う。   Examples of the thin film method include plating, vapor deposition, and sputtering. For example, when the internal electrode layer film 12a is formed on the surface of the release layer 22 by sputtering, it is performed as follows.

まず、スパッタリングターゲット材料としては、上述した膜42aおよび膜40aを形成するための二種類の材料を準備する。本実施形態では、まず膜42aを形成するためのターゲットを用いて、スパッタリングを行い、次に、膜40aを形成するためのターゲットを用いてスパッタリングを行い、その後に、膜42aを形成するためのターゲットを用いて、スパッタリングを行い、三層の膜を形成する。これらのスパッタリングは、同一チャンバ内で連続して行うことが好ましいが、別チャンバで行っても良い。   First, as the sputtering target material, two types of materials for forming the above-described film 42a and film 40a are prepared. In this embodiment, sputtering is first performed using a target for forming the film 42a, then sputtering is performed using a target for forming the film 40a, and then the film 42a is formed. Sputtering is performed using a target to form a three-layer film. These sputterings are preferably performed continuously in the same chamber, but may be performed in separate chambers.

スパッタリングの条件としては、到達真空度が好ましくは10−2Pa以下、より好ましくは10−3Pa以下、Arガス導入圧力が好ましくは0.1〜2Pa、より好ましくは0.3〜0.8Pa、出力が好ましくは50〜400W、より好ましくは100〜300W、スパッタリング温度が好ましくは20〜150℃、より好ましくは20〜120℃である。 As the sputtering conditions, the ultimate vacuum is preferably 10 −2 Pa or less, more preferably 10 −3 Pa or less, and the Ar gas introduction pressure is preferably 0.1 to 2 Pa, more preferably 0.3 to 0.8 Pa. The output is preferably 50 to 400 W, more preferably 100 to 300 W, and the sputtering temperature is preferably 20 to 150 ° C., more preferably 20 to 120 ° C.

印刷法
次に、印刷法により内部電極層用膜12aを形成する場合を説明する。
Printing will be explained a case of forming the internal electrode layer film 12a by the printing method.

印刷法としては、たとえば、スクリーン印刷などが挙げられる。印刷法の1種であるスクリーン印刷法により、剥離層22の表面に内部電極層用膜12aとしての内部電極層用導電性ペースト膜を形成する場合には、以下のようにして行う。   Examples of the printing method include screen printing. When the internal electrode layer conductive paste film as the internal electrode layer film 12a is formed on the surface of the release layer 22 by the screen printing method, which is a kind of printing method, the following is performed.

まず、膜40aおよび膜42aを形成するための金属粉または合金粉を準備する。これらの粉の平均粒径は、好ましくは0.01〜0.4μm(さらに好ましくは0.05〜0.2μm)である。各金属粉または合金粉を有機ビヒクルとともに混練してペースト化し、それぞれの膜40aおよび42aを形成するための導電性ペーストを得る。有機ビヒクルは、上記誘電体ペーストにおける場合と同様の材質を用いることができる。得られた導電性ペーストを、順次、剥離層22の表面に所定パターンで形成することで、所定パターンの三層構造の内部電極層用膜12aが得られる。   First, metal powder or alloy powder for forming the film 40a and the film 42a is prepared. The average particle size of these powders is preferably 0.01 to 0.4 μm (more preferably 0.05 to 0.2 μm). Each metal powder or alloy powder is kneaded with an organic vehicle to form a paste, thereby obtaining a conductive paste for forming the respective films 40a and 42a. The organic vehicle can be made of the same material as in the dielectric paste. By sequentially forming the obtained conductive paste in a predetermined pattern on the surface of the release layer 22, the internal electrode layer film 12 a having a predetermined pattern of a three-layer structure can be obtained.

次に、上記のキャリアシート20および30とは別に、図3(A)に示すように、第3支持シートとしてのキャリアシート26の表面に接着層28が形成してある接着層転写用シートを準備する。キャリアシート26は、キャリアシート20および30と同様なシートで構成される。   Next, separately from the carrier sheets 20 and 30, as shown in FIG. 3A, an adhesive layer transfer sheet in which an adhesive layer 28 is formed on the surface of a carrier sheet 26 as a third support sheet. prepare. The carrier sheet 26 is composed of a sheet similar to the carrier sheets 20 and 30.

次に、図3(A)に示す内部電極層用膜12aの表面に、接着層を形成するために、本実施形態では、転写法を採用している。すなわち、図3(B)に示すように、キャリアシート26の接着層28を、内部電極層用膜12aの表面に押し付け、加熱加圧して、その後キャリアシート26を剥がすことにより、図3(C)に示すように、接着層28を、内部電極層用膜12aの表面に転写する。   Next, in order to form an adhesive layer on the surface of the internal electrode layer film 12a shown in FIG. 3A, a transfer method is employed in this embodiment. That is, as shown in FIG. 3 (B), the adhesive layer 28 of the carrier sheet 26 is pressed against the surface of the internal electrode layer film 12a, heated and pressurized, and then the carrier sheet 26 is peeled off, whereby FIG. ), The adhesive layer 28 is transferred to the surface of the internal electrode layer film 12a.

その時の加熱温度は、40〜100℃が好ましく、また、加圧力は、0.2〜15MPaが好ましい。加圧は、プレスによる加圧でも、カレンダロールによる加圧でも良いが、一対のロールにより行うことが好ましい。   The heating temperature at that time is preferably 40 to 100 ° C., and the pressure is preferably 0.2 to 15 MPa. The pressurization may be a pressurization or a calender roll, but is preferably performed by a pair of rolls.

その後に、内部電極層用膜12aを、図4(A)に示すキャリアシート30の表面に形成してあるグリーンシート10aの表面に接着する。そのために、図4(B)に示すように、キャリアシート20の内部電極層用膜12aを、接着層28を介して、グリーンシート10aの表面にキャリアシート20と共に押し付け、加熱加圧して、図4(C)に示すように、内部電極層用膜12aを、グリーンシート10aの表面に転写する。ただし、グリーンシート側のキャリアシート30が引き剥がされることから、グリーンシート10a側から見れば、グリーンシート10aが内部電極層用膜12aに接着層28を介して転写される。   Thereafter, the internal electrode layer film 12a is adhered to the surface of the green sheet 10a formed on the surface of the carrier sheet 30 shown in FIG. For this purpose, as shown in FIG. 4B, the internal electrode layer film 12a of the carrier sheet 20 is pressed together with the carrier sheet 20 through the adhesive layer 28 together with the carrier sheet 20, and heated and pressurized. As shown in FIG. 4C, the internal electrode layer film 12a is transferred to the surface of the green sheet 10a. However, since the carrier sheet 30 on the green sheet side is peeled off, when viewed from the green sheet 10 a side, the green sheet 10 a is transferred to the internal electrode layer film 12 a via the adhesive layer 28.

この転写時の加熱および加圧は、プレスによる加圧・加熱でも、カレンダロールによる加圧・加熱でも良いが、一対のロールにより行うことが好ましい。その加熱温度および加圧力は、接着層28を転写するときと同様である。   The heating and pressurization at the time of transfer may be pressurization / heating with a press or pressurization / heating with a calender roll, but is preferably performed with a pair of rolls. The heating temperature and pressure are the same as when the adhesive layer 28 is transferred.

このような図3(A)〜図4(C)に示す工程により、単一のグリーンシート10a上に、三層構造で所定パターンの内部電極層用膜12aが形成される。これを用いて、内部電極層用膜12aおよびグリーンシート10aが交互に多数積層された積層体を得る。   3A to 4C, the internal electrode layer film 12a having a predetermined pattern is formed in a three-layer structure on the single green sheet 10a. By using this, a laminated body in which a large number of internal electrode layer films 12a and green sheets 10a are alternately laminated is obtained.

その後、この積層体を最終加圧した後、キャリアシート20を引き剥がす。最終加圧時の圧力は、好ましくは10〜200MPaである。また、加熱温度は、40〜100℃が好ましい。   Thereafter, the final pressure is applied to the laminate, and then the carrier sheet 20 is peeled off. The pressure at the time of final pressurization is preferably 10 to 200 MPa. Moreover, 40-100 degreeC is preferable for heating temperature.

その後に、積層体を所定サイズに切断し、グリーンチップを形成する。そして、グリーンチップを脱バインダ処理および焼成する。   Thereafter, the laminate is cut into a predetermined size to form a green chip. Then, the green chip is subjected to binder removal processing and firing.

脱バインダ処理は、本発明のように内部電極層の主導電層に卑金属としてのNiを用いる場合、脱バインダ雰囲気中のAir中またはN中にすることが好ましい。また、それ以外の脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、より好ましくは10〜50℃/時間、保持温度を好ましくは200〜400℃、より好ましくは250〜350℃、温度保持時間を好ましくは0.5〜20時間、より好ましくは1〜10時間とする。 When Ni as a base metal is used for the main conductive layer of the internal electrode layer as in the present invention, the binder removal treatment is preferably performed in Air or N 2 in a binder removal atmosphere. As other binder removal conditions, the temperature rising rate is preferably 5 to 300 ° C./hour, more preferably 10 to 50 ° C./hour, and the holding temperature is preferably 200 to 400 ° C., more preferably 250 to 350. The temperature holding time is preferably 0.5 to 20 hours, more preferably 1 to 10 hours.

本発明では、グリーンチップの焼成を、酸素分圧が好ましくは10−14 〜10−6Pa、より好ましくは10−12 〜10−8Paの雰囲気で行う。焼成時の酸素分圧が低すぎると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがあり、逆に酸素分圧が高すぎると、内部電極層が酸化する傾向がある。 In the present invention, the green chip is fired in an atmosphere with an oxygen partial pressure of preferably 10 −14 to 10 −6 Pa, more preferably 10 −12 to 10 −8 Pa. If the oxygen partial pressure during firing is too low, the conductive material of the internal electrode layer may abnormally sinter and break, and conversely if the oxygen partial pressure is too high, the internal electrode layer tends to oxidize. .

本発明では、グリーンチップの焼成を、好ましくは900℃以上、1000℃未満の低温で行う。焼成温度を900℃未満とすると、焼結後の誘電体層の緻密化が不十分となり、静電容量が不足する傾向にあり、また、1000℃以上とすると、誘電体層が過焼成となり、直流電界印加時の容量経時変化が大きくなる傾向にある。   In the present invention, the green chip is fired at a low temperature of preferably 900 ° C. or higher and lower than 1000 ° C. When the firing temperature is less than 900 ° C., densification of the dielectric layer after sintering tends to be insufficient and the capacitance tends to be insufficient, and when it is 1000 ° C. or more, the dielectric layer becomes over-fired, There is a tendency that the capacity change with time when a DC electric field is applied becomes large.

これ以外の焼成条件としては、昇温速度を好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間、温度保持時間を好ましくは0.5〜8時間、より好ましくは1〜3時間、冷却速度を好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、NとHとの混合ガスをウェット(加湿)状態で用いることが好ましい。 As other firing conditions, the rate of temperature rise is preferably 50 to 500 ° C./hour, more preferably 200 to 300 ° C./hour, and the temperature holding time is preferably 0.5 to 8 hours, more preferably 1 to 3 hours. The time and cooling rate are preferably 50 to 500 ° C./hour, more preferably 200 to 300 ° C./hour. The firing atmosphere is preferably a reducing atmosphere, and as the atmosphere gas, for example, a mixed gas of N 2 and H 2 is preferably used in a wet (humidified) state.

本発明では、焼成後のコンデンサチップ体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これにより絶縁抵抗(IR)の加速寿命を著しく長くすることができ、信頼性が向上する。   In the present invention, it is preferable to anneal the sintered capacitor chip body. Annealing is a process for re-oxidizing the dielectric layer, whereby the accelerated lifetime of the insulation resistance (IR) can be remarkably increased, and the reliability is improved.

本発明では、焼成後コンデンサチップ体のアニールを、焼成時の還元雰囲気よりも高い酸素分圧下で行うことが好ましく、具体的には、酸素分圧が好ましくは10−3〜100Pa、より好ましくは10−2〜10Paの雰囲気で行う。アニール時の酸素分圧が低すぎると、誘電体層2の再酸化が困難であり、逆に高すぎると、内部電極層のニッケルが酸化して絶縁化する傾向にある。 In the present invention, it is preferable to anneal the capacitor chip body after firing under an oxygen partial pressure higher than the reducing atmosphere during firing. Specifically, the oxygen partial pressure is preferably 10 −3 to 100 Pa, more preferably It is performed in an atmosphere of 10 −2 to 10 Pa. If the oxygen partial pressure during annealing is too low, it is difficult to re-oxidize the dielectric layer 2, and conversely if too high, nickel in the internal electrode layer tends to oxidize and insulate.

本発明では、アニール時の保持温度または最高温度を、好ましくは950℃以下、より好ましくは750〜950℃、特に好ましくは800〜950℃とする。また、本発明では、これらの温度の保持時間を、好ましくは0.5〜4時間、より好ましくは1〜3時間とする。アニール時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のNiが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。   In the present invention, the holding temperature or maximum temperature during annealing is preferably 950 ° C. or lower, more preferably 750 to 950 ° C., and particularly preferably 800 to 950 ° C. In the present invention, the holding time of these temperatures is preferably 0.5 to 4 hours, more preferably 1 to 3 hours. If the holding temperature or maximum temperature during annealing is less than the above range, the dielectric material is insufficiently oxidized and the insulation resistance life tends to be shortened. In addition to a decrease, it tends to react with the dielectric substrate and shorten its lifetime. Note that annealing may be composed of only a temperature raising process and a temperature lowering process. That is, the temperature holding time may be zero. In this case, the holding temperature is synonymous with the maximum temperature.

これ以外のアニール条件としては、冷却速度を好ましくは50〜500℃/時間、より好ましくは100〜300℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。 As other annealing conditions, the cooling rate is preferably 50 to 500 ° C./hour, more preferably 100 to 300 ° C./hour. Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used.

なお、Nガスを加湿するには、例えばウェッター等を使用すればよい。この場合、水温は0〜75℃程度が好ましい。 Note that to wet the N 2 gas may be used, for example, a wetter or the like. In this case, the water temperature is preferably about 0 to 75 ° C.

脱バインダ処理、焼成およびアニールは、連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、アニールの保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までNガスあるいは加湿したNガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、アニール時の保持温度まで冷却した後は、再びNガスあるいは加湿したNガス雰囲気に変更して冷却を続けることが好ましい。また、アニールに際しては、Nガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、アニールの全過程を加湿したNガス雰囲気としてもよい。 The binder removal treatment, firing and annealing may be performed continuously or independently. When these are performed continuously, after removing the binder, the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature at the time of baking to perform baking, and then cooled to reach the annealing holding temperature. Sometimes it is preferable to perform annealing by changing the atmosphere. On the other hand, when performing these independently, at the time of firing, after raising the temperature under N 2 gas atmosphere with N 2 gas or wet to the holding temperature of the binder removal processing, further continuing the heating to change the atmosphere Preferably, after cooling to the holding temperature at the time of annealing, it is preferable to change to the N 2 gas or humidified N 2 gas atmosphere again and continue cooling. In annealing, the temperature may be changed to a holding temperature in an N 2 gas atmosphere, and then the atmosphere may be changed, or the entire annealing process may be a humidified N 2 gas atmosphere.

このようにして得られた焼結体(素子本体4)には、例えばバレル研磨、サンドプラスト等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極6,8が形成される。端子電極用ペーストの焼成条件は、例えば、加湿したNとHとの混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、必要に応じ、端子電極6,8上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した電極ペーストと同様にして調製すればよい。
このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
The sintered body (element body 4) thus obtained is subjected to end surface polishing by, for example, barrel polishing, sand plast, etc., and terminal electrode paste 6 is baked to form terminal electrodes 6 and 8. The firing conditions for the terminal electrode paste are preferably, for example, about 10 minutes to 1 hour at 600 to 800 ° C. in a humidified mixed gas of N 2 and H 2 . Then, if necessary, a pad layer is formed on the terminal electrodes 6 and 8 by plating or the like. In addition, what is necessary is just to prepare the paste for terminal electrodes like the above-mentioned electrode paste.
The multilayer ceramic capacitor of the present invention thus manufactured is mounted on a printed circuit board by soldering or the like and used for various electronic devices.

本実施形態では、静電容量の低下が効果的に抑制された積層セラミックコンデンサ2を提供することができる。Ru、Rh、Re、Pt、IrおよびOsは、Niよりも融点が高い貴金属である。また、これらの金属または合金を主成分とする副導電層42は、誘電体層10との濡れ性および密着性に優れている。したがって、この副導電層42を、主導電層40と誘電体層10との間に形成することで、焼成段階でのNi粒子の粒成長を抑制し、球状化、電極途切れなどを有効に防止し、静電容量の低下を効果的に抑制することができる。また、内部電極層12と誘電体層10とのデラミネーションなども防止することができる。さらに、誘電体粉末の焼成不良を生じることがない。   In the present embodiment, it is possible to provide the multilayer ceramic capacitor 2 in which the decrease in capacitance is effectively suppressed. Ru, Rh, Re, Pt, Ir and Os are noble metals having a melting point higher than that of Ni. Further, the sub-conductive layer 42 mainly composed of these metals or alloys is excellent in wettability and adhesion with the dielectric layer 10. Therefore, by forming the sub-conductive layer 42 between the main conductive layer 40 and the dielectric layer 10, the grain growth of Ni particles in the firing stage is suppressed, and spheroidization and electrode breakage are effectively prevented. And the fall of an electrostatic capacitance can be controlled effectively. Further, delamination between the internal electrode layer 12 and the dielectric layer 10 can be prevented. Furthermore, there is no firing failure of the dielectric powder.

また、本実施形態では、グリーンシート10aが破壊または変形されることなく、グリーンシート10aの表面に高精度に乾式タイプの内部電極層用膜12aを容易且つ高精度に転写することが可能である。特に、電極層またはグリーンシートの表面に、転写法により接着層28を形成し、その接着層28を介して、内部電極層用膜12aをグリーンシート10aの表面に接着する。接着層28を形成することで、内部電極層用膜12aをグリーンシート10aの表面に接着させて転写する際に、高い圧力や熱が不要となり、より低圧および低温での接着が可能になる。したがって、グリーンシート10aが極めて薄い場合でも、グリーンシート10aが破壊されることはなくなり、内部電極層用膜12aおよびグリーンシート10aを良好に積層することができ、短絡不良なども発生しない。   In the present embodiment, the dry-type internal electrode layer film 12a can be easily and highly accurately transferred to the surface of the green sheet 10a without breaking or deforming the green sheet 10a. . In particular, the adhesive layer 28 is formed on the surface of the electrode layer or the green sheet by a transfer method, and the internal electrode layer film 12a is adhered to the surface of the green sheet 10a via the adhesive layer 28. By forming the adhesive layer 28, when the internal electrode layer film 12a is transferred to the surface of the green sheet 10a and transferred, high pressure and heat are not required, and bonding at a lower pressure and a lower temperature is possible. Therefore, even when the green sheet 10a is very thin, the green sheet 10a is not destroyed, the internal electrode layer film 12a and the green sheet 10a can be satisfactorily laminated, and no short circuit failure occurs.

以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to such embodiment at all, Of course, in the range which does not deviate from the summary of this invention, it can implement in various aspects. .

たとえば、本発明は、積層セラミックコンデンサに限らず、その他の電子部品に適用することが可能である。   For example, the present invention is not limited to a multilayer ceramic capacitor and can be applied to other electronic components.

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。   Hereinafter, the present invention will be described based on further detailed examples, but the present invention is not limited to these examples.

実施例1
各ペーストの作製
まず、BaTiO粉末(BT−005/堺化学工業(株))と、MgCO、MnCO、LiSiO、SrO−B−SiO−ZnO−Alおよび希土類(Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y)から選択された粉末とを、ボールミルにより16時間、湿式混合し、乾燥させることにより誘電体材料とした。これら原料粉末の平均粒径は0.1〜1μmであった。SrO−B−SiO−ZnO−Alは、SrO、B、SiO、ZnOおよびAlをボールミルにより湿式混合し、乾燥後に空気中で焼成したものを、ボールミルにより湿式粉砕して作製した。
Example 1
Preparation of each paste First, BaTiO 3 powder (BT-005 / Sakai Chemical Industry Co., Ltd.), MgCO 3 , MnCO 3 , Li 2 SiO 3 , SrO—B 2 O 3 —SiO 2 —ZnO—Al 2 O 3 And rare earths (Gd 2 O 3 , Tb 4 O 7 , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Yb 2 O 3 , Lu 2 O 3 , Y 2 O 3 ) The powder thus obtained was wet mixed by a ball mill for 16 hours and dried to obtain a dielectric material. These raw material powders had an average particle size of 0.1 to 1 μm. SrO—B 2 O 3 —SiO 2 —ZnO—Al 2 O 3 is obtained by wet-mixing SrO, B 2 O 3 , SiO 2 , ZnO and Al 2 O 3 with a ball mill, followed by baking in air after drying. It was prepared by wet pulverization with a ball mill.

得られた誘電体材料をペースト化するために、有機ビヒクルを誘電体材料に加え、ボールミルで混合し、誘電体グリーンシート用ペーストを得た。有機ビヒクルは、誘電体材料100質量部に対して、バインダとしてポリビニルブチラール:6質量部、可塑剤としてフタル酸ビス(2エチルヘキシル)(DOP):3質量部、酢酸エチル:55質量部、トルエン:10質量部、剥離剤としてパラフィン:0.5質量部の配合比である。   In order to make the obtained dielectric material into a paste, an organic vehicle was added to the dielectric material and mixed with a ball mill to obtain a dielectric green sheet paste. The organic vehicle is based on 100 parts by mass of the dielectric material, polyvinyl butyral: 6 parts by mass as a binder, bis (2-ethylhexyl) phthalate (DOP): 3 parts by mass, ethyl acetate: 55 parts by mass, toluene: The blending ratio is 10 parts by mass and 0.5 parts by mass of paraffin as a release agent.

次に、前記の誘電体グリーンシート用ペーストをエタノール/トルエン(55/10)によって重量比で2倍に希釈したものを剥離層用ペーストとした。   Next, a paste obtained by diluting the dielectric green sheet paste with ethanol / toluene (55/10) twice by weight was used as a release layer paste.

次に、誘電体粒子および剥離剤を入れない以外は同様な前記の誘電体グリーンシート用ペーストを、トルエンによって重量比で4倍に希釈したものを接着層用ペーストとした。   Next, an adhesive layer paste was prepared by diluting the same dielectric green sheet paste described above with toluene in a weight ratio of 4 with the exception that the dielectric particles and the release agent were not added.

グリーンシートの形成
まず、上記の誘電体グリーンシート用ペーストを用いて、PETフィルム(第2支持シート)上に、ワイヤーバーコーターを用いて、厚み1.0μmのグリーンシートを形成した。
Formation of Green Sheet First, using the above dielectric green sheet paste, a green sheet having a thickness of 1.0 μm was formed on a PET film (second support sheet) using a wire bar coater.

内部電極層用膜の形成
上記の剥離層用ペーストを、別のPETフィルム(第1支持シート)上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.3μmの剥離層を形成した。
Formation of Internal Electrode Layer Film The release layer paste was applied and dried on another PET film (first support sheet) with a wire bar coater to form a release layer having a thickness of 0.3 μm.

次に、剥離層の表面に、内部電極となる所定パターンが形成されたマスクをセットし、スパッタリング法により、図3(A)に示すように、膜42a,40a,42aを順次形成し、三層積層膜を形成した。   Next, a mask on which a predetermined pattern serving as an internal electrode is formed is set on the surface of the release layer, and films 42a, 40a, and 42a are sequentially formed by sputtering as shown in FIG. A layer laminated film was formed.

第1層目の膜42aは0.05μmの膜厚のPt膜(ほぼ100%のPt)であり、第2層目の膜40aは0.3μmのNi膜(ほぼ100%のNi)であり、第3層目の膜42aは0.05μmの膜厚のPt膜(ほぼ100%のPt)であった。   The first layer film 42a is a 0.05 μm thick Pt film (approximately 100% Pt), and the second layer film 40a is a 0.3 μm Ni film (approximately 100% Ni). The third layer film 42a was a Pt film (approximately 100% Pt) having a thickness of 0.05 μm.

スパッタリング条件としては、到達真空度:10−3Pa以下、Arガス導入圧力:0.5Pa、出力:200W、温度:室温(20℃)とした。 As sputtering conditions, ultimate vacuum: 10 −3 Pa or less, Ar gas introduction pressure: 0.5 Pa, output: 200 W, temperature: room temperature (20 ° C.).

接着層の形成
上記の接着層用ペーストを、別の、表面にシリコーン系樹脂による剥離処理を施したPETフィルム(第3支持シート)の上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.2μmの接着層28を形成した。
Formation of Adhesive Layer The above-mentioned adhesive layer paste was applied and dried with a wire bar coater on another PET film (third support sheet) whose surface was subjected to a release treatment with a silicone-based resin. A 2 μm adhesive layer 28 was formed.

最終積層体(焼成前素子本体)の形成
まず、内部電極層用膜12aの表面に、図3に示す方法で接着層28を転写した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。
Formation of final laminate (element body before firing) First, the adhesive layer 28 was transferred to the surface of the internal electrode layer film 12a by the method shown in FIG. At the time of transfer, a pair of rolls were used, the pressure was 0.1 MPa, and the temperature was 80 ° C.

次に、図4に示す方法で、接着層28を介してグリーンシート10aの表面に内部電極層用膜12aを接着(転写)した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。   Next, the internal electrode layer film 12a was adhered (transferred) to the surface of the green sheet 10a through the adhesive layer 28 by the method shown in FIG. At the time of transfer, a pair of rolls were used, the pressure was 0.1 MPa, and the temperature was 80 ° C.

次に、次々に内部電極層用膜12aおよびグリーンシート10aを積層し、最終的に、21層の内部電極層用膜12aが積層された最終積層体を得た。積層条件は、加圧力は50MPa、温度は120℃とした。   Next, the internal electrode layer film 12a and the green sheet 10a were laminated one after another, and finally, a final laminated body in which 21 internal electrode layer films 12a were laminated was obtained. The lamination conditions were a pressure of 50 MPa and a temperature of 120 ° C.

焼結体の作製
次いで、最終積層体を所定サイズに切断し、脱バインダ処理、焼成およびアニール(熱処理)を行って、チップ形状の焼結体を作製した。
Production of sintered body Next, the final laminate was cut into a predetermined size and subjected to binder removal processing, firing and annealing (heat treatment) to produce a chip-shaped sintered body.

脱バインダは、
昇温速度:5〜300℃/時間、特に10〜50℃/時間、
保持温度:200〜400℃、特に250〜350℃、
保持時間:0.5〜20時間、特に1〜10時間、
雰囲気ガス:加湿したNとHの混合ガス、
で行った。
Binder removal
Temperature increase rate: 5 to 300 ° C./hour, particularly 10 to 50 ° C./hour,
Holding temperature: 200-400 ° C, especially 250-350 ° C,
Retention time: 0.5 to 20 hours, especially 1 to 10 hours,
Atmosphere gas: humidified mixed gas of N 2 and H 2 ,
I went there.

焼成は、
昇温速度:5〜500℃/時間、特に200〜300℃/時間、
保持温度:950℃、
保持時間:0.5〜8時間、特に1〜3時間、
冷却速度:50〜500℃/時間、特に200〜300℃/時間、
雰囲気ガス:加湿したNとHの混合ガス、
酸素分圧:10−11Pa、
で行った。
Firing is
Temperature increase rate: 5 to 500 ° C./hour, particularly 200 to 300 ° C./hour,
Holding temperature: 950 ° C.
Retention time: 0.5-8 hours, especially 1-3 hours,
Cooling rate: 50 to 500 ° C./hour, particularly 200 to 300 ° C./hour,
Atmosphere gas: humidified mixed gas of N 2 and H 2 ,
Oxygen partial pressure: 10 −11 Pa,
I went there.

アニール(再酸化)は、
昇温速度:200〜300℃/時間、
保持温度:850℃、
保持時間:2時間、
冷却速度:300℃/時間、
雰囲気ガス:加湿したNガス、
酸素分圧:10−2Pa、
で行った。なお、雰囲気ガスの加湿には、ウェッターを用い、水温0〜75℃にて行った。
Annealing (reoxidation)
Temperature increase rate: 200 to 300 ° C./hour,
Holding temperature: 850 ° C.
Retention time: 2 hours
Cooling rate: 300 ° C./hour,
Atmospheric gas: humidified N 2 gas,
Oxygen partial pressure: 10 −2 Pa,
I went there. The atmosphere gas was humidified using a wetter at a water temperature of 0 to 75 ° C.

次いで、チップ形状の焼結体の端面をサンドブラストにて研磨したのち、外部電極用ペーストを端面に転写し、加湿したN+H雰囲気中において、800℃にて10分間焼成して外部電極を形成し、図1に示す構成の積層セラミックコンデンサのサンプルを得た。 Next, after polishing the end face of the chip-shaped sintered body with sand blasting, the external electrode paste is transferred to the end face and baked at 800 ° C. for 10 minutes in a humidified N 2 + H 2 atmosphere. A multilayer ceramic capacitor sample having the structure shown in FIG. 1 was obtained.

このようにして得られた各サンプルのサイズは、3.2mm×1.6mm×0.6mmであり、内部電極層に挟まれた誘電体層の数は21、その厚さは1μmであり、内部電極層の厚さはトータルで0.4μmであり、主導電層40の厚みは、0.3μmであり、副導電層42の厚みは、それぞれ0.05μmであった。各層の厚み(膜厚)は、SEMで観測することにより測定した。SEMにより観察した結果、図2に示すように、主導電層40と副導電層42との三層構造であることが確認された。   The size of each sample thus obtained is 3.2 mm × 1.6 mm × 0.6 mm, the number of dielectric layers sandwiched between internal electrode layers is 21, and the thickness is 1 μm. The total thickness of the internal electrode layers was 0.4 μm, the thickness of the main conductive layer 40 was 0.3 μm, and the thickness of the sub conductive layer 42 was 0.05 μm. The thickness (film thickness) of each layer was measured by observing with SEM. As a result of observation by SEM, as shown in FIG. 2, it was confirmed that the main conductive layer 40 and the sub conductive layer 42 have a three-layer structure.

各サンプルについて、電気特性(静電容量C、抵抗率、誘電損失tanδ)の特性評価を行った。結果を各表に示す。電気特性(静電容量C、抵抗率、誘電損失tanδ)は、次のようにして評価した。   Each sample was evaluated for electrical characteristics (capacitance C, resistivity, dielectric loss tan δ). The results are shown in each table. The electrical characteristics (capacitance C, resistivity, dielectric loss tan δ) were evaluated as follows.

静電容量C(単位はμF)は、サンプルに対し、基準温度25℃でデジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)1Vrmsの条件下で測定した。静電容量Cは、好ましくは0.9μF以上を良好とした。   Capacitance C (unit: μF) was measured for a sample at a reference temperature of 25 ° C. using a digital LCR meter (4274A manufactured by YHP) under the conditions of a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms. The capacitance C is preferably 0.9 μF or more.

抵抗率(単位はΩ・m)は、抵抗率測定器(NPS社製、Σ−5)を用いて、ガラス基板に成膜したスパッタ膜(焼成前)を、25℃において直流4探針法(電流1mA、2秒間)で測定した。抵抗率は、好ましくは70×10−8Ω・m以下を良好とした。 Resistivity (unit: Ω · m) was measured by using a resistivity meter (Σ-5, manufactured by NPS), a sputtered film (before firing) formed on a glass substrate at 25 ° C. by DC 4 probe method. Measurement was performed at a current of 1 mA for 2 seconds. The resistivity is preferably 70 × 10 −8 Ω · m or less.

誘電損失tanδは、25℃において、デジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)1Vrmsの条件下で測定した。誘電損失tanδは、好ましくは0.1未満を良好とした。   The dielectric loss tan δ was measured at 25 ° C. with a digital LCR meter (4274A manufactured by YHP) under the conditions of a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms. The dielectric loss tan δ is preferably less than 0.1.

なお、これらの特性値は、サンプル数n=10個を用いて測定した値の平均値から求めた。これらの結果を表1に示す。なお、表1において、評価基準の欄の○は、上記の全ての特性において良好な結果を示したものを示し、×は、それらの内の1つでも良好な結果が得られなかったものを示す。   In addition, these characteristic values were calculated | required from the average value of the value measured using the sample number n = 10 piece. These results are shown in Table 1. In Table 1, ○ in the column of evaluation criteria indicates that a good result was obtained in all the above characteristics, and × indicates that one of them did not give a good result. Show.

Figure 0004163637
Figure 0004163637

比較例1
図3に示す膜42aを形成することなく、ニッケル膜で構成された膜40aを0.4μmで形成し、0.4μmのニッケル膜の単独層で構成される主導電層40のみを誘電体層10の間に形成した以外は、実施例1と同様にしてコンデンササンプルを作製し、実施例1と同様な測定を行った。結果を表1に示す。
Comparative Example 1
Without forming the film 42a shown in FIG. 3, the film 40a made of a nickel film is formed with a thickness of 0.4 .mu.m, and only the main conductive layer 40 made of a single 0.4 .mu.m nickel film is formed as a dielectric layer. A capacitor sample was prepared in the same manner as in Example 1 except that it was formed between 10 and the same measurement as in Example 1 was performed. The results are shown in Table 1.

実施例2
副導電層42を構成することになる一対の膜42aを、ルテニウム(Ru)、ロジウム(Rh)、レニウム(Re)、イリジウム(Ir)およびオスミウム(Os)のそれぞれの金属膜(純度約100%)で構成した以外は、実施例1と同様にしてコンデンササンプルを作製し、実施例1と同様な測定を行った。結果を表1に示す。
Example 2
The pair of films 42a constituting the sub-conductive layer 42 is made of ruthenium (Ru), rhodium (Rh), rhenium (Re), iridium (Ir) and osmium (Os) metal films (purity of about 100%). A capacitor sample was prepared in the same manner as in Example 1 except that it was configured in the same manner as in Example 1, and the same measurement as in Example 1 was performed. The results are shown in Table 1.

実施例3
副導電層42を、主導電層40の片側のみに形成した以外は、実施例1と同様にしてコンデンササンプルを作製し、実施例1と同様な測定を行った。結果を表1に示す。
Example 3
A capacitor sample was produced in the same manner as in Example 1 except that the sub conductive layer 42 was formed only on one side of the main conductive layer 40, and the same measurement as in Example 1 was performed. The results are shown in Table 1.

評価
表1に示すように、本発明の有効性が確認された。
As shown in Evaluation Table 1, the effectiveness of the present invention was confirmed.

図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2は図1に示す内部電極層の要部断面図である。FIG. 2 is a cross-sectional view of a main part of the internal electrode layer shown in FIG. 図3(A)〜図3(C)は内部電極層用膜の転写方法を示す要部断面図である。FIG. 3A to FIG. 3C are cross-sectional views of relevant parts showing a transfer method of the internal electrode layer film. 図4(A)〜図4(C)は図3の続きの工程を示す要部断面図である。4 (A) to 4 (C) are cross-sectional views of relevant parts showing a step subsequent to FIG.

符号の説明Explanation of symbols

2… 積層セラミックコンデンサ
4… コンデンサ素体
6,8… 端子電極
10… 誘電体層
10a… グリーンシート
12… 内部電極層
12a… 内部電極層用膜(合金膜または導電性ペースト膜)
20… キャリアシート(第1支持シート)
22… 剥離層
26… キャリアシート(第3支持シート)
28… 接着層
30… キャリアシート(第2支持シート)
40… 主導電層
42… 副導電層
2 ... Multilayer ceramic capacitor 4 ... Capacitor body 6, 8 ... Terminal electrode 10 ... Dielectric layer 10a ... Green sheet 12 ... Internal electrode layer 12a ... Internal electrode layer film (alloy film or conductive paste film)
20 ... Carrier sheet (first support sheet)
22 ... Release layer 26 ... Carrier sheet (third support sheet)
28 ... Adhesive layer 30 ... Carrier sheet (second support sheet)
40 ... Main conductive layer 42 ... Sub conductive layer

Claims (15)

内部電極層と誘電体層とを有する電子部品であって、
前記内部電極層が、
ニッケルを主成分とする主導電層と、
前記主導電層と前記誘電体層との間に形成してある副導電層とを有し、
前記副導電層が、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素を有する金属層または合金層であることを特徴とする電子部品。
An electronic component having an internal electrode layer and a dielectric layer,
The internal electrode layer is
A main conductive layer mainly composed of nickel;
A sub-conductive layer formed between the main conductive layer and the dielectric layer;
The electronic component, wherein the sub-conductive layer is a metal layer or an alloy layer having at least one element selected from rhenium (Re) and platinum (Pt) .
前記主導電層は、一対の前記副導電層の間に挟まれており、前記内部電極層が三層以上の積層構造である請求項1に記載の電子部品。   The electronic component according to claim 1, wherein the main conductive layer is sandwiched between a pair of sub conductive layers, and the internal electrode layer has a laminated structure of three or more layers. 前記主導電層と前記副導電層との間には、前記主導電層を構成する主成分金属と前記副導電層を構成する主成分金属との合金層が形成されている請求項1または2に記載の電子部品。   3. An alloy layer of a main component metal constituting the main conductive layer and a main component metal constituting the sub conductive layer is formed between the main conductive layer and the sub conductive layer. Electronic components described in 前記誘電体層が、還元雰囲気焼成が可能な誘電体材料で構成してある請求項1〜3のいずれかに記載の電子部品。   The electronic component according to claim 1, wherein the dielectric layer is made of a dielectric material that can be fired in a reducing atmosphere. 前記副導電層の厚みが、0μmより大きく、0.1μm以下である請求項1〜4のいずれかに記載の電子部品。   The electronic component according to claim 1, wherein a thickness of the sub conductive layer is greater than 0 μm and equal to or less than 0.1 μm. 前記主導電層の厚みが、0.1〜1.0μmである請求項5に記載の電子部品。   The electronic component according to claim 5, wherein the main conductive layer has a thickness of 0.1 to 1.0 μm. 内部電極層と誘電体層とが交互に積層してある素子本体を有する積層セラミックコンデンサであって、
前記内部電極層が、
ニッケルを主成分とする主導電層と、
前記主導電層と前記誘電体層との間に形成してある副導電層とを有し、
前記副導電層が、レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素を有する金属層または合金層であることを特徴とする積層セラミックコンデンサ。
A multilayer ceramic capacitor having an element body in which internal electrode layers and dielectric layers are alternately laminated,
The internal electrode layer is
A main conductive layer mainly composed of nickel;
A sub-conductive layer formed between the main conductive layer and the dielectric layer;
The multilayer ceramic capacitor, wherein the sub-conductive layer is a metal layer or an alloy layer having at least one element selected from rhenium (Re) and platinum (Pt) .
内部電極層と誘電体層とを有する電子部品を製造する方法であって、
レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素を有する金属層または合金層で構成される副導電層を形成する工程と、
前記副導電層に積層させて、ニッケルを主成分とする主導電層を形成する工程と、
前記副導電層および主導電層を有する内部電極層を、焼成後に誘電体層となるグリーンシートと積層させる工程と、
前記グリーンシートと前記内部電極層との積層体を焼成する工程とを有する
電子部品の製造方法。
A method of manufacturing an electronic component having an internal electrode layer and a dielectric layer,
Forming a sub-conductive layer composed of a metal layer or alloy layer having at least one element selected from rhenium (Re) and platinum (Pt) ;
Laminating the sub-conductive layer to form a main conductive layer mainly composed of nickel;
Laminating the internal electrode layer having the sub conductive layer and the main conductive layer with a green sheet to be a dielectric layer after firing;
The manufacturing method of an electronic component which has the process of baking the laminated body of the said green sheet and the said internal electrode layer.
前記内部電極層における前記主導電層と前記グリーンシートとの間に前記副導電層が位置するように、前記内部電極層を前記グリーンシートに積層することを特徴とする請求項8に記載の電子部品の製造方法。   9. The electron according to claim 8, wherein the internal electrode layer is laminated on the green sheet so that the sub conductive layer is located between the main conductive layer and the green sheet in the internal electrode layer. A manufacturing method for parts. 前記内部電極層と前記グリーンシートとの間には、接着層を介在させることを特徴とする請求項8または9に記載の電子部品の製造方法。   10. The method of manufacturing an electronic component according to claim 8, wherein an adhesive layer is interposed between the internal electrode layer and the green sheet. 前記内部電極層は、支持シートの上に形成され、その後に、前記支持シートから剥離されて前記グリーンシートに対して積層される請求項8〜10のいずれかに記載の電子部品の製造方法。   The said internal electrode layer is a manufacturing method of the electronic component in any one of Claims 8-10 which are formed on a support sheet | seat, and are peeled from the said support sheet | seat and laminated | stacked with respect to the said green sheet | seat after that. 前記副導電層は、薄膜形成法により形成され、前記主導電層は、印刷法または薄膜形成法により形成されることを特徴とする請求項8〜11のいずれかに記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 8, wherein the sub conductive layer is formed by a thin film forming method, and the main conductive layer is formed by a printing method or a thin film forming method. . 前記積層体を、10−14 〜10−6Paの酸素分圧を持つ雰囲気中で、900℃以上、1000℃未満の温度で焼成する請求項8〜12のいずれかに記載の電子部品の製造方法。 The manufacturing of the electronic component according to any one of claims 8 to 12, wherein the laminate is fired at a temperature of 900 ° C or higher and lower than 1000 ° C in an atmosphere having an oxygen partial pressure of 10 -14 to 10 -6 Pa. Method. 前記積層体を焼成した後に、10−3〜100Paの酸素分圧を持つ雰囲気中で、950℃以下の温度でアニールする請求項8〜13のいずれかに記載の電子部品の製造方法。 The method for manufacturing an electronic component according to any one of claims 8 to 13, wherein after the laminate is fired, annealing is performed at a temperature of 950 ° C or lower in an atmosphere having an oxygen partial pressure of 10 -3 to 100 Pa. 内部電極層と誘電体層とが交互に積層してある素子本体を有する積層セラミックコンデンサを製造する方法であって、
レニウム(Re)および白金(Pt)から選ばれる少なくとも1種の元素を主成分として有する金属層または合金層で構成される副導電層を形成する工程と、
前記副導電層に積層させて、ニッケルを主成分とする主導電層を形成する工程と、
前記副導電層および主導電層を有する内部電極層を、焼成後に誘電体層となるグリーンシートと交互に積層させる工程と、
前記グリーンシートと前記内部電極層との積層体を焼成する工程とを有する
積層セラミックコンデンサの製造方法。
A method of manufacturing a multilayer ceramic capacitor having an element body in which internal electrode layers and dielectric layers are alternately stacked,
Forming a sub-conductive layer composed of a metal layer or alloy layer having at least one element selected from rhenium (Re) and platinum (Pt) as a main component;
Laminating the sub-conductive layer to form a main conductive layer mainly composed of nickel;
Laminating the internal electrode layer having the sub conductive layer and the main conductive layer alternately with a green sheet that becomes a dielectric layer after firing;
A method for producing a multilayer ceramic capacitor, comprising: firing a laminate of the green sheet and the internal electrode layer.
JP2004036415A 2003-03-31 2004-02-13 Electronic component, multilayer ceramic capacitor, and method for manufacturing the same Expired - Fee Related JP4163637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004036415A JP4163637B2 (en) 2003-03-31 2004-02-13 Electronic component, multilayer ceramic capacitor, and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003095693 2003-03-31
JP2004036415A JP4163637B2 (en) 2003-03-31 2004-02-13 Electronic component, multilayer ceramic capacitor, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2004319969A JP2004319969A (en) 2004-11-11
JP4163637B2 true JP4163637B2 (en) 2008-10-08

Family

ID=33478698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004036415A Expired - Fee Related JP4163637B2 (en) 2003-03-31 2004-02-13 Electronic component, multilayer ceramic capacitor, and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP4163637B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862371B2 (en) * 2005-11-30 2012-01-25 Tdk株式会社 Thin film electronic component and manufacturing method thereof
JP4771818B2 (en) * 2006-01-27 2011-09-14 京セラ株式会社 Multilayer ceramic capacitor
JP2008218974A (en) * 2007-02-05 2008-09-18 Tdk Corp Electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
JP2004319969A (en) 2004-11-11

Similar Documents

Publication Publication Date Title
JP4098329B2 (en) Electronic component and manufacturing method thereof
JP4449984B2 (en) Method for producing conductive particles, conductive paste, and method for producing electronic component
JPWO2005117041A1 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
US11289272B2 (en) Multilayer ceramic electronic component
JP2010153485A (en) Electronic component
JP5293951B2 (en) Electronic components
JP4182009B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JPWO2005117040A1 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP2008053488A (en) Conductive paste, electronic component, laminated ceramic capacitor, and its manufacturing method
JP2006324637A (en) Co-existent material particle and its method for manufacturing, method for manufacturing electrode paste, electronic parts
JP2007234588A (en) Conductive paste, electronic component, laminated ceramic capacitor, and manufacturing method therefor
JP4867948B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP5151877B2 (en) Conductive paste and method for manufacturing electronic component
JP4548392B2 (en) Alloy powder for forming internal electrode layer of electronic component, conductive particle, conductive paste, and method of manufacturing electronic component using the same
JP4788323B2 (en) Multilayer electronic component and manufacturing method thereof
JP4163637B2 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP4432882B2 (en) Multilayer electronic component and manufacturing method thereof
JP2007149780A (en) Multilayered ceramic electronic component and its manufacturing method
JP6946907B2 (en) Laminated electronic components
JP2004221304A (en) Method for manufacturing electronic parts having internal electrode
JP4626455B2 (en) Manufacturing method of multilayer electronic component
JP2007157769A (en) Laminated electronic part
JP2007242599A (en) Conductive paste, electronic component, and laminated ceramic capacitor and its producing method
JP2008186933A (en) Method for manufacturing laminated electronic component
JP4088428B2 (en) Manufacturing method of multilayer electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees