JP2008218974A - Electronic component and method of manufacturing the same - Google Patents

Electronic component and method of manufacturing the same Download PDF

Info

Publication number
JP2008218974A
JP2008218974A JP2007326152A JP2007326152A JP2008218974A JP 2008218974 A JP2008218974 A JP 2008218974A JP 2007326152 A JP2007326152 A JP 2007326152A JP 2007326152 A JP2007326152 A JP 2007326152A JP 2008218974 A JP2008218974 A JP 2008218974A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
electronic component
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007326152A
Other languages
Japanese (ja)
Inventor
Takashi Fukui
隆史 福井
Kazutaka Suzuki
和孝 鈴木
Yukie Nakano
幸恵 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007326152A priority Critical patent/JP2008218974A/en
Priority to TW097102362A priority patent/TW200839813A/en
Priority to US12/010,814 priority patent/US20080212258A1/en
Priority to KR1020080011884A priority patent/KR20080073259A/en
Priority to CN2008100881210A priority patent/CN101241799B/en
Publication of JP2008218974A publication Critical patent/JP2008218974A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide electronic components, such as stacked ceramic capacitor, and a method of manufacturing electronic component, that can prevent IR deterioration, as well as, cracks and peeling of an internal electrode layer and deterioration in the electrostatic capacity. <P>SOLUTION: The electronic component has a component body 4 that includes internal electrode layers 12 and ceramic layers 10. The internal electrode layers 12 contain Ni and at least one element selected from among a group of Re, Ru, Os and Ir. The ceramic layers contain at least one element selected from s group of Re, Ru, Os and Ir. The ceramic layers 10 do not substantially contain Re, Ru, Os and Ir. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、たとえば積層セラミックコンデンサなどの電子部品、およびその製造方法に関する。   The present invention relates to an electronic component such as a multilayer ceramic capacitor and a manufacturing method thereof.

電子部品の一例である積層セラミックコンデンサは、セラミック層(誘電体層)と内部電極層とが交互に複数配置された積層構造を有する素子本体と、該素子本体の両端部に形成された一対の外部端子電極とで構成される。   A multilayer ceramic capacitor as an example of an electronic component includes an element body having a multilayer structure in which a plurality of ceramic layers (dielectric layers) and internal electrode layers are alternately arranged, and a pair of elements formed at both ends of the element body. It consists of external terminal electrodes.

この積層セラミックコンデンサの製造においては、まず、焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて、積層体を形成する。次に、この積層体を所定の寸法に切断して、グリーンチップを形成する。次に、グリーンチップに対して、脱バインダ処理、焼成処理、およびアニール処理を施し、コンデンサ素子本体を得る。この素子本体の両端部に一対の外部端子電極を形成することによって、積層セラミックコンデンサが得られる。   In the production of this multilayer ceramic capacitor, first, a plurality of dielectric layers before firing and internal electrode layers before firing are alternately laminated in a necessary number to form a laminate. Next, this laminate is cut to a predetermined size to form a green chip. Next, the green chip is subjected to binder removal processing, firing processing, and annealing processing to obtain a capacitor element body. A multilayer ceramic capacitor is obtained by forming a pair of external terminal electrodes at both ends of the element body.

このように、積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを、グリーンチップとして同時に焼成することになる。このため、焼成前内部電極層に含まれる導電材には、焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも高い融点を持つこと、あるいは誘電体粉末と反応しないこと等が要求される。   Thus, when manufacturing the multilayer ceramic capacitor, the dielectric layer before firing and the internal electrode layer before firing are fired simultaneously as a green chip. For this reason, the conductive material contained in the internal electrode layer before firing must have a melting point higher than the sintering temperature of the dielectric powder contained in the dielectric layer before firing, or must not react with the dielectric powder. Is done.

高い融点を持つ導電材としては、PtやPdなどの貴金属が挙げられる。しかしながら、貴金属は高価であるため、貴金属を用いた積層セラミックコンデンサがコスト高になることが問題であった。よって従来は、導電材として、貴金属より安価であるNi等の卑金属が多用されてきた。   Examples of the conductive material having a high melting point include noble metals such as Pt and Pd. However, since noble metals are expensive, it has been a problem that the multilayer ceramic capacitor using the noble metals is expensive. Therefore, conventionally, a base metal such as Ni, which is cheaper than a noble metal, has been frequently used as a conductive material.

しかしながら、Niを導電材として用いると、Niの融点(内部電極層の焼結温度)が、誘電体粉末の焼結温度より低いことが問題となる。焼成前誘電体層と焼成前内部電極層とを、高温(誘電体粉末の焼結温度に近い温度)で同時に焼成すると、内部電極層の割れや剥離が生じる恐れがあった。一方、焼成前誘電体層と焼成前内部電極層とを、低温(内部電極層の焼結温度に近い温度)で同時に焼成すると、誘電体粉末の焼結が不十分となる恐れがあった。   However, when Ni is used as a conductive material, the problem is that the melting point of Ni (sintering temperature of the internal electrode layer) is lower than the sintering temperature of the dielectric powder. If the pre-fired dielectric layer and the pre-fired internal electrode layer are fired simultaneously at a high temperature (a temperature close to the sintering temperature of the dielectric powder), the internal electrode layer may be cracked or peeled off. On the other hand, if the pre-fired dielectric layer and the pre-fired internal electrode layer are fired simultaneously at a low temperature (a temperature close to the sintering temperature of the internal electrode layer), the dielectric powder may be insufficiently sintered.

また、コンデンサの小型化、大容量化のために、焼成前内部電極層の厚みを薄くし過ぎると、還元雰囲気での焼成時に、導電材に含まれるNi粒子が粒成長して、球状化することが問題であった。Ni粒子が球状化すると、焼成前には互いに連結していたNi粒子間に、間隔が生じる。すなわち、焼成後の内部電極層における任意の箇所に空孔が形成され、焼成後の内部電極層が不連続となってしまう。焼成後の内部電極層が連続していない(途切れている)場合、積層セラミックコンデンサの静電容量が低下してしまう。   Further, if the thickness of the internal electrode layer before firing is made too thin in order to reduce the size and increase the capacity of the capacitor, Ni particles contained in the conductive material grow and become spherical when fired in a reducing atmosphere. That was the problem. When the Ni particles are spheroidized, an interval is generated between the Ni particles connected to each other before firing. That is, voids are formed at arbitrary locations in the fired internal electrode layer, and the fired internal electrode layer becomes discontinuous. When the internal electrode layer after firing is not continuous (disconnected), the capacitance of the multilayer ceramic capacitor is reduced.

Niの使用に伴う上記の問題への対策としては、特許文献1に示すように、内部電極層の一部を、Niと、Ru、Rh、Re、およびPtの群から選ばれる少なくとも1種の元素とを含む合金層で構成する方法が挙げられる。この方法においては、焼結後の内部電極層の割れや剥離、および誘電体粉末の焼結不良を防止することができる。また、Ni系合金粒子の球状化を抑制できる。その結果、内部電極を連続的に形成することができ、コンデンサの静電容量の低下を抑制できる。   As a countermeasure against the above-described problems associated with the use of Ni, as shown in Patent Document 1, a part of the internal electrode layer is made of at least one selected from the group consisting of Ni and Ru, Rh, Re, and Pt. The method of comprising with the alloy layer containing an element is mentioned. In this method, cracking and peeling of the internal electrode layer after sintering and poor sintering of the dielectric powder can be prevented. Moreover, the spheroidization of the Ni-based alloy particles can be suppressed. As a result, the internal electrodes can be formed continuously, and a reduction in the capacitance of the capacitor can be suppressed.

しかしながら、特許文献1に示す方法においては、内部電極層の一部をNi系合金で形成する結果、コンデンサのIR(絶縁抵抗)が低下する恐れがあることが問題であった。このIR低下に対する有効な対策が求められていた。
特開2004−319969号公報
However, the method disclosed in Patent Document 1 has a problem that the IR (insulation resistance) of the capacitor may be reduced as a result of forming a part of the internal electrode layer of a Ni-based alloy. There has been a demand for effective measures against this IR reduction.
JP 2004-319969 A

本発明の目的は、IRの劣化を防ぎ、かつ、内部電極層の割れや剥離、および静電容量の低下を防止することができる積層セラミックコンデンサなどの電子部品、およびその製造方法を提供することである。   An object of the present invention is to provide an electronic component such as a multilayer ceramic capacitor capable of preventing IR deterioration and preventing internal electrode layers from cracking and peeling, and a decrease in capacitance, and a method for manufacturing the same. It is.

本発明者による鋭意研究の結果、コンデンサにおけるIRの低下は、内部電極層に含まれるRe等の金属原子が酸化され、セラミック層(誘電体層)へ拡散することによって引き起こされることが見出された。そこで、本発明者は、上記目的を達成すべく、以下のような電子部品、およびその製造方法を発明するに至った。   As a result of intensive studies by the present inventors, it has been found that the reduction of IR in the capacitor is caused by the oxidation of metal atoms such as Re contained in the internal electrode layer and diffusion to the ceramic layer (dielectric layer). It was. Therefore, the present inventor has invented the following electronic components and manufacturing method thereof in order to achieve the above-described object.

本発明に係る電子部品は、
内部電極層およびセラミック層を含む素子本体を有する電子部品であって、
前記内部電極層が、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、
Niと、を含み、
前記セラミック層が、Re,Ru,Os,およびIrを実質的に含まないことを特徴とする。
The electronic component according to the present invention is
An electronic component having an element body including an internal electrode layer and a ceramic layer,
The internal electrode layer includes at least one element of Re, Ru, Os, and Ir;
Ni, and
The ceramic layer is substantially free of Re, Ru, Os, and Ir.

なお、本願発明において、セラミック層は、好ましくは誘電体層である。   In the present invention, the ceramic layer is preferably a dielectric layer.

電子部品の製造工程においては、焼成体をアニールすると、内部電極層に含まれるRe,Ru,Os,およびIrの少なくともいずれか1つの元素が酸化され、内部電極層と隣接するセラミック層の中へ拡散する。その結果、完成後の電子部品においては、セラミック層にも、Re,Ru,Os,およびIrの少なくともいずれか1つの元素が含まれる可能性がある。そこで、本願発明においては、セラミック層に、Re,Ru,Os,およびIrを実質的に含ませないことによって、IRの劣化を防止することができる。   In the manufacturing process of the electronic component, when the fired body is annealed, at least one element of Re, Ru, Os, and Ir contained in the internal electrode layer is oxidized, and enters the ceramic layer adjacent to the internal electrode layer. Spread. As a result, in the completed electronic component, the ceramic layer may also contain at least one element of Re, Ru, Os, and Ir. Therefore, in the present invention, IR deterioration can be prevented by making the ceramic layer substantially free of Re, Ru, Os, and Ir.

また、内部電極層が、導電材として、Niのみならず、Niよりも融点が高いRe,Ru,Os,およびIrの少なくともいずれか1つの元素を含むことによって、導電材の焼結温度が上昇して誘電体粉末の焼結温度に近づく。その結果、焼結後の内部電極層の割れや剥離を防止することができ、かつ、誘電体粉末の焼結不良を防止できる。よって、コンデンサの静電容量、およびIRが向上する。   Moreover, the internal electrode layer contains not only Ni but also at least one element of Re, Ru, Os, and Ir having a melting point higher than Ni as a conductive material, so that the sintering temperature of the conductive material is increased. Then, it approaches the sintering temperature of the dielectric powder. As a result, cracking and peeling of the internal electrode layer after sintering can be prevented, and defective sintering of the dielectric powder can be prevented. Therefore, the capacitance and IR of the capacitor are improved.

なお、内部電極層は、Re,Ru,Os,およびIrのうち、好ましくは、Reを含む。また、セラミック層に含まれるRe,Ru,Os,およびIrの含有率の合計は小さいほど好ましく、その値が0であることが最も好ましい。   The internal electrode layer preferably includes Re among Re, Ru, Os, and Ir. The total content of Re, Ru, Os, and Ir contained in the ceramic layer is preferably as small as possible, and most preferably 0.

前記内部電極層に含まれるNiの含有率は、前記内部電極層に含まれる全金属成分に対して、好ましくは、80mol%以上100mol%未満、より好ましくは、87mol%以上100mol%未満である。   The content ratio of Ni contained in the internal electrode layer is preferably 80 mol% or more and less than 100 mol%, more preferably 87 mol% or more and less than 100 mol%, with respect to all metal components contained in the internal electrode layer.

また、前記内部電極層に含まれるRe,Ru,Os,およびIrの含有率の合計は、前記内部電極層に含まれる全金属成分に対して、好ましくは、0mol%超20mol%以下、より好ましくは、0.1mol%以上13mol%以下である。   The total content of Re, Ru, Os, and Ir contained in the internal electrode layer is preferably more than 0 mol% and not more than 20 mol%, more preferably, with respect to all metal components contained in the internal electrode layer. Is 0.1 mol% or more and 13 mol% or less.

好ましくは、前記内部電極層において、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、Niとが、合金を形成している。より好ましくは、内部電極層において、ReとNiとが合金を形成する。   Preferably, in the internal electrode layer, at least one element of Re, Ru, Os, and Ir and Ni form an alloy. More preferably, Re and Ni form an alloy in the internal electrode layer.

本願発明に係る電子部品の製造方法は、
内部電極層用膜を有するグリーンチップを形成する工程と、
前記グリーンチップを焼成して焼成体を形成する工程と、
酸素分圧が、好ましくは0.00061Pa超1.3Pa未満、より好ましくは10−3〜1Pa、さらに好ましくは0.0015〜0.57Paであり、温度が、好ましくは600℃超1100℃未満、より好ましくは700℃以上1100℃未満、さらに好ましくは900℃以上1100℃未満であるアニール雰囲気下で、前記焼成体をアニールして前記素子本体を形成する工程と、を有することを特徴とする。
The method of manufacturing an electronic component according to the present invention is as follows:
Forming a green chip having an internal electrode layer film;
Firing the green chip to form a fired body;
The oxygen partial pressure is preferably more than 0.00061 Pa and less than 1.3 Pa, more preferably 10 −3 to 1 Pa, even more preferably 0.0015 to 0.57 Pa, and the temperature is preferably more than 600 ° C. and less than 1100 ° C., More preferably, the device body is formed by annealing the fired body in an annealing atmosphere of 700 ° C. or higher and lower than 1100 ° C., more preferably 900 ° C. or higher and lower than 1100 ° C.

なお、本願発明において、内部電極層用膜とは、完成後の電子部品において内部電極層となる部位を意味する。   In addition, in this invention, the film | membrane for internal electrode layers means the site | part used as an internal electrode layer in the electronic component after completion.

上記のアニール雰囲気下で焼成体をアニールすることによって、内部電極層に含まれるRe,Ru,Os,およびIrが、誘電体層中へ拡散することを抑制できる。その結果、完成後の電子部品において、セラミック層にRe,Ru,Os,およびIrを実質的に含ませないことができる。   By annealing the fired body in the above annealing atmosphere, it is possible to suppress the diffusion of Re, Ru, Os, and Ir contained in the internal electrode layer into the dielectric layer. As a result, in the completed electronic component, Re, Ru, Os, and Ir can be substantially not included in the ceramic layer.

また、上記の雰囲気で焼成体をアニールすることにより、誘電体層が再酸化され、半導体化が阻止される。よって、IRの劣化を防止することができる。   Further, by annealing the fired body in the above atmosphere, the dielectric layer is re-oxidized and semiconductor formation is prevented. Therefore, IR deterioration can be prevented.

さらに、上記の雰囲気中でも酸素分圧を低くすることで、端子近くの電極が酸化するのを抑制することができる。   Furthermore, by reducing the oxygen partial pressure even in the above atmosphere, it is possible to suppress oxidation of the electrode near the terminal.

好ましくは、酸素分圧が10−10 〜10−2Paであり、温度が1000〜1300℃である雰囲気下で、前記グリーンチップを焼成して前記焼成体を形成する。 Preferably, the green chip is fired to form the fired body in an atmosphere having an oxygen partial pressure of 10 −10 to 10 −2 Pa and a temperature of 1000 to 1300 ° C.

内部電極層用膜(を含むグリーンチップ)を、上記の雰囲気下で焼成することにより、導電材(Ni系合金)の焼結開始温度を上昇させつつ、導電材(Ni系合金)の粒成長および球状化を抑制できる。その結果、内部電極層を、連続的に、途切れなく形成することができ、コンデンサの静電容量の低下を抑制することができる。   The internal electrode layer film (including the green chip) is fired in the above atmosphere to raise the sintering start temperature of the conductive material (Ni-based alloy) and to grow the conductive material (Ni-based alloy). And spheroidization can be suppressed. As a result, the internal electrode layer can be formed continuously and without interruption, and a reduction in the capacitance of the capacitor can be suppressed.

好ましくは、前記内部電極層用膜を、薄膜法により形成する。薄膜法としては、好ましくは、スパッタリング法または蒸着法を用いる。   Preferably, the internal electrode layer film is formed by a thin film method. As the thin film method, a sputtering method or a vapor deposition method is preferably used.

好ましくは、前記内部電極層用膜が、10〜100nmの結晶子サイズを有する。   Preferably, the internal electrode layer film has a crystallite size of 10 to 100 nm.

好ましくは、前記内部電極層用膜を、平均粒径0.01〜1μmの合金粉を含む導電性ペーストを用いた印刷法により形成する。   Preferably, the internal electrode layer film is formed by a printing method using a conductive paste containing an alloy powder having an average particle diameter of 0.01 to 1 μm.

好ましくは、薄膜法(好ましくはスパッタリング法または蒸着法)によって合金膜を形成し、該合金膜を粉砕することによって前記合金粉を形成する。   Preferably, an alloy film is formed by a thin film method (preferably a sputtering method or a vapor deposition method), and the alloy powder is formed by pulverizing the alloy film.

好ましくは、前記合金粉が、10〜100nmの結晶子サイズを有する。   Preferably, the alloy powder has a crystallite size of 10 to 100 nm.

以下、本発明を、図面に示す実施形態に基づき説明する。   Hereinafter, the present invention will be described based on embodiments shown in the drawings.

図1は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、
図2A、図2B、図2Cおよび図3A、図3B、図3Cは、本発明の一実施形態に係る積層セラミックコンデンサの製造工程における、内部電極層用膜の転写方法を示す要部断面図、
図4Aは、本発明の実施例に係る積層セラミックコンデンサが有する誘電体層のTEM−EDSスペクトル、
図4Bは、図4Aに示すTEM−EDSスペクトルの部分拡大図、
図5Aは、本発明の比較例に係る積層セラミックコンデンサが有する誘電体層のTEM−EDSスペクトル、
図5Bは、図5Aに示すTEM−EDSスペクトルの部分拡大図、
図6は、誘電体層に含まれるReの含有率(誘電体層中に含まれる主成分(チタン酸バリウムの場合はBa)を100mol%とする)と、積層セラミックコンデンサのIRとの関係を示す図である。
FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.
2A, 2B, 2C and FIGS. 3A, 3B, and 3C are main part sectional views showing a method for transferring a film for an internal electrode layer in a manufacturing process of a multilayer ceramic capacitor according to an embodiment of the present invention.
FIG. 4A illustrates a TEM-EDS spectrum of a dielectric layer included in a multilayer ceramic capacitor according to an embodiment of the present invention.
4B is a partially enlarged view of the TEM-EDS spectrum shown in FIG. 4A.
FIG. 5A shows a TEM-EDS spectrum of a dielectric layer included in a multilayer ceramic capacitor according to a comparative example of the present invention.
FIG. 5B is a partially enlarged view of the TEM-EDS spectrum shown in FIG. 5A.
FIG. 6 shows the relationship between the content of Re contained in the dielectric layer (the main component contained in the dielectric layer (Ba in the case of barium titanate is 100 mol%)) and the IR of the multilayer ceramic capacitor. FIG.

積層セラミックコンデンサの全体構成
まず、本発明に係る電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
Overall Configuration of Multilayer Ceramic Capacitor First, the overall configuration of a multilayer ceramic capacitor will be described as an embodiment of an electronic component according to the present invention.

図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4(以下、コンデンサ素子本体4と記す)と、第1端子電極6と、第2端子電極8とを有する。コンデンサ素子本体4は、セラミック層10(以下、誘電体層10と記す)と、内部電極層12とを有し、誘電体層10の間に、これらの内部電極層12が交互に積層してある。交互に積層される一方の内部電極層12は、コンデンサ素子本体4の第1端部4aの外側に形成してある第1端子電極6の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層12は、コンデンサ素子本体4の第2端部4bの外側に形成してある第2端子電極8の内側に対して電気的に接続してある。   As shown in FIG. 1, the multilayer ceramic capacitor 2 according to this embodiment includes an element body 4 (hereinafter referred to as a capacitor element body 4), a first terminal electrode 6, and a second terminal electrode 8. The capacitor element body 4 includes a ceramic layer 10 (hereinafter referred to as a dielectric layer 10) and internal electrode layers 12, and the internal electrode layers 12 are alternately laminated between the dielectric layers 10. is there. One internal electrode layer 12 that is alternately stacked is electrically connected to the inside of the first terminal electrode 6 that is formed outside the first end 4 a of the capacitor element body 4. The other internal electrode layer 12 that is alternately stacked is electrically connected to the inside of the second terminal electrode 8 that is formed outside the second end 4 b of the capacitor element body 4.

内部電極層12は、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、Niと、を含む。好ましくは、内部電極層12は、Reと、Niとを含む。   The internal electrode layer 12 contains at least one element of Re, Ru, Os, and Ir, and Ni. Preferably, the internal electrode layer 12 includes Re and Ni.

内部電極層12に含まれるNiの含有率は、内部電極層12に含まれる全金属成分に対して、好ましくは80mol%以上100mol%未満、より好ましくは、87mol%以上100mol%未満である。また、内部電極層12に含まれるRe,Ru,Os,およびIrの含有率の合計は、内部電極層12に含まれる全金属成分に対して、好ましくは0mol%超20mol%以下、より好ましくは、0.1mol%以上13mol%以下である。Niの含有率が多すぎると、本発明の作用効果が小さくなる傾向にあり、少なすぎると、誘電損失tanσが増大する等の不具合が多くなる傾向にある。また、Re,Ru,Os,およびIrの含有率の合計が大き過ぎると、金属膜の抵抗率が上昇するなどの不都合を生じる傾向にある。なお、全金属成分に対して、P等の各種微量成分が,0.1モル%程度以下で含まれていてもよい。   The content ratio of Ni contained in the internal electrode layer 12 is preferably 80 mol% or more and less than 100 mol%, more preferably 87 mol% or more and less than 100 mol%, with respect to all metal components contained in the internal electrode layer 12. The total content of Re, Ru, Os, and Ir contained in the internal electrode layer 12 is preferably more than 0 mol% and not more than 20 mol%, more preferably, with respect to all metal components contained in the internal electrode layer 12. , 0.1 mol% or more and 13 mol% or less. If the Ni content is too high, the effects of the present invention tend to be small, and if it is too low, problems such as an increase in dielectric loss tanσ tend to increase. In addition, if the total content of Re, Ru, Os, and Ir is too large, there is a tendency that a disadvantage such as an increase in resistivity of the metal film occurs. In addition, various trace components, such as P, may be contained at about 0.1 mol% or less with respect to all metal components.

好ましくは、内部電極層12において、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、Niとが、合金を形成している。合金の組成(金属の組み合わせ)としては、特に限定されないが、Ni−Re、Ni−Ru、Ni−Os、Ni−Ir等が挙げられる。好ましくは、内部電極層12において、ReとNiとが合金を形成する。なお、導電材として、Niを含む3種類以上の上記金属種から構成される合金を用いても良い。また、内部電極層12を構成する導電材粒子は、必ずしも合金である必要はない。例えば、上記金属単独からなる粒子、あるいは上記金属単独で構成される複数の金属層から構成される粒子であっても良い。   Preferably, in the internal electrode layer 12, at least one element of Re, Ru, Os, and Ir and Ni form an alloy. Although it does not specifically limit as a composition (combination of metals) of an alloy, Ni-Re, Ni-Ru, Ni-Os, Ni-Ir etc. are mentioned. Preferably, in the internal electrode layer 12, Re and Ni form an alloy. In addition, you may use the alloy comprised from the said 3 or more types of metal type containing Ni as a electrically conductive material. Further, the conductive material particles constituting the internal electrode layer 12 are not necessarily an alloy. For example, the particle | grains comprised from the said metal alone, or the particle | grains comprised from the several metal layer comprised by the said metal alone may be sufficient.

内部電極層12の厚みは、特に限定されないが、好ましくは0.1〜1μmである。   The thickness of the internal electrode layer 12 is not particularly limited, but is preferably 0.1 to 1 μm.

誘電体層10(セラミック層)の主成分としては、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料が挙げられる。各誘電体層10の厚みは、特に限定されないが、数μm〜数百μmのものが一般的である。特に本実施形態では、好ましくは5μm以下、より好ましくは3μm以下に薄層化されている。   The main component of the dielectric layer 10 (ceramic layer) is not particularly limited, and examples thereof include dielectric materials such as calcium titanate, strontium titanate and / or barium titanate. The thickness of each dielectric layer 10 is not particularly limited, but is generally several μm to several hundred μm. In particular, in this embodiment, the thickness is preferably 5 μm or less, more preferably 3 μm or less.

誘電体層10は、Re,Ru,Os,およびIrを実質的に含まない。より具体的には、誘電体層10に含まれるRe,Ru,Os,およびIrの含有率の合計は、誘電体層10に含まれる主成分元素(チタン酸バリウムの場合はBa)に対して、0.5mol%以下である。誘電体層10に含まれるRe,Ru,Os,およびIrの含有率の合計は、小さいほど好ましく、その値が0であることが最も好ましい。   The dielectric layer 10 is substantially free of Re, Ru, Os, and Ir. More specifically, the total content of Re, Ru, Os, and Ir contained in the dielectric layer 10 is relative to the main component element (Ba in the case of barium titanate) contained in the dielectric layer 10. , 0.5 mol% or less. The total content of Re, Ru, Os, and Ir contained in the dielectric layer 10 is preferably as small as possible, and most preferably 0.

端子電極6および8の材質は、特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられる。あるいは、銀や銀とパラジウムの合金なども使用することができる。端子電極6および8の厚みは、特に限定されないが、通常10〜50μm程度である。   The material of the terminal electrodes 6 and 8 is not particularly limited, but usually copper, copper alloy, nickel, nickel alloy or the like is used. Alternatively, silver or an alloy of silver and palladium can also be used. Although the thickness of the terminal electrodes 6 and 8 is not specifically limited, Usually, it is about 10-50 micrometers.

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合、そのサイズは、通常、縦(0.6〜5.6mm、好ましくは0.6〜3.2mm)×横(0.3〜5.0mm、好ましくは0.3〜1.6mm)×厚み(0.1〜1.9mm、好ましくは0.3〜1.6mm)程度である。   The shape and size of the multilayer ceramic capacitor 2 may be appropriately determined according to the purpose and application. When the multilayer ceramic capacitor 2 has a rectangular parallelepiped shape, the size is usually vertical (0.6 to 5.6 mm, preferably 0.6 to 3.2 mm) × horizontal (0.3 to 5.0 mm, preferably 0). 0.3 to 1.6 mm) × thickness (0.1 to 1.9 mm, preferably 0.3 to 1.6 mm).

積層セラミックコンデンサ2の製造方法
次に、積層セラミックコンデンサ2の製造方法の一例を説明する。
Method for Manufacturing Multilayer Ceramic Capacitor 2 Next, an example of a method for manufacturing the multilayer ceramic capacitor 2 will be described.

(内部電極層用膜の形成)
まず、内部電極層用膜の形成について説明する。この内部電極層用膜は、完成後の積層セラミックコンデンサ2(図1)において、内部電極層12を構成することとなる。
(Formation of internal electrode layer film)
First, formation of the internal electrode layer film will be described. The internal electrode layer film constitutes the internal electrode layer 12 in the completed multilayer ceramic capacitor 2 (FIG. 1).

まず、図2Aに示すように、第1支持シートとしてのキャリアシート20を準備し、その上に、剥離層22を形成する。次に、剥離層22の表面に、内部電極層用膜12aを所定パターンで形成する。   First, as shown to FIG. 2A, the carrier sheet 20 as a 1st support sheet is prepared, and the peeling layer 22 is formed on it. Next, the internal electrode layer film 12 a is formed in a predetermined pattern on the surface of the release layer 22.

形成される内部電極層用膜12aの厚さは、好ましくは0.1〜1μm、より好ましくは0.1〜0.5μm程度である。内部電極層用膜12aは、単一の層で構成してあってもよく、あるいは2以上の組成の異なる複数の層で構成してあってもよい。   The thickness of the formed internal electrode layer film 12a is preferably about 0.1 to 1 μm, more preferably about 0.1 to 0.5 μm. The internal electrode layer film 12a may be composed of a single layer, or may be composed of two or more layers having different compositions.

内部電極層用膜12aの形成方法としては、特に限定されないが、好ましくは、薄膜法あるいは印刷法が挙げられる。   A method for forming the internal electrode layer film 12a is not particularly limited, but a thin film method or a printing method is preferable.

(薄膜法)
薄膜法としては、特に限定されないが、メッキ法、スパッタリング法、蒸着法などが挙げられる。好ましくは、スパッタリング法または蒸着法を用いる。
(Thin film method)
The thin film method is not particularly limited, and examples thereof include a plating method, a sputtering method, and a vapor deposition method. Preferably, a sputtering method or an evaporation method is used.

スパッタリング法で用いるターゲット材料は、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、Niと、を含む。好ましくは、ターゲット材料として、上述したNi−Re、Ni−Ru、Ni−Os、およびNi−Irの少なくともいずれかのNi系合金を用いる。なお、ターゲット材料は、必ずしも、合金である必要はない。   The target material used in the sputtering method includes at least one element of Re, Ru, Os, and Ir, and Ni. Preferably, a Ni-based alloy of at least one of Ni-Re, Ni-Ru, Ni-Os, and Ni-Ir described above is used as a target material. Note that the target material is not necessarily an alloy.

スパッタリングの条件としては、特に限定されないが、到達真空度は、好ましくは10−2Pa以下、より好ましくは10−3Pa以下である。Arガス導入圧力は、好ましくは0.1〜2Pa、より好ましくは0.3〜0.8Paである。出力は、好ましくは50〜400W、より好ましくは100〜300Wである。スパッタリング温度は、好ましくは20〜150℃、より好ましくは20〜120℃である。 The sputtering conditions are not particularly limited, but the ultimate vacuum is preferably 10 −2 Pa or less, more preferably 10 −3 Pa or less. The Ar gas introduction pressure is preferably 0.1 to 2 Pa, more preferably 0.3 to 0.8 Pa. The output is preferably 50 to 400 W, more preferably 100 to 300 W. The sputtering temperature is preferably 20 to 150 ° C, more preferably 20 to 120 ° C.

スパッタリング法により形成される内部電極層用膜12aの組成は、ターゲット材料と同じ組成になる。   The composition of the internal electrode layer film 12a formed by the sputtering method is the same as that of the target material.

蒸着法で用いる原料としては、特に限定されないが、金属(Re,Ru,Os,Irの少なくともいずれかと、Ni)のハロゲン化物や、金属のアルコキシドなどを用いる。これらを気化させ、たとえばHガスなどで還元することによって、上述の内部電極層用膜12aが形成される。 A raw material used in the vapor deposition method is not particularly limited, but a metal (Re, Ru, Os, Ir and Ni) halide, a metal alkoxide, or the like is used. By vaporizing them and reducing them with, for example, H 2 gas, the internal electrode layer film 12a is formed.

なお、薄膜法(スパッタリング法または蒸着法)により形成される内部電極層用膜12aは、結晶子サイズが、好ましくは10〜100nm、より好ましくは30〜80nmである金属粒子(合金)を含む。結晶子サイズが小さすぎると、球状化や途切れなどの不都合を生じ、大きすぎると膜厚がばらつくなどの不都合を生じる。   The internal electrode layer film 12a formed by a thin film method (sputtering method or vapor deposition method) contains metal particles (alloy) having a crystallite size of preferably 10 to 100 nm, more preferably 30 to 80 nm. If the crystallite size is too small, inconveniences such as spheroidization and interruption occur, and if it is too large, inconveniences such as variations in film thickness occur.

(印刷法)
印刷法としては、特に限定されないが、スクリーン印刷法、グラビア印刷法等が挙げられる。印刷法によって、内部電極層用膜12aを形成する場合には、以下のようにして行う。
(Printing method)
Although it does not specifically limit as a printing method, Screen printing method, gravure printing method, etc. are mentioned. When the internal electrode layer film 12a is formed by the printing method, it is performed as follows.

まず、キャリアシート(図示省略)の上に、図2Aに示す剥離層22とは異なる別の剥離層(図示省略)を形成する。   First, another release layer (not shown) different from the release layer 22 shown in FIG. 2A is formed on a carrier sheet (not shown).

次に、この剥離層の上に、上述の薄膜法(スパッタリング法または薄膜法)により、Ni合金膜を形成する。次に、形成されたNi合金膜を、キャリアシートから剥離させ、ボールミルなどで粉砕、分級し、平均粒径0.01〜1μmの合金粉を得る。好ましくは、合金粉が、10〜100nmの結晶子サイズを有する。結晶子サイズが小さすぎると、球状化や途切れなどの不都合を生じ、大きすぎると膜厚がばらつくなどの不都合を生じる。   Next, a Ni alloy film is formed on the release layer by the above-described thin film method (sputtering method or thin film method). Next, the formed Ni alloy film is peeled from the carrier sheet, and pulverized and classified with a ball mill or the like to obtain an alloy powder having an average particle size of 0.01 to 1 μm. Preferably, the alloy powder has a crystallite size of 10 to 100 nm. If the crystallite size is too small, inconveniences such as spheroidization and interruption occur, and if it is too large, inconveniences such as variations in film thickness occur.

次に、この合金粉を、有機ビヒクルとともに混練してペースト化し、内部電極層を形成するための導電性ペーストを得る。有機ビヒクルは、後述する誘電体ペーストにおける場合と同様の材質を用いることができる。得られた導電性ペーストを、印刷法によって、図2Aに示す剥離層22の表面に所定のパターン状に形成する。その結果、内部電極層用膜12aが得られる。   Next, this alloy powder is kneaded with an organic vehicle to form a paste, thereby obtaining a conductive paste for forming an internal electrode layer. The organic vehicle can be made of the same material as in the dielectric paste described later. The obtained conductive paste is formed in a predetermined pattern on the surface of the release layer 22 shown in FIG. 2A by a printing method. As a result, the internal electrode layer film 12a is obtained.

(グリーンシートの形成)
次に、グリーンシートの形成について説明する。グリーンシートは、完成後の積層セラミックコンデンサ2(図1)において、誘電体層10を構成することになる。
(Green sheet formation)
Next, formation of the green sheet will be described. The green sheet constitutes the dielectric layer 10 in the completed multilayer ceramic capacitor 2 (FIG. 1).

まず、グリーンシートの材料である誘電体ペーストを準備する。誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。   First, a dielectric paste that is a material for a green sheet is prepared. The dielectric paste is usually composed of an organic solvent-based paste obtained by kneading a dielectric material and an organic vehicle, or an aqueous paste.

誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、これらを混合して用いることができる。誘電体原料は、通常、平均粒子径が0.1〜3.0μm程度の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシートの厚みよりも粒径の小さい粉末を使用することが望ましい。   The dielectric material is appropriately selected from various compounds that become composite oxides and oxides, such as carbonates, nitrates, hydroxides, organometallic compounds, and the like, and these can be used in combination. The dielectric material is usually used as a powder having an average particle size of about 0.1 to 3.0 μm. In order to form a very thin green sheet, it is desirable to use a powder having a particle size smaller than the thickness of the green sheet.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、エチルセルロース、ポリビニルブチラール、アクリル樹脂などの通常の各種バインダが用いられるが、好ましくはポリビニルブチラールなどのブチラール系樹脂が用いられる。   An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used in the organic vehicle is not particularly limited, and various ordinary binders such as ethyl cellulose, polyvinyl butyral, and acrylic resin are used, but a butyral resin such as polyvinyl butyral is preferably used.

また、有機ビヒクルに用いられる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエンなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえばバインダは1〜5質量%程度、溶剤(または水)は10〜50質量%程度とすればよい。   Moreover, the organic solvent used for the organic vehicle is not particularly limited, and organic solvents such as terpineol, butyl carbitol, acetone, and toluene are used. Further, the vehicle in the aqueous paste is obtained by dissolving a water-soluble binder in water. The water-soluble binder is not particularly limited, and polyvinyl alcohol, methyl cellulose, hydroxyethyl cellulose, water-soluble acrylic resin, emulsion and the like are used. The content of each component in the dielectric paste is not particularly limited, and the normal content, for example, the binder may be about 1 to 5% by mass, and the solvent (or water) may be about 10 to 50% by mass.

誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。ただし、これらの総含有量は、10質量%以下とすることが望ましい。バインダ樹脂として、ブチラール系樹脂を用いる場合には、可塑剤は、バインダ樹脂100質量部に対して、25〜100質量部の含有量であることが好ましい。可塑剤が少なすぎると、グリーンシートが脆くなる傾向にあり、多すぎると、可塑剤が滲み出し、取り扱いが困難である。   The dielectric paste may contain additives selected from various dispersants, plasticizers, dielectrics, glass frit, insulators and the like as required. However, the total content of these is preferably 10% by mass or less. When a butyral resin is used as the binder resin, the plasticizer preferably has a content of 25 to 100 parts by mass with respect to 100 parts by mass of the binder resin. If the amount of the plasticizer is too small, the green sheet tends to be brittle. If the amount is too large, the plasticizer oozes out and is difficult to handle.

次に、図3Aに示すように、ドクターブレード法などにより、上記誘電体ペーストをキャリアシート30(第2支持シート)上に塗布し、グリーンシート10aを形成する。グリーンシート10aの厚さは、好ましくは0.5〜30μm、より好ましくは0.5〜10μm程度である。グリーンシート10aは、形成後に乾燥される。グリーンシート10aの乾燥温度は、好ましくは50〜100℃であり、乾燥時間は、好ましくは1〜5分である。   Next, as shown in FIG. 3A, the dielectric paste is applied onto a carrier sheet 30 (second support sheet) by a doctor blade method or the like to form a green sheet 10 a. The thickness of the green sheet 10a is preferably about 0.5 to 30 μm, more preferably about 0.5 to 10 μm. The green sheet 10a is dried after formation. The drying temperature of the green sheet 10a is preferably 50 to 100 ° C., and the drying time is preferably 1 to 5 minutes.

(積層工程)
次に、上述の方法で形成した内部電極層用膜12a、およびグリーンシート10aを積層する工程について説明する。
(Lamination process)
Next, the process of laminating | stacking the film | membrane 12a for internal electrode layers and the green sheet 10a which were formed by the above-mentioned method is demonstrated.

図2Aに示すように、まず、キャリアシート26(第3支持シート)の表面に接着層28を形成し、接着層転写用シートを準備する。キャリアシート26は、前述のキャリアシート20、30と同様なシートで構成される。   As shown in FIG. 2A, first, an adhesive layer 28 is formed on the surface of the carrier sheet 26 (third support sheet) to prepare an adhesive layer transfer sheet. The carrier sheet 26 is composed of a sheet similar to the carrier sheets 20 and 30 described above.

次に、図2Bに示すように、キャリアシート26上に形成された接着層28を、内部電極層用膜12aの表面に押し付け、加熱加圧する。その後、キャリアシート26を剥がすことにより、図2C、図3Aに示すように、接着層28が、内部電極層用膜12aの表面に転写される。   Next, as shown in FIG. 2B, the adhesive layer 28 formed on the carrier sheet 26 is pressed against the surface of the internal electrode layer film 12a and heated and pressurized. Thereafter, by peeling off the carrier sheet 26, the adhesive layer 28 is transferred to the surface of the internal electrode layer film 12a as shown in FIGS. 2C and 3A.

転写時の加熱温度は、40〜100℃が好ましく、また、加圧力は、0.1〜15MPaが好ましい。加圧は、プレスによる加圧でも、カレンダロールによる加圧でも良いが、一対のロールにより行うことが好ましい。   The heating temperature during transfer is preferably 40 to 100 ° C., and the applied pressure is preferably 0.1 to 15 MPa. The pressurization may be a pressurization or a calender roll, but is preferably performed by a pair of rolls.

次に、図3Bに示すように、キャリアシート20上に形成された内部電極層用膜12aを、接着層28を介して、グリーンシート10aの表面に押し付け、加熱加圧する。その後、キャリアシート30を剥がすことにより、図3Cに示すように、内部電極層用膜12aが、グリーンシート10aの表面に転写される。なお、転写の方法は、接着層28を転写するときと同様である。   Next, as shown in FIG. 3B, the internal electrode layer film 12a formed on the carrier sheet 20 is pressed against the surface of the green sheet 10a through the adhesive layer 28, and is heated and pressurized. Thereafter, by peeling off the carrier sheet 30, the internal electrode layer film 12a is transferred to the surface of the green sheet 10a as shown in FIG. 3C. The transfer method is the same as that for transferring the adhesive layer 28.

上述した方法によって、図3Cに示すような、一対のグリーンシート10aおよび内部電極層用膜12aを有する積層体ユニットを複数作製する。この積層体ユニット同士を積層し、内部電極層用膜12aとグリーンシート10aとが交互に多数積層された積層体を形成する。なお、この積層を行う際は、各積層体ユニットからキャリアシート20を剥がす。   A plurality of laminate units having a pair of green sheets 10a and internal electrode layer films 12a as shown in FIG. 3C are produced by the method described above. The laminate units are laminated to form a laminate in which a large number of internal electrode layer films 12a and green sheets 10a are alternately laminated. In addition, when performing this lamination | stacking, the carrier sheet 20 is peeled from each laminated body unit.

次に、この積層体における積層方向の両端面に外層用グリーンシートを積層した後、積層体に対して最終的な加熱、加圧を行う。最終加圧時の圧力は、好ましくは10〜200MPaである。また、加熱温度は、40〜100℃が好ましい。   Next, after laminating green sheets for outer layers on both end faces in the laminating direction of the laminate, final heating and pressurization are performed on the laminate. The pressure at the time of final pressurization is preferably 10 to 200 MPa. Moreover, 40-100 degreeC is preferable for heating temperature.

次に、積層体を所定サイズに切断し、グリーンチップを形成する。   Next, the laminate is cut into a predetermined size to form a green chip.

(脱バインダ、焼成、アニール)
次に、グリーンチップに対して脱バインダ処理を行う。
(Binder removal, firing, annealing)
Next, the binder removal process is performed on the green chip.

本発明のように内部電極層を形成するための導電材として、卑金属であるNiを用いる場合、Air雰囲気またはN雰囲気において脱バインダ処理を行うことが好ましい。また、それ以外の脱バインダ条件として、昇温速度を、好ましくは5〜300℃/時間、より好ましくは10〜50℃/時間とする。保持温度は、好ましくは200〜400℃、より好ましくは250〜350℃とする。温度保持時間は、好ましくは0.5〜20時間、より好ましくは1〜10時間とする。 When Ni, which is a base metal, is used as the conductive material for forming the internal electrode layer as in the present invention, the binder removal treatment is preferably performed in an Air atmosphere or an N 2 atmosphere. Further, as other binder removal conditions, the rate of temperature rise is preferably 5 to 300 ° C./hour, more preferably 10 to 50 ° C./hour. The holding temperature is preferably 200 to 400 ° C, more preferably 250 to 350 ° C. The temperature holding time is preferably 0.5 to 20 hours, more preferably 1 to 10 hours.

次に、脱バインダ処理後のグリーンチップを焼成して、焼成体を形成する。   Next, the green chip after the binder removal treatment is fired to form a fired body.

本実施形態においては、酸素分圧が、好ましくは10−10 〜10−2Pa、より好ましくは10−10 〜10−5Paである雰囲気下で、グリーンチップを焼成する。また、好ましくは1000〜1300℃、より好ましくは1150〜1250℃の温度雰囲気下で、グリーンチップを焼成する。 In the present embodiment, the green chip is baked in an atmosphere where the oxygen partial pressure is preferably 10 −10 to 10 −2 Pa, more preferably 10 −10 to 10 −5 Pa. Further, the green chip is fired in a temperature atmosphere of preferably 1000 to 1300 ° C., more preferably 1150 to 1250 ° C.

焼成時の酸素分圧が低すぎると、内部電極層用膜の導電材(合金)が異常焼結を起こし、途切れてしまうことがある。逆に、焼成時の酸素分圧が高すぎると、内部電極層が酸化する傾向がある。また、焼成温度が低すぎると、グリーンチップが緻密化しない。逆に、焼成温度が高すぎると、内部電極が途切れたり、導電材の拡散により容量温度特性が悪化したり、誘電体が還元されてしまう。   If the oxygen partial pressure during firing is too low, the conductive material (alloy) of the internal electrode layer film may be abnormally sintered and may be interrupted. Conversely, if the oxygen partial pressure during firing is too high, the internal electrode layer tends to oxidize. If the firing temperature is too low, the green chip will not be densified. On the other hand, if the firing temperature is too high, the internal electrodes are interrupted, the capacity-temperature characteristics are deteriorated due to the diffusion of the conductive material, and the dielectric is reduced.

本実施形態においては、上記の雰囲気下でグリーンチップを焼成することにより、これらの不具合を防止できる。すなわち、上記の雰囲気下で焼成することにより、導電材(Ni系合金)の焼結開始温度を上昇させつつ、導電材(Ni系合金)の粒成長および球状化を抑制できる。その結果、内部電極層を、連続的に、途切れなく形成することができ、コンデンサの静電容量の低下を抑制することができる。   In the present embodiment, these problems can be prevented by firing the green chip in the above atmosphere. That is, by firing in the above atmosphere, it is possible to suppress grain growth and spheroidization of the conductive material (Ni-based alloy) while increasing the sintering start temperature of the conductive material (Ni-based alloy). As a result, the internal electrode layer can be formed continuously and without interruption, and a reduction in the capacitance of the capacitor can be suppressed.

これ以外の焼成条件として、昇温速度を、好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間とする。温度保持時間を、好ましくは0.5〜8時間、より好ましくは1〜3時間とする。冷却速度を、好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましい。雰囲気ガスとしては、例えば、NとHとの混合ガスをウェット(加湿)状態で用いることが好ましい。 As other firing conditions, the rate of temperature rise is preferably 50 to 500 ° C./hour, more preferably 200 to 300 ° C./hour. The temperature holding time is preferably 0.5 to 8 hours, more preferably 1 to 3 hours. The cooling rate is preferably 50 to 500 ° C./hour, more preferably 200 to 300 ° C./hour. The firing atmosphere is preferably a reducing atmosphere. As the atmospheric gas, for example, it is preferable to use a mixed gas of N 2 and H 2 in a wet (humidified) state.

次に、グリーンチップの焼成後に得られた焼成体をアニールして、コンデンサ素子本体4(図1)を形成する。アニールは、誘電体層を再酸化するための処理である。このアニール処理によって、コンデンサのIRを向上させることができ、また、IR加速寿命を長くすることができる。   Next, the fired body obtained after firing the green chip is annealed to form the capacitor element body 4 (FIG. 1). Annealing is a process for reoxidizing the dielectric layer. By this annealing treatment, the IR of the capacitor can be improved and the IR accelerated life can be extended.

本実施形態においては、焼成体のアニールを、焼成時の還元雰囲気よりも高い酸素分圧下で行うことが好ましい。具体的には、酸素分圧が、好ましくは0.00061Pa超1.3Pa未満、より好ましくは10−3〜1Pa、さらに好ましくは0.0015〜0.57Paである雰囲気下で、焼成体をアニールする。また、アニール時の保持温度または最高温度を、好ましくは600℃超1100℃未満、より好ましくは700℃以上1100℃未満、さらに好ましくは900℃以上1100℃未満とする。 In this embodiment, it is preferable to anneal the fired body under an oxygen partial pressure higher than the reducing atmosphere during firing. Specifically, the fired body is annealed in an atmosphere where the oxygen partial pressure is preferably more than 0.00061 Pa and less than 1.3 Pa, more preferably 10 −3 to 1 Pa, and still more preferably 0.0015 to 0.57 Pa. To do. The holding temperature or maximum temperature during annealing is preferably more than 600 ° C. and less than 1100 ° C., more preferably 700 ° C. or more and less than 1100 ° C., and further preferably 900 ° C. or more and less than 1100 ° C.

本実施形態においては、上記の雰囲気下で焼成体をアニールすることによって、誘電体層のセラミックを十分に再酸化することができ、内部電極層に含まれるRe,Ru,Os,およびIrが酸化され、誘電体層中へ拡散することを抑制できる。その結果、完成後のコンデンサにおいて、誘電体層に含まれるRe,Ru,Os,およびIrの含有率の合計を、誘電体層に含まれる主成分元素(チタン酸バリウムであればBa)に対して、0.5mol%以下とすることができる。すなわち、誘電体層中に、Re,Ru,Os,およびIrを実質的に含ませないようにすることができる。その結果、コンデンサのIRの劣化が生じない。   In the present embodiment, the ceramic of the dielectric layer can be sufficiently reoxidized by annealing the fired body in the above atmosphere, and Re, Ru, Os, and Ir contained in the internal electrode layer are oxidized. Thus, diffusion into the dielectric layer can be suppressed. As a result, in the completed capacitor, the total content of Re, Ru, Os, and Ir contained in the dielectric layer is compared to the main component element (Ba in the case of barium titanate) contained in the dielectric layer. And 0.5 mol% or less. That is, Re, Ru, Os, and Ir can be substantially not included in the dielectric layer. As a result, the capacitor IR does not deteriorate.

アニール時の酸素分圧が低すぎると、誘電体層の再酸化が不十分となり、IR特性が悪化する。また、アニール不足により、tanδも増加する。逆に、酸素分圧が高すぎると、内部電極層用膜が酸化する傾向にある。また、アニール時の保持温度が、前記範囲未満では誘電体材料の再酸化が不十分となり、IRが低くなり、tanδも増加する。逆に、アニール時の保持温度が前記範囲を超えると、内部電極のNiが酸化し、コンデンサの静電容量が低下する。さらには、Re,Ru,Os,およびIrが酸化され、誘電体層中へ拡散してしまい、IRが劣化し、tanδも増加しまう。本実施形態においては、上記の雰囲気下で焼成体をアニールすることによって、これらの不具合を防止できる。   If the oxygen partial pressure during annealing is too low, the reoxidation of the dielectric layer becomes insufficient and the IR characteristics deteriorate. Also, tan δ increases due to insufficient annealing. Conversely, if the oxygen partial pressure is too high, the internal electrode layer film tends to oxidize. Further, if the holding temperature at the time of annealing is less than the above range, the re-oxidation of the dielectric material becomes insufficient, the IR becomes low, and tan δ increases. Conversely, when the holding temperature during annealing exceeds the above range, Ni of the internal electrode is oxidized and the capacitance of the capacitor is lowered. Furthermore, Re, Ru, Os, and Ir are oxidized and diffused into the dielectric layer, IR deteriorates, and tan δ increases. In the present embodiment, these problems can be prevented by annealing the fired body in the above atmosphere.

これ以外のアニール条件として、温度の保持時間を、好ましくは0.5〜4時間、より好ましくは1〜3時間とする。また、冷却速度を、好ましくは50〜500℃/時間、より好ましくは100〜300℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。Nガスを加湿するには、例えばウェッター等を使用すればよい。この場合、水温は0〜75℃程度が好ましい。 As other annealing conditions, the temperature holding time is preferably 0.5 to 4 hours, more preferably 1 to 3 hours. The cooling rate is preferably 50 to 500 ° C./hour, more preferably 100 to 300 ° C./hour. Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used. In order to humidify the N 2 gas, for example, a wetter or the like may be used. In this case, the water temperature is preferably about 0 to 75 ° C.

なお、上述の脱バインダ処理、焼成、およびアニールは、連続して行っても、独立に行ってもよい。     Note that the above-described binder removal processing, firing, and annealing may be performed continuously or independently.

次に、得られたコンデンサ素子本体4(図1)に対して、例えばバレル研磨、サンドプラスト等にて端面研磨を施す。次に、各端面に端子電極用ペーストを焼きつけて、第1端子電極6および第2端子電極8を形成する。端子電極用ペーストの焼成は、例えば、加湿したNとHとの混合ガス中で行う。その際の混合ガスの温度は600〜800℃とし、加熱時間は10分間〜1時間程度とすることが好ましい。そして、必要に応じて、端子電極6,8上にめっき等を行い、パッド層を形成する。なお、端子電極用ペーストは、上記した電極ペーストと同様にして調製すればよい。 Next, the obtained capacitor element body 4 (FIG. 1) is subjected to end surface polishing by, for example, barrel polishing or sand plast. Next, the terminal electrode paste is baked on each end face to form the first terminal electrode 6 and the second terminal electrode 8. The terminal electrode paste is baked, for example, in a humidified mixed gas of N 2 and H 2 . The temperature of the mixed gas at that time is preferably 600 to 800 ° C., and the heating time is preferably about 10 minutes to 1 hour. Then, if necessary, plating or the like is performed on the terminal electrodes 6 and 8 to form a pad layer. In addition, what is necessary is just to prepare the paste for terminal electrodes like the above-mentioned electrode paste.

このようにして製造された積層セラミックコンデンサ2は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   The multilayer ceramic capacitor 2 manufactured in this way is mounted on a printed circuit board by soldering or the like and used for various electronic devices.

本実施形態においては、焼成体をアニールする際に、内部電極層(内部電極層用膜)に含まれるRe,Ru,Os,およびIrの少なくともいずれか1つの元素が、内部電極層(内部電極層用膜)と隣接する誘電体層(グリーンシート)の中へ拡散することを防止できる。その結果、完成後の積層セラミックコンデンサ2(図1)においては、誘電体層10には、Re,Ru,Os,およびIrが実質的に含まれない。よって、積層セラミックコンデンサ2のIRの劣化を防止することができる。換言すれば、誘電体層10に含まれるRe,Ru,Os,およびIrの含有率の合計を、誘電体層10に含まれる主成分元素(チタン酸バリウムの場合はBa)に対して、0.5mol%以下に制限することによって、積層セラミックコンデンサ2のIRの劣化を防止することができる。
また、内部電極層12が、導電材として、Niのみならず、Niよりも融点が高いRe,Ru,Os,およびIrの少なくともいずれか1つの元素を含むことによって、導電材の焼結温度が上昇して誘電体粉末の焼結温度に近づく。その結果、焼結後の内部電極層12の割れや剥離を防止することができ、かつ、誘電体粉末の焼結不良を防止できる。
In this embodiment, when the fired body is annealed, at least one element of Re, Ru, Os, and Ir contained in the internal electrode layer (internal electrode layer film) is converted into the internal electrode layer (internal electrode layer). Diffusion into the dielectric layer (green sheet) adjacent to the layer film) can be prevented. As a result, in the completed multilayer ceramic capacitor 2 (FIG. 1), the dielectric layer 10 does not substantially contain Re, Ru, Os, and Ir. Therefore, the deterioration of the IR of the multilayer ceramic capacitor 2 can be prevented. In other words, the total content of Re, Ru, Os, and Ir contained in the dielectric layer 10 is 0 with respect to the main component element (Ba in the case of barium titanate) contained in the dielectric layer 10. By limiting to 5 mol% or less, the deterioration of the IR of the multilayer ceramic capacitor 2 can be prevented.
Further, the internal electrode layer 12 contains not only Ni but also at least one element of Re, Ru, Os, and Ir having a melting point higher than Ni as a conductive material, so that the sintering temperature of the conductive material is increased. It rises and approaches the sintering temperature of the dielectric powder. As a result, cracking and peeling of the internal electrode layer 12 after sintering can be prevented, and defective sintering of the dielectric powder can be prevented.

本実施形態においては、好ましくは0.00061Pa超1.3Pa未満、より好ましくは10−3〜1Pa、さらに好ましくは0.0015〜0.57Paであり、温度が、好ましくは600℃超1100℃未満、より好ましくは700℃以上1100℃未満、さらに好ましくは900℃以上1100℃未満であるアニール雰囲気下で、焼成体をアニールする。その結果、内部電極層12に含まれるRe,Ru,Os,およびIrが、誘電体層10へ拡散することを抑制できる。よって、誘電体層10にRe,Ru,Os,およびIrを、誘電体層10に実質的に含ませないことができる。その結果、積層セラミックコンデンサ2のIRの劣化を防止することができる。 In this embodiment, it is preferably more than 0.00061 Pa and less than 1.3 Pa, more preferably 10 −3 to 1 Pa, still more preferably 0.0015 to 0.57 Pa, and the temperature is preferably more than 600 ° C. and less than 1100 ° C. More preferably, the fired body is annealed in an annealing atmosphere of 700 ° C. or higher and lower than 1100 ° C., more preferably 900 ° C. or higher and lower than 1100 ° C. As a result, Re, Ru, Os, and Ir contained in the internal electrode layer 12 can be prevented from diffusing into the dielectric layer 10. Therefore, Re, Ru, Os, and Ir can be substantially not included in the dielectric layer 10. As a result, IR degradation of the multilayer ceramic capacitor 2 can be prevented.

また、上記の雰囲気で焼成体をアニールすることにより、誘電体層10が再酸化され、半導体化が阻止され、IRを増加させることができる。   Further, by annealing the fired body in the above atmosphere, the dielectric layer 10 is reoxidized, semiconductorization is prevented, and IR can be increased.

以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to such embodiment at all, Of course, in the range which does not deviate from the summary of this invention, it can implement in various aspects. .

例えば、内部電極層用の導電性ペーストに含ませる合金粉(導電材)を、合金膜を粉砕することによって形成するのではなく、CVD法(化学蒸着法)によって直接形成してもよい。この場合も、上記実施形態と同様の作用効果を得ることができる。CVD法によって合金粉を製造することによって、合金粉の平均粒子径を精密に制御することが可能となり、合金粉の粒度分布をシャープにすることができる。なお、合金粉の平均粒子径や組成は、気化原料を運ぶキャリアガスの流量、反応温度、反応させる原料の量比などにより制御できる。   For example, the alloy powder (conductive material) included in the conductive paste for the internal electrode layer may be formed directly by the CVD method (chemical vapor deposition method) instead of by pulverizing the alloy film. Also in this case, the same effect as the above embodiment can be obtained. By producing the alloy powder by the CVD method, the average particle diameter of the alloy powder can be precisely controlled, and the particle size distribution of the alloy powder can be sharpened. The average particle size and composition of the alloy powder can be controlled by the flow rate of the carrier gas carrying the vaporized raw material, the reaction temperature, the amount ratio of the raw material to be reacted, and the like.

また、本発明は、積層セラミックコンデンサに限らず、その他の電子部品に適用することが可能である。その他の電子部品としては、特に限定されないが、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品が例示される。   Further, the present invention is not limited to the multilayer ceramic capacitor but can be applied to other electronic components. Examples of other electronic components include, but are not limited to, piezoelectric elements, chip inductors, chip varistors, chip thermistors, chip resistors, and other surface mount (SMD) chip type electronic components.

以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。   Hereinafter, the present invention will be described based on further detailed examples, but the present invention is not limited to these examples.

実施例1
まず、CVD法により、内部電極層用の導電材(合金粉)を製造した。導電材の原料として、塩化Niおよび塩化Reを用いた。塩化Niを投入したルツボと、塩化Reを投入したルツボとを、CVD装置の原料気化部に設置し、塩化Niおよび塩化Reを気化させた。この気化した塩化Niおよび塩化Re微粒子をキャリアガスであるNにより、CVD装置の反応部まで輸送した。キャリアガスの流量は、3L/minとした。反応部は、1100℃に加熱されており、反応部に5L/minで供給される還元ガスとしてのHガスにより、塩化Niおよび塩化Reの還元反応が生じ、Ni−Re合金粒子が生成した。生成したNi−Re合金粒子は、キャリアガスとともに、冷却部において冷却され、その後反応容器から排出され、捕集装置により回収した。
Example 1
First, a conductive material (alloy powder) for an internal electrode layer was manufactured by a CVD method. Ni chloride and Re chloride were used as raw materials for the conductive material. The crucible charged with Ni chloride and the crucible charged with Re chloride were placed in the raw material vaporization section of the CVD apparatus to vaporize Ni chloride and Re chloride. The vaporized Ni chloride and Re chloride fine particles were transported to the reaction part of the CVD apparatus by N 2 as a carrier gas. The flow rate of the carrier gas was 3 L / min. The reaction part was heated to 1100 ° C., and the reduction reaction of Ni chloride and Re chloride occurred by H 2 gas as the reducing gas supplied to the reaction part at 5 L / min, and Ni—Re alloy particles were generated. . The produced Ni—Re alloy particles were cooled together with the carrier gas in the cooling section, then discharged from the reaction vessel, and collected by a collection device.

得られた導電材(Ni−Re合金粉)は、平均粒子径が300nm、合金粉におけるReの含有率は、合金粉全体に対して約20mol%であった。   The obtained conductive material (Ni—Re alloy powder) had an average particle diameter of 300 nm, and the Re content in the alloy powder was about 20 mol% with respect to the entire alloy powder.

この導電材100重量部に対して、共材粒子としての平均粒子径50nmのBaTiO粉末(BT−005/堺化学工業(株))を20重量部加え、さらに有機ビヒクル(バインダー樹脂としてエチルセルロース樹脂4.5重量部をターピネオール228重量部に溶解したもの)を加え、3本ロールにより混練し、スラリー化して、内部電極層用膜を形成するための導電性ペーストとした。 20 parts by weight of BaTiO 3 powder (BT-005 / Sakai Chemical Industry Co., Ltd.) having an average particle diameter of 50 nm as co-material particles is added to 100 parts by weight of the conductive material, and further an organic vehicle (ethyl cellulose resin as a binder resin). 4.5 parts by weight of terpineol dissolved in 228 parts by weight) was added and kneaded with three rolls to form a slurry to form a conductive paste for forming an internal electrode layer film.

次に、BaTiO粉末(BT−02/堺化学工業(株))と、MgCO、MnCO、(Ba0.6Ca0.4)SiOおよび希土類(Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y)から選択された粉末とを、ボールミルにより16時間、湿式混合し、乾燥させることにより誘電体材料とした。これら原料粉末の平均粒子径は0.1〜1μmであった。(Ba0.6Ca0.4)SiOは、BaCO、CaCOおよびSiOをボールミルにより湿式混合し、乾燥後に空気中で焼成したものを、ボールミルにより湿式粉砕して作製した。 Next, BaTiO 3 powder (BT-02 / Sakai Chemical Industry Co., Ltd.), MgCO 3 , MnCO 3 , (Ba 0.6 Ca 0.4 ) SiO 3 and rare earth (Gd 2 O 3 , Tb 4 O 7) , Dy 2 O 3 , Ho 2 O 3 , Er 2 O 3 , Tm 2 O 3 , Yb 2 O 3 , Lu 2 O 3 , Y 2 O 3 ) A dielectric material was obtained by mixing and drying. The average particle diameter of these raw material powders was 0.1 to 1 μm. (Ba 0.6 Ca 0.4 ) SiO 3 was prepared by wet-mixing BaCO 3 , CaCO 3 and SiO 2 with a ball mill, followed by drying and firing in the air using a ball mill.

次に、得られた誘電体材料をペースト化するために、有機ビヒクルを誘電体材料に加え、ボールミルで混合し、誘電体ペーストを得た。有機ビヒクルは、誘電体材料100質量部に対して、バインダとしてポリビニルブチラール:6質量部、可塑剤としてフタル酸ビス(2エチルヘキシル)(DOP):3質量部、酢酸エチル:55質量部、トルエン:10質量部、剥離剤としてパラフィン:0.5質量部の配合比である。   Next, in order to make the obtained dielectric material into a paste, an organic vehicle was added to the dielectric material and mixed with a ball mill to obtain a dielectric paste. The organic vehicle is based on 100 parts by mass of the dielectric material, polyvinyl butyral: 6 parts by mass as a binder, bis (2-ethylhexyl) phthalate (DOP): 3 parts by mass, ethyl acetate: 55 parts by mass, toluene: The blending ratio is 10 parts by mass and 0.5 parts by mass of paraffin as a release agent.

次に、誘電体ペーストをエタノール/トルエン(55/10)によって重量比で2倍に希釈したものを剥離層用ペーストとした。   Next, the dielectric paste diluted with ethanol / toluene (55/10) twice by weight was used as a release layer paste.

次に、誘電体粒子および剥離剤を含有しないこと以外は前記の誘電体ペーストと同様のペーストを作製し、これをトルエンによって重量比で4倍に希釈した。このようにして、接着層用ペーストを作製した。   Next, a paste similar to the above-described dielectric paste was prepared except that it did not contain dielectric particles and a release agent, and this was diluted 4 times by weight with toluene. In this way, an adhesive layer paste was produced.

次に、上記の誘電体ペーストを用いて、PETフィルム(第2支持シート)上に、ワイヤーバーコーターを用いて、厚み1.0μmのグリーンシート10aを形成した(図3A)。   Next, using the dielectric paste, a green sheet 10a having a thickness of 1.0 μm was formed on a PET film (second support sheet) using a wire bar coater (FIG. 3A).

次に、上記の剥離層用ペーストを、別のPETフィルム(第1支持シート)上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.3μmの剥離層を形成した。   Next, the release layer paste was applied and dried on another PET film (first support sheet) with a wire bar coater to form a release layer having a thickness of 0.3 μm.

次に、上記の導電性ペーストを用いて、スクリーン印刷により、図2Aに示すように、剥離層22の表面に、所定パターンの内部電極層用膜12aを形成した。この内部電極層用膜12aの乾燥後の厚さは、0.5μmであった。   Next, as shown in FIG. 2A, an internal electrode layer film 12a having a predetermined pattern was formed on the surface of the release layer 22 by screen printing using the above conductive paste. The thickness of the internal electrode layer film 12a after drying was 0.5 μm.

次に、図2Aに示すように、上記の接着層用ペーストを、別の、表面にシリコーン系樹脂による剥離処理を施したPETフィルム(第3支持シート)の上に、ワイヤーバーコーターにより塗布乾燥させて、厚み0.2μmの接着層28を形成した。   Next, as shown in FIG. 2A, the above adhesive layer paste is applied and dried by a wire bar coater on another PET film (third support sheet) whose surface has been subjected to a release treatment with a silicone resin. As a result, an adhesive layer 28 having a thickness of 0.2 μm was formed.

次に、内部電極層用膜12aの表面に、図2B,2Cに示す方法で接着層28を転写した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。   Next, the adhesive layer 28 was transferred to the surface of the internal electrode layer film 12a by the method shown in FIGS. 2B and 2C. At the time of transfer, a pair of rolls were used, the pressure was 0.1 MPa, and the temperature was 80 ° C.

次に、図3Bに示す方法で、接着層28を介してグリーンシート10aの表面に内部電極層用膜12aを接着(転写)し、図3Cに示す積層体ユニットを形成した。この積層体ユニットを複数形成した。転写時には、一対のロールを用い、その加圧力は0.1MPa、温度は80℃とした。   Next, by the method shown in FIG. 3B, the internal electrode layer film 12a was adhered (transferred) to the surface of the green sheet 10a via the adhesive layer 28, thereby forming the laminate unit shown in FIG. 3C. A plurality of the laminate units were formed. At the time of transfer, a pair of rolls were used, the pressure was 0.1 MPa, and the temperature was 80 ° C.

次に、この積層体ユニット同士を積層し、内部電極層用膜12aとグリーンシート10aとが交互に多数積層された構造を有する積層体を形成した。積層体の有する内部電極層用膜の数は、21層であった。積層条件は、加圧力は50MPa、加圧時の加熱温度は120℃とした。次に、積層体を所定の寸法に切断して、グリーンチップを形成した。   Next, the laminate units were laminated to form a laminate having a structure in which a large number of internal electrode layer films 12a and green sheets 10a were alternately laminated. The number of films for internal electrode layers included in the laminate was 21 layers. The lamination conditions were a pressure of 50 MPa and a heating temperature of 120 ° C. during pressurization. Next, the laminate was cut to a predetermined size to form a green chip.

次に、グリーンチップを、以下の雰囲気下で脱バインダ処理した。   Next, the green chip was subjected to binder removal treatment in the following atmosphere.

昇温速度:5〜300℃/時間、
保持温度:200〜400℃、
保持時間:0.5〜20時間、
雰囲気ガス:加湿したNガス。
Temperature increase rate: 5 to 300 ° C./hour,
Holding temperature: 200-400 ° C.
Retention time: 0.5-20 hours,
Atmospheric gas: humidified N 2 gas.

次に、脱バインダ処理後のグリーンチップを、以下の雰囲気下で焼成し、焼成体を得た。   Next, the green chip after the binder removal treatment was fired under the following atmosphere to obtain a fired body.

昇温速度:5〜500℃/時間、
保持温度:1200℃、
保持時間:0.5〜8時間、
冷却速度:50〜500℃/時間、
雰囲気ガス:加湿したNとHの混合ガス、
酸素分圧:10−7Pa。
Temperature increase rate: 5 to 500 ° C./hour,
Holding temperature: 1200 ° C,
Retention time: 0.5-8 hours,
Cooling rate: 50 to 500 ° C./hour,
Atmosphere gas: humidified mixed gas of N 2 and H 2 ,
Oxygen partial pressure: 10 −7 Pa.

次に、焼成体を、以下の雰囲気下でアニールして、コンデンサ素子本体を形成した。   Next, the fired body was annealed under the following atmosphere to form a capacitor element body.

昇温速度:200〜300℃/時間、
保持温度:700℃、
保持時間:2時間、
冷却速度:300℃/時間、
雰囲気ガス:加湿したNガス、
酸素分圧:2.0×10−3Pa。
Temperature increase rate: 200 to 300 ° C./hour,
Holding temperature: 700 ° C.
Retention time: 2 hours
Cooling rate: 300 ° C./hour,
Atmospheric gas: humidified N 2 gas,
Oxygen partial pressure: 2.0 × 10 −3 Pa.

なお、雰囲気ガスの加湿には、ウェッターを用い、水温0〜75℃にて行った。 The atmosphere gas was humidified using a wetter at a water temperature of 0 to 75 ° C.

次に、コンデンサ素子本体の端面をサンドブラストによって研磨した。次に各端面に外部電極用ペーストを端面に転写した。次に、コンデンサ素子本体を、加湿したN+H雰囲気中において、800℃で10分間焼成し、外部電極を形成した。このようにして、図1に示す構成の積層セラミックコンデンサ2のサンプルを得た。 Next, the end face of the capacitor element body was polished by sandblasting. Next, the external electrode paste was transferred to each end face. Next, the capacitor element body was baked at 800 ° C. for 10 minutes in a humidified N 2 + H 2 atmosphere to form an external electrode. In this way, a sample of the multilayer ceramic capacitor 2 having the configuration shown in FIG. 1 was obtained.

得られたサンプルのサイズは、3.2mm×1.6mm×0.6mmであり、内部電極層に挟まれた誘電体層の数は21、その厚さは1μmであり、内部電極層12の厚さは0.5μmであった。各層の厚み(膜厚)は、SEMで観測することにより測定した。   The size of the obtained sample is 3.2 mm × 1.6 mm × 0.6 mm, the number of dielectric layers sandwiched between the internal electrode layers is 21, and the thickness is 1 μm. The thickness was 0.5 μm. The thickness (film thickness) of each layer was measured by observing with SEM.

実施例2〜13、比較例1〜4
実施例2〜13、比較例1〜4においては、焼成体のアニール時に、アニール雰囲気の保持温度および酸素分圧を表1に示す値とした。それ以外は、実施例1と同様の条件で、実施例2〜13、比較例1〜4の積層セラミックコンデンサを作成した。

Figure 2008218974
Examples 2-13, Comparative Examples 1-4
In Examples 2 to 13 and Comparative Examples 1 to 4, the annealing atmosphere holding temperature and oxygen partial pressure were set to the values shown in Table 1 when the sintered body was annealed. Other than that was the same conditions as Example 1, and produced the multilayer ceramic capacitor of Examples 2-13 and Comparative Examples 1-4.
Figure 2008218974

評価1
Reの含有率の測定
実施例1〜13、および比較例1〜4において得られた積層セラミックコンデンサについて、その誘電体層(セラミック層)を構成する誘電体の組成を分析した。より具体的には、まず、試料としての積層セラミックコンデンサを、積層方向に垂直に研磨し、誘電体層を露出させた。次に透過型電子顕微鏡を用いたエネルギー分散型X線分析法(TEM−EDS)により、内部電極に挟まれた誘電体セラミック層の任意の30点について組成分析を行い、その平均値を含有Re量とした。具体的には誘電体セラミック層に含まれるRe含有率(誘電体セラミック相の主成分であるBaに対するRe量(mol%))を求めた。なお分析のための電子線としては1nmのプローブを用いた。結果を図4A,4B,5A,5Bおよび表1に示す。
Evaluation 1
Measurement of Re Content Ratio For the multilayer ceramic capacitors obtained in Examples 1 to 13 and Comparative Examples 1 to 4, the composition of the dielectric constituting the dielectric layer (ceramic layer) was analyzed. More specifically, first, a multilayer ceramic capacitor as a sample was polished perpendicularly to the stacking direction to expose the dielectric layer. Next, composition analysis was performed on any 30 points of the dielectric ceramic layer sandwiched between the internal electrodes by energy dispersive X-ray analysis (TEM-EDS) using a transmission electron microscope, and the average value was stored in Re. The amount. Specifically, the Re content contained in the dielectric ceramic layer (Re amount (mol%) with respect to Ba as the main component of the dielectric ceramic phase) was determined. A 1 nm probe was used as an electron beam for analysis. The results are shown in FIGS. 4A, 4B, 5A, 5B and Table 1.

電気特性値の測定
実施例1〜13、および比較例1〜4において得られた積層セラミックコンデンサについて、電気特性値を測定した。
Measurement of electrical characteristic values The electrical characteristic values of the multilayer ceramic capacitors obtained in Examples 1 to 13 and Comparative Examples 1 to 4 were measured.

具体的には、絶縁抵抗IR(単位:Ω)を測定した。IRの測定には、温度可変IR測定器を用いた。室温、測定電圧6.3V、電圧印加時間60sの条件下で測定を行った。IRは、大きい程好ましい。具体的には、IRは、好ましくは7.0×10Ω以上、より好ましくは8.0×10Ω以上である。結果を表1に示す。 Specifically, the insulation resistance IR (unit: Ω) was measured. A IR variable measuring device was used for IR measurement. The measurement was performed under the conditions of room temperature, a measurement voltage of 6.3 V, and a voltage application time of 60 s. The larger the IR, the better. Specifically, IR is preferably 7.0 × 10 8 Ω or more, more preferably 8.0 × 10 8 Ω or more. The results are shown in Table 1.

また、コンデンサのサンプルに対し、基準温度25℃でデジタルLCRメータ(YHP社製4274A)にて、周波数1KHz,入力信号レベル(測定電圧)1Vrmsの条件下で、静電容量および誘電損失(tanδ)を測定した。結果を表1に示す。   Capacitor and dielectric loss (tan δ) for a capacitor sample with a digital LCR meter (YHP 4274A) at a reference temperature of 25 ° C. and a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms. Was measured. The results are shown in Table 1.

さらに内部電極層と同じ組成の金属膜の抵抗率を測定した。抵抗率(単位はΩ・m)は、抵抗率測定器(NPS社製、Σ−5)を用いて、ガラス基板に成膜したスパッタ膜(焼成前)を、25℃において直流4探針法(電流1mA、2秒間)で測定した。抵抗率は、好ましくは70×10−8Ω・m以下を良好とした。結果を表1に示す。 Furthermore, the resistivity of the metal film having the same composition as the internal electrode layer was measured. Resistivity (unit: Ω · m) was measured by using a resistivity meter (Σ-5, manufactured by NPS), a sputtered film (before firing) formed on a glass substrate at 25 ° C. by DC 4 probe method. Measurement was performed at a current of 1 mA for 2 seconds. The resistivity is preferably 70 × 10 −8 Ω · m or less. The results are shown in Table 1.

表1に示すように、実施例1〜13、比較例1〜4においては、内部電極層に含まれるReの含有率は、内部電極層に含まれる全金属成分(Ni−Re合金)に対して、20mol%であった。   As shown in Table 1, in Examples 1 to 13 and Comparative Examples 1 to 4, the content of Re contained in the internal electrode layer is based on the total metal component (Ni—Re alloy) contained in the internal electrode layer. And 20 mol%.

図4A、4Bは、実施例1の誘電体層における1測定点から得たTEM−EDSスペクトルである。また、図5A,5Bは、比較例4の誘電体層における1測定点から得たTEM−EDSスペクトルである。図4A,4B,5A,5Bにおいて、横軸は、誘電体層に含まれる原子から励起された特性X線の有するエネルギー(KeV)であり、縦軸は、誘電体層に含まれる原子から励起された特性X線の検出強度(誘電体層中における原子の含有率(mol%)に対応する値)である。なお、スペクトルにおけるCuのピークは、TEM観察に用いた支持体に由来するものであり、実施例1、比較例4の各誘電体層は、Cuを含有しない。   4A and 4B are TEM-EDS spectra obtained from one measurement point in the dielectric layer of Example 1. FIG. 5A and 5B are TEM-EDS spectra obtained from one measurement point in the dielectric layer of Comparative Example 4. FIG. 4A, 4B, 5A, and 5B, the horizontal axis represents the energy (KeV) of characteristic X-rays excited from atoms included in the dielectric layer, and the vertical axis represents excitation from atoms included in the dielectric layer. The detected intensity of the characteristic X-ray (value corresponding to the atomic content (mol%) in the dielectric layer). The Cu peak in the spectrum is derived from the support used for TEM observation, and each dielectric layer of Example 1 and Comparative Example 4 does not contain Cu.

図4A、図5Aに示すように、誘電体層の主成分であるBaTiOのBa、Tiに由来するピークが確認された。 As shown in FIGS. 4A and 5A, peaks derived from Ba and Ti of BaTiO 3 as the main component of the dielectric layer were confirmed.

図4A,4Bに示すように、実施例1においては、Reの特性X線に対応するエネルギー帯において、ピークが観測されなかった。すなわち、この測定点においては、Reが検出されなかった(Reの含有率は、装置の検出限界である0.5mol%以下であった)。また、実施例1の誘電体層における他の測定点についても、図4A,4Bと同様のスペクトルが得られた。   As shown in FIGS. 4A and 4B, in Example 1, no peak was observed in the energy band corresponding to the Re characteristic X-ray. That is, Re was not detected at this measurement point (Re content was 0.5 mol% or less, which is the detection limit of the apparatus). Moreover, the spectrum similar to FIG. 4A and 4B was acquired also about the other measurement point in the dielectric material layer of Example 1. FIG.

図5A,5Bに示すように、比較例4においては、Reの特性X線に対応するエネルギー帯において、ピークが観測された。ピーク強度から、この測定点においては、3.4mol%のReが検出された。また、比較例1の誘電体セラミック層における他の測定点についても、図5A,5Bと同様に、Reの含有を示すスペクトルが得られた。   As shown in FIGS. 5A and 5B, in Comparative Example 4, a peak was observed in the energy band corresponding to the Re characteristic X-ray. From the peak intensity, 3.4 mol% of Re was detected at this measurement point. Further, at other measurement points in the dielectric ceramic layer of Comparative Example 1, a spectrum indicating the inclusion of Re was obtained as in FIGS. 5A and 5B.

表1に示すように、実施例1〜13では、酸素分圧が10−3〜1Paであり、保持温度が700℃以上1100℃未満である雰囲気下で、焼成体をアニールし、コンデンサ素子本体を形成した。その結果、実施例1〜13においては、Reが検出下限濃度以下(TEM分析における検出限界(下限値)は0.5mol%)であり、実質的に誘電体セラミック層中にはReは検出されなかった。 As shown in Table 1, in Examples 1 to 13, the sintered body was annealed in an atmosphere having an oxygen partial pressure of 10 −3 to 1 Pa and a holding temperature of 700 ° C. or higher and lower than 1100 ° C. Formed. As a result, in Examples 1 to 13, Re is below the lower detection limit concentration (the detection limit (lower limit value in TEM analysis is 0.5 mol%)), and Re is substantially detected in the dielectric ceramic layer. There wasn't.

一方、比較例1〜4では、焼成体をアニールするための雰囲気における酸素分圧が10−3〜1Paの範囲外、あるいは700℃以上1100℃未満の範囲外であった。その結果、比較例1〜4においては、誘電体層中にReが検出された。すなわち、誘電体層主成分Baに対して、0.5mol%以上のRe含有が認められた。 On the other hand, in Comparative Examples 1 to 4, the oxygen partial pressure in the atmosphere for annealing the fired body was outside the range of 10 −3 to 1 Pa, or outside the range of 700 ° C. or more and less than 1100 ° C. As a result, in Comparative Examples 1 to 4, Re was detected in the dielectric layer. That is, 0.5 mol% or more of Re content was recognized with respect to the dielectric layer main component Ba.

誘電体層にReが実質的に含まれない実施例1〜13においては、誘電体層に含まれるReの含有率が0.5mol%を超えた比較例1〜4に比べて、IRが大きいこと(7.0×10Ω以上)が確認された。一方、いずれの比較例においても、IRは小さかった(7.0×10Ω未満)。 In Examples 1 to 13 in which Re is not substantially contained in the dielectric layer, the IR content is larger than those in Comparative Examples 1 to 4 in which the content of Re contained in the dielectric layer exceeds 0.5 mol%. (7.0 × 10 8 Ω or more) was confirmed. On the other hand, IR was small in all the comparative examples (less than 7.0 × 10 8 Ω).

特に、酸素分圧が10−3〜1Paであり、保持温度が900℃以上1100℃未満である雰囲気下で焼成体をアニールした実施例4〜13においては、他の実施例に比べて、IRが大きいこと(8.0×10Ω以上)が確認された。 In particular, in Examples 4 to 13 in which the fired body was annealed in an atmosphere having an oxygen partial pressure of 10 −3 to 1 Pa and a holding temperature of 900 ° C. or higher and lower than 1100 ° C., compared to the other examples, IR Is large (8.0 × 10 8 Ω or more).

また、比較例4においては、実施例1〜13に比べて、静電容量が小さく、tanδが大きいことが確認された。   In Comparative Example 4, it was confirmed that the capacitance was small and tan δ was large compared to Examples 1-13.

実施例1〜13について、保持温度が等しい実施例どうし(実施例1と2、実施例4と5、実施例6と7、実施例8と9、実施例11〜13)をそれぞれ比較すると、酸素分圧が低い実施例の方がIRが大きいことが確認された。これは、酸素分圧を低くすることでReの酸化、誘電体層への拡散が抑制されるためであると考えられる。   Regarding Examples 1 to 13, when the holding temperatures are equal to each other (Examples 1 and 2, Examples 4 and 5, Examples 6 and 7, Examples 8 and 9, Examples 11 to 13), It was confirmed that IR was larger in the example having a lower oxygen partial pressure. This is considered to be because the oxidation of Re and the diffusion into the dielectric layer are suppressed by lowering the oxygen partial pressure.

実施例14〜26、比較例5〜8
実施例14〜26、比較例5〜8においては、導電材に含ませる合金粉におけるReの含有率を、合金粉全体に対して、5.0mol%程度とした。また、実施例14〜26、比較例5〜8においては、保持温度および酸素分圧が表2に示す値となる雰囲気下で、焼成体をアニールした。それ以外は、実施例1と同様の条件で、積層セラミックコンデンサを作成した。また、各コンデンサに対して、実施例1と同様の評価を行った。結果を表2に示す。

Figure 2008218974
Examples 14-26, Comparative Examples 5-8
In Examples 14 to 26 and Comparative Examples 5 to 8, the Re content in the alloy powder included in the conductive material was about 5.0 mol% with respect to the entire alloy powder. In Examples 14 to 26 and Comparative Examples 5 to 8, the fired bodies were annealed in an atmosphere in which the holding temperature and the oxygen partial pressure were values shown in Table 2. Otherwise, a multilayer ceramic capacitor was produced under the same conditions as in Example 1. Moreover, the same evaluation as Example 1 was performed with respect to each capacitor. The results are shown in Table 2.
Figure 2008218974

実施例27〜39、比較例9〜12
実施例27〜39、比較例9〜12においては、合金粉におけるReの含有率を、合金粉全体に対して、1.0mol%程度とした。また、実施例27〜39、比較例9〜12においては、保持温度および酸素分圧が表3に示す値となる雰囲気下で、焼成体をアニールした。それ以外は、実施例1と同様の条件で、積層セラミックコンデンサを作成した。また、各コンデンサに対して、実施例1と同様の評価を行った。結果を表3に示す。

Figure 2008218974
Examples 27-39, Comparative Examples 9-12
In Examples 27 to 39 and Comparative Examples 9 to 12, the Re content in the alloy powder was about 1.0 mol% with respect to the entire alloy powder. In Examples 27 to 39 and Comparative Examples 9 to 12, the fired bodies were annealed in an atmosphere in which the holding temperature and the oxygen partial pressure were values shown in Table 3. Otherwise, a multilayer ceramic capacitor was produced under the same conditions as in Example 1. Moreover, the same evaluation as Example 1 was performed with respect to each capacitor. The results are shown in Table 3.
Figure 2008218974

評価2
表2に示すように、実施例14〜26、比較例5〜8においては、内部電極層に含まれるReの含有率は、内部電極層に含まれる全金属成分(Ni−Re合金)に対して、5.0mol%であった。
Evaluation 2
As shown in Table 2, in Examples 14 to 26 and Comparative Examples 5 to 8, the content of Re contained in the internal electrode layer was based on the total metal component (Ni-Re alloy) contained in the internal electrode layer. And 5.0 mol%.

表3に示すように、実施例27〜39、比較例9〜12においては、内部電極層に含まれるReの含有率が、内部電極層に含まれる全金属成分(Ni−Re合金)に対して、1.0mol%であった。   As shown in Table 3, in Examples 27 to 39 and Comparative Examples 9 to 12, the content of Re contained in the internal electrode layer is based on the total metal component (Ni-Re alloy) contained in the internal electrode layer. 1.0 mol%.

内部電極層に含まれるReの含有率が違うにも関わらず、表2、表3のいずれにおいても、表1の場合と同様の結果が確認された。   Despite the difference in the content of Re contained in the internal electrode layer, the same results as in Table 1 were confirmed in both Table 2 and Table 3.

すなわち、酸素分圧が10−3〜1Pa、保持温度が700℃以上1100℃未満である雰囲気下で焼成体をアニールした実施例14〜39は、誘電体層にReが実質的に含まれなかった。 That is, in Examples 14 to 39 in which the fired bodies were annealed in an atmosphere having an oxygen partial pressure of 10 −3 to 1 Pa and a holding temperature of 700 ° C. or higher and lower than 1100 ° C., Re was not substantially contained in the dielectric layer. It was.

また、誘電体層にReが実質的に含まれない実施例14〜39では、誘電体層に含まれるReの含有率が0.5mol%を超えた比較例5〜12に比べて、IRが大きいこと(7.0×10Ω以上)が確認された。 Further, in Examples 14 to 39 in which Re is not substantially contained in the dielectric layer, IR is higher than that in Comparative Examples 5 to 12 in which the content of Re contained in the dielectric layer exceeds 0.5 mol%. It was confirmed that it was large (7.0 × 10 8 Ω or more).

図6に、比較例1〜12の結果を示す。図6に示すグラフにおいて、横軸は、各比較例(コンデンサ)の誘電体層に含まれるReの含有率を示し、縦軸は、それに対応するコンデンサのIRを示す。また、グラフ中の三角印、四角印、および丸印は、それぞれ、内部電極層に含まれるReの含有率が、1.0mol%、5.0mol%、および20mol%である比較例を意味する。また、表1〜3に示す全実施例は、誘電体層に含まれるReの含有率が検出限界以下(0.5mol%以下)であり、かつ、IRが7.0×10Ω以上であったため、図6には示されていない。 In FIG. 6, the result of Comparative Examples 1-12 is shown. In the graph shown in FIG. 6, the horizontal axis indicates the content of Re contained in the dielectric layer of each comparative example (capacitor), and the vertical axis indicates the IR of the corresponding capacitor. In addition, the triangle mark, the square mark, and the circle mark in the graph mean comparative examples in which the content of Re contained in the internal electrode layer is 1.0 mol%, 5.0 mol%, and 20 mol%, respectively. . In all the examples shown in Tables 1 to 3, the Re content in the dielectric layer is below the detection limit (0.5 mol% or less), and the IR is 7.0 × 10 8 Ω or more. Therefore, it is not shown in FIG.

図6に示すように、内部電極層に含まれるReの含有率に関わらず、誘電体層に含まれるReの含有率が0.5mol%を超えると、IRが、急激に低下することが確認された。また、誘電体層に含まれるReの含有率が大きい程、IRが低下することが確認された。   As shown in FIG. 6, regardless of the Re content in the internal electrode layer, it is confirmed that the IR rapidly decreases when the Re content in the dielectric layer exceeds 0.5 mol%. It was done. In addition, it was confirmed that the IR decreases as the content of Re contained in the dielectric layer increases.

実施例40〜42
内部電極層に含まれるReの含有率、アニール雰囲気の保持温度および酸素分圧を表4に示す値としたこと以外は、実施例1と同様の方法で、実施例40〜42の積層セラミックコンデンサを作製した。また、これらのサンプルに対して、実施例1と同様の評価に加えて電極被覆率および破壊電圧についての評価も行った。結果を表4に示す。
Examples 40-42
The multilayer ceramic capacitors of Examples 40 to 42 were produced in the same manner as in Example 1 except that the Re content, the holding temperature in the annealing atmosphere, and the oxygen partial pressure contained in the internal electrode layers were set to the values shown in Table 4. Was made. In addition to the same evaluation as in Example 1, the electrode coverage and breakdown voltage were also evaluated for these samples. The results are shown in Table 4.

電極被覆率の測定
電極被覆率は、積層セラミックコンデンサのサンプルを電極表面が露出するように切断し、その電極面をSEM観察し、画像処理することにより測定した。電極被覆率は好ましくは80%以上、さらに好ましくは90%以上とした。
Measurement of electrode coverage The electrode coverage was measured by cutting a sample of a multilayer ceramic capacitor so that the electrode surface was exposed, observing the electrode surface with SEM, and performing image processing. The electrode coverage is preferably 80% or more, more preferably 90% or more.

破壊電圧の測定
昇温スピード1V/s、検出電流2mA時の電圧値を破壊電圧とした。同ロットについては30個測定を行い、その平均値を求めた。破壊電圧は好ましくは90V以上、さらに好ましくは100V以上とした。

Figure 2008218974
Measurement of breakdown voltage The voltage value at a temperature rising speed of 1 V / s and a detection current of 2 mA was defined as a breakdown voltage. About the same lot, 30 pieces were measured and the average value was calculated | required. The breakdown voltage is preferably 90 V or higher, more preferably 100 V or higher.
Figure 2008218974

実施例43〜45
内部電極層に含まれるReの代わりにRuを用い、アニール雰囲気の保持温度および酸素分圧を表4に示す値としたこと以外は、実施例1と同様の方法で、実施例43〜45の積層セラミックコンデンサを作製した。また、これらのサンプルに対して、実施例1と同様の評価に加えて電極被覆率および破壊電圧についての評価も行った。結果を表4に示す。
Examples 43-45
Except for using Ru instead of Re contained in the internal electrode layer and setting the annealing atmosphere holding temperature and oxygen partial pressure to the values shown in Table 4, the same methods as in Example 1 were used. A multilayer ceramic capacitor was produced. In addition to the same evaluation as in Example 1, the electrode coverage and breakdown voltage were also evaluated for these samples. The results are shown in Table 4.

実施例46
内部電極層に含まれるReの代わりにOsを用い、アニール雰囲気の保持温度および酸素分圧を表4に示す値としたこと以外は、実施例1と同様の方法で、実施例46の積層セラミックコンデンサを作製した。また、実施例46のサンプルに対して、実施例1と同様の評価に加えて電極被覆率および破壊電圧についての評価も行った。結果を表4に示す。
Example 46
The multilayer ceramic of Example 46 was the same as Example 1 except that Os was used instead of Re contained in the internal electrode layer, and the annealing atmosphere holding temperature and oxygen partial pressure were set to the values shown in Table 4. A capacitor was produced. In addition to the same evaluation as in Example 1, the electrode coverage and breakdown voltage were also evaluated for the sample of Example 46. The results are shown in Table 4.

実施例47
内部電極層に含まれるReの代わりにIrを用い、アニール雰囲気の保持温度および酸素分圧を表4に示す値としたこと以外は、実施例1と同様の方法で、実施例40の積層セラミックコンデンサを作製した。また、実施例47のサンプルに対して、実施例1と同様の評価に加えて電極被覆率および破壊電圧についての評価も行った。結果を表4に示す。
Example 47
The laminated ceramic of Example 40 was prepared in the same manner as in Example 1 except that Ir was used instead of Re contained in the internal electrode layer and the annealing atmosphere holding temperature and oxygen partial pressure were set to the values shown in Table 4. A capacitor was produced. In addition to the same evaluation as in Example 1, the electrode coverage and breakdown voltage were also evaluated for the sample of Example 47. The results are shown in Table 4.

評価3
実施例43〜47の結果から、実施例1〜39、40〜42の場合と同様のことが確認された。すなわち、酸素分圧が10−3〜1Paであり、保持温度が600℃超1100℃未満である雰囲気下で、焼成体をアニールすることによって、誘電体層にRu,Os,およびIrが実質的に含まれないことが確認された。その結果、コンデンサのIRの劣化が防止されることが確認された。
Evaluation 3
From the results of Examples 43 to 47, the same results as in Examples 1 to 39 and 40 to 42 were confirmed. That is, Ru, Os, and Ir are substantially contained in the dielectric layer by annealing the fired body in an atmosphere having an oxygen partial pressure of 10 −3 to 1 Pa and a holding temperature of more than 600 ° C. and less than 1100 ° C. It was confirmed that it is not included in As a result, it was confirmed that the deterioration of the IR of the capacitor was prevented.

評価4
内部電極層にRe、Irが含まれる実施例40〜42,47においては、内部電極層にRu、Osのいずれかが含まれる実施例43〜46に比べて、IRは同程度であるが、電極被覆率、破壊電圧および静電容量が大きいことが確認された。すなわち、Ru、Osに比べてRe、Irは電極の球状化を抑える働きが大きいため、電極被覆率が高くなり静電容量も高くなる。また、破壊電圧については電極の球状化が抑えられるために誘電体厚みのバラツキも抑えられ、結果的に破壊電圧も高くなるものと考えられる。
Evaluation 4
In Examples 40 to 42 and 47 in which Re and Ir are included in the internal electrode layer, IR is comparable to those in Examples 43 to 46 in which any of Ru and Os is included in the internal electrode layer. It was confirmed that the electrode coverage, breakdown voltage and capacitance were large. That is, since Re and Ir have a larger function of suppressing the spheroidization of the electrode than Ru and Os, the electrode coverage is increased and the capacitance is also increased. In addition, with respect to the breakdown voltage, since the spheroidization of the electrode can be suppressed, variations in the dielectric thickness can be suppressed, and as a result, the breakdown voltage can be increased.

また、Reが含まれる実施例40〜42はIrが含まれる実施例47に比べて、電極被覆率、破壊電圧および静電容量が大きいことも確認された。   It was also confirmed that Examples 40 to 42 containing Re had higher electrode coverage, breakdown voltage, and capacitance than Example 47 containing Ir.

図1は、本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2Aは、内部電極層用膜の転写方法を示す要部断面図である。FIG. 2A is a cross-sectional view of a principal part showing a method for transferring a film for an internal electrode layer. 図2Bは、内部電極層用膜の転写方法を示す要部断面図である。FIG. 2B is a cross-sectional view illustrating the main part of the internal electrode layer film transfer method. 図2Cは、内部電極層用膜の転写方法を示す要部断面図である。FIG. 2C is a cross-sectional view of a principal part showing a method for transferring the film for the internal electrode layer. 図3Aは、内部電極層用膜の転写方法を示す要部断面図である。FIG. 3A is a sectional view of an essential part showing a method for transferring a film for an internal electrode layer. 図3Bは、内部電極層用膜の転写方法を示す要部断面図である。FIG. 3B is a cross-sectional view illustrating the main part of the internal electrode layer film transfer method. 図3Cは、内部電極層用膜の転写方法を示す要部断面図である。FIG. 3C is a cross-sectional view of a principal part showing a transfer method of the internal electrode layer film. 図4Aは、本発明の実施例に係る積層セラミックコンデンサが有する誘電体層のTEM−EDSスペクトルである。FIG. 4A is a TEM-EDS spectrum of a dielectric layer included in the multilayer ceramic capacitor according to the example of the present invention. 図4Bは、図4Aに示すTEM−EDSスペクトルの部分拡大図である。FIG. 4B is a partially enlarged view of the TEM-EDS spectrum shown in FIG. 4A. 図5Aは、本発明の比較例に係る積層セラミックコンデンサが有する誘電体層のTEM−EDSスペクトルである。FIG. 5A is a TEM-EDS spectrum of a dielectric layer included in a multilayer ceramic capacitor according to a comparative example of the present invention. 図5Bは、図5Aに示すTEM−EDSスペクトルの部分拡大図である。FIG. 5B is a partially enlarged view of the TEM-EDS spectrum shown in FIG. 5A. 図6は、誘電体層に含まれるReの含有率(誘電体層に含まれるBaを100mol%とする)と、積層セラミックコンデンサのIRとの関係を示す図である。FIG. 6 is a diagram showing the relationship between the content of Re contained in the dielectric layer (Ba contained in the dielectric layer is 100 mol%) and the IR of the multilayer ceramic capacitor.

符号の説明Explanation of symbols

2… 積層セラミックコンデンサ
4… コンデンサ素子本体(素子本体)
6,8… 端子電極
10… 誘電体層(セラミック層)
10a… グリーンシート
12… 内部電極層
12a… 内部電極層用膜
20… キャリアシート(第1支持シート)
22… 剥離層
26… キャリアシート(第3支持シート)
28… 接着層
30… キャリアシート(第2支持シート)
2 ... Multilayer ceramic capacitor 4 ... Capacitor element body (element body)
6, 8 ... Terminal electrode 10 ... Dielectric layer (ceramic layer)
10a ... Green sheet 12 ... Internal electrode layer 12a ... Film for internal electrode layer 20 ... Carrier sheet (first support sheet)
22 ... Release layer 26 ... Carrier sheet (third support sheet)
28 ... Adhesive layer 30 ... Carrier sheet (second support sheet)

Claims (12)

内部電極層およびセラミック層を含む素子本体を有する電子部品であって、
前記内部電極層が、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、
Niと、を含み、
前記セラミック層が、Re,Ru,Os,およびIrを実質的に含まないことを特徴とする電子部品。
An electronic component having an element body including an internal electrode layer and a ceramic layer,
The internal electrode layer includes at least one element of Re, Ru, Os, and Ir;
Ni, and
The electronic component, wherein the ceramic layer is substantially free of Re, Ru, Os, and Ir.
前記内部電極層に含まれるNiの含有率が、前記内部電極層に含まれる全金属成分に対して、80mol%以上100mol%未満であって、
前記内部電極層に含まれるRe,Ru,Os,およびIrの含有率の合計が、前記内部電極層に含まれる全金属成分に対して、0mol%超20mol%以下であることを特徴とする請求項1に記載の電子部品。
The content of Ni contained in the internal electrode layer is 80 mol% or more and less than 100 mol% with respect to the total metal components contained in the internal electrode layer,
The total content of Re, Ru, Os, and Ir contained in the internal electrode layer is more than 0 mol% and 20 mol% or less with respect to all metal components contained in the internal electrode layer. Item 2. The electronic component according to Item 1.
前記内部電極層において、Re,Ru,Os,およびIrの少なくともいずれか1つの元素と、Niとが、合金を形成していることを特徴とする請求項1または2に記載の電子部品。 3. The electronic component according to claim 1, wherein in the internal electrode layer, at least one element of Re, Ru, Os, and Ir and Ni form an alloy. 請求項1〜3のいずれかに記載の電子部品を製造する方法であって、
内部電極層用膜を有するグリーンチップを形成する工程と、
前記グリーンチップを焼成して焼成体を形成する工程と、
酸素分圧が6.1×10−4Pa超1.3Pa未満であり、温度が600℃超1100℃未満である雰囲気下で、前記焼成体をアニールして前記素子本体を形成する工程と、を有することを特徴とする電子部品の製造方法。
A method for manufacturing the electronic component according to claim 1,
Forming a green chip having an internal electrode layer film;
Firing the green chip to form a fired body;
Annealing the fired body to form the element body in an atmosphere having an oxygen partial pressure of more than 6.1 × 10 −4 Pa and less than 1.3 Pa and a temperature of more than 600 ° C. and less than 1100 ° C .; A method for manufacturing an electronic component, comprising:
酸素分圧が6.1×10−4Pa超1.3Pa未満であり、温度が900℃以上1100℃未満である雰囲気下で、前記焼成体をアニールして前記素子本体を形成することを特徴とする請求項4に記載の電子部品の製造方法。 The element body is formed by annealing the fired body in an atmosphere having an oxygen partial pressure of more than 6.1 × 10 −4 Pa and less than 1.3 Pa and a temperature of 900 ° C. or more and less than 1100 ° C. The manufacturing method of the electronic component of Claim 4. 酸素分圧が10−10 〜10−2Paであり、温度が1000〜1300℃である雰囲気下で、前記グリーンチップを焼成して前記焼成体を形成することを特徴とする請求項4または5に記載の電子部品の製造方法。 6. The green chip is fired to form the fired body in an atmosphere having an oxygen partial pressure of 10 −10 to 10 −2 Pa and a temperature of 1000 to 1300 ° C. 6. The manufacturing method of the electronic component of description. 前記内部電極層用膜を、薄膜法により形成することを特徴とする請求項4〜6のいずれかに記載の電子部品の製造方法。 The method for manufacturing an electronic component according to claim 4, wherein the internal electrode layer film is formed by a thin film method. 前記内部電極層用膜が、10〜100nmの結晶子サイズを有することを特徴とする請求項7に記載の電子部品の製造方法。 The method for manufacturing an electronic component according to claim 7, wherein the internal electrode layer film has a crystallite size of 10 to 100 nm. 前記内部電極層用膜を、スパッタリング法または蒸着法により形成することを特徴とする請求項7または8に記載の電子部品の製造方法。 9. The method of manufacturing an electronic component according to claim 7, wherein the internal electrode layer film is formed by a sputtering method or a vapor deposition method. 前記内部電極層用膜を、平均粒径0.01〜1μmの合金粉を含む導電性ペーストを用いた印刷法により形成することを特徴とする請求項4〜6のいずれかに記載の電子部品の製造方法。 The electronic component according to claim 4, wherein the internal electrode layer film is formed by a printing method using a conductive paste containing an alloy powder having an average particle size of 0.01 to 1 μm. Manufacturing method. 前記合金粉が、10〜100nmの結晶子サイズを有することを特徴とする請求項10に記載の電子部品の製造方法。 The method for manufacturing an electronic component according to claim 10, wherein the alloy powder has a crystallite size of 10 to 100 nm. 薄膜法によって合金膜を形成し、該合金膜を粉砕することによって前記合金粉を形成することを特徴とする請求項10または11に記載の電子部品の製造方法。 12. The method of manufacturing an electronic component according to claim 10, wherein the alloy powder is formed by forming an alloy film by a thin film method and pulverizing the alloy film.
JP2007326152A 2007-02-05 2007-12-18 Electronic component and method of manufacturing the same Pending JP2008218974A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007326152A JP2008218974A (en) 2007-02-05 2007-12-18 Electronic component and method of manufacturing the same
TW097102362A TW200839813A (en) 2007-02-05 2008-01-22 Electronic device and manufacturing method thereof
US12/010,814 US20080212258A1 (en) 2007-02-05 2008-01-30 Electronic device and manufacturing method thereof
KR1020080011884A KR20080073259A (en) 2007-02-05 2008-02-05 An electronic device and manufacturing method thereof
CN2008100881210A CN101241799B (en) 2007-02-05 2008-02-05 Electronic device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007025970 2007-02-05
JP2007326152A JP2008218974A (en) 2007-02-05 2007-12-18 Electronic component and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2008218974A true JP2008218974A (en) 2008-09-18

Family

ID=39838601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326152A Pending JP2008218974A (en) 2007-02-05 2007-12-18 Electronic component and method of manufacturing the same

Country Status (4)

Country Link
JP (1) JP2008218974A (en)
KR (1) KR20080073259A (en)
CN (1) CN101241799B (en)
TW (1) TW200839813A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011218268A (en) * 2010-04-07 2011-11-04 Murata Mfg Co Ltd Method for forming coating film, and electronic part
JP2019067827A (en) * 2017-09-28 2019-04-25 Tdk株式会社 Laminate electronic component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319969A (en) * 2003-03-31 2004-11-11 Tdk Corp Electronic component, laminated ceramic capacitor and its manufacturing method
WO2005117041A1 (en) * 2004-05-31 2005-12-08 Tdk Corporation Electronic part, layered ceramic capacitor, and manufacturing method thereof
JP2006310646A (en) * 2005-04-28 2006-11-09 Tdk Corp Method for manufacturing multilayer ceramic electronic component
JP2006319359A (en) * 2003-02-05 2006-11-24 Tdk Corp Electronic component and its manufacturing method
WO2006137533A1 (en) * 2005-06-24 2006-12-28 Tdk Corporation Electronic part and process for producing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100550231C (en) * 2003-02-05 2009-10-14 Tdk株式会社 Electronic device and manufacture method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319359A (en) * 2003-02-05 2006-11-24 Tdk Corp Electronic component and its manufacturing method
JP2004319969A (en) * 2003-03-31 2004-11-11 Tdk Corp Electronic component, laminated ceramic capacitor and its manufacturing method
WO2005117041A1 (en) * 2004-05-31 2005-12-08 Tdk Corporation Electronic part, layered ceramic capacitor, and manufacturing method thereof
JP2006310646A (en) * 2005-04-28 2006-11-09 Tdk Corp Method for manufacturing multilayer ceramic electronic component
WO2006137533A1 (en) * 2005-06-24 2006-12-28 Tdk Corporation Electronic part and process for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011218268A (en) * 2010-04-07 2011-11-04 Murata Mfg Co Ltd Method for forming coating film, and electronic part
JP2019067827A (en) * 2017-09-28 2019-04-25 Tdk株式会社 Laminate electronic component

Also Published As

Publication number Publication date
TW200839813A (en) 2008-10-01
CN101241799B (en) 2012-06-13
KR20080073259A (en) 2008-08-08
CN101241799A (en) 2008-08-13

Similar Documents

Publication Publication Date Title
JP4449984B2 (en) Method for producing conductive particles, conductive paste, and method for producing electronic component
US7518848B2 (en) Electronic device and the production method
JPWO2005117041A1 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP2006310760A (en) Multilayer ceramic electronic component and its manufacturing method
JP2008247656A (en) Method for producing dielectric porcelain composition and method for manufacturing electronic component
JP2007173480A (en) Laminated electronic component and its manufacturing method
JP2008053488A (en) Conductive paste, electronic component, laminated ceramic capacitor, and its manufacturing method
KR100814206B1 (en) Inhibitor particles, method of production of same, electrode paste, method of production of electronic device
JP4182009B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
JP2007234588A (en) Conductive paste, electronic component, laminated ceramic capacitor, and manufacturing method therefor
CN107848893B (en) COG dielectric composition for use with nickel electrodes
JP2007234330A (en) Conductor paste and electronic part
JP4735071B2 (en) Electronic component manufacturing method and electronic component
JP2008218974A (en) Electronic component and method of manufacturing the same
JP4548392B2 (en) Alloy powder for forming internal electrode layer of electronic component, conductive particle, conductive paste, and method of manufacturing electronic component using the same
JP4867948B2 (en) Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof
US20080212258A1 (en) Electronic device and manufacturing method thereof
JP2007153721A (en) Ceramic powder, ceramic electronic component and method of manufacturing the same
JP2008230928A (en) Dielectric ceramic composition and electronic component
JP2001247363A (en) Electronic part, dielectric substance ceramic composition and method for producing the composition
JP4432882B2 (en) Multilayer electronic component and manufacturing method thereof
JP2004203669A (en) Dielectric porcelain composition, electronic components, and manufacturing processes thereof
JP2004221304A (en) Method for manufacturing electronic parts having internal electrode
JP4163637B2 (en) Electronic component, multilayer ceramic capacitor, and method for manufacturing the same
JP2008186933A (en) Method for manufacturing laminated electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925