JP4162888B2 - Spin valve transistor - Google Patents

Spin valve transistor Download PDF

Info

Publication number
JP4162888B2
JP4162888B2 JP2001382827A JP2001382827A JP4162888B2 JP 4162888 B2 JP4162888 B2 JP 4162888B2 JP 2001382827 A JP2001382827 A JP 2001382827A JP 2001382827 A JP2001382827 A JP 2001382827A JP 4162888 B2 JP4162888 B2 JP 4162888B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
spin valve
magnetic layer
valve transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001382827A
Other languages
Japanese (ja)
Other versions
JP2003188390A (en
Inventor
俊彦 佐藤
広幸 秋永
元就 本田
清悟 樽茶
圭司 大野
浩 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
National Institute of Advanced Industrial Science and Technology AIST
National Institute of Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
National Institute of Advanced Industrial Science and Technology AIST
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, National Institute of Advanced Industrial Science and Technology AIST, National Institute of Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2001382827A priority Critical patent/JP4162888B2/en
Publication of JP2003188390A publication Critical patent/JP2003188390A/en
Application granted granted Critical
Publication of JP4162888B2 publication Critical patent/JP4162888B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、再生用磁気ヘッドや磁気メモリとしての応用が期待されるスピンバルブトランジスタに関するものである。
【0002】
【従来の技術】
従来、このような分野の技術としては、例えば、
(1)K.Mizushima,T.Kinno,K.Tanaka,and T.Yamauchi,Physical Review B,Vol.58,no.8,1998,pp.4660−4665
(2)D.J.Monsma,J.C.Lodder,Th.J.A.Popma,and,B,Dieny,Physical Review Letters,Vol.74,no.26,1995,pp.5260−5263
に開示されるものがあった。
【0003】
上記文献には、トンネル磁気抵抗効果(TMR)に基づく磁気センサとして、スピンバルブトランジスタ(SVT)素子が提案されている。
【0004】
SVT素子は、従来の磁気抵抗効果素子に比べ大きな磁気抵抗効果を示すため、再生用磁気ヘッドや磁気メモリとしての応用が期待されている。
【0005】
図8は従来のSVT素子の構成図である。
【0006】
この図に示すように、SVT素子は、半導体基板(半導体層)400の上に、第一の磁性体層200、トンネルバリア層(誘電体層)300、及び第二の磁性体層100が、この順に積層された構造を有する。ここで、半導体基板400は、オーミックコンタクト領域401内に形成されたコレクタ電極550を通じて、外部電気回路に接続される。その半導体基板400上に形成される第一の磁性体層200には、上部に半導体基板400を介さず、直接外部回路と電気的接続を行うベース電極530が形成されている。
【0007】
一方、第二の磁性体層100は、金属配線層から成るエミッタ電極510を通じて外部電気回路に接続される。
【0008】
また、エミッタ電極510とベース電極530の間には、エミッタ電圧710が印加され、コレクタ電極550とベース電極530の間には、コレクタ電圧750が印加される。ここで、エミッタ電極510に流れる電流をエミッタ電流610とし、ベース電極530に流れ込む電流をベース電流630とし、コレクタ電極550に流れ込む電流をコレクタ電流650とする。なお、800は外部磁界である。
【0009】
図9は、SVT素子において、第一の磁性体層200、トンネルバリア層300、第二の磁性体層100及び半導体基板400の各層と、これらの界面で実現される、バンド構造を示す図である。
【0010】
図9では、第一の磁性体のフェルミレベルがEF1、第二の磁性体のフェルミレベルがEF2と表示されている。また、図9は、エミッタ電圧710が、エミッタ電極510を、ベース電極530に対してVE だけ負にバイアスしており、かつ、ベース電位とコレクタ電位が同電位に設定されている(つまり、コレクタ電圧はゼロである)場合を表している。
【0011】
上記二種類の磁性体層100,200間にバイアス電圧Vを印加すると、これら二層の磁性体層の間に、トンネルバリア層300を介したトンネル電流Iが流れる。トンネル抵抗Rは、R=V/Iで定義できる。このトンネル抵抗Rの大きさを観測すると、上記第一及び第二の磁性体層200,100間の磁化の向きが平行か反平行であるかによって、トンネル抵抗Rが変化する。このようなトンネル抵抗Rの変化を、磁気抵抗変化と呼ぶ。磁気抵抗変化が生じる原因は、両磁性体中での、フェルミ面付近の状態密度分布の非対称性に有る。すなわち、第一の磁性体層200のマジョリティスピンの向きが上向きであり、また、第二の磁性体層100のマイノリティスピンの向きも上向きであるとき、同じ向きのスピンの状態間のトンネルしか許されないことから、第二の磁性体層100から見た第一の磁性体層200の空き準位の密度は相対的に小さく、トンネル確率が小さくなる。このような両磁性体層100,200の磁化の配置を、磁化の反平行配置と呼ぶ。
【0012】
一方、上記のように第一の磁性体層200のマジョリティスピンの向きが上向きであり、かつ、第二の磁性体層100のマジョリティスピンの向きも上向きであるとき、第二の磁性体層100から見た第一の磁性体層200の空き準位の密度は相対的に大きく、トンネル確率が大きくなる。このような両磁性体の磁化の配置を、磁化の平行配置と呼ぶ。
【0013】
トンネル確率の小さい反平行配置の時は、上記トンネル抵抗Rはより大きくなり、トンネル確率の大きい平行配置の時は、上記トンネル抵抗Rは小さくなる。磁気抵抗変化が生じることにより、上記バイアス電圧Vが一定であれば、外部磁界800の変化によって、磁化の平行配置と反平行配置の間のスイッチが起こり、上記トンネル電流が変化する。
【0014】
SVT素子では、第二の磁性体層100から第一の磁性体層200へ注入されるトンネル電子のうち、第一の磁性体層200を透過して、一部の電子が半導体基板400に到達できる構造となっている。
【0015】
本発明によるSVT素子では、この半導体層(半導体基板)に到達する電子に起因する電流を電流信号とする。言い換えれば、コレクタ電流650の外部磁界800による変化が、センサー信号である。
【0016】
上記の半導体層に到達する電子は、図9に示したエミッタ・ベース間バイアス電圧の存在により、第二の磁性体層100のフェルミレベルEF2付近のエネルギー準位に端を発し、第一の磁性体層200中のフェルミレベルEF1より十分高いエネルギー準位を経て半導体層400に到達する、ホットエレクトロンHEが主体であると考えられる。
【0017】
ここで、第一の磁性体層200中のフェルミレベルEF1より十分高いエネルギー準位においては、上向きスピンの状態密度が、下向きスピンの状態密度に比べて遙かに大きく、第二の磁性体層100から第一の磁性体層200に注入される電子は、上向きスピンのものにほぼ限定されると見て良い。このため、両磁性体層の磁化の向きが平行か反平行であるかによって、第二の磁性体層100のスピン分極率を忠実に反映した、極めて大きい磁気抵抗効果が得られる。
【0018】
一方、第二の磁性体層100のフェルミレベルEF2より十分低いエネルギー準位に端を発した電子は、第一の磁性体層200中のフェルミレベルEF1より高いエネルギー準位ではあるが、ショットキーバリア高さよりも低いエネルギー準位へ注入されるため、半導体層(半導体基板)400には、ほとんど到達せず、第一の磁性体層200を通じて外部回路へ流れ、ベース電流530を形成する。
【0019】
図9にも示されているように、これらの低エネルギー電子のトンネルに関与する第一の磁性体層200中の電子状態は、あまり大きなスピン分極を持たず、したがって、ベース電流530には、大きな磁気抵抗効果は期待できない。
【0020】
以上の議論から、第一の磁性体層200中の十分高いエネルギー準位を経由して半導体層400に到達する電子(ホットエレクトロン)を主体としたコレクタ電流650は、より低いエネルギー準位を経由する電子を主体としたベース電流530に比べ、より大きな磁気抵抗変化(磁気電流変化ともいう)を発生すると結論される。
【0021】
SVT素子は、第一の磁性体層200と半導体層400の界面に生成される「ショットキーバリアのフィルタ効果」により、第一の磁性体層200に注入されるトンネル電子全体の中から、より大きな磁気抵抗変化を生じるホットエレクトロンHEのみを抽出し、コレクタ信号とする素子である。
【0022】
【発明が解決しようとする課題】
上記のように、SVT素子におけるコレクタ電流は、第二の磁性体から注入されるエミッタ電流の一部がコレクタに到達する結果得られる信号である。エミッタ電流は、以下のような三種類の過程で、コレクタへの流入を妨げられる。すなわち、(1)第一の磁性体層中でのホットエレクトロンの各種散乱機構による減衰、(2)ショットキーバリアによる低エネルギー電子の除去、(3)ホットエレクトロンの、第一の磁性体と半導体界面でのポテンシャル散乱、の主に3つの要素である。通常、これらの過程によって、コレクタ電流は、エミッタ電流の1×10-4倍程度以下の大きさとなる。そのため、磁気抵抗変化の大幅な向上にも関わらず、信号レベルの大幅な減少となり、信号体雑音比を悪化させるという問題があった。
【0023】
本発明は、上記問題点を除去し、磁気抵抗変化の大幅な向上による信号レベルの減少を抑えて信号体雑音比を高めることができるスピンバルブトランジスタを提供することを目的とする。
【0024】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕スピンバルブトランジスタにおいて、半導体層上にアバランシェブレイクダウンによる電子増倍層が形成され、この電子増倍層上に第一の磁性体層が積層され、この第一の磁性体層上に、順にトンネルバリア層と、第二の磁性体層とを積層した構造を有することを特徴とする。
【0025】
〔2〕上記〔1〕記載のスピンバルブトランジスタであって、前記第一の磁性体層と、前記半導体層上に設けたアバランシェブレイクダウンによる電子増倍層との間に、高濃度ドープ半導体から成るバッファ層を設けることを特徴とする。
【0026】
〔3〕半導体層上にn型半導体層及びp型半導体層をこの順に成長させ、前記p型半導体層上に、第一の磁性体層を成長させ、この第一の磁性体層上に、順にトンネルバリア層と、第二の磁性体層とを成長させたスピンバルブトランジスタであって、コレクタバイアスが、前記pn接合を逆バイアスすることによって電子増倍機構を得ることを特徴とする。
【0027】
〔4〕上記〔1〕、〔2〕又は〔3〕記載のスピンバルブトランジスタであって、前記第一の磁性体層として、100Å以下の厚さのFeを用いることを特徴とする。
【0028】
〔5〕上記〔1〕、〔2〕、〔3〕又は〔4〕記載のスピンバルブトランジスタであって、前記半導体層としてGaAsを用いることを特徴とする。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。
【0030】
図1は本発明のスピンバルブトランジスタの基本構成を示す断面図である。なお、従来のスピンバルブトランジスタの構成と同じ部分については、同じ符号を付してそれらの説明は省略する。
【0031】
ここでは、コレクタ電流の増倍機構を有するスピンバルブトランジスタ(SVT)構造を用いた。この増倍機構は、図1に示すような、低濃度ドープ半導体層からなる増倍層410を第一の磁性体層200の直下に設け、さらに、ベース電極530に対してコレクタ電極550を正とする、十分大きな逆方向バイアス電圧を印加することによって得られる。コレクタ電圧750に印加された電圧は、上記増倍層410中に大きな電界強度を発生させる。
【0032】
図2に示すように、この電界により、第一の磁性体層200から上記増倍層410に注入されたホットエレクトロンHEはさらに加速され、衝突電離を起こしながら電子正孔対を発生させ、電子増倍を起こす。これによって、コレクタ電流650が多くなり、出力信号の増強につながる。
【0033】
図3は本発明の第1実施例を示すスピンバルブトランジスタ素子の構成図である。なお、従来のスピンバルブトランジスタの構成と同じ部分については、同じ符号を付してそれらの説明は省略する。
【0034】
高濃度ドープn型GaAs半導体基板402上に、低濃度ドープ型GaAsによる増倍層412を再成長し、その表面に第一の磁性体層202として、50Å厚のFe(100)を成長させた。引き続いて、酸化アルミニウム層によるトンネルバリア層302を形成し、引き続いて、第二の磁性体層102を成長させた。第二の磁性体層102は、ここでは、Fe0.2Ni0.8合金を用いた。なお、第二の磁性体層102として、CoFe合金など、アモルファス磁性合金一般を用いることができる。
【0035】
高濃度ドープn型GaAs半導体基板402のドープレベルは、Siの1×10-18 cm-3、低濃度ドープn型GaAsによる増倍層412のSiドープレベルは1×10-17 cm-3である。上述のような磁性体層を成長したGaAs基板は、フォトリソグラフィーを主体とした微細加工技術により、20μm×50μmの接合面積を有する、SVT素子に加工される。
【0036】
上記の構成により、従来のSVT素子に比べ、5倍以上の信号電流レベルが実現された。
【0037】
図4は本発明の第2実施例を示すスピンバルブトランジスタ素子の構成図である。なお、従来のスピンバルブトランジスタの構成と同じ部分については、同じ符号を付してそれらの説明は省略する。
【0038】
図3に示す第1実施例に記載のSVT素子において、コレクタ電極に印加するバイアス電圧の増加とともに、第一の磁性体202と低濃度ドープ型GaAsによる増倍層412の界面に生成されるショットキーバリアが相対的に薄くなって行く。そのため、SVT素子の動作原理である「ショットキーバリアによる高エネルギー電子のフィルタ効果」が弱くなる。このような現象を避けるために、図4に示したような、高濃度ドープn型GaAsからなる、バッファ層420を設けた。
【0039】
図5には、この構造によって実現されるバンド構造を示した。コレクタバイアスは、増倍層412に集中し、バッファ層420のポテンシャル分布に大きな影響を与えない。このため、フィルタとしてのショットキーバリアは、その機能を温存し、増倍機構を増強しつつ、良好なフィルタ効果を実現できる。これによって、従来のSVT素子に比べ、10倍以上の信号電流レベルが実現された。
【0040】
図6は本発明の第3実施例を示すスピンバルブトランジスタの構成図である。なお、従来のスピンバルブトランジスタの構成と同じ部分については、同じ符号を付してそれらの説明は省略する。
【0041】
図3に示す第1実施例に記載のSVT素子において、コレクタ電極に印加するバイアス電圧の増加とともに、「ショットキーバリアによる高エネルギー電子のフィルタ効果」が弱められる効果を減ずる、他の方法を示したものが、この実施例である。この実施例の図6の構造は、高濃度ドープ型GaAs半導体基板402上に、n型GaAs層416、p型GaAsからなるバッファ層414を順次積層したものである。
【0042】
の構造で実現されるバンド構造を図7に示す。上記n型GaAs層416とバッファ層414の界面に形成されるpn接合に、逆方向バイアスが与えられると、電界はpn接合付近の空乏層に集中し、電子倍増機構を生じる。
【0043】
そのため、第一の磁性体層202とp型GaAs層414の界面付近のポテンシャル分布は大きな変動を受けることなく、大きな逆方向バイアスを印加することができ、大きな増倍機構が得られる。これによって、従来のSVT素子に比べ、10倍以上の信号電流レベルが実現された。
【0044】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0045】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【0046】
(A)磁気抵抗変化の大幅な向上による信号レベルの減少を抑えて信号体雑音比を高めることができる。
【0047】
(B)スピンバルブトランジスタの出力電流レベルを、従来のものから5倍乃至10倍へと向上させることができる。
【図面の簡単な説明】
【図1】 本発明によるスピンバルブトランジスタ素子の基本構成を示す断面図である。
【図2】 図2に示すスピンバルブトランジスタ素子のバンド構造を示す図である。
【図3】 本発明の第1実施例を示すスピンバルブトランジスタ素子の断面図である。
【図4】 本発明の第2実施例を示すスピンバルブトランジスタ素子の断面図である。
【図5】 図4に示すスピンバルブトランジスタ素子のバンド構造を示す図である。
【図6】 本発明の第3実施例を示すスピンバルブトランジスタ素子の断面図である。
【図7】 図6に示すスピンバルブトランジスタ素子のバンド構造を示す図である。
【図8】 従来のスピンバルブトランジスタ素子の断面図である。
【図9】 図8に示すスピンバルブトランジスタ素子のバンド構造を示す図である。
【符号の説明】
100,102 第二の磁性体層
200,202 第一の磁性体層
300 トンネルバリア層
302 酸化アルミニウム層によるトンネルバリア層
400 半導体基板(半導体層)
401 オーミックコンタクト領域
402 高濃度ドープn型GaAs半導体基板
410 低濃度ドープ半導体層からなる増倍層
412 低濃度ドープ型GaAsによる増倍層
414 p型GaAsからなるバッファ層
416 n型GaAs層
420 高濃度ドープn型GaAsからなるバッファ層
510 エミッタ電極
530 ベース電極
550,650 コレクタ電極
610 エミッタ電流
630 ベース電流
710 エミッタ電圧
750 コレクタ電圧
800 外部磁界
HE ホットエレクトロン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a spin valve transistor expected to be applied as a reproducing magnetic head or a magnetic memory.
[0002]
[Prior art]
Conventionally, as a technique in such a field, for example,
(1) K.K. Mizushima, T .; Kinno, K .; Tanaka, and T.K. Yamauchi, Physical Review B, Vol. 58, no. 8, 1998, pp. 4660-4665
(2) D. J. et al. Monsma, J .; C. Rodder, Th. J. et al. A. Popma, and, B, Dieny, Physical Review Letters, Vol. 74, no. 26, 1995, pp. 5260-5263
Was disclosed.
[0003]
The above document proposes a spin valve transistor (SVT) element as a magnetic sensor based on the tunnel magnetoresistive effect (TMR).
[0004]
Since the SVT element exhibits a larger magnetoresistive effect than the conventional magnetoresistive effect element, it is expected to be applied as a reproducing magnetic head or a magnetic memory.
[0005]
FIG. 8 is a configuration diagram of a conventional SVT element.
[0006]
As shown in this figure, the SVT element includes a first magnetic layer 200, a tunnel barrier layer (dielectric layer) 300, and a second magnetic layer 100 on a semiconductor substrate (semiconductor layer) 400. It has a structure laminated in this order. Here, the semiconductor substrate 400 is connected to an external electric circuit through the collector electrode 550 formed in the ohmic contact region 401. In the first magnetic layer 200 formed on the semiconductor substrate 400, a base electrode 530 is formed on the upper portion to directly make an electrical connection with an external circuit without the semiconductor substrate 400.
[0007]
On the other hand, the second magnetic layer 100 is connected to an external electric circuit through an emitter electrode 510 formed of a metal wiring layer.
[0008]
An emitter voltage 710 is applied between the emitter electrode 510 and the base electrode 530, and a collector voltage 750 is applied between the collector electrode 550 and the base electrode 530. Here, a current flowing through the emitter electrode 510 is an emitter current 610, a current flowing into the base electrode 530 is a base current 630, and a current flowing into the collector electrode 550 is a collector current 650. Reference numeral 800 denotes an external magnetic field.
[0009]
FIG. 9 is a diagram showing a band structure realized at each interface of the first magnetic layer 200, the tunnel barrier layer 300, the second magnetic layer 100, and the semiconductor substrate 400 and their interfaces in the SVT element. is there.
[0010]
In FIG. 9, the Fermi level of the first magnetic body is displayed as E F1 , and the Fermi level of the second magnetic body is displayed as E F2 . In FIG. 9, the emitter voltage 710 biases the emitter electrode 510 negatively by V E with respect to the base electrode 530, and the base potential and the collector potential are set to the same potential (that is, The collector voltage is zero).
[0011]
When a bias voltage V is applied between the two types of magnetic layers 100 and 200, a tunnel current I flows through the tunnel barrier layer 300 between the two magnetic layers. The tunnel resistance R can be defined by R = V / I. When the magnitude of the tunnel resistance R is observed, the tunnel resistance R changes depending on whether the magnetization direction between the first and second magnetic layers 200 and 100 is parallel or antiparallel. Such a change in the tunnel resistance R is called a magnetoresistance change. The cause of the magnetoresistance change is the asymmetry of the state density distribution in the vicinity of the Fermi surface in both magnetic bodies. That is, when the direction of the majority spin of the first magnetic layer 200 is upward and the direction of the minority spin of the second magnetic layer 100 is also upward, only tunnels between spin states in the same direction are allowed. As a result, the density of vacant levels in the first magnetic layer 200 viewed from the second magnetic layer 100 is relatively small, and the tunnel probability is small. Such an arrangement of the magnetizations of the magnetic layers 100 and 200 is called an antiparallel arrangement of magnetization.
[0012]
On the other hand, when the direction of the majority spin of the first magnetic layer 200 is upward and the direction of the majority spin of the second magnetic layer 100 is also upward as described above, the second magnetic layer 100 The density of vacant levels in the first magnetic layer 200 as viewed from the above is relatively large, and the tunnel probability is large. Such an arrangement of the magnetizations of both magnetic materials is called a parallel arrangement of magnetizations.
[0013]
The tunnel resistance R is larger in the antiparallel arrangement with a small tunnel probability, and the tunnel resistance R is smaller in the parallel arrangement with a large tunnel probability. If the bias voltage V is constant due to the change in magnetoresistance, the change in the external magnetic field 800 causes a switch between a parallel arrangement and an antiparallel arrangement of magnetization, and the tunnel current changes.
[0014]
In the SVT element, among the tunnel electrons injected from the second magnetic layer 100 to the first magnetic layer 200, a part of the electrons reach the semiconductor substrate 400 through the first magnetic layer 200. It has a structure that can be done.
[0015]
In the SVT element according to the present invention, a current resulting from electrons reaching the semiconductor layer (semiconductor substrate) is used as a current signal. In other words, a change in the collector current 650 due to the external magnetic field 800 is a sensor signal.
[0016]
Reaching the semiconductor layer electrons, due to the presence of the emitter-base bias voltage shown in FIG. 9, triggered by the energy levels near the Fermi level E F2 of the second magnetic layer 100, a first It is considered that hot electrons HE that reach the semiconductor layer 400 through an energy level sufficiently higher than the Fermi level E F1 in the magnetic layer 200 are mainly used.
[0017]
Here, at an energy level sufficiently higher than the Fermi level E F1 in the first magnetic layer 200, the state density of the upward spin is much larger than the state density of the downward spin, and the second magnetic body It can be seen that the electrons injected from the layer 100 into the first magnetic layer 200 are almost limited to those having an upward spin. Therefore, an extremely large magnetoresistive effect that faithfully reflects the spin polarizability of the second magnetic layer 100 is obtained depending on whether the magnetization directions of both magnetic layers are parallel or antiparallel.
[0018]
On the other hand, electrons originating from an energy level sufficiently lower than the Fermi level E F2 of the second magnetic layer 100 are at an energy level higher than the Fermi level E F1 in the first magnetic layer 200. Since it is injected into an energy level lower than the Schottky barrier height, it hardly reaches the semiconductor layer (semiconductor substrate) 400 and flows to the external circuit through the first magnetic layer 200 to form a base current 530. .
[0019]
As shown also in FIG. 9, the electronic state in the first magnetic layer 200 involved in the tunneling of these low energy electrons does not have a very large spin polarization, so the base current 530 has A large magnetoresistance effect cannot be expected.
[0020]
From the above discussion, the collector current 650 mainly composed of electrons (hot electrons) reaching the semiconductor layer 400 via a sufficiently high energy level in the first magnetic layer 200 passes through a lower energy level. It is concluded that a larger magnetoresistance change (also referred to as a magnetocurrent change) occurs compared to the base current 530 mainly composed of electrons.
[0021]
The SVT element has more than the entire tunnel electrons injected into the first magnetic layer 200 due to the “Schottky barrier filter effect” generated at the interface between the first magnetic layer 200 and the semiconductor layer 400. This is an element that extracts only hot electrons HE that cause a large change in magnetoresistance and uses them as a collector signal.
[0022]
[Problems to be solved by the invention]
As described above, the collector current in the SVT element is a signal obtained as a result of a part of the emitter current injected from the second magnetic body reaching the collector. The emitter current is prevented from flowing into the collector in the following three processes. (1) Attenuation of hot electrons in the first magnetic layer by various scattering mechanisms, (2) Removal of low energy electrons by a Schottky barrier, (3) First magnetic body and semiconductor of hot electrons There are mainly three factors of potential scattering at the interface. Normally, the collector current becomes about 1 × 10 −4 times or less of the emitter current by these processes. For this reason, there has been a problem that the signal level is greatly reduced and the signal-to-noise ratio is deteriorated in spite of a significant improvement in magnetoresistance change.
[0023]
An object of the present invention is to provide a spin valve transistor that can eliminate the above-mentioned problems and suppress a decrease in signal level due to a significant improvement in magnetoresistance change and increase the signal-to-noise ratio.
[0024]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] In a spin valve transistor, an electron multiplication layer by avalanche breakdown is formed on a semiconductor layer, a first magnetic layer is stacked on the electron multiplication layer, and the first magnetic layer is formed on the first magnetic layer. The structure is characterized in that a tunnel barrier layer and a second magnetic layer are sequentially laminated.
[0025]
[2] The spin valve transistor according to [1], wherein a high-concentration doped semiconductor is interposed between the first magnetic layer and an electron multiplication layer provided on the semiconductor layer by avalanche breakdown. A buffer layer is provided.
[0026]
[3] An n-type semiconductor layer and a p-type semiconductor layer are grown in this order on the semiconductor layer, a first magnetic layer is grown on the p-type semiconductor layer, and on the first magnetic layer, A spin valve transistor in which a tunnel barrier layer and a second magnetic layer are grown in order, and a collector bias reversely biases the pn junction to obtain an electron multiplication mechanism.
[0027]
[4] The spin valve transistor according to the above [1], [2] or [3], wherein Fe having a thickness of 100 mm or less is used as the first magnetic layer.
[0028]
[5] The spin valve transistor according to [1], [2], [3] or [4], wherein GaAs is used as the semiconductor layer.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail.
[0030]
FIG. 1 is a cross-sectional view showing a basic configuration of a spin valve transistor of the present invention. The same parts as those of the conventional spin valve transistor are denoted by the same reference numerals, and description thereof is omitted.
[0031]
Here, a spin valve transistor (SVT) structure having a collector current multiplication mechanism was used. In this multiplication mechanism, as shown in FIG. 1, a multiplication layer 410 made of a lightly doped semiconductor layer is provided immediately below the first magnetic layer 200, and the collector electrode 550 is positively connected to the base electrode 530. Is obtained by applying a sufficiently large reverse bias voltage. The voltage applied to the collector voltage 750 generates a large electric field strength in the multiplication layer 410.
[0032]
As shown in FIG. 2, by this electric field, hot electrons HE injected from the first magnetic layer 200 to the multiplication layer 410 are further accelerated, generating electron-hole pairs while causing impact ionization, Causes multiplication. This increases the collector current 650, leading to an increase in the output signal.
[0033]
FIG. 3 is a configuration diagram of a spin valve transistor element according to the first embodiment of the present invention. The same parts as those of the conventional spin valve transistor are denoted by the same reference numerals, and description thereof is omitted.
[0034]
On the heavily doped n-type GaAs semiconductor substrate 402, a multiplication layer 412 made of lightly doped GaAs was regrown, and 50 nm-thick Fe (100) was grown as a first magnetic layer 202 on the surface thereof. . Subsequently, a tunnel barrier layer 302 made of an aluminum oxide layer was formed, and then the second magnetic layer 102 was grown. Here, the Fe0.2Ni0.8 alloy was used for the second magnetic layer 102. As the second magnetic layer 102, an amorphous magnetic alloy in general such as a CoFe alloy can be used.
[0035]
The doping level of the heavily doped n-type GaAs semiconductor substrate 402 is 1 × 10 −18 cm −3 of Si, and the Si doping level of the multiplication layer 412 of the lightly doped n-type GaAs is 1 × 10 −17 cm −3 . is there. The GaAs substrate on which the magnetic layer as described above is grown is processed into an SVT element having a junction area of 20 μm × 50 μm by a microfabrication technique mainly using photolithography.
[0036]
With the above configuration, a signal current level more than five times that of the conventional SVT element is realized.
[0037]
FIG. 4 is a block diagram of a spin valve transistor element showing a second embodiment of the present invention. The same parts as those of the conventional spin valve transistor are denoted by the same reference numerals, and description thereof is omitted.
[0038]
In the SVT element described in the first embodiment shown in FIG. 3, shots generated at the interface between the first magnetic body 202 and the lightly doped GaAs multiplication layer 412 as the bias voltage applied to the collector electrode increases. The key barrier becomes relatively thin. Therefore, the “high-energy electron filtering effect by the Schottky barrier” which is the operation principle of the SVT element is weakened. In order to avoid such a phenomenon, a buffer layer 420 made of highly doped n-type GaAs as shown in FIG. 4 is provided.
[0039]
FIG. 5 shows a band structure realized by this structure. The collector bias is concentrated on the multiplication layer 412 and does not significantly affect the potential distribution of the buffer layer 420. For this reason, the Schottky barrier as a filter can realize a good filter effect while preserving its function and enhancing the multiplication mechanism. As a result, a signal current level more than 10 times that of the conventional SVT element was realized.
[0040]
FIG. 6 is a block diagram of a spin valve transistor showing a third embodiment of the present invention. The same parts as those of the conventional spin valve transistor are denoted by the same reference numerals, and description thereof is omitted.
[0041]
In the SVT device described in the first embodiment shown in FIG. 3, there is shown another method for reducing the effect of reducing the “filtering effect of high energy electrons by the Schottky barrier” as the bias voltage applied to the collector electrode increases. This is the embodiment. The structure of FIG. 6 in this embodiment is obtained by sequentially stacking an n-type GaAs layer 416 and a p-type GaAs buffer layer 414 on a highly doped GaAs semiconductor substrate 402.
[0042]
The band structure is realized in the structure of FIG shown in Fig. When a reverse bias is applied to the pn junction formed at the interface between the n-type GaAs layer 416 and the buffer layer 414, the electric field concentrates on the depletion layer near the pn junction, thereby generating an electron multiplication mechanism.
[0043]
For this reason, the potential distribution near the interface between the first magnetic layer 202 and the p-type GaAs layer 414 is not subject to large fluctuations, and a large reverse bias can be applied, resulting in a large multiplication mechanism. As a result, a signal current level more than 10 times that of the conventional SVT element was realized.
[0044]
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
[0045]
【The invention's effect】
As described above in detail, according to the present invention, the following effects can be obtained.
[0046]
(A) The signal-to-noise ratio can be increased by suppressing a decrease in signal level due to a significant improvement in magnetoresistance change.
[0047]
(B) The output current level of the spin valve transistor can be increased from the conventional one to 5 to 10 times.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a basic configuration of a spin valve transistor element according to the present invention.
2 is a diagram showing a band structure of the spin valve transistor element shown in FIG. 2. FIG.
FIG. 3 is a cross-sectional view of a spin valve transistor element showing a first embodiment of the present invention.
FIG. 4 is a cross-sectional view of a spin valve transistor element showing a second embodiment of the present invention.
5 is a diagram showing a band structure of the spin valve transistor element shown in FIG.
FIG. 6 is a cross-sectional view of a spin valve transistor element according to a third embodiment of the present invention.
7 is a diagram showing a band structure of the spin valve transistor element shown in FIG. 6. FIG.
FIG. 8 is a cross-sectional view of a conventional spin valve transistor element.
9 is a diagram showing a band structure of the spin valve transistor element shown in FIG. 8. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100,102 2nd magnetic body layer 200,202 1st magnetic body layer 300 Tunnel barrier layer 302 Tunnel barrier layer by an aluminum oxide layer 400 Semiconductor substrate (semiconductor layer)
401 Ohmic contact region 402 Highly doped n-type GaAs semiconductor substrate 410 Multiplier layer made of lightly doped semiconductor layer 412 Multiplier layer made of lightly doped GaAs 414 Buffer layer made of p-type 416 416 n-type GaAs layer 420 High concentration Buffer layer made of doped n-type GaAs 510 Emitter electrode 530 Base electrode 550, 650 Collector electrode 610 Emitter current 630 Base current 710 Emitter voltage 750 Collector voltage 800 External magnetic field HE Hot electron

Claims (5)

半導体層上にアバランシェブレイクダウンによる電子増倍層が形成され、該電子増倍層上に第一の磁性体層が積層され、該第一の磁性体層上に、順にトンネルバリア層と、第二の磁性体層とを積層した構造を有することを特徴とするスピンバルブトランジスタ。  An electron multiplication layer by avalanche breakdown is formed on the semiconductor layer, a first magnetic layer is stacked on the electron multiplication layer, a tunnel barrier layer, and a first layer on the first magnetic layer in order. A spin valve transistor having a structure in which two magnetic layers are laminated. 請求項1記載のスピンバルブトランジスタであって、前記第一の磁性体層と、前記半導体層上に設けたアバランシェブレイクダウンによる電子増倍層との間に、高濃度ドープ半導体から成るバッファ層を設けることを特徴とするスピンバルブトランジスタ。  2. The spin valve transistor according to claim 1, wherein a buffer layer made of a highly doped semiconductor is provided between the first magnetic layer and an electron multiplication layer provided on the semiconductor layer by avalanche breakdown. 3. A spin valve transistor characterized by being provided. 半導体層上にn型半導体層及びp型半導体層をこの順に成長させ、前記p型半導体層上に、第一の磁性体層を成長させ、該第一の磁性体層上に、順にトンネルバリア層と、第二の磁性体層とを成長させたスピンバルブトランジスタであって、コレクタバイアスが、前記pn接合を逆バイアスすることによって電子増倍機構を得ることを特徴とするスピンバルブトランジスタ。An n-type semiconductor layer and a p-type semiconductor layer are grown in this order on the semiconductor layer, a first magnetic layer is grown on the p-type semiconductor layer, and a tunnel barrier is sequentially formed on the first magnetic layer. A spin valve transistor in which a layer and a second magnetic layer are grown , wherein a collector bias reversely biases the pn junction to obtain an electron multiplication mechanism. 請求項1、2又は3記載のスピンバルブトランジスタであって、前記第一の磁性体層として、100Å以下の厚さのFeを用いることを特徴とするスピンバルブトランジスタ。  4. The spin valve transistor according to claim 1, wherein Fe having a thickness of 100 μm or less is used as the first magnetic layer. 5. 請求項1、2、3又は4記載のスピンバルブトランジスタであって、前記半導体層としてGaAsを用いることを特徴とするスピンバルブトランジスタ。  5. The spin valve transistor according to claim 1, wherein GaAs is used as the semiconductor layer.
JP2001382827A 2001-12-17 2001-12-17 Spin valve transistor Expired - Lifetime JP4162888B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001382827A JP4162888B2 (en) 2001-12-17 2001-12-17 Spin valve transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001382827A JP4162888B2 (en) 2001-12-17 2001-12-17 Spin valve transistor

Publications (2)

Publication Number Publication Date
JP2003188390A JP2003188390A (en) 2003-07-04
JP4162888B2 true JP4162888B2 (en) 2008-10-08

Family

ID=27593051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001382827A Expired - Lifetime JP4162888B2 (en) 2001-12-17 2001-12-17 Spin valve transistor

Country Status (1)

Country Link
JP (1) JP4162888B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372117B2 (en) * 2004-09-16 2008-05-13 Industrial Technology Research Institute Magneto-resistance transistor and method thereof
JP5273810B2 (en) * 2009-06-22 2013-08-28 独立行政法人科学技術振興機構 Tunnel magnetoresistive element and spin transistor

Also Published As

Publication number Publication date
JP2003188390A (en) 2003-07-04

Similar Documents

Publication Publication Date Title
Tran et al. Enhancement of the spin accumulation at the interface between a spin-polarized tunnel junction and a semiconductor
Björk et al. Vertical surround-gated silicon nanowire impact ionization field-effect transistors
US6919608B2 (en) Spin transistor
KR101016437B1 (en) Reconfigurable logic device using spin accumulation and diffusion
US6218718B1 (en) Spin transistor
US8587044B2 (en) Complementary logic device using spin injection
US5962905A (en) Magnetoresistive element
Saito et al. Spin injection, transport, and read/write operation in spin-based MOSFET
JP3636699B2 (en) Spin valve transistor and magnetic head
WO2015040928A1 (en) Spin mosfet
JP2002305335A (en) Spin valve transistor
JP4162888B2 (en) Spin valve transistor
Chaney et al. Gallium nitride tunneling field-effect transistors exploiting polarization fields
JPH01186683A (en) Semiconductor device
JP6037051B2 (en) Magnetoresistive effect element, Spin-MOSFET and spin conduction element
JP2010225885A (en) Spin transistor, configurable logic circuit including the same, and magnetic memory
US20130248941A1 (en) Spin transistors and memory
US10985311B2 (en) Semiconductor element, magnetoresistance effect element, magnetic sensor and spin transistor
JPH09214016A (en) Magnetism-sensitive semiconductor element and magnetic head using the same
Onoda et al. Spatial, LET and range dependence of enhanced charge collection by single ion strike in 4H-SiC MESFETs
US20190296229A1 (en) Magnetoresistive element and magnetic sensor
KR101642161B1 (en) Magenetic Memory of performing Bidirectional Switching Operation
JP2009054866A (en) Spin transistor
US11024727B2 (en) Magnetoresistance effect element, magnetic sensor and spin transistor
JP2002026417A (en) Spin injection three-terminal element

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4162888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term