JP2002026417A - Spin injection three-terminal element - Google Patents

Spin injection three-terminal element

Info

Publication number
JP2002026417A
JP2002026417A JP2000203787A JP2000203787A JP2002026417A JP 2002026417 A JP2002026417 A JP 2002026417A JP 2000203787 A JP2000203787 A JP 2000203787A JP 2000203787 A JP2000203787 A JP 2000203787A JP 2002026417 A JP2002026417 A JP 2002026417A
Authority
JP
Japan
Prior art keywords
layer
channel
terminal device
spin
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000203787A
Other languages
Japanese (ja)
Inventor
Junsaku Nitta
淳作 新田
Tatsushi Akasaki
達志 赤崎
Hideaki Takayanagi
英明 高柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000203787A priority Critical patent/JP2002026417A/en
Publication of JP2002026417A publication Critical patent/JP2002026417A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a three-terminal element which uses an electrode of a ferromagnetic metal material. SOLUTION: A drain electrode 107 and a source electrode 106 comprising an alloy of nickel(Ni) and iron (Fe) are formed on a channel layer 102 through separation layers 104 and 105 comprising aluminum(Al).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、強磁性体である強
磁性金属材料からソース・ドレイン電極を構成したスピ
ン注入三端子素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spin-injection three-terminal device in which a source / drain electrode is made of a ferromagnetic metal material which is a ferromagnetic material.

【0002】[0002]

【従来の技術】従来よりある一般的な半導体装置では、
電子の有する電荷のみを利用してきた。しかしながら、
電子は、電荷と共にスピンの自由度も有しており、これ
まで、電子の持つスピンの性質を積極的に利用した半導
体装置はなかった。近年、磁性体/非磁性体金属積層構
造における巨大磁気抵抗(GMR)や(文献1:物理学
論文選集VII巨大磁気抵抗効果 新庄輝也、前川禎道
責任編集)、強磁性トンネル接合(TMR)における
大きな磁気抵抗変化率の発見により(文献2:T. Miyaz
aki, and N. Tezuka, J. Magn. Magn. Mater. 139 L231
(1995))、磁気抵抗効果を用いた不揮発磁性メモリ装
置(MRAM)が注目を集めるようになった。
2. Description of the Related Art A conventional general semiconductor device includes:
Only the charge of electrons has been used. However,
Electrons have a spin degree of freedom together with electric charges, and no semiconductor device has so far actively utilized the spin properties of electrons. In recent years, giant magnetoresistance (GMR) in a magnetic / non-magnetic metal laminated structure, (Ref. 1: Giant magnetoresistance effect of Physics Selected Papers VII, Teruya Shinjo, Yoshimichi Maekawa responsible editor), and large in ferromagnetic tunnel junction (TMR) With the discovery of the magnetoresistance ratio (Reference 2: T. Miyaz
aki, and N. Tezuka, J. Magn. Magn. Mater. 139 L231
(1995)), a non-volatile magnetic memory device (MRAM) using the magnetoresistance effect has attracted attention.

【0003】上記磁気抵抗変化を利用した従来のスピン
注入素子において、強磁性金属/半導体構造を用いた素
子では、強磁性金属/半導体界面のポテンシャルの乱れ
によって生じるスピン散乱のため、スピン注入効率が低
下し、磁気抵抗変化が1%程度あるいはこれ以下と非常
に小さいものであった(文献3:J. Nitta, and H. Tak
ayanagi, The proceedings ofthe 24th International
Conference on the Physics of Semiconductors, (199
9)、文献4:S. Gardelis et al. Phys. Rev. B60 7764
(1999))。なお、「スピン注入」とは、「電子のスピ
ンの状態を制御して注入する」ということであり、以降
でもこのことを「スピン注入」と略す。
In a conventional spin injection device utilizing the above-described magnetoresistance change, in a device using a ferromagnetic metal / semiconductor structure, spin injection efficiency is low due to spin scattering caused by disturbance in potential at the ferromagnetic metal / semiconductor interface. And the change in magnetoresistance was as small as about 1% or less (Reference 3: J. Nitta, and H. Tak)
ayanagi, The proceedings of the 24th International
Conference on the Physics of Semiconductors, (199
9), Reference 4: S. Gardelis et al. Phys. Rev. B60 7764
(1999)). Note that "spin injection" means "injection while controlling the spin state of electrons", and hereinafter this is abbreviated as "spin injection".

【0004】また、希薄磁性半導体/半導体構造を用い
た素子では、半導体上にスピン偏極源となる希薄磁性半
導体をエピタキシャル成長することにより、約90%と
非常に大きなスピン注入効率を得られることが報告され
ている(文献5:R. Fiederling et al. Nature 402 78
7 (1999),文献6:Y. Ohno et al. Nature 402 790(19
99))。しかしながら、希薄磁性半導体のキュリー温度
が100K程度であるため、上記素子は、室温動作させ
ることができないという問題があった。
Further, in a device using a diluted magnetic semiconductor / semiconductor structure, a very large spin injection efficiency of about 90% can be obtained by epitaxially growing a diluted magnetic semiconductor as a spin polarization source on a semiconductor. (Reference 5: R. Fiederling et al. Nature 402 78
7 (1999), Reference 6: Y. Ohno et al. Nature 402 790 (19
99)). However, since the Curie temperature of the diluted magnetic semiconductor is about 100K, there is a problem that the above-mentioned element cannot be operated at room temperature.

【0005】また、磁性体/非磁性体金属積層構造(G
MR,文献1)や強磁性体トンネル接合(TMR,文献
2)においては、大きな磁気抵抗変化率と室温動作が可
能である。しかしながら、GMRやTMRでは、ゲート
電圧等により抵抗変化を制御するような三端子動作が構
成できず、具体的な応用としては、メモリあるいは、セ
ンサー等の受動素子に限定される。
In addition, a magnetic / non-magnetic metal laminated structure (G
In a magnetic tunnel junction (MR, Reference 1) or a ferromagnetic tunnel junction (TMR, Reference 2), a large magnetoresistance ratio and room-temperature operation are possible. However, in GMR and TMR, a three-terminal operation in which a resistance change is controlled by a gate voltage or the like cannot be configured, and specific applications are limited to a memory or a passive element such as a sensor.

【0006】[0006]

【発明が解決しようとする課題】ところで、論理回路や
集積化したメモリを構成する際には、増幅作用のある三
端子素子が必要となる。GMR素子やTMR素子は、基
本的に二端子素子であるため、これら素子を集積化した
メモリ装置として構成するためには、メモリセルとなる
1素子を選択するためのパストランジスタが、他に必要
となる。したがって、MRAMを形成するためには、メ
モリセルとして、複数のGMR素子やTMR素子を形成
すると共に三端子素子であるパストランジスタを形成し
なくてはならない。同様に、論理回路などを集積化した
メモリを構成する際には、増幅作用のある三端子素子が
必要となる。
When constructing a logic circuit or an integrated memory, a three-terminal element having an amplifying function is required. Since the GMR element and the TMR element are basically two-terminal elements, in order to configure these elements as an integrated memory device, another pass transistor for selecting one element to be a memory cell is required. Becomes Therefore, in order to form an MRAM, it is necessary to form a plurality of GMR elements and TMR elements as memory cells and to form pass transistors that are three-terminal elements. Similarly, when configuring a memory in which logic circuits and the like are integrated, a three-terminal element having an amplifying function is required.

【0007】これらの構成を実現するためには、従来よ
りあるトランジスタを形成すると共に、GMR素子やT
MR素子をモノリシックに形成することになるため、プ
ロセスが複雑になり、また高集積化を阻害するという問
題があった。これに対し、GMRやTMRのように不揮
発性のメモリ機能を有し、かつ室温動作可能でゲート制
御可能なスピン注入三端子素子があれば、複雑なプロセ
スを必要とせず、より集積度を向上させたメモリ装置な
どの半導体装置を形成できるようになる。
In order to realize these configurations, a conventional transistor is formed, and a GMR element and a TMR element are formed.
Since the MR element is formed monolithically, there is a problem that the process becomes complicated and high integration is hindered. On the other hand, if there is a spin-injection three-terminal device that has a non-volatile memory function such as GMR and TMR, can operate at room temperature, and can control the gate, a complicated process is not required and the integration is further improved. It becomes possible to form a semiconductor device such as a memory device that has been subjected to the process.

【0008】本発明は、以上のような問題点を解消する
ためになされたものであり、強磁性体である強磁性金属
材料からなる電極を用いた三端子素子を提供することを
目的とする。
The present invention has been made to solve the above problems, and has as its object to provide a three-terminal element using an electrode made of a ferromagnetic metal material which is a ferromagnetic material. .

【0009】[0009]

【課題を解決するための手段】本発明のスピン注入三端
子素子は、化合物半導体からなる基板上に形成されたチ
ャネルが形成される化合物半導体からなるチャネル層
と、このチャネル層上に互いに離間して形成されたアル
ミニウムからなる第1および第2の分離層と、第1およ
び第2の分離層上に形成された強磁性金属からなるソー
ス電極およびドレイン電極と、チャネル層に形成される
チャネルの状態を制御するゲート電極とを備えたもので
ある。この発明によれば、ソース電極およびドレイン電
極からのスピン状態を制御された電子は、分離層を拡散
してチャネル層に注入される。
A spin-injection three-terminal device according to the present invention comprises: a channel layer formed of a compound semiconductor on a substrate formed of a compound semiconductor; First and second isolation layers made of aluminum formed by sputtering, a source electrode and a drain electrode made of a ferromagnetic metal formed on the first and second isolation layers, and a channel formed in a channel layer. And a gate electrode for controlling the state. According to the present invention, electrons whose spin states are controlled from the source electrode and the drain electrode are diffused through the separation layer and injected into the channel layer.

【0010】また、本発明のスピン注入三端子素子は、
化合物半導体からなる基板上に形成されたチャネルが形
成される化合物半導体からなるチャネル層と、このチャ
ネル層上に互いに離間して形成されたアルミニウムの酸
化物からなる第1および第2の分離層と、第1および第
2の分離層上に形成された強磁性金属からなるソース電
極およびドレイン電極と、チャネル層に形成されるチャ
ネルの状態を制御するゲート電極とを備えたものであ
る。この発明によれば、ソース電極およびドレイン電極
からのスピン状態を制御された電子は、分離層をトンネ
ルしてチャネル層に到達する。上記発明において、第1
および第2の分離層は、トンネル電流が流れる膜厚より
薄く形成されている。
Further, the spin-injection three-terminal element of the present invention comprises:
A channel layer made of a compound semiconductor formed on a substrate made of a compound semiconductor and having a channel formed thereon, and first and second separation layers made of an oxide of aluminum formed on the channel layer so as to be separated from each other , A source electrode and a drain electrode made of a ferromagnetic metal formed on the first and second separation layers, and a gate electrode for controlling a state of a channel formed in a channel layer. According to the present invention, electrons whose spin states are controlled from the source electrode and the drain electrode tunnel through the separation layer and reach the channel layer. In the above invention, the first
The second isolation layer is formed to be thinner than the thickness through which the tunnel current flows.

【0011】また、本発明のスピン注入三端子素子は、
化合物半導体からなる基板上に形成されたチャネルが形
成される化合物半導体からなるチャネル層と、このチャ
ネル層上に互いに離間して形成されたアルミニウム膜と
アルミニウムの酸化物膜との積層構造からなる第1およ
び第2の分離層と、第1および第2の分離層上に形成さ
れた強磁性金属からなるソース電極およびドレイン電極
と、チャネル層に形成されるチャネルの状態を制御する
ゲート電極とを備えたものである。この発明によれば、
ソース電極およびドレイン電極からのスピン状態を制御
された電子は、分離層を拡散およびトンネルしてチャネ
ル層に到達する。上記発明において、第1および第2の
分離層を構成するアルミニウムの酸化物膜は、トンネル
電流が流れる膜厚より薄く形成されている。
Further, the spin-injection three-terminal element of the present invention
A channel layer formed of a compound semiconductor, in which a channel is formed over a substrate formed of a compound semiconductor, and a stacked structure of an aluminum film and an aluminum oxide film formed separately from each other on the channel layer. A first and a second separation layer, a source electrode and a drain electrode made of a ferromagnetic metal formed on the first and the second separation layer, and a gate electrode for controlling a state of a channel formed in the channel layer. It is provided. According to the invention,
The electrons whose spin states are controlled from the source electrode and the drain electrode diffuse and tunnel through the separation layer and reach the channel layer. In the above invention, the aluminum oxide film forming the first and second separation layers is formed to be thinner than a thickness through which a tunnel current flows.

【0012】上述したいずれかの発明において、チャネ
ル層は、n形の化合物半導体から構成され、チャネル層
の下には、p形の化合物半導体からなる層が設けられ、
ゲート電極は、p形の化合物半導体からなる層に接して
形成されている。この構成において、p形の化合物半導
体層とn形の化合物半導体層との間には、バリア層が設
けるようにしてもよい。また、前述したいずれかの発明
において、チャネル層上に形成されたn形の半導体層か
らなる電子供給層を備え、チャネル層には、電子供給層
より供給された電子による二次元電子雲からなるチャネ
ルが形成され、ゲート電極は、電子供給層上に形成され
たものである。なお、強磁性金属は、ニッケルと鉄との
合金を用いればよい。
In any one of the above-mentioned inventions, the channel layer is made of an n-type compound semiconductor, and a layer made of a p-type compound semiconductor is provided below the channel layer.
The gate electrode is formed in contact with a layer made of a p-type compound semiconductor. In this structure, a barrier layer may be provided between the p-type compound semiconductor layer and the n-type compound semiconductor layer. In any one of the above-mentioned inventions, the semiconductor device further includes an electron supply layer formed of an n-type semiconductor layer formed on the channel layer, and the channel layer includes a two-dimensional electron cloud formed by electrons supplied from the electron supply layer. A channel is formed, and the gate electrode is formed on the electron supply layer. Note that an alloy of nickel and iron may be used as the ferromagnetic metal.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。 <実施の形態1>図1は、本発明の第1の実施の形態に
おけるスピン注入三端子素子の構成を概略的に示す斜視
図である。本実施の形態のスピン注入三端子素子の構成
に関して説明すると、まず、p形のInAsからなる半
導体基板101上には、キャリア濃度が1×1018cm
-3のn形InAsからなりチャネルが形成される膜厚7
0nm程度のチャネル層102が形成されている。半導
体基板101は、キャリア濃度が5×1017cm-3であ
る。また、半導体基板101上には、チャネル層102
と離間して形成されたゲート電極103を備えている。
Embodiments of the present invention will be described below with reference to the drawings. <First Embodiment> FIG. 1 is a perspective view schematically showing a configuration of a spin injection three-terminal device according to a first embodiment of the present invention. The configuration of the spin-injection three-terminal element according to the present embodiment will be described. First, a carrier concentration of 1 × 10 18 cm is formed on a semiconductor substrate 101 made of p-type InAs.
Film thickness of n− 3 InAs of -3 where a channel is formed
A channel layer 102 of about 0 nm is formed. The semiconductor substrate 101 has a carrier concentration of 5 × 10 17 cm −3 . Further, a channel layer 102 is formed on the semiconductor substrate 101.
And a gate electrode 103 formed separately from the gate electrode 103.

【0014】また、チャネル層102上には、アルミニ
ウム(Al)からなる分離層104,105を介して、
ニッケル(Ni)と鉄(Fe)の合金からなるソース電
極106,ドレイン電極107が形成されている。各電
極は、図1の紙面手前から奥の方向に延在する短冊状に
形成されている。なお、ゲート電極は、半導体基板10
1裏面に形成してもよい。また、InAs基板上に、キ
ャリア濃度が5×1017cm-3のp形InAsの層を膜
厚100nm以上に結晶成長して形成し、上記半導体基
板101の代わりとしてもよい。
On the channel layer 102, separation layers 104 and 105 made of aluminum (Al) are interposed.
A source electrode 106 and a drain electrode 107 made of an alloy of nickel (Ni) and iron (Fe) are formed. Each of the electrodes is formed in a strip shape extending from the near side of the paper of FIG. The gate electrode is formed on the semiconductor substrate 10
It may be formed on one back surface. Alternatively, a p-type InAs layer having a carrier concentration of 5 × 10 17 cm −3 may be formed on an InAs substrate by crystal growth to a thickness of 100 nm or more, and may be used instead of the semiconductor substrate 101.

【0015】ここで、上述したスピン三端子素子の構成
に関して考察する。「Mark Johnson」らの
強磁性金属であるNiFeからなる電極からアルミニウ
ム層へのスピン注入実験によれば、アルミニウムは非常
に長いスピン拡散長を有し、温度40Kでは、NiFe
電極から注入された電子スピンは、アルミニウム層の中
で0.5mmにもわたって拡散されることが報告されて
いる(文献7:M Johnson, and R. H. Silsbee, Phys.
Rev. Lett. 55 1790 (1985))。
Here, the configuration of the spin three-terminal device described above will be considered. According to a spin injection experiment into an aluminum layer from an electrode made of a ferromagnetic metal NiFe by Mark Johnson et al., Aluminum has a very long spin diffusion length.
It has been reported that the electron spin injected from the electrode is diffused over 0.5 mm in the aluminum layer (Reference 7: M Johnson, and RH Silsbee, Phys.
Rev. Lett. 55 1790 (1985)).

【0016】また、GaAsやInAsのようにAsを
含む半導体チャネルの上に直接強磁性金属の薄膜を形成
すると、界面にFeAsのような反磁性化合物を作りや
すく、スピン注入を阻害してしまう。あるいは、界面で
Fe3Ga2−xAsxの化合物が形成されると、磁化率
がバルクのFeに対して約1/2に低下することが報告
され、スピン注入を大きく阻害することが報告されてい
る(文献8:A. Filipe, A. Schuhl, and P. Galtier,
Appl. Phys. Lett. 70 129 (1997))。
If a ferromagnetic metal thin film is formed directly on a semiconductor channel containing As, such as GaAs or InAs, a diamagnetic compound such as FeAs is easily formed at the interface, which hinders spin injection. Alternatively, when a compound of Fe 3 Ga 2 -xAs x is formed at the interface, it is reported that the magnetic susceptibility is reduced to about 1/2 with respect to bulk Fe, and it is reported that spin injection is greatly inhibited. (Reference 8: A. Filipe, A. Schuhl, and P. Galtier,
Appl. Phys. Lett. 70 129 (1997)).

【0017】これに対し、「R.Taboryski」
らは、エピタキシャル成長したn−GaAsの上に、同
一チャンバー内で真空を破らずアルミニウム薄膜を形成
し、コンタクト抵抗が0.5×10-10Ωm2と極めて良
好な半導体/金属界面を形成したことを報告している
(文献9:R. Taboryski et al. Appl. Phys. Lett. 69
656 (1996))。また、このようにして形成したAl/n
−GaAs/Al接合においては、アルミニウムの超伝
導臨界温度以下の低温でn−GaAsに超伝導電流が流
れることも報告された(文献10:R. Taboryski et a
l. SuperlatticeMicrostruct. 25 829 (1999), J. Kutc
hinsky et al. Phys. Rev. Lett. 83 4856 (1999))。
On the other hand, "R. Taboriski"
Et al. Formed an aluminum thin film on n-GaAs epitaxially grown without breaking vacuum in the same chamber and formed a very good semiconductor / metal interface with a contact resistance of 0.5 × 10 −10 Ωm 2. (Reference 9: R. Taboryski et al. Appl. Phys. Lett. 69
656 (1996)). In addition, the Al / n thus formed
It has also been reported that in a -GaAs / Al junction, a superconducting current flows through n-GaAs at a low temperature below the superconducting critical temperature of aluminum (Reference 10: R. Taboryski et a).
l. SuperlatticeMicrostruct. 25 829 (1999), J. Kutc
hinsky et al. Phys. Rev. Lett. 83 4856 (1999)).

【0018】以上述べてきたように、まず、GaAsの
ような半導体層上には低いコンタクト抵抗でアルミニウ
ム薄膜が形成可能である。加えて、図1に示すような構
成のように、アルミニウム膜上にNiFe等の強磁性金
属を形成すれば、強磁性金属とアルミニウム膜との界面
にスピン注入を大きく阻害するFeAsのような反磁性
化合物が形成されず、下層の半導体層に対して室温にお
いても大きなスピン注入効率を得ることが可能となる。
As described above, first, an aluminum thin film can be formed on a semiconductor layer such as GaAs with low contact resistance. In addition, if a ferromagnetic metal such as NiFe is formed on an aluminum film as in the configuration shown in FIG. 1, an antiferromagnetic material such as FeAs which greatly inhibits spin injection at the interface between the ferromagnetic metal and the aluminum film. No magnetic compound is formed, and a large spin injection efficiency can be obtained with respect to the underlying semiconductor layer even at room temperature.

【0019】またアルミニウムは、スピン拡散長が極め
て長くアルミニウムの膜厚を100nm以下にすれば、
注入されたスピンの減衰は無視できる。また、この構造
から、図1のスピン注入素子や、強磁性体電極/アルミ
ニウム/半導体/アルミニウム/強磁性体構造などを作
製するのは、容易である。また、アルミニウム膜を介し
て形成する強磁性金属のソース・ドレイン電極は、チャ
ネル部が半導体であるため、以下に説明するように、ゲ
ート電極を付加することでチャネルの状態を制御できる
ので、不揮発性メモリ機能を持った三端子動作が可能と
なる。このスピン注入三端子素子は、以降に説明するよ
うに、メモリセルアレイとしての応用だけでなく論理ゲ
ートとして応用することが可能となる。
Aluminum has an extremely long spin diffusion length, and if the thickness of aluminum is set to 100 nm or less,
The decay of the injected spin is negligible. From this structure, it is easy to fabricate the spin injection device of FIG. 1 or the ferromagnetic electrode / aluminum / semiconductor / aluminum / ferromagnetic structure. In the case of a ferromagnetic metal source / drain electrode formed through an aluminum film, since the channel portion is a semiconductor, the state of the channel can be controlled by adding a gate electrode as described below. Three-terminal operation with a functional memory function becomes possible. This spin injection three-terminal element can be applied not only as a memory cell array but also as a logic gate, as described below.

【0020】図1に示したスピン注入三端子素子の構成
においては、ソース電極106とゲート電極の間あるい
はドレイン電極107とゲート電極103の間にゲート
電圧を印加することにより、チャネル層102と半導体
基板101との間の空乏層の広がりが制御でき、このこ
とによりチャネルの「ON」,「OFF」を制御でき
る。上述した図1の構成の場合、ゲート電圧約−1Vで
チャネル層102のチャネルを空乏層化し、「OFF」
状態(>100MΩ)にすることができる。
In the configuration of the spin-injection three-terminal element shown in FIG. 1, a gate voltage is applied between the source electrode 106 and the gate electrode or between the drain electrode 107 and the gate electrode 103, thereby forming the channel layer 102 and the semiconductor. The extension of the depletion layer between the substrate 101 and the substrate 101 can be controlled, whereby the "ON" and "OFF" of the channel can be controlled. In the case of the configuration of FIG. 1 described above, the channel of the channel layer 102 is depleted at a gate voltage of about −1 V, and “OFF”
State (> 100 MΩ).

【0021】また、チャネルが「ON」状態にあると
き、強磁性体材料から構成されたソース電極106,ド
レイン電極107の磁化方向を平行にすると、ソース・
ドレイン間の抵抗が低抵抗(low)状態となる。これに
対し、チャネルが「ON」状態にあるとき、ソース電極
106,ドレイン電極107の磁化方向を反平行にする
と、ソース・ドレイン間の抵抗が高抵抗(high)状態と
なる。強磁性体材料から構成されたソース電極106と
ドレイン電極107の磁化は安定であり、電源を切って
も上記各々の磁化の状態は保たれる。したがって、本実
施の形態のスピン注入三端子素子は、不揮発性メモリ機
能を備えていることになる。
When the magnetization directions of the source electrode 106 and the drain electrode 107 made of a ferromagnetic material are made parallel when the channel is in the “ON” state, the source
The resistance between the drains becomes a low resistance (low) state. On the other hand, when the magnetization directions of the source electrode 106 and the drain electrode 107 are made antiparallel when the channel is in the “ON” state, the resistance between the source and the drain becomes a high resistance (high) state. The magnetization of the source electrode 106 and the drain electrode 107 made of a ferromagnetic material is stable, and the respective magnetization states are maintained even when the power is turned off. Therefore, the spin injection three-terminal device of the present embodiment has a nonvolatile memory function.

【0022】本スピン注入三端子素子を、MRAMとし
て使用する際には、ソース電極106とドレイン電極1
07とが、反転磁界の異なった状態とすればよい。例え
ば、ソース電極106には、磁化方向を固定しておける
ように反転磁界の大きな材料を用い、ドレイン電極10
7には、書き込みあるいは読み込み線の作る局所磁界に
より磁化反転する程度に小さい反転磁界を有する材料を
用いればよい。また、最も簡単には、ソース電極とドレ
イン電極とを同じ強磁性体材料から構成し、互いに電極
幅が異なった状態とすれば、ソース電極とドレイン電極
との反転磁界が異なった状態となる。
When the present spin injection three-terminal device is used as an MRAM, the source electrode 106 and the drain electrode 1
07 may be in a state where the reversal magnetic field is different. For example, the source electrode 106 is made of a material having a large reversal magnetic field so that the magnetization direction can be fixed.
A material having an inversion magnetic field that is small enough to cause magnetization reversal by a local magnetic field generated by a write or read line may be used for 7. In the simplest case, when the source electrode and the drain electrode are made of the same ferromagnetic material and have different electrode widths, the source and drain electrodes have different reversal magnetic fields.

【0023】「Kryder」によれば、NiとFeの
合金から電極を形成した場合、電極幅が10μm以下で
は、急激に反転磁界が増加し、電極幅が2μmでは、幅
10μmの電極に比べ、反転磁界の約10倍に増加する
ことが報告されている(文献12:M. H. Kryder; et a
l. IEEE Mag-16 99 (1980))。図1に示した素子構造
で、ソース電極の幅と、ドレイン電極の幅とを異なった
状態に設計すれば、ひとつのメモリセルとして応用する
ことが可能となる。図2は、ソース電極の幅と、ドレイ
ン電極の幅とを異なった状態に設計した場合の等価回路
図である。ドレイン電極は、電極幅を小さくしてあり、
この磁化方向は、制御線に流す電流による局所磁界に変
更可能な状態としている。
According to "Kryder", when an electrode is formed from an alloy of Ni and Fe, the reversal magnetic field increases sharply when the electrode width is 10 μm or less, and when the electrode width is 2 μm, the reversal magnetic field increases as compared with an electrode having a width of 10 μm. It is reported that the reversal magnetic field increases about 10 times (Reference 12: MH Kryder; et a
l. IEEE Mag-16 99 (1980)). If the width of the source electrode and the width of the drain electrode are designed to be different from each other in the element structure shown in FIG. 1, it can be applied as one memory cell. FIG. 2 is an equivalent circuit diagram when the width of the source electrode and the width of the drain electrode are designed to be different. The drain electrode has a small electrode width,
This magnetization direction can be changed to a local magnetic field by a current flowing through the control line.

【0024】図2の等価回路で示すスピン注入三端子素
子は、異なる3つの状態をとることが可能である。ゲー
トGヘの信号がON状態では、半導体チャネルCが開い
た状態となるが、この状態でソース電極とドレイン電極
との磁化方向により、半導体チャネルCの抵抗を「hi
gh」状態と「low」状態とに切り替えることができ
る。これらで2つの状態となる。典型な半導体チャネル
Cの抵抗として約100Ω、NiとFeとの合金からソ
ース電極,ドレイン電極を形成し、各電極のスピン偏極
率を40%とすると、半導体チャネルCの抵抗変化は約
±15%程度が期待される。
The spin injection three-terminal element shown by the equivalent circuit in FIG. 2 can take three different states. When the signal to the gate G is ON, the semiconductor channel C is in an open state. In this state, the resistance of the semiconductor channel C is set to “hi” depending on the magnetization directions of the source electrode and the drain electrode.
gh ”state and“ low ”state. These result in two states. Assuming that a typical semiconductor channel C has a resistance of about 100Ω and a source electrode and a drain electrode are formed from an alloy of Ni and Fe and the spin polarization of each electrode is 40%, the change in resistance of the semiconductor channel C is about ± 15. % Is expected.

【0025】したがって、「high」状態で半導体チ
ャネルCの抵抗値は115Ω、「low」状態で半導体
チャネルCの抵抗値は85Ωと変化させることができ
る。また、第3の状態として、ゲートGヘの信号が「O
FF」となっている状態がある。この状態では、半導体
チャネルCが閉じた非常に高い抵抗状態>100MΩで
あり、ソース電極やドレイン電極の磁化方向に依存せ
ず、ソース・ドレイン間は「OFF」となる。
Therefore, the resistance value of the semiconductor channel C can be changed to 115Ω in the “high” state and to 85Ω in the “low” state. As a third state, the signal to the gate G is “O
FF ”. In this state, the extremely high resistance state where the semiconductor channel C is closed is> 100 MΩ, and the state between the source and the drain is “OFF” irrespective of the magnetization direction of the source electrode and the drain electrode.

【0026】図2の等価回路を用いることで、図3に示
すようなメモリセルアレイを構成できる。このメモリセ
ルアレイにおける読み出しでは、まず、選択対象のメモ
リセルのゲートGのみを「ON」状態にする。これは、
通常の半導体メモリのデコーダ回路によりアクセス可能
となる。例えば、VBを1Vとし、負荷抵抗RLを100
Ωに選ぶと、「ON」状態により選択されたセルは、ド
レイン電極Gの磁化方向により「low」状態となって
いれば、0.54Vの出力電圧がVOUTから得られる。
By using the equivalent circuit of FIG. 2, a memory cell array as shown in FIG. 3 can be constructed. In reading from this memory cell array, first, only the gate G of the memory cell to be selected is turned on. this is,
It can be accessed by a decoder circuit of a normal semiconductor memory. For example, if V B is 1 V and the load resistance RL is 100
If Ω is selected, an output voltage of 0.54 V is obtained from V OUT if the cell selected by the “ON” state is in the “low” state by the magnetization direction of the drain electrode G.

【0027】また、ドレイン電極Gの磁化方向により
「high」状態となっていれば、0.465Vの出力
電圧が、VOUTから得られる。これら出力電圧は、図示
していない次の段の増幅作用を持ったセンス回路によ
り、「ON」,「OFF」信号へと変換可能である。な
お、図1に示すスピン注入三端子素子は、通常の電界効
果トランジスタ(FET)としての機能も有しており、
図1に示す構成の素子のみで、上記メモリセルアレイと
共に、これらセルからの出力電圧を増幅する回路を構成
することも可能である。なお、ドレイン電極Gの磁化方
向は、書き込み線Wに電流を流して磁界を発生させるこ
とで変更できる。
If the drain electrode G is in a "high" state depending on the magnetization direction, an output voltage of 0.465 V can be obtained from V OUT . These output voltages can be converted into "ON" and "OFF" signals by a sense circuit having an amplifying action of the next stage (not shown). The spin-injection three-terminal element shown in FIG. 1 also has a function as a normal field-effect transistor (FET),
It is also possible to constitute a circuit for amplifying output voltages from these cells together with the memory cell array using only the elements having the configuration shown in FIG. Note that the magnetization direction of the drain electrode G can be changed by causing a current to flow through the write line W to generate a magnetic field.

【0028】次に、本実施の形態のスピン注入三端子素
子の製造方法に関して説明する。まず、図4に示すよう
に、p形のInAsからなる半導体基板101上に、n
形のInAsを結晶成長させることでチャネル層102
を形成する。この結晶成長は、例えば分子線エピタキシ
ャル成長(MBE)装置を用いればよい。次いで、チャ
ネル層102上に、アルミニウムを蒸着させてアルミニ
ウム膜401を形成する。
Next, a method for manufacturing the spin-injection three-terminal device according to the present embodiment will be described. First, as shown in FIG. 4, n-type semiconductor substrate 101 made of p-type InAs is
The channel layer 102 is grown by crystal growth of InAs.
To form For this crystal growth, for example, a molecular beam epitaxial growth (MBE) apparatus may be used. Next, aluminum is deposited over the channel layer 102 to form an aluminum film 401.

【0029】このアルミニウム膜401の形成では、上
記チャネル層102を形成したMBE装置の同一チャン
バー内で、真空状態を保持したままアルミニウムを蒸着
させる。またこのとき、チャネル層102との界面にバ
リア膜となるAlAs膜が形成されないように、基板温
度は30℃以下にまで下げるようにした方がよい。これ
らのことにより、チャネル層102とアルミニウム膜4
01との界面には、ショットキーバリアが形成されず、
原子層レベルで平坦な界面を形成することが可能とな
る。
In the formation of the aluminum film 401, aluminum is deposited while maintaining a vacuum state in the same chamber of the MBE apparatus in which the channel layer 102 is formed. At this time, it is better to lower the substrate temperature to 30 ° C. or lower so that an AlAs film serving as a barrier film is not formed at the interface with the channel layer 102. By these, the channel layer 102 and the aluminum film 4
No Schottky barrier is formed at the interface with 01,
A flat interface can be formed at the atomic layer level.

【0030】アルミニウム膜401を形成した後、この
基板を上記チャンバーから取り出し、図5に示すよう
に、アルミニウム膜401上に、所定の幅のストライプ
状のステンシルパターン501を、公知のフォトリソグ
ラフィ技術により形成する。ステンシルパターン501
は、例えば電子線レジストを電子ビームリソグラフィに
より加工したものでもよく、また、フォトレジストをフ
ォトリソグラフィにより加工したものでもよい。
After the aluminum film 401 is formed, the substrate is taken out of the chamber, and a stripe-shaped stencil pattern 501 having a predetermined width is formed on the aluminum film 401 by a known photolithography technique as shown in FIG. Form. Stencil pattern 501
For example, an electron beam resist processed by electron beam lithography may be used, or a photoresist processed by photolithography may be used.

【0031】次に、図6に示すように、ステンシルパタ
ーン501を形成したアルミニウム膜401上に、Ni
とFeの合金からなる強磁性金属膜601を形成する。
この強磁性金属膜601は、蒸着法あるいはスパッタ法
により形成すればよく、エピタキシャル成長させる必要
はない。GMRなどの強磁性体/非磁性体積層構造の解
析によれば、NiFe/Al界面においては、原子層レ
ベルで平坦な、界面を形成する必要はないことが知られ
ている。ただし、強磁性金属膜601形成の際には、ア
ルミニウム膜401表面の自然酸化膜を、アルゴンプラ
ズマによるクリーニングで除去しておくことが重要であ
る。
Next, as shown in FIG. 6, Ni film is formed on the aluminum film 401 on which the stencil pattern 501 is formed.
A ferromagnetic metal film 601 made of an alloy of Fe and Fe is formed.
This ferromagnetic metal film 601 may be formed by an evaporation method or a sputtering method, and need not be epitaxially grown. According to the analysis of the ferromagnetic / nonmagnetic laminated structure such as GMR, it is known that it is not necessary to form a flat interface at the atomic layer level at the NiFe / Al interface. However, when the ferromagnetic metal film 601 is formed, it is important to remove the natural oxide film on the surface of the aluminum film 401 by cleaning with argon plasma.

【0032】次に、ステンシルパターン501を有機溶
媒に溶解させるなどのことなどで選択的に除去すること
により、強磁性金属膜601のステンシルパターン50
1上に形成されていた部分をリフトオフし、図7に示す
ように、アルミニウム膜401上に、ソース電極106
とドレイン電極107とを形成する。最後に、ソース電
極106とドレイン電極107とをマスクとしてセルフ
アライン的にアルミニウム膜501を除去し、図8に示
すように、分離層104,105を形成する。このアル
ミニウム膜501の選択的なエッチングは、アルミニウ
ムのみを溶解する、燐酸水溶液(H3PO4:H2O=
1:2)などのエッチング液によるウエット処理で行え
ばよい。
Next, the stencil pattern 501 of the ferromagnetic metal film 601 is selectively removed by, for example, dissolving the stencil pattern 501 in an organic solvent.
1 is lifted off, and the source electrode 106 is formed on the aluminum film 401 as shown in FIG.
And a drain electrode 107 are formed. Finally, using the source electrode 106 and the drain electrode 107 as masks, the aluminum film 501 is removed in a self-aligned manner, and separation layers 104 and 105 are formed as shown in FIG. The selective etching of the aluminum film 501 is performed by dissolving only aluminum in a phosphoric acid aqueous solution (H 3 PO 4 : H 2 O =
1: 2) may be performed by wet processing using an etching solution.

【0033】ここで、上記アルミニウム膜の形成に関し
て考察する。III−V族半導体の膜を形成する分子線
エピタキシャル装置(MBE)においては、GaAs/
AlGaAsあるいは、InGaAs/InAlAsに
代表されるように、アルミニウムは、必須の分子線源と
なっている。したがって、従来のMBE装置を用いて、
GaAsあるいは、InGaAs,InAsのようにチ
ャネルとなる層をエピタキシャル成長した後、真空を破
らず、原子層レベルで急峻かつ平坦な半導体チャネルの
上にアルミニウム薄膜を形成することは、極めて容易で
ある。
Here, the formation of the aluminum film will be considered. In a molecular beam epitaxy apparatus (MBE) for forming a group III-V semiconductor film, GaAs /
Aluminum is an essential molecular beam source as represented by AlGaAs or InGaAs / InAlAs. Therefore, using a conventional MBE device,
After epitaxially growing a channel layer such as GaAs or InGaAs or InAs, it is extremely easy to form an aluminum thin film on a steep and flat semiconductor channel at the atomic layer level without breaking vacuum.

【0034】図1の構造を形成するために、このアルミ
ニウム薄膜の形成に引き続き、連続して強磁性金属膜を
形成する場合、同一のMBEチャンバー内に強磁性金属
の分子線源を、他の半導体用の分子線源と共に用意する
ことになる。ところが、同一のMBE装置で、半導体層
の形成と強磁性金属膜の形成とを共用する場合、形成し
た半導体層中に強磁性金属が不純物として混入する場合
があり、半導体エピタキシャル膜に劣化をもたらす危険
性がある。
When a ferromagnetic metal film is formed successively after the formation of the aluminum thin film to form the structure of FIG. 1, a molecular beam source of the ferromagnetic metal is placed in the same MBE chamber. It will be prepared with a molecular beam source for semiconductors. However, when the same MBE apparatus is used for both the formation of the semiconductor layer and the formation of the ferromagnetic metal film, the ferromagnetic metal may be mixed as an impurity in the formed semiconductor layer, causing deterioration of the semiconductor epitaxial film. There is a risk.

【0035】これを解決する手段としては、強磁性体薄
膜形成用の新たなチャンバーを用意し、半導体エピタキ
シャル装置と強磁性体薄膜形成装置を分離することが考
えられる。このような真空一環プロセスにより、急峻か
つ清浄な半導体/強磁性体界面を形成することが可能と
なる。しかしながら、上述のような真空一環プロセスを
実現するためには、大がかりな装置と費用が必要にな
る。以上のことに対し、本実施の形態における前述した
製造方法によれば、強磁性金属膜601(図6)は、蒸
着法あるいはスパッタ法によりアルミニウム膜401上
に形成すればよく、エピタキシャル成長させる必要はな
いので、大がかりな装置が必要なく、コストの上昇を招
くことなく素子を形成することができる。
As a means for solving this, it is conceivable to prepare a new chamber for forming a ferromagnetic thin film and to separate the semiconductor epitaxial apparatus from the ferromagnetic thin film forming apparatus. By such a vacuum partial process, it is possible to form a steep and clean semiconductor / ferromagnetic interface. However, in order to realize the above-described vacuum integrated process, large-scale equipment and cost are required. In contrast, according to the above-described manufacturing method of the present embodiment, the ferromagnetic metal film 601 (FIG. 6) may be formed on the aluminum film 401 by a vapor deposition method or a sputtering method. Therefore, a large-scale device is not required, and an element can be formed without increasing cost.

【0036】なお、分離層となるアルミニウム膜を化合
物半導体層上に形成するときに、化合物半導体層表面に
予めシリコンの2原子層を形成しておき、この上にアル
ミニウム膜を形成することで、アルミニウム膜のコンタ
クト抵抗をより低減することができる。「France
schi」らは、アルミニウムとInGaAsの界面に
ドーパントとして用いるSiの2原子層を形成すること
により、アンドレーエフ反射の測定からAl/InGa
Asのコンタクトが改善されることを報告している(文
献11:S. De Franceschi et al. Appl. Phys. Lett.
73 3890 (1998))。
When an aluminum film serving as a separation layer is formed on a compound semiconductor layer, a two atomic layer of silicon is formed in advance on the surface of the compound semiconductor layer, and an aluminum film is formed thereon. The contact resistance of the aluminum film can be further reduced. "France
have formed a biatomic layer of Si used as a dopant at the interface between aluminum and InGaAs, and obtained Al / InGa from Andreev reflection measurements.
It has been reported that the contact of As is improved (Reference 11: S. De Franceschi et al. Appl. Phys. Lett.
73 3890 (1998)).

【0037】ところで、図1に示したスピン注入三端子
素子は、図9,図10に示すように、ソース電極106
に対してドレイン電極107の幅を小さく形成し、か
つ、これら電極の延在方向に直角な方向に延在する2つ
の入力線901,902を設けることで、簡単に「AN
D」,「OR」論理回路を実現できる。まず、「AN
D」ゲート回路を構成する場合は、入力線901の作る
局所磁場Haと、入力線902の作る局所磁場Hbとの
和が、ドレイン電極107の反転磁界Hcより大きくな
るように、各入力線のインダクタンスを設計しておけば
よい。ただし、Ha,Hbの各々は、反転磁界Hcより
小さく設計しておく(Ha+Hb>Hc>Ha,H
b)。
The spin-injection three-terminal element shown in FIG. 1 is, as shown in FIGS.
The width of the drain electrode 107 is made smaller and the two input lines 901 and 902 extending in a direction perpendicular to the extending direction of these electrodes are provided.
D "and" OR "logic circuits can be realized. First, "AN
When the “D” gate circuit is configured, the local magnetic field Ha generated by the input line 901 and the local magnetic field Hb generated by the input line 902 become larger than the reversal magnetic field Hc of the drain electrode 107. What is necessary is just to design an inductance. However, each of Ha and Hb is designed to be smaller than the reversal magnetic field Hc (Ha + Hb>Hc> Ha, H
b).

【0038】具体的には、ドレイン電極107の反転磁
界の大きさは5〜100(Gauss)程度なので、H
=Iin/2πr(ただしrは入力線からの距離)で与え
られる入力線により発生する磁界の強さは、r=5μ
m,Iin=0.25μAとして50Gauss程度とす
ればよい。図9の素子を「AND」ゲートとしたとき
の、入力線901と入力線902における信号の「0」
と「1」の組み合わせと素子出力との関係を以下の表1
に示す。
More specifically, the magnitude of the reversal magnetic field of the drain electrode 107 is about 5 to 100 (Gauss).
= I in / 2πr (where r is the distance from the input line) The strength of the magnetic field generated by the input line is r = 5 μ
m, I in = 0.25 μA and about 50 Gauss. When the element in FIG. 9 is an “AND” gate, the signal “0” on the input lines 901 and 902
Table 1 below shows the relationship between the combination of “1” and the element output and the element output.
Shown in

【0039】 [表1] 入力線901 0 0 1 1 入力線902 0 1 0 1 素子出力 low low low high[Table 1] Input line 901 0 0 1 1 Input line 902 0 1 0 1 Element output low low low high

【0040】また、図1に示したスピン注入三端子素子
で「OR」回路を実現するためには、入力線901か入
力線902のいずれかを流れる電流で形成される局所磁
場により、ドレイン電極107に磁化反転が生じるよう
に、各入力線のインダクタンスを設計すればよい。すな
わち、Ha,Hb>Hcとすればよい。同様にして種々
の回路を設計することも可能である。図9の素子を「O
R」ゲートとしたときの、入力線901と入力線902
における信号の「0」と「1」の組み合わせと素子出力
との関係を以下の表2に示す。
In order to realize an "OR" circuit using the spin injection three-terminal element shown in FIG. 1, a drain magnetic field is formed by a local magnetic field formed by a current flowing through either the input line 901 or the input line 902. The inductance of each input line may be designed so that the magnetization reversal occurs at 107. That is, Ha, Hb> Hc may be satisfied. Similarly, various circuits can be designed. The element shown in FIG.
Input line 901 and input line 902 when an “R” gate is used.
Table 2 below shows the relationship between the combination of "0" and "1" of the signal and the element output.

【0041】 [表2] 入力線901 0 0 1 1 入力線902 0 1 0 1 素子出力 low high high high[Table 2] Input line 901 0 0 1 1 Input line 902 0 1 0 1 Element output low high high high

【0042】なお、上記実施の形態では、InAsを半
導体基板などに用いるようにしたが、これに限るもので
はなく、GaAs,InGaAsあるいはInSbを用
いるようにしてもよい。また、チャネルが形成される層
に、キャリア濃度を1×1018cm-3としてn形のIn
Asを用いるようにしたが、これに限るものではなく、
ノンドープのInAs,GaAs,InGaAsあるい
はInSbを用いるようにしてもよい。
In the above embodiment, InAs is used for a semiconductor substrate or the like. However, the present invention is not limited to this, and GaAs, InGaAs or InSb may be used. Further, the carrier concentration is set to 1 × 10 18 cm −3 and the n-type In
As was used, but is not limited to this.
Non-doped InAs, GaAs, InGaAs or InSb may be used.

【0043】<実施の形態2>次に、本発明の他の形態
に関して説明する。図11に示すように、本発明の強磁
性金属からなるソース・ドレイン電極の構造は、高移動
度トランジスタ(HEMT)に適用することもできる。
本実施の形態のHEMTに関して説明すると、まず、図
示しない半絶縁性のGaAsからなる基板上に、ノンド
ープのGaAsからなるチャネル層1102が形成さ
れ、この上の所定領域にノンドープのAlGaAsから
なる下部バッファ層1103,n形のAlGaAsから
なる電子供給層 1104,ノンドープのAlGaAs
からなる上部バッファ層1105が積層されている。
Second Embodiment Next, another embodiment of the present invention will be described. As shown in FIG. 11, the structure of the source / drain electrodes made of a ferromagnetic metal of the present invention can be applied to a high mobility transistor (HEMT).
The HEMT according to the present embodiment will be described. First, a channel layer 1102 made of non-doped GaAs is formed on a substrate made of semi-insulating GaAs (not shown), and a lower buffer made of non-doped AlGaAs is formed in a predetermined region above this. Layer 1103, electron supply layer made of n-type AlGaAs 1104, undoped AlGaAs
The upper buffer layer 1105 is laminated.

【0044】また、チャネル層1102上の上記積層構
造体の両脇に、この積層構造体を挾むようにアルミニウ
ムからなる分離層1106,1107を介して、強磁性
金属であるNiとFeの合金からなるソース電極110
8,ドレイン電極1109が各々形成されている。加え
て、上部バッファ層1105上には、ゲート電極111
0が形成されている。ところで、上記積層構造は、チャ
ネル層1102上に、ノンドープのAlGaAs,n形
のAlGaAs,ノンドープのAlGaAsを順次積層
し、これら積層膜を公知のフォトリソグラフィ技術によ
り加工することで形成している。したがって、この積層
構造を形成した時点では、積層構造両脇のチャネル層1
102表面は荒れた状態となっている。したがって、上
記分離層1106,1107が形成されるチャネル層1
02上の対象領域を一度エッチング除去し、ここに再度
GaAsを結晶成長させた後、アルミニウムを形成する
ことで、分離層1106,1107を形成した方がよ
い。
Further, on both sides of the above-mentioned laminated structure on the channel layer 1102, an alloy of Ni and Fe, which are ferromagnetic metals, is formed via separation layers 1106 and 1107 made of aluminum so as to sandwich the laminated structure. Source electrode 110
8, a drain electrode 1109 is formed. In addition, a gate electrode 111 is formed on the upper buffer layer 1105.
0 is formed. By the way, the laminated structure is formed by sequentially laminating non-doped AlGaAs, n-type AlGaAs, and non-doped AlGaAs on the channel layer 1102, and processing these laminated films by a known photolithography technique. Therefore, at the time of forming this laminated structure, the channel layers 1 on both sides of the laminated structure are formed.
The surface 102 is rough. Therefore, the channel layer 1 on which the separation layers 1106 and 1107 are formed
It is preferable to form the separation layers 1106 and 1107 by removing the target region on the substrate 02 once by etching, growing GaAs again thereon, and then forming aluminum.

【0045】<実施の形態3>次に、本発明の他の形態
に関して説明する。図12,図13に示すように、本発
明の強磁性金属からなるソース・ドレイン電極の構造
は、半導体チャネル層の下にバリア層を設けた構成のト
ランジスタに適用することもできる。本形態のスピン注
入三端子素子を形成するに当たっては、まず、図12に
示すように、p形のInAsからなる半導体基板120
1上に、バッファ層1202を形成してからAlGaS
bからなるバリア層1203を形成し、この上に、n形
InAsからなりチャネルが形成されるチャネル層12
04を形成し、分離層となるアルミニウム膜1205を
形成する。
<Embodiment 3> Next, another embodiment of the present invention will be described. As shown in FIGS. 12 and 13, the structure of the source / drain electrodes made of a ferromagnetic metal of the present invention can be applied to a transistor having a structure in which a barrier layer is provided below a semiconductor channel layer. In forming the spin injection three-terminal element of this embodiment, first, as shown in FIG. 12, a semiconductor substrate 120 made of p-type InAs is used.
1, a buffer layer 1202 is formed, and then AlGaS
a barrier layer 1203 of n-type InAs and a channel layer 12 of n-type InAs on which a channel is to be formed.
04, and an aluminum film 1205 serving as a separation layer is formed.

【0046】図12の積層体を形成した後、図5〜図8
で説明したことと同様にし、図13に示すように、強磁
性金属材料からなるソース電極1208とドレイン電極
1209を形成し、分離層1206,1207を形成
し、この後、半導体基板1201裏面にゲート電極12
10を形成することで、本実施の形態におけるスピン注
入三端子素子が形成できる。
After forming the laminate of FIG. 12, FIGS.
As shown in FIG. 13, a source electrode 1208 and a drain electrode 1209 made of a ferromagnetic metal material are formed, separation layers 1206 and 1207 are formed, and then a gate is formed on the back surface of the semiconductor substrate 1201 as shown in FIG. Electrode 12
By forming 10, a spin-injection three-terminal element in the present embodiment can be formed.

【0047】ところで、上記実施の形態では、分離層に
アルミニウムを用いるようにしたが、分離層にアルミニ
ウムの酸化物を用いるようにしてもよい。この場合、強
磁性金属からのスピン状態を制御した電子は、アルミニ
ウム酸化膜をトンネルして化合物半導体層に到達する。
「Miyazaki」らは、Fe/Al23/Fe接合
を作製し、4.2Kで30%,室温では、18%と大き
な磁気抵抗変化が得られることを報告している(文献
2)。これは、Feのスピン偏極率44%を考慮する
と,ほぼFe層中のスピン偏極した電子が、スピン偏極
率を変えることなく、ほぼAl23の層をトンネルして
いることに相当する。このことは、前述した実施の形態
のようにアルミニウム層上に直接強磁性金属を結合させ
た場合と効果は同様である。
In the above embodiment, aluminum is used for the separation layer. However, aluminum oxide may be used for the separation layer. In this case, electrons whose spin state is controlled from the ferromagnetic metal tunnel through the aluminum oxide film and reach the compound semiconductor layer.
"Miyazaki" et al., To produce a Fe / Al 2 O 3 / Fe junction, 30% 4.2 K, at room temperature, 18% a large magnetoresistance change is reported that the resulting (Reference 2). This is because, considering the spin polarization of Fe of 44%, the spin-polarized electrons in the Fe layer almost tunnel through the Al 2 O 3 layer without changing the spin polarization. Equivalent to. This has the same effect as the case where the ferromagnetic metal is directly coupled on the aluminum layer as in the above-described embodiment.

【0048】なお、文献2の中で、Fe/Al23/F
e接合の作製の際、彼らは、ガラス基板上にFeを蒸着
し、5.5nmのアルミニウムをスパッタ蒸着後、大気
中で24時間酸化させ、上部電極となるFeを形成して
いる。この実験結果は、Fe/Al23界面が、必ずし
も原子層レベルで平坦かつ急峻である必要のないことを
意味している。また、上記のように、アルミニウム酸化
膜でもアルミニウム膜と同様の効果が得られることか
ら、図6で説明したように、アルミニウム膜401上に
強磁性金属膜601を形成するときに、アルミニウム膜
401表面の自然酸化膜を除去せずに、酸化膜が形成さ
れたままのアルミニウム膜401に強磁性金属膜601
を形成するようにしてもよい。
In Reference 2, Fe / Al 2 O 3 / F
When e-junction is manufactured, they deposit Fe on a glass substrate, sputter deposit aluminum of 5.5 nm, and then oxidize in air for 24 hours to form Fe to be an upper electrode. This experimental result means that the Fe / Al 2 O 3 interface does not necessarily have to be flat and steep at the atomic layer level. As described above, the same effect as the aluminum film can be obtained with the aluminum oxide film. Therefore, when the ferromagnetic metal film 601 is formed on the aluminum film 401 as described with reference to FIG. The ferromagnetic metal film 601 is formed on the aluminum film 401 on which the oxide film is formed without removing the natural oxide film on the surface.
May be formed.

【0049】以上のことから明らかなように、本発明に
おいては、図1に示した分離層104,105を、アル
ミニウムのみの層、酸化アルミニウムのみの層、アルミ
ニウムと酸化アルミニウムとを組み合わせた層のいずれ
であっても、同様の効果を示すものである。ただし、酸
化アルミニウムの層は、強磁性金属の電極からのスピン
状態を制御された電子が、トンネルする程度、すなわち
トンネル電流が流れる程度に薄くしておく必要がある。
As is clear from the above, in the present invention, the separation layers 104 and 105 shown in FIG. 1 are formed of a layer composed of only aluminum, a layer composed of only aluminum oxide, and a layer composed of a combination of aluminum and aluminum oxide. In any case, the same effect is exhibited. However, the layer of aluminum oxide needs to be thin enough to allow electrons whose spin state is controlled from the ferromagnetic metal electrode to tunnel, that is, to the extent that a tunnel current flows.

【0050】[0050]

【発明の効果】以上説明したように、本発明では、アル
ミニウムあるいはAl23などのアルミニウム酸化膜を
介し、化合物半導体からなるチャネルが形成されるチャ
ネル層上に強磁性体金属のソース・ドレイン電極を形成
し、チャネル層中にスピンの方向が制御された電子を注
入するように構成したので、強磁性体である強磁性金属
材料からなる電極を用いた三端子素子が得られるという
優れた効果がある。また、このスピン注入三端子素子
は、通常のFET増幅機能を有すとともに、不揮発性メ
モリ機能を持ったメモリセルや論理素子として応用が可
能であり、また、室温動作可能なものである。
As described above, according to the present invention, the source / drain of a ferromagnetic metal is formed on a channel layer in which a channel made of a compound semiconductor is formed via an aluminum oxide film such as aluminum or Al 2 O 3. Since the electrodes are formed and electrons with controlled spin directions are injected into the channel layer, an excellent three-terminal device using an electrode made of a ferromagnetic metal material that is a ferromagnetic material is obtained. effective. In addition, this spin injection three-terminal element has a normal FET amplification function, can be applied as a memory cell or a logic element having a non-volatile memory function, and can operate at room temperature.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態におけるスピン注入三端
子素子の概略的な構成を示す斜視図である。
FIG. 1 is a perspective view showing a schematic configuration of a spin injection three-terminal element according to an embodiment of the present invention.

【図2】 図1のスピン注入三端子素子を、ソース電極
の幅とドレイン電極の幅とを異なった状態に設計した場
合の等価回路を示す回路図である。
FIG. 2 is a circuit diagram showing an equivalent circuit in a case where the spin injection three-terminal device of FIG. 1 is designed in a state where the width of a source electrode and the width of a drain electrode are different.

【図3】 図2のスピン注入三端子素子によるメモリア
レイの構成を示す回路図である。
FIG. 3 is a circuit diagram showing a configuration of a memory array using the spin injection three-terminal device of FIG. 2;

【図4】 本発明の実施の形態におけるスピン注入三端
子素子の製造過程を示す工程図である。
FIG. 4 is a process chart showing a manufacturing process of the spin-injection three-terminal element in the embodiment of the present invention.

【図5】 図4に続く、本発明の実施の形態におけるス
ピン注入三端子素子の製造過程を示す工程図である。
FIG. 5 is a process drawing following FIG. 4 showing a manufacturing process of the spin injection three-terminal element in the embodiment of the present invention.

【図6】 図5に続く、本発明の実施の形態におけるス
ピン注入三端子素子の製造過程を示す工程図である。
FIG. 6 is a process drawing following FIG. 5 showing a process for manufacturing the spin-injection three-terminal element in the embodiment of the present invention.

【図7】 図6に続く、本発明の実施の形態におけるス
ピン注入三端子素子の製造過程を示す工程図である。
FIG. 7 is a process drawing following FIG. 6 and illustrating the manufacturing process of the spin-injection three-terminal element in the embodiment of the present invention.

【図8】 図7に続く、本発明の実施の形態におけるス
ピン注入三端子素子の製造過程を示す工程図である。
FIG. 8 is a process diagram illustrating a manufacturing process of the spin injection three-terminal device according to the embodiment of the present invention, following FIG. 7;

【図9】 本発明の他の形態を示す平面図である。FIG. 9 is a plan view showing another embodiment of the present invention.

【図10】 本発明の他の形態を示す斜視図である。FIG. 10 is a perspective view showing another embodiment of the present invention.

【図11】 本発明の他の形態を示す断面図である。FIG. 11 is a sectional view showing another embodiment of the present invention.

【図12】 本発明の他の形態を説明するための断面図
である。
FIG. 12 is a cross-sectional view illustrating another embodiment of the present invention.

【図13】 本発明の他の形態を示す断面図である。FIG. 13 is a sectional view showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101…半導体基板、102…チャネル層、103…ゲ
ート電極、104,105…分離層、106…ソース電
極、107…ドレイン電極。
101: semiconductor substrate, 102: channel layer, 103: gate electrode, 104, 105: separation layer, 106: source electrode, 107: drain electrode.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/417 H01L 27/10 447 29/66 29/50 U 29/778 29/80 H 21/338 A 29/812 29/80 (72)発明者 高柳 英明 東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内 Fターム(参考) 4M104 AA04 AA05 AA07 BB02 BB05 CC01 DD29 DD34 DD35 DD37 GG12 GG16 GG20 5F083 FZ10 5F102 FB05 FB10 GB01 GB02 GC01 GC02 GD01 GD10 GJ04 GJ05 GK04 GL04 GL05 GM04 GM06 GM08 GN04 GQ01 GT02 GV00 HC01 HC15 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 29/417 H01L 27/10 447 29/66 29/50 U 29/778 29/80 H 21/338 A 29/812 29/80 (72) Inventor Hideaki Takayanagi 2-3-1 Otemachi, Chiyoda-ku, Tokyo F-term in Nippon Telegraph and Telephone Corporation (reference) 4M104 AA04 AA05 AA07 BB02 BB05 CC01 DD29 DD34 DD35 DD37 GG12 GG16 GG20 5F083 FZ10 5F102 FB05 FB10 GB01 GB02 GC01 GC02 GD01 GD10 GJ04 GJ05 GK04 GL04 GL05 GM04 GM06 GM08 GN04 GQ01 GT02 GV00 HC01 HC15

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 化合物半導体からなる基板上に形成され
たチャネルが形成される化合物半導体からなるチャネル
層と、 このチャネル層上に互いに離間して形成されたアルミニ
ウムからなる第1および第2の分離層と、 前記第1および第2の分離層上に形成された強磁性金属
からなるソース電極およびドレイン電極と、 前記チャネル層に形成されるチャネルの状態を制御する
ゲート電極とを備えたことを特徴とするスピン注入三端
子素子。
1. A channel layer made of a compound semiconductor formed on a substrate made of a compound semiconductor, wherein a channel is formed, and first and second separation layers made of aluminum formed on the channel layer so as to be separated from each other. A source electrode and a drain electrode made of a ferromagnetic metal formed on the first and second separation layers, and a gate electrode for controlling a state of a channel formed in the channel layer. Characteristic spin injection three-terminal device.
【請求項2】 化合物半導体からなる基板上に形成され
たチャネルが形成される化合物半導体からなるチャネル
層と、 このチャネル層上に互いに離間して形成されたアルミニ
ウムの酸化物からなる第1および第2の分離層と、 前記第1および第2の分離層上に形成された強磁性金属
からなるソース電極およびドレイン電極と、 前記チャネル層に形成されるチャネルの状態を制御する
ゲート電極とを備えたことを特徴とするスピン注入三端
子素子。
2. A channel layer made of a compound semiconductor on which a channel is formed on a substrate made of a compound semiconductor, and a first and a second layer made of an aluminum oxide formed apart from each other on the channel layer. 2, a source electrode and a drain electrode made of a ferromagnetic metal formed on the first and second separation layers, and a gate electrode for controlling a state of a channel formed in the channel layer. A spin-injection three-terminal device, characterized in that:
【請求項3】 請求項2記載のスピン注入三端子素子に
おいて、前記第1および第2の分離層は、トンネル電流
が流れる膜厚より薄く形成されていることを特徴とする
スピン注入三端子素子。
3. The spin-injection three-terminal device according to claim 2, wherein the first and second separation layers are formed to be thinner than a thickness through which a tunnel current flows. .
【請求項4】 化合物半導体からなる基板上に形成され
たチャネルが形成される化合物半導体からなるチャネル
層と、 このチャネル層上に互いに離間して形成されたアルミニ
ウム膜とアルミニウムの酸化物膜との積層構造からなる
第1および第2の分離層と、 前記第1および第2の分離層上に形成された強磁性金属
からなるソース電極およびドレイン電極と、 前記チャネル層に形成されるチャネルの状態を制御する
ゲート電極とを備えたことを特徴とするスピン注入三端
子素子。
4. A channel layer made of a compound semiconductor, in which a channel is formed on a substrate made of a compound semiconductor, and an aluminum film and an aluminum oxide film formed separately from each other on the channel layer. First and second separation layers each having a laminated structure; a source electrode and a drain electrode each formed of a ferromagnetic metal formed on the first and second separation layers; and a state of a channel formed in the channel layer A spin injection three-terminal device comprising:
【請求項5】 請求項4記載のスピン注入三端子素子に
おいて、前記第1および第2の分離層を構成するアルミ
ニウムの酸化物膜は、トンネル電流が流れる膜厚より薄
く形成されていることを特徴とするスピン注入三端子素
子。
5. The spin-injection three-terminal device according to claim 4, wherein an aluminum oxide film forming the first and second separation layers is formed to be thinner than a thickness through which a tunnel current flows. Characteristic spin injection three-terminal device.
【請求項6】 請求項1〜5いずれか1項に記載の三端
子素子において、 前記チャネル層は、n形の化合物半導体から構成され、 前記チャネル層の下には、p形の化合物半導体からなる
層が設けられ、 前記ゲート電極は、前記p形の化合物半導体からなる層
に接して形成されていることを特徴とするスピン注入三
端子素子。
6. The three-terminal device according to claim 1, wherein the channel layer is made of an n-type compound semiconductor, and a p-type compound semiconductor is provided below the channel layer. Wherein the gate electrode is formed in contact with the layer made of the p-type compound semiconductor.
【請求項7】 請求項6記載のスピン注入三端子素子に
おいて、前記p形の化合物半導体層とn形の化合物半導
体層との間には、バリア層が設けられていることを特徴
とするスピン注入三端子素子。
7. The spin injection three-terminal device according to claim 6, wherein a barrier layer is provided between the p-type compound semiconductor layer and the n-type compound semiconductor layer. Injected three-terminal device.
【請求項8】 請求項1〜5いずれか1項に記載のスピ
ン注入三端子素子において、 前記チャネル層上に形成されたn形の半導体層からなる
電子供給層を備え、 前記チャネル層には、前記電子供給層より供給された電
子による二次元電子雲からなるチャネルが形成され、 前記ゲート電極は、前記電子供給層上に形成されたこと
を特徴とするスピン注入三端子素子。
8. The spin injection three-terminal device according to claim 1, further comprising: an electron supply layer formed of an n-type semiconductor layer formed on the channel layer, wherein the channel layer has A spin injection three-terminal device, wherein a channel formed of a two-dimensional electron cloud by electrons supplied from the electron supply layer is formed, and the gate electrode is formed on the electron supply layer.
【請求項9】 請求項1〜8いずれか1項に記載の三端
子素子において、前記強磁性金属は、ニッケルと鉄との
合金であることを特徴とするスピン注入三端子素子。
9. The three-terminal device according to claim 1, wherein the ferromagnetic metal is an alloy of nickel and iron.
JP2000203787A 2000-07-05 2000-07-05 Spin injection three-terminal element Pending JP2002026417A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000203787A JP2002026417A (en) 2000-07-05 2000-07-05 Spin injection three-terminal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000203787A JP2002026417A (en) 2000-07-05 2000-07-05 Spin injection three-terminal element

Publications (1)

Publication Number Publication Date
JP2002026417A true JP2002026417A (en) 2002-01-25

Family

ID=18701154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000203787A Pending JP2002026417A (en) 2000-07-05 2000-07-05 Spin injection three-terminal element

Country Status (1)

Country Link
JP (1) JP2002026417A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186274A (en) * 2002-11-29 2004-07-02 Japan Science & Technology Agency Spin injection element and magnetic apparatus using the same
FR2870045A1 (en) * 2004-05-07 2005-11-11 Thales Sa DOUBLE CHANNEL FERROMAGNETIC / SEMICONDUCTOR HETEROJUNCTION DEVICE
JPWO2004079827A1 (en) * 2003-03-07 2006-06-08 独立行政法人科学技術振興機構 Field effect transistor having spin-dependent transfer characteristics and non-volatile memory using the same
US7580227B2 (en) 2003-06-27 2009-08-25 Kabushiki Kaisha Toshiba Magnetic element, magnetic information reproducing head, and magnetic information reproducing apparatus
US7961439B2 (en) 2003-06-30 2011-06-14 Kabushiki Kaisha Toshiba High-frequency oscillation element, magnetic information recording head, and magnetic storage device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186274A (en) * 2002-11-29 2004-07-02 Japan Science & Technology Agency Spin injection element and magnetic apparatus using the same
JP4714918B2 (en) * 2002-11-29 2011-07-06 独立行政法人科学技術振興機構 Spin injection device and magnetic device using spin injection device
JPWO2004079827A1 (en) * 2003-03-07 2006-06-08 独立行政法人科学技術振興機構 Field effect transistor having spin-dependent transfer characteristics and non-volatile memory using the same
JP2009290226A (en) * 2003-03-07 2009-12-10 Japan Science & Technology Agency Field-effect transistor with spin-dependent transfer characteristics, and nonvolatile memory using the same
US8097909B2 (en) 2003-03-07 2012-01-17 Japan Science And Technology Agency Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same
US7580227B2 (en) 2003-06-27 2009-08-25 Kabushiki Kaisha Toshiba Magnetic element, magnetic information reproducing head, and magnetic information reproducing apparatus
US7961439B2 (en) 2003-06-30 2011-06-14 Kabushiki Kaisha Toshiba High-frequency oscillation element, magnetic information recording head, and magnetic storage device
FR2870045A1 (en) * 2004-05-07 2005-11-11 Thales Sa DOUBLE CHANNEL FERROMAGNETIC / SEMICONDUCTOR HETEROJUNCTION DEVICE
WO2005109518A1 (en) * 2004-05-07 2005-11-17 Thales Ferromagnetic/ semiconductor dual-channel heterojunction device

Similar Documents

Publication Publication Date Title
US20080246023A1 (en) Transistor Based on Resonant Tunneling Effect of Double Barrier Tunneling Junctions
US11417834B2 (en) Apparatus for spin injection enhancement and method of making the same
US7411235B2 (en) Spin transistor, programmable logic circuit, and magnetic memory
US7057921B2 (en) Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
Tang et al. Electrical spin injection and transport in semiconductor nanowires: challenges, progress and perspectives
JP4496242B2 (en) Spin transistor and magnetic memory
US20080061332A1 (en) Spin mosfet
JP4919682B2 (en) Conductive control device
US7939912B2 (en) Spin polarization amplifying transistor
US5962905A (en) Magnetoresistive element
US20150311305A1 (en) Spin mosfet
JP2002305335A (en) Spin valve transistor
US10355046B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
CN108352446B (en) Magnetic tunnel diode and magnetic tunnel transistor
JP4998801B2 (en) Tunnel element manufacturing method
JP2002026417A (en) Spin injection three-terminal element
JP2003289163A (en) Spin valve transistor
JP5075863B2 (en) Spin transistor, reconfigurable logic circuit including the spin transistor, and magnetic memory
Kumar et al. The spin-valve transistor1
US10243021B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
US20120074476A1 (en) Integrated circuit
WO2017136564A1 (en) Transistors utilizing magnetic, dielectric and magneto-electric films
Dennis et al. Silicon spin diffusion transistor: materials, physics and device characteristics
Agarwal et al. Growth and Transport Studies in M/I/$ p $-SC Magnetic Tunnel Diodes Containing Different Tunnel Barrier Materials
JP2007536746A (en) Influence of ferromagnets on quantum dots

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607