JP4148729B2 - ネットワーク制御システム - Google Patents
ネットワーク制御システム Download PDFInfo
- Publication number
- JP4148729B2 JP4148729B2 JP2002249538A JP2002249538A JP4148729B2 JP 4148729 B2 JP4148729 B2 JP 4148729B2 JP 2002249538 A JP2002249538 A JP 2002249538A JP 2002249538 A JP2002249538 A JP 2002249538A JP 4148729 B2 JP4148729 B2 JP 4148729B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- communication interface
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、マスタースレーブ形式のカスケード接続されたネットワーク制御システムに関し、特に、ネットワークの多重化と分岐や分離・統合を自動的に同時に実現可能なシステムに関する。
【0002】
【従来の技術】
例えば、工場における生産性向上のために、生産ラインの機械や装置の稼働状態の監視、生産結果の収集、歩留まりの分析、さらには機械や装置の制御まで、個々の機械単位で管理および制御ができるシステムが構築されている。
【0003】
その中で、本願出願人が先に提案した入出力クライアントサーバシステム(特許第3203206号明細書参照)は、図8に示すような構成である。これは、TCP/IPプロトコルのネットワーク間通信機能を備えたパーソナルコンピュータ100,100Sを用いたもので、LANにはホスト制御サーバ110が接続されている。ホスト制御サーバ110には、ネットワークケーブル等の信号ケーブル140を介して入出力ユニット120−0〜120−nが順次カスケード接続されている。
【0004】
入出力ユニット120−0〜120−nには、入出力インターフェイスを構成するスロット0〜Fと、パーソナルコンピュータ100,100Sとは独立した電源が設けられており、各スロット0〜Fには、単機能の入出力機器(制御装置、監視装置等)130−0,・・・が、例えば、最大16台まで接続できるようになっている。そして、工場の生産ライン等に沿って設置された入出力機器130−0〜130−mにコマンドを与えたり、情報を収集するシステムとしている。
【0005】
このシステムでは、送信側のパーソナルコンピュータ100Sは、送信先のホスト制御サーバ110のIPアドレスと、そのホスト制御サーバ110に接続された入出力ユニット120−0〜120−nのユニット番号と、入出力機器130−0〜130−mが接続されている各入出力ユニット120−0〜120−nのスロット番号0〜F等のアドレス信号とを入出力機器130−0〜130−mに対するコマンドに付して、送信する。
【0006】
入出力ユニット120−0〜120−nには、それぞれ通信インターフェイス回路150が設けられており、ホスト制御サーバ110からの制御信号が自分宛の場合はその制御信号に基づいて自分に接続されている入出力機器130−0〜130−nに制御信号を伝送するとともに後続の通信インターフェイス回路150に対する出力信号は出さず、制御信号が自分宛でない場合にはその制御信号を後続の通信インターフェイス回路150に出力する。
【0007】
【発明が解決しようとする課題】
前記従来のリモート制御システムにおいては、各通信インターフェイス回路150を接続する信号ケーブル140は、通常一本であり、これを生産ライン等に沿ってつなぎ込むが、信号ケーブル140が一本であると次のような問題がある。
【0008】
(1)何らかの事故で信号ケーブルが一箇所でも断線すると、生産ライン全体が停止し、断線箇所を修理するまで、生産ラインを再開することができない。
【0009】
(2)生産ラインは、生産する物品が設計変更になったり、配置替えになったり、あるいは別の生産ラインを新設したりすることもあるが、元からある生産ラインと配置替えあるいは新設する生産ラインとが離れている場合、新たな信号ケーブルを元からある生産ラインの末端の入出力機器につなぐ必要があり、長い信号ケーブルが必要になるなど配線の融通性がきかない。
【0010】
(3)信号ケーブルを分岐できれば、配線に融通がきくが、分岐のための器具が必要となり、分岐工事中は生産ラインを停止しなければならない。
【0011】
(4)以上の問題の解決のために、通信インターフェイス回路と信号ケーブルを二重化することも考えられるが、単に二重化しても信号系統の調整が難しく、さらに二重化と分岐を同時に実現しようとする場合、複雑な仕組みを必要とした。このため、システム構成や配置(配線)を変更することは、困難であった。
【0012】
本発明は、多重化構造と分岐機能を併せ持つネットワークを容易に構築することができ、異常時には、自動的にネットワークを再構築できるネットワーク制御システムを提供することを目的とする。
【0013】
【課題を解決するための手段】
前記課題を解決するため、本発明のネットワーク制御システムは、ホストコントローラと複数の通信インターフェイス回路とが信号ケーブルによりカスケード接続され、前記各通信インターフェイス回路に入出力インターフェイス回路を介して入出力機器が接続され、前記各通信インターフェイス回路は、前記ホストコントローラからの制御信号が自分宛の場合はその制御信号に基づいて自分に接続されている前記入出力機器に制御信号を伝送するとともに後続の通信インターフェイス回路に対する出力信号は出さず、前記制御信号が自分宛でない場合にはその制御信号を後続の通信インターフェイス回路に出力する構成のネットワーク制御システムにおいて、前記各通信インターフェイス回路には、入力端子と出力端子がそれぞれ2系統以上設けられており、前段の前記通信インターフェイス回路の前記出力端子と後段の前記通信インターフェイス回路の前記入力端子間はそれぞれ独立した信号ケーブルにより接続されており、かつ、前記各通信インターフェイス回路には、前記各入力端子のうちの特定の入力端子からの入力を優先して受信する入力優先回路が設けられていることを特徴とするものである。
【0014】
本発明においては、各通信インターフェイス回路に多重化構造を持たせ、同時に、分岐機能も持たせることで、自由に多重化構造と分岐機能を持つネットワーク制御システムを構築することができる。
また、各通信インターフェイス回路が入力優先回路を備えることにより、各通信インターフェイス回路間を信号ケーブルで接続するだけで、競合のないネットワークを形成することができ、信号ケーブルの一部が断線しても、各通信インターフェイス回路が、他の断線していない信号ケーブルからの信号を自動的に入力して処理するから、ネットワーク制御システム全体が停止しない。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。ここでは、多重化の一番シンプルな形態として、二重化の場合を採り上げる。
【0016】
図1は本実施の形態の通信インターフェイス回路の実施の形態を示すブロック図である。
同図において、通信インターフェイス回路10(図8の通信インターフェイス回路150に相当)は、メイン入力回路11とサブ入力回路12を有し、それぞれ上位からの情報を受ける端子と確認信号ACKを返信する端子を有している。通信インターフェイス回路10は、メイン入力回路11とサブ入力回路12に同時に信号が入力されたときには、メイン入力回路11への入力を優先する入力優先回路(後述)を有している。この入力優先回路は、メイン入力回路11からの入力が無く、サブ入力回路12からの入力があるときには、サブ入力回路12から受信した情報を出力する。アドレス一致検出回路13は、上位のパーソナルコンピュータ(図8の100Sに相当)から送られてきた情報に含まれるアドレス値が自分宛であるかを判断し、自分宛であれば、制御インターフェイス回路14に対し、当該情報に含まれるコマンド内容を送り、自分宛でない場合は入力された情報をそのまま出力回路15,16に送る。二つの出力回路15,16は、同じ情報を並行して出力する。そして、通信インターフェイス回路10は、ACK信号が両方の出力回路15,16に返ってきたときには最先に返ってきた方を優先する排他処理を行う。制御インターフェイス回路14は、接続されている入出力機器に対し、アドレス信号と、コマンドとを出力し、接続されている入出力機器との間でデータの送受信を行う。
【0017】
図2は入力優先回路の例を示すものであり、メイン入力回路11には内部クロック18の出力をカウントするカウンター17が設けられており、メイン入力回路11はサブ入力回路12に設けられているゲート回路19を制御する。すなわち、メイン入力回路11に入力があれば、カウンター17が内部クロック18の出力をカウントし、当該カウント値が予め設定されたカウントアップ設定値に達すると、メイン入力回路11はゲート回路19の入力制限を解除する。メイン入力回路11に入力があればカウンター17のカウント値はリセットされる。したがって、メイン入力回路11に入力がある間は、同時にサブ入力回路12に入力があってもサブ入力回路12からの入力はアドレス一致検出回路12に対して出力されない。メイン入力回路11への入力が一定時間無い場合は、サブ入力回路12も入力待ちの状態となり、サブ入力回路12に対してのみ入力があると、サブ入力回路12からの入力がアドレス一致検出回路12に対して出力される。サブ入力回路12が信号を受け付け中に、メイン入力回路11が信号を受け付けた場合は、サブ入力回路12は、信号の受け付け処理を中断し、エラー信号NACKを返す。そして、メイン入力回路11のみが入力を受け付ける状態に戻り、メイン入力回路11は、そのときの入力信号の処理を行う。
【0018】
以上の構成の通信インターフェイス回路10の機能をまとめたのが図3のブロック図である。上記の通信インターフェイス回路10を用いて、二重化と自動分岐・分離・統合機能を実現する。
以下、指示を出す機器をホストコントローラと称する。二重化において、ホストコントローラは、複数存在する。
まず、単純な二重化から、説明する。
【0019】
図4に示すように、複数段にわたってカスケード接続される通信インターフェイス回路を10−1〜10−Nとする。LANに接続される2台のホストコントローラ20−1,20−2を、通信インターフェイス回路10−1のメイン入力回路M、サブ入力回路Sに接続する。通信インターフェイス回路10−1の出力回路1を、通信インターフェイス回路10−2のメイン入力回路に接続する。通信インターフェイス回路10−1の出力回路2を、通信インターフェイス回路10−2のサブ入力回路に接続する。
以下、同様に接続し、最後は、通信インターフェイス回路10−(N−1)の出力回路1を、通信インターフェイス回路10−Nのメイン入力回路に接続する。通信インターフェイス回路10−(N−1)の出力回路2を、通信インターフェイス回路10−Nのサブ入力回路に接続する。
【0020】
上記の接続によって、任意の通信インターフェイス回路間の信号ケーブルが、同時に2本切断されない限り、送信側パーソナルコンピュータ100Sから2台のホストコントローラ20−1,20−2を介して伝達される指令は実行される。また、別の場所で、何箇所切断されても、同一個所で2本切断されない限り、指令は伝達、実行される。
【0021】
次に、2本同時に切断される場合を想定した接続方法を図5に示す。
ホストコントローラ20−1を通信インターフェイス回路10−1のメイン入力回路に接続する。ホストコントローラ20−2は、通信インターフェイス回路10−Nのサブ入力回路に接続する。通信インターフェイス回路10−1の出力回路1は、通信インターフェイス回路10−2のメイン入力回路に接続する。通信インターフェイス回路10−2の出力回路2は、通信インターフェイス回路10−1のサブ入力回路に接続する。通信インターフェイス回路10−Nの出力回路2は、通信インターフェイス回路10−(N−1)のサブ入力回路に接続する。通信インターフェイス回路10−(N−1)の出力回路1は、通信インターフェイス回路10−Nのメイン入力回路に接続する。
【0022】
同様の接続を行い、通信インターフェイス回路10−1から、通信インターフェイス回路10−Nまでを接続することで、通信インターフェイス回路間の信号ケーブルの何れか一つが、2本とも切断された場合、通信インターフェイス回路10−1側は、ホストコントローラ20−1より、指示伝達が行われる。通信インターフェイス回路10−N側は、ホストコントローラ20−2より、指示伝達が行われる。
同様に、組み合わせによって、より安全性の高い二重化が実現できる。
【0023】
次に分岐機能の説明を、図6を用いて行う。
ホストコントローラ20−1を通信インターフェイス回路10−1のメイン入力回路に接続する。通信インターフェイス回路10−1の出力回路1を通信インターフェイス回路10−2のメイン入力回路に接続する。通信インターフェイス回路10−1の出力回路2を通信インターフェイス回路10−3のメイン入力回路に接続する。これだけで、分岐は、実行できる。
【0024】
さらに、ホストコントローラ20−2を通信インターフェイス回路10−2のサブ入力回路に接続する。ホストコントローラ20−3を通信インターフェイス回路10−3のサブ入力回路に接続する。
このように接続すると、ホストコントローラ20−1がダウンした場合、自動的に、ホストコントローラ20−2,20−3が、それぞれ、通信インターフェイス回路10−2,10−3に指示伝達を行う。
【0025】
また、通信インターフェイス回路10−1と10−2間の信号ケーブルが切断された場合も、ホストコントローラ20−2が、通信インターフェイス回路10−2以降の指示伝達を行う。
このように、分岐だけでなく、分離もできるシステムを容易に構築できる。
【0026】
逆に、図7に示すように、分離しているシステムを、故障時に統合することもできる。すなわち、ホストコントローラ20−1を通信インターフェイス回路10−1のメイン入力回路に接続する。ホストコントローラ20−2を通信インターフェイス回路10−2のメイン入力回路に接続する。通信インターフェイス回路10−1の出力回路1を通信インターフェイス回路10−2のサブ入力回路に接続する。通信インターフェイス回路10−2の出力回路1を通信インターフェイス回路10−3のメイン入力回路に接続する。
【0027】
正常時は、ホストコントローラ20−1は、通信インターフェイス回路10−1に、指示伝達を行う。ホストコントローラ20−2は、通信インターフェイス回路10−2,10−3に、指示伝達を行う。
ここで、ホストコントローラ20−2がダウンした場合、ホストコントローラ20−1は、通信インターフェイス回路10−1,10−2,10−3へ指示伝達を行う。
これは、もともと、分離していたシステムを統合する例である。
【0028】
以上説明したように、本発明により、二重化と分岐、分離・統合を行ったり、部分的に2重化したり、独立部分を分離する自由な構成が可能になり、安全性を強化することもできる。
本発明の通信インターフェイス回路はLSI化することにより、ネットワーク制御のインターフェイスとして使用することができる。
【0029】
【発明の効果】
本発明においては、各通信インターフェイス回路が二重化構造を持ち、同時に、分岐機能も持つことで、自由に二重化構造と分岐機能を持つネットワーク制御システムを構築できる。また、異常時には、自動的に有効な入力を選ぶ機能を有するので、システムの安全性が著しく向上する。構造が容易なので、コストも削減される。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る通信インターフェイス回路の内部ブロック図である。
【図2】 入力優先回路の例を示す回路図である。
【図3】 本実施形態に係る通信インターフェイス回路の端子説明図である。
【図4】 標準的な二重化の例を示すブロック図である。
【図5】 完全切断に対応する二重化の例を示すブロック図である。
【図6】 分岐・分離の例を示すブロック図である。
【図7】 システム統合の例を示すブロック図である。
【図8】 従来のネットワーク制御システムの例を示すブロック図である。
【符号の説明】
10,10−1,10−2,・・・,10−N 通信インターフェイス回路
11 メイン入力回路
12 サブ入力回路
13 アドレス一致検出回路
14 制御インターフェイス回路
15,16 出力回路
17 カウンター
18 内部クロック
19 ゲート回路
20−1,20−2,・・・ ホストコントローラ
100,100S パーソナルコンピュータ
Claims (3)
- ホストコントローラと複数の通信インターフェイス回路とが信号ケーブルによりカスケード接続される構成のネットワーク制御システムにおいて、
前記各通信インターフェイス回路は、上位からの情報を入力するとともに確認信号を返信する入力端子と下位に情報を出力するとともに下位からの確認信号を受信する出力端子とをそれぞれ2系統以上備えており、
前段の前記通信インターフェイス回路の各出力端子と後段の前記通信インターフェイス回路の一の入力端子との間はそれぞれ独立した信号ケーブルにより接続されており、
前記各通信インターフェイス回路は、前記各入力端子のうちの第1の入力端子からの入力を受信して確認信号を返信するメイン入力回路と、第2の入力端子からの入力を受信して確認信号を返信するサブ入力回路を有し、
前記メイン入力回路には、上位からの情報が同メイン入力回路と前記サブ入力回路に同時に信号が入力されたときには前記メイン入力回路への入力を優先して受信し、前記メイン入力回路からの入力がなく前記サブ入力回路からの入力があるときには、前記サブ入力回路から受信した情報を出力する入力優先回路を備え、
前記メイン入力回路とサブ入力回路の出力側に、上位からの制御信号が自分宛の場合はその制御信号に基づいて自分に接続されている入出力機器に制御信号を伝送するとともに後続の通信インターフェイス回路に対する出力信号は出さず、前記制御信号が自分宛でない場合にはその制御信号をそのまま第1の出力回路および第2の出力回路に出力するアドレス一致回路を備え、
前記第1の出力回路と第2の出力回路は、同じ情報を併行して前記出力端子に出力するとともに、確認信号が前記第1の出力回路と第2の出力回路に返信されたときは最先に返信された方を優先する排他処理を行って上位に返信する機能を有して
いることを特徴とするネットワーク制御システム。 - 前記入力優先回路は、
一つの入力端子への入力信号によってリセットされ内部クロックをカウントするカウンターと、
前記カウンターの出力で他の入力端子からの入力信号を制限し、前記カウンターのカウント値が予め設定されたカウント値に達したときにゲートを開くゲート回路と
を有していることを特徴とする請求項1記載のネットワーク制御システム。 - 前記各通信インターフェイス回路は同じ情報を総ての前記出力端子から並行して出力するとともに、前記出力端子に確認信号が返ってきたときは、最先に確認信号が返ってきた出力端子を他の出力端子に対して優先する排他処理を行う手段を備えたことを特徴とする請求項1または2に記載のネットワーク制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249538A JP4148729B2 (ja) | 2002-08-28 | 2002-08-28 | ネットワーク制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249538A JP4148729B2 (ja) | 2002-08-28 | 2002-08-28 | ネットワーク制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004088645A JP2004088645A (ja) | 2004-03-18 |
JP4148729B2 true JP4148729B2 (ja) | 2008-09-10 |
Family
ID=32056624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002249538A Expired - Fee Related JP4148729B2 (ja) | 2002-08-28 | 2002-08-28 | ネットワーク制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4148729B2 (ja) |
-
2002
- 2002-08-28 JP JP2002249538A patent/JP4148729B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004088645A (ja) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1095259C (zh) | 控制和通信设备及其通信方法 | |
CN110967969B (zh) | 高可用性工业自动化系统及通过该系统传送信息的方法 | |
US7257123B2 (en) | Gateway having bypassing apparatus | |
CN107870584A (zh) | 一种业务板输入电源工作状态检测方法及机框式设备 | |
JP4648166B2 (ja) | システム電源及び電力供給システム | |
JPS6061835A (ja) | 電源制御方式 | |
EP0103803B1 (en) | Bus control method | |
JPH0449181A (ja) | エレベータの群管理制御装置 | |
JP4148729B2 (ja) | ネットワーク制御システム | |
US10237116B2 (en) | Data combiner and splitter | |
CN113194048B (zh) | 一种动态切换cpu与gpu拓扑的装置及使用方法 | |
JP2008227558A (ja) | ネットワークアダプタ、通信端末、通信経路分配方法およびそのプログラム | |
JPH04286239A (ja) | 通信装置 | |
TWI485566B (zh) | 具有用於連接伺服器系統之介面的伺服器及伺服器系統 | |
JP2001077880A (ja) | 電子機器のモジュール | |
EP2251789B1 (fr) | Module d'entrées/sorties pour capteurs et/ou actionneurs échangeant des informations avec deux unités centrales | |
JPS59124666A (ja) | エレベ−タの群管理制御方法 | |
JP2000207373A (ja) | プロセス入出力装置およびその制御方法 | |
JP2009130536A (ja) | 回線接続装置及び通信システム | |
WO1988009532A1 (en) | Serial data link for numerical control device | |
JPH10338133A (ja) | 列車の信号保安制御装置 | |
JP3224067B2 (ja) | 信号伝送装置 | |
JP2723160B2 (ja) | 通信制御装置 | |
JPH02231603A (ja) | 2重化切換方式 | |
CN107885687A (zh) | 一种用于将fru模块连接到i2c总线的接口 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4148729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |