JP4148105B2 - Method for manufacturing SiC substrate - Google Patents

Method for manufacturing SiC substrate Download PDF

Info

Publication number
JP4148105B2
JP4148105B2 JP2003374617A JP2003374617A JP4148105B2 JP 4148105 B2 JP4148105 B2 JP 4148105B2 JP 2003374617 A JP2003374617 A JP 2003374617A JP 2003374617 A JP2003374617 A JP 2003374617A JP 4148105 B2 JP4148105 B2 JP 4148105B2
Authority
JP
Japan
Prior art keywords
sic substrate
main surface
work
substrate
affected layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003374617A
Other languages
Japanese (ja)
Other versions
JP2004168649A (en
Inventor
泰典 廣岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2003374617A priority Critical patent/JP4148105B2/en
Publication of JP2004168649A publication Critical patent/JP2004168649A/en
Application granted granted Critical
Publication of JP4148105B2 publication Critical patent/JP4148105B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、ＳｉＣ基板およびその製造方法に関し、特に、少なくとも片面が研磨されたＳｉＣ基板の製造方法に関する。   The present invention relates to a SiC substrate and a method for manufacturing the same, and more particularly to a method for manufacturing a SiC substrate having at least one surface polished.

近年、光ディスクに高記録密度で情報を記録・再生するための光源として、また、画像をフルカラーで表示したり、照明として用いるための光源として、ＧａＮ系半導体を発光層とし、紫外領域や青色などの短波長の光を出射し得るレーザおよび発光ダイオードが求められている。ＧａＮ系半導体は、一般に結晶欠陥の少ない大きな単結晶インゴットの形状に成長させることが難しい。このため、サファイア単結晶基板やＳｉＣ単結晶基板上に、ＧａＮ系半導体層をエピタキシャル成長させる技術が注目されており、ＧａＮ系半導体層を形成するための、サファイア単結晶基板やＳｉＣ単結晶基板が求められている。   In recent years, as a light source for recording / reproducing information with high recording density on an optical disc, and as a light source for displaying an image in full color or for use as illumination, a GaN-based semiconductor is used as a light emitting layer, and ultraviolet region, blue, etc. There is a need for a laser and a light emitting diode that can emit light having a short wavelength. GaN-based semiconductors are generally difficult to grow into a large single crystal ingot shape with few crystal defects. For this reason, a technique for epitaxially growing a GaN-based semiconductor layer on a sapphire single-crystal substrate or a SiC single-crystal substrate has attracted attention, and a sapphire single-crystal substrate or a SiC single-crystal substrate for forming a GaN-based semiconductor layer is required. It has been.

また、ＳｉＣ単結晶基板は、高い品質のＳｉＣ半導体層を形成するための基板としても求められている。ＳｉＣ半導体はＧａＡｓ半導体に比べてバンドギャップが広く、絶縁破壊電界および熱伝導率が大きいため、ＳｉＣ単結晶基板上高品質のＳｉＣ半導体層を形成し、高温で動作する半導体素子や高耐圧のパワー半導体素子を実現する研究・開発がなされている。このほか、半導体プロセスにおいて、耐熱性、高熱伝導性、高温強度、低熱膨張、耐摩耗性等に優れているという理由からも、ＳｉＣからなるダミーウエハが求められている。   Further, the SiC single crystal substrate is also demanded as a substrate for forming a high-quality SiC semiconductor layer. SiC semiconductors have a wider band gap, larger dielectric breakdown electric field, and higher thermal conductivity than GaAs semiconductors. Therefore, high-quality SiC semiconductor layers are formed on SiC single crystal substrates, and semiconductor devices that operate at high temperatures and high breakdown voltage power. Research and development to realize semiconductor devices has been conducted. In addition, dummy wafers made of SiC are also required for semiconductor processes because of their excellent heat resistance, high thermal conductivity, high temperature strength, low thermal expansion, wear resistance, and the like.

こうした用途のためのサファイア単結晶基板やＳｉＣ基板には、基板の平坦性、基板表面の平滑性等において高い加工精度が要求される。しかし、サファイア単結晶やＳｉＣは一般に硬度が高く、かつ、耐腐食性に優れるため、こうした基板を作製する場合の加工性は悪く、加工精度の高いサファイア単結晶基板やＳｉＣ基板を得ることは難しい。   Sapphire single crystal substrates and SiC substrates for such applications are required to have high processing accuracy in terms of substrate flatness, substrate surface smoothness, and the like. However, since sapphire single crystal and SiC are generally high in hardness and excellent in corrosion resistance, the workability in producing such a substrate is poor, and it is difficult to obtain a sapphire single crystal substrate or SiC substrate with high processing accuracy. .

特に、特許文献１に記載されているように、サファイア単結晶の塊体を切断・ラッピング後、表面に鏡面仕上げを施した場合、加工歪が生じている加工変質層が裏面に残るため、基板が反ってしまうという問題が生じる。このため、このような基板を用いてフォトリソグラフィを行う場合、露光装置などにおいて基板を真空吸着できなかったり、基板の平面度が悪いために露光の精度が悪くなるという不具合が生じる。また、このような加工変質層が残っている基板に金属やセラミックス等の薄膜を積層した場合、基板の残留応力に薄膜の持つ応力が加わることによって、基板が割れてしまうという問題が生じる。   In particular, as described in Patent Document 1, when the surface of the sapphire single crystal is cut and lapped and then mirror-finished on the surface, a work-affected layer in which work distortion occurs remains on the back surface. The problem of warping occurs. For this reason, when performing photolithography using such a substrate, there is a problem that the substrate cannot be vacuum-sucked in an exposure apparatus or the like, or the accuracy of exposure is deteriorated because the flatness of the substrate is poor. In addition, when a thin film made of metal, ceramics, or the like is laminated on a substrate on which such a work-affected layer remains, there arises a problem that the substrate breaks due to the stress of the thin film being added to the residual stress of the substrate.

このため、特許文献１は、サファイア単結晶基板を加熱したリン酸または苛性カリ中に浸漬し、基板に残存する加工変質層を溶解することによって除去し、基板の反りを解消する技術を開示している。   For this reason, Patent Document 1 discloses a technique for removing the warpage of the substrate by immersing the sapphire single crystal substrate in heated phosphoric acid or caustic potash and removing the work-affected layer remaining on the substrate. Yes.

しかしながら、ＳｉＣ基板の場合、ＳｉＣを加熱したリン酸または苛性カリで溶解することはできない。ＳｉＣを溶解する溶液として、３００℃以上に過熱された溶融アルカリが知られているが、高温の溶融アルカリを安全に取り扱うためには大掛かりな設備が必要となる。   However, in the case of a SiC substrate, SiC cannot be dissolved with heated phosphoric acid or caustic potash. As a solution for dissolving SiC, molten alkali heated to 300 ° C. or higher is known, but large-scale equipment is required to safely handle high-temperature molten alkali.

特許文献１は、サファイア単結晶基板の加工変質層を除去する他の方法として、イオンスパッタリングおよびイオンエッチングを用いてもよいことを開示している。しかし、これらの方法は加速されたアルゴンなどのイオンを基板の表面に衝突させることにより、イオンの物理的エネルギを利用して基板表面のエッチングを行うものであり、エッチング速度が遅いという問題がある。   Patent Document 1 discloses that ion sputtering and ion etching may be used as another method for removing the work-affected layer of the sapphire single crystal substrate. However, these methods have a problem that the etching speed is slow because the surface of the substrate is etched using the physical energy of ions by colliding accelerated ions such as argon with the surface of the substrate. .

また、ＳｉＣの融点は２０００℃以上であるため、アニール処理によって加工歪を除去するためには、ＳｉＣ基板を１６００℃以上にまで加熱する必要がある。このような高温での熱処理をＳｉＣ基板に施すためには、大掛かりな設備を必要とする。
特開昭５５−２０２６２号公報 Further, since the melting point of SiC is 2000 ° C. or higher, it is necessary to heat the SiC substrate to 1600 ° C. or higher in order to remove processing strain by annealing. In order to perform such a high-temperature heat treatment on the SiC substrate, a large facility is required.
JP-A-55-20262

本発明は上記課題に鑑みてなされたものであって、その目的とするところは、実用的な条件によって加工変質層が除去されたＳｉＣ基板およびＳｉＣ基板の製造方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a SiC substrate from which a work-affected layer has been removed under practical conditions and a method for manufacturing the SiC substrate.

本発明のＳｉＣ基板の製造方法は、第１および第２の主面を備え、機械的平面加工あるいは切削加工により生じた加工変質層を前記第１の主面に有するＳｉＣ基板から、前記加工変質層の少なくとも一部を気相エッチング法により除去する工程（ａ）を包含する。   The SiC substrate manufacturing method of the present invention includes the first and second main surfaces, the SiC substrate having a work-affected layer generated by mechanical plane machining or cutting on the first main surface, and the work-affected alteration. A step (a) of removing at least a part of the layer by a vapor-phase etching method;

ある好ましい実施形態において、前記気相エッチング法は反応性イオンエッチング法である。   In a preferred embodiment, the gas phase etching method is a reactive ion etching method.

ある好ましい実施形態において、前記第２の主面は前記ＳｉＣ基板において素子を形成する面である。   In a preferred embodiment, the second main surface is a surface on which an element is formed on the SiC substrate.

ある好ましい実施形態において、ＳｉＣ基板の製造方法は、前記第２の主面を鏡面研磨する工程（ｂ）をさらに包含する。   In a preferred embodiment, the method for manufacturing an SiC substrate further includes a step (b) of mirror-polishing the second main surface.

ある好ましい実施形態において、前記ＳｉＣ基板は機械的平面加工あるいは切削加工による加工変質層を前記第２の主面を有し、ＳｉＣ基板の製造方法は、前記第２の主面の加工変質層の少なくとも一部を気相エッチング法により除去する工程（ｃ）と、前記工程（ａ）および（ｃ）の後、前記第１の主面および第２の主面のうち、少なくとも前記第２の主面を鏡面研磨する工程（ｄ）とをさらに包含する。   In a preferred embodiment, the SiC substrate has the second main surface with a work-affected layer by mechanical flattening or cutting, and the method of manufacturing the SiC substrate includes the work-affected layer of the second main surface. After the step (c) of removing at least a part by a vapor phase etching method and the steps (a) and (c), at least the second main surface of the first main surface and the second main surface A step (d) of mirror-polishing the surface.

ある好ましい実施形態において、前記ＳｉＣ基板は、前記機械的平面加工あるいは切削加工による加工変質層を第２の主面に有し、ＳｉＣ基板の製造方法は、前記第２の主面の加工変質層を機械的研磨および化学的機械研磨によって除去し、前記第２の主面を鏡面に仕上げる工程（ｅ）をさらに包含する。   In a preferred embodiment, the SiC substrate has a work-affected layer formed by the mechanical flattening or cutting on the second main surface, and the SiC substrate manufacturing method includes a work-affected layer on the second main surface. Is further removed by mechanical polishing and chemical mechanical polishing, and further includes a step (e) of finishing the second main surface into a mirror surface.

ある好ましい実施形態において、前記工程（ａ）により得られる前記第１の主面は１０ｎｍ〜１μｍの面粗度Ｒａを有している。   In a preferred embodiment, the first main surface obtained by the step (a) has a surface roughness Ra of 10 nm to 1 μm.

ある好ましい実施形態において、ＳｉＣ基板の製造方法は、ＳｉＣの塊体から前記ＳｉＣ基板を切断する工程をさらに包含し、前記第１の主面および第２の主面は前記切断工程により形成されたものである。   In a preferred embodiment, the method of manufacturing an SiC substrate further includes a step of cutting the SiC substrate from a SiC lump, wherein the first main surface and the second main surface are formed by the cutting step. Is.

ある好ましい実施形態において、前記ＳｉＣ基板の反りの変化を許容するように、前記工程（ａ）において、前記ＳｉＣ基板を保持する。   In a preferred embodiment, the SiC substrate is held in the step (a) so as to allow a change in warpage of the SiC substrate.

ある好ましい実施形態において、前記気相エッチング法はフッ素を含むガスを用いる。   In a preferred embodiment, the gas phase etching method uses a gas containing fluorine.

ある好ましい実施形態において、前記フッ素を含むガスは、ＣＦ4またはＳＦ6である。 In a preferred embodiment, the fluorine-containing gas is CF 4 or SF 6 .

ある好ましい実施形態において、前記気相エッチング法により、前記加工変質層を０．５〜２０μｍ/Ｈｒの範囲のエッチング速度で除去する。   In a preferred embodiment, the work-affected layer is removed at an etching rate in the range of 0.5 to 20 μm / Hr by the vapor phase etching method.

ある好ましい実施形態において、前記ＳｉＣ基板は非晶質、多結晶または単結晶である。   In a preferred embodiment, the SiC substrate is amorphous, polycrystalline or single crystal.

本発明のＳｉＣ基板は、上記いずれかの方法により製造される。   The SiC substrate of the present invention is manufactured by any one of the above methods.

本発明のＳｉＣ基板は、実質的に並行な２つの主面を備え、前記２つの主面の一方のみが鏡面仕上げされており、反りが±５０μｍ以下である。   The SiC substrate of the present invention comprises two substantially parallel principal surfaces, and only one of the two principal surfaces is mirror-finished, and the warpage is ± 50 μm or less.

本発明によれば、ＳｉＣ基板に形成された加工変質層を実用的なエッチング速度で容易に除去することができる。したがって、平坦なＳｉＣ基板を容易に製造することができる。また、加工面の面粗度をほとんど変えることなく、加工変質層を除去できるため、片面のみに鏡面仕上げが施された基板を製造することもできる。   According to the present invention, the work-affected layer formed on the SiC substrate can be easily removed at a practical etching rate. Therefore, a flat SiC substrate can be easily manufactured. Further, since the work-affected layer can be removed with almost no change in the surface roughness of the processed surface, a substrate having a mirror finish on only one surface can be produced.

本願発明では、機械的平面加工あるいは切削加工によりＳｉＣ基板に生じた加工変質層を気相エッチング法により除去する。特に、気相エッチング法には反応性ガスを用いることが好ましい。たとえば、反応性ガスを用いたイオンビームエッチング法や反応性イオンエッチング（ＲＩＥ）を本発明に用いることができ、化学的反応性が高い反応性イオンエッチングを用いることがより好ましい。   In the present invention, the work-affected layer generated on the SiC substrate by mechanical planar processing or cutting is removed by a vapor phase etching method. In particular, it is preferable to use a reactive gas in the vapor phase etching method. For example, an ion beam etching method using reactive gas or reactive ion etching (RIE) can be used in the present invention, and it is more preferable to use reactive ion etching with high chemical reactivity.

半導体装置の製造分野では、半導体層や絶縁層などの薄膜を反応性イオンエッチングによって除去する方法が従来より知られている。しかし、この分野では、薄膜形成装置で形成した薄膜のパターニングやエッチング、あるいは半導体基板表面の酸化層の除去などに反応性イオンエッチングが用いられ、エッチング量も典型的には数百ｎｍ以下である。また、反応性イオンエッチング法を用いた場合、プラズマによるダメージが半導体層に生じ易いことが知られている。このため、半導体層に生じるダメージが問題となる場合には、エッチング液を用いたウエットエッチング法により半導体層や絶縁層を除去したり、反応性イオンエッチング法によるエッチングのあと、反応性イオンエッチングによるダメージが生じた半導体領域をウエットエッチングにより除去することが行われていた。つまり、ウエットエッチングを用いることが好ましい工程では反応性イオンエッチングによるエッチングは適切な方法ではない場合が多い。   In the field of manufacturing semiconductor devices, a method of removing thin films such as a semiconductor layer and an insulating layer by reactive ion etching is conventionally known. However, in this field, reactive ion etching is used for patterning and etching of a thin film formed by a thin film forming apparatus or removal of an oxide layer on the surface of a semiconductor substrate, and the etching amount is typically several hundred nm or less. . Further, it is known that plasma damage is likely to occur in the semiconductor layer when the reactive ion etching method is used. For this reason, when the damage generated in the semiconductor layer becomes a problem, the semiconductor layer or the insulating layer is removed by a wet etching method using an etchant, or the reactive ion etching is performed after the reactive ion etching method. The damaged semiconductor region has been removed by wet etching. That is, in a process where it is preferable to use wet etching, etching by reactive ion etching is often not an appropriate method.

このような背景にもかかわらず、本願発明者は、気相エッチング、好ましくはフッ素を含むガスを用いた反応性イオンエッチングにより、実用的なエッチング速度でＳｉＣ基板を削ることができることを見出した。薄膜ではないＳｉＣ基板を気相エッチングを用い、数ミクロンのオーダーで削るという発想は半導体装置の製造分野ではこれまでになかった。特に、本発明では、気相エッチングにより、半導体素子を形成する面とは反対の面に生じた加工変質層を除去することを特徴とする。以下において詳細に説明するように、このとき、ＳｉＣ基板に反りが生じていても、表面からほぼ均一に加工変質層をエッチングでき、加工変質層の除去にともなってＳｉＣ基板の反りが解消する。このため、基板の平行度やＴＴＶ（Total Thickness Variation）に優れたＳｉＣ基板を製造することができる。本発明によれば、直径４インチ以下のＳｉＣ基板の反りを±５０μｍ以内にすることができる。このような反りの小さいＳｉＣ基板は従来の製造方法では得られなかった。   In spite of such a background, the present inventor has found that SiC substrates can be scraped at a practical etching rate by gas phase etching, preferably reactive ion etching using a gas containing fluorine. The idea of cutting a SiC substrate that is not a thin film on the order of several microns using vapor phase etching has never been present in the field of semiconductor device manufacturing. In particular, the present invention is characterized in that a work-affected layer generated on a surface opposite to a surface on which a semiconductor element is formed is removed by vapor phase etching. As will be described in detail below, at this time, even if the SiC substrate is warped, the work-affected layer can be etched almost uniformly from the surface, and the warpage of the SiC substrate is eliminated as the work-affected layer is removed. For this reason, it is possible to manufacture a SiC substrate having excellent substrate parallelism and TTV (Total Thickness Variation). According to the present invention, the warp of a SiC substrate having a diameter of 4 inches or less can be made within ± 50 μm. Such a SiC substrate with a small warpage could not be obtained by a conventional manufacturing method.

また、ＳｉＣ基板に生じた加工変質層を除去するのに反応性イオンエッチングを用いても、ＳｉＣ基板に生じる反応性イオンエッチングによるダメージは問題とならない。加工変質層を除去すべき主面は、鏡面研磨が施され半導体素子が形成される面とは反対の面であったり、加工変質層を反応性イオンエッチングにより除去したのち、鏡面研磨をさらに施すことが可能だからである。   Further, even if reactive ion etching is used to remove the work-affected layer generated in the SiC substrate, damage caused by reactive ion etching generated in the SiC substrate is not a problem. The main surface on which the work-affected layer is to be removed is the surface opposite to the surface on which the semiconductor element is formed by mirror polishing, or after the work-affected layer is removed by reactive ion etching, mirror polishing is further performed. Because it is possible.

以下本発明によるＳｉＣ基板の製造方法を具体的に説明する。図１に示すように、本発明で用いるＳｉＣ基板１は、ＳｉＣの塊体２から切り出される切片である。ＳｉＣの塊体２は、単結晶、多結晶および非晶質のいずれであってもよい。また、ＳｉＣの塊体２は、ＳｉおよびＣ以外のＡｌ、Ｚｒ、Ｙ、Ｏなどの添加元素、あるいは、置換元素を含んでいてもよい。本願明細書においてＳｉＣ基板とは、添加元素あるいは置換元素を含有するＳｉＣからなるＳｉＣ基板を含むものとする。   Hereinafter, a method for producing an SiC substrate according to the present invention will be described in detail. As shown in FIG. 1, the SiC substrate 1 used in the present invention is a section cut out from a SiC mass 2. The SiC block 2 may be single crystal, polycrystalline, or amorphous. Further, the SiC mass 2 may contain additive elements such as Al, Zr, Y, and O other than Si and C, or substitution elements. In this specification, the SiC substrate includes a SiC substrate made of SiC containing an additive element or a substitution element.

ＳｉＣ基板１の外形に特に制限はなく、種々の大きさ、厚さおよび平面形状のものを本発明に用いることができる。たとえば、ＧａＮ系半導体層のエピタキシャル成長用基板として単結晶からなるＳｉＣ基板１を用いる場合には、２インチの直径および５００μｍ程度の厚さを備えた円板状のＳｉＣ基板１を用意する。   There is no particular limitation on the outer shape of SiC substrate 1, and various sizes, thicknesses, and planar shapes can be used in the present invention. For example, when a SiC substrate 1 made of a single crystal is used as a substrate for epitaxial growth of a GaN-based semiconductor layer, a disc-shaped SiC substrate 1 having a diameter of 2 inches and a thickness of about 500 μm is prepared.

ＳｉＣの塊体２の切断には、外周刃または内周刃のカッティングブレードや、ワイヤーソーなどを用いることができる。このような切削加工により切り出されたＳｉＣ基板１は、図２に示すように、切削加工により形成される第１の主面１ａおよび第２の主面１ｂの表面近傍に加工変質層３ａ、３ｂを含む。本願明細書において切削加工とは、上述した外周刃または内周刃のカッティングブレードによる切断およびワイヤーソーによる切断などをいう。   For cutting the SiC mass 2, a cutting blade of an outer peripheral blade or an inner peripheral blade, a wire saw, or the like can be used. As shown in FIG. 2, the SiC substrate 1 cut out by such a cutting process has the work-affected layers 3a, 3b in the vicinity of the surfaces of the first main surface 1a and the second main surface 1b formed by the cutting process. including. In the specification of the present application, the term “cutting” refers to cutting of the above-described outer peripheral blade or inner peripheral blade with a cutting blade, cutting with a wire saw, or the like.

加工変質層３ａ、３ｂには機械的切断による加工歪が生じている。このため、第１の主面１ａおよび第２の主面２ｂがそれぞれ凸状となるような圧縮応力が加工変質層３ａ、３ｂに働く。圧縮応力の大きさは加工変質層３ａ、３ｂの厚さに依存する。図１および図２から明らかなように、ＳｉＣ基板１の第１の主面１ａおよび第２の主面２ｂは、機械的切断により同じ条件で形成されるため、加工変質層３ａおよび加工変質層３ｂの厚さは実質的に等しい。このため、加工変質層３ａおよび加工変質層３ｂに働く圧縮応力が等しくなり、ＳｉＣの塊体２から切断されたＳｉＣ基板１全体としてはほとんど反りが生じない。加工変質層３ａ、３ｂの厚さは切断方法等の切断条件や基板の材質に依存するが、一般に切断により形成された面の最大面粗度Ｒｍａｘの約３〜１０倍程度であると言われている。   In the work-affected layers 3a and 3b, work strain due to mechanical cutting occurs. For this reason, the compressive stress which makes the 1st main surface 1a and the 2nd main surface 2b become convex shape acts on process-affected layer 3a, 3b. The magnitude of the compressive stress depends on the thickness of the work-affected layers 3a and 3b. As is apparent from FIGS. 1 and 2, the first main surface 1a and the second main surface 2b of the SiC substrate 1 are formed under the same conditions by mechanical cutting. Therefore, the work-affected layer 3a and the work-affected layer are formed. The thickness of 3b is substantially equal. For this reason, the compressive stress acting on the work-affected layer 3a and the work-affected layer 3b becomes equal, and the entire SiC substrate 1 cut from the SiC lump 2 hardly warps. The thicknesses of the work-affected layers 3a and 3b depend on the cutting conditions such as the cutting method and the material of the substrate, but are generally said to be about 3 to 10 times the maximum surface roughness Rmax of the surface formed by cutting. ing.

図１および図２では、ＳｉＣの塊体２から切り出されたＳｉＣ基板１を説明したが、本発明で用いるＳｉＣ基板は、焼結によって形成されたＳｉＣ板を研磨により薄板化したものでもよい。図３（ａ）に示すように、焼結により形成したＳｉＣ板４を用意し、第１の主面４ａおよび第２の主面４ｂの少なくとも一方をラッピング装置などを用いて研磨することにより、機械的平面加工を施す。ＳｉＣ板４の厚さが所望の値になるまで機械的平面加工を施すことにより、図３（ｂ）に示すＳｉＣ基板４’が得られる。ＳｉＣ基板４’は、その第２の主面４’ｂのみが機械的研磨により形成されており、機械的研磨により加工変質層３ｂが第２の主面４’ｂの表面近傍に形成されている。第１の主面４ａは焼結により形成されたＳｉＣ板４であるため、第１の主面４ａに加工変質層３ｂは形成されていない。このため、ＳｉＣ基板４’は、加工変質層３ｂによる圧縮応力で、第２の主面４’ｂが凸状になるように反っている。   1 and 2, the SiC substrate 1 cut out from the SiC block 2 has been described. However, the SiC substrate used in the present invention may be a thinned SiC plate formed by sintering. As shown in FIG. 3A, by preparing a SiC plate 4 formed by sintering, and polishing at least one of the first main surface 4a and the second main surface 4b using a lapping device or the like, Mechanical plane processing is performed. By performing mechanical plane processing until the thickness of the SiC plate 4 reaches a desired value, an SiC substrate 4 ′ shown in FIG. 3B is obtained. Only the second main surface 4′b of the SiC substrate 4 ′ is formed by mechanical polishing, and the work-affected layer 3b is formed in the vicinity of the surface of the second main surface 4′b by mechanical polishing. Yes. Since the first main surface 4a is the SiC plate 4 formed by sintering, the work-affected layer 3b is not formed on the first main surface 4a. For this reason, the SiC substrate 4 'is warped so that the second main surface 4'b becomes convex due to the compressive stress caused by the work-affected layer 3b.

本願明細書において機械的平面加工とは、研磨剤を用いたラッピング装置による研磨およびバーティカルグラインダーによる研磨などを言う。基板主面の表面近傍に加工変質層が存在する場合、機械的平面加工によって基板を研磨することにより、その加工変質層は、除去される。しかし、機械的平面加工により、基板の主面の表面近傍領域に常に加工歪が発生し、新たな加工変質層が形成される。その結果、機械的平面加工が施された基板の主面は常に加工変質層が存在する。上述したように、この加工変質層の厚さは、表面の最大面粗度Ｒｍａｘに依存する。機械的平面加工により研磨された面は、おおよそ１０ｎｍ〜１μｍ程度の面粗度Ｒａを有する。   In the specification of the present application, the mechanical plane processing means polishing by a lapping apparatus using an abrasive, polishing by a vertical grinder, and the like. When a work-affected layer exists in the vicinity of the surface of the substrate main surface, the work-affected layer is removed by polishing the substrate by mechanical planar processing. However, due to mechanical plane processing, processing strain always occurs in the vicinity of the surface of the main surface of the substrate, and a new work-affected layer is formed. As a result, a work-affected layer is always present on the main surface of the substrate that has been subjected to mechanical planarization. As described above, the thickness of the work-affected layer depends on the maximum surface roughness Rmax. The surface polished by mechanical planarization has a surface roughness Ra of approximately 10 nm to 1 μm.

図３（ｃ）に示すように、ＳｉＣ板４の第１の主面４ａおよび第２の主面４ｂを機械的研磨した場合には、第１の主面４’ａおよび第２の主面４’ｂに加工変質層３ａ、３ｂが形成されたＳｉＣ基板４’が得られる。上述したように加工変質層３ｂの厚さは、第１の主面４’ａおよび第２の主面４’ｂ最大面粗度Ｒｍａｘに依存する。このため、第１の主面４ａおよび第２の主面４ｂの研磨量にかかわらず、加工変質層３ａおよび加工変質層３ｂの厚さはほぼ等しくなる。生じる圧縮応力も第１の主面４’ａ側および第２の主面４’ｂ側で等しく、図３（ｃ）に示すＳｉＣ基板４’には反りがほとんど生じない。   As shown in FIG. 3C, when the first main surface 4a and the second main surface 4b of the SiC plate 4 are mechanically polished, the first main surface 4′a and the second main surface The SiC substrate 4 ′ having the work-affected layers 3a and 3b formed on 4′b is obtained. As described above, the thickness of the work-affected layer 3b depends on the maximum surface roughness Rmax of the first main surface 4'a and the second main surface 4'b. For this reason, the thicknesses of the work-affected layer 3a and the work-affected layer 3b are substantially equal regardless of the polishing amount of the first main surface 4a and the second main surface 4b. The compressive stress generated is also the same on the first main surface 4'a side and the second main surface 4'b side, and the SiC substrate 4 'shown in FIG.

次に、加工変質層３を反応性イオンエッチング法により除去する工程について説明する。反応性イオンエッチング法に用いる装置としては、平行平板型反応性イオンエッチング装置、ＥＣＲ（Electron Cyclotron Resonance）反応性イオンエッチング装置、ＩＣＰ（Inductively Coupled Plasma）エッチング装置など、半導体製造プロセスに用いられる種々の反応性イオンエッチング装置を用いることができる。エッチングには、Ｆを含むガスを用いることがこのましい。Ｆ2、ＣＦ4、ＣＨＦ3、ＣＨ2Ｆ2、ＣＨ3Ｆ、ＳＦ6などを用いることができるが、ＣＦ4またはＳＦ6を用いることがより好ましい。Ｆを含むガスに加えて、Ａｒ、Ｈ2、Ｏ2、Ｎ2などの他のガスを混合して用いてもよい。 Next, the process of removing the work-affected layer 3 by the reactive ion etching method will be described. As the apparatus used for the reactive ion etching method, various types used in semiconductor manufacturing processes such as a parallel plate type reactive ion etching apparatus, an ECR (Electron Cyclotron Resonance) reactive ion etching apparatus, and an ICP (Inductively Coupled Plasma) etching apparatus A reactive ion etching apparatus can be used. It is preferable to use a gas containing F for etching. F 2 , CF 4 , CHF 3 , CH 2 F 2 , CH 3 F, SF 6 and the like can be used, but it is more preferable to use CF 4 or SF 6 . In addition to the gas containing F, other gases such as Ar, H 2 , O 2 , and N 2 may be mixed and used.

ＳｉＣ基板１は、除去すべき加工変質層３が反応性イオンエッチング装置のチャンバ内で露出するように基板ホルダに保持される。このとき、基板ホルダはＳｉＣ基板１の反りがエッチング中に変化しても、反りの変化を許容してＳｉＣ基板１を保持できるよう、ＳｉＣ基板１の全体を基板ホルダに貼り付けて固定しないことが好ましい。   The SiC substrate 1 is held by the substrate holder so that the work-affected layer 3 to be removed is exposed in the chamber of the reactive ion etching apparatus. At this time, the substrate holder should not be fixed by attaching the entire SiC substrate 1 to the substrate holder so that the SiC substrate 1 can be held while allowing the warp to change even if the warpage of the SiC substrate 1 changes during etching. Is preferred.

投入する電力の大きさ、反応中のガス圧、および反応ガスのガス流量は、用いる装置の種類およびエッチング行うＳｉＣ基板の結晶状態、装置内に一度に導入するＳｉＣ基板の数に依存する。加工変質層を除去するエッチング速度が、０．５〜２０μｍ／Ｈｒになるよう、これらのパラメータを調整することが好ましい。０．５μｍ／Ｈｒよりもエッチング速度が小さい場合、エッチング効率が悪く工程能力に問題があり、一般的な反応性エッチング装置では２０μｍ／Ｈｒよりもエッチング速度を大きくすることは難しい。実用的には１〜５μｍ／Ｈｒのエッチング速度で加工変質層を削ることがより好ましい。   The magnitude of the electric power to be input, the gas pressure during the reaction, and the gas flow rate of the reaction gas depend on the type of apparatus used, the crystal state of the SiC substrate to be etched, and the number of SiC substrates introduced into the apparatus at one time. It is preferable to adjust these parameters so that the etching rate for removing the work-affected layer is 0.5 to 20 μm / Hr. When the etching rate is lower than 0.5 μm / Hr, the etching efficiency is poor and there is a problem in the process capability, and it is difficult to increase the etching rate beyond 20 μm / Hr with a general reactive etching apparatus. Practically, it is more preferable to cut the work-affected layer at an etching rate of 1 to 5 μm / Hr.

反応性イオンエッチング法により、ＳｉＣ基板１の加工変質層は、エッチングガス中の化学種と化学反応し、気体となって除去される。反応性イオンエッチングによれば、エッチング前の表面状態を維持しながら加工変質層が除去される。したがって、反応性イオンエッチングの前後において基板表面の面粗度は、おおよそ維持される。   By the reactive ion etching method, the work-affected layer of SiC substrate 1 is chemically reacted with the chemical species in the etching gas and removed as a gas. According to reactive ion etching, the work-affected layer is removed while maintaining the surface state before etching. Therefore, the surface roughness of the substrate surface is approximately maintained before and after the reactive ion etching.

反応性イオンエッチング法による加工変質層の除去は、加工変質層表面とエッチングガスとの接触により進行するので、ＳｉＣ基板１が反っていても加工変質層の表面からほぼ均一に進み、加工変質層の厚さが全体として均一に小さくなる。加工変質層が薄くなるのにともなって、加工変質層による応力が減少し、ＳｉＣ基板１の反りが解消される。応力の釣り合いによって、加工変質層を除去する前にＳｉＣ基板１が平坦である場合には、加工変質層の除去によって応力のつり合いが崩れるため、逆に反りが生じる。このとき、ＳｉＣ基板１は、反応性イオンエッチング装置の基板ホルダに貼り付けられていないので、反りの変化に応じてＳｉＣ基板１を保持することができる。   The removal of the work-affected layer by the reactive ion etching method proceeds by contact between the work-affected layer surface and the etching gas. Therefore, even if the SiC substrate 1 is warped, the process-affected layer proceeds almost uniformly from the surface of the work-affected layer. The overall thickness is uniformly reduced. As the work-affected layer becomes thinner, the stress due to the work-affected layer decreases, and the warp of the SiC substrate 1 is eliminated. When the SiC substrate 1 is flat before removing the work-affected layer due to the balance of stress, the balance of stress is lost by removing the work-affected layer, so that warpage occurs. At this time, since the SiC substrate 1 is not attached to the substrate holder of the reactive ion etching apparatus, the SiC substrate 1 can be held according to a change in warpage.

つまり、反応性イオンエッチング法による加工変質層の除去によれば、ＳｉＣ基板１が反っていても、表面からほぼ均一加工変質層を除去することが可能であり、また、加工変質層の除去にともなって生じるＳｉＣ基板１の反りの変化を許容してＳｉＣ基板を保持できる。これにより、基板の反りの解消するとともに、高い平行度および小さな厚さばらつきを同時に達成することができる。   That is, according to the removal of the work-affected layer by the reactive ion etching method, it is possible to remove the substantially uniform work-affected layer from the surface even if the SiC substrate 1 is warped. It is possible to hold the SiC substrate while allowing a change in the warp of the SiC substrate 1 to occur. As a result, it is possible to eliminate the warpage of the substrate and simultaneously achieve high parallelism and small thickness variations.

なお、反応性イオンエッチング中、プラズマ状態になっているエッチングガスの化学種がＳｉＣ基板１と衝突し、ＳｉＣ基板１の表面にダメージを与える可能性がある。上述したように、このようなプラズマによる基板表面のダメージは好ましくないものとされていた。しかし、本発明では、このダメージは問題とならない。なぜなら、以下において説明するように、反応性イオンエッチング法により除去される加工変質層が存在する主面は、基板としてエピタキシャル層を成長させる表面ではなかったり、ダメージが生じているＳｉＣ基板の表面領域がその後鏡面研磨工程により除去されるからである。   During reactive ion etching, the chemical species of the etching gas in the plasma state may collide with the SiC substrate 1 and damage the surface of the SiC substrate 1. As described above, damage to the substrate surface by such plasma has been considered undesirable. However, in the present invention, this damage is not a problem. This is because, as will be described below, the main surface where the work-affected layer removed by the reactive ion etching method exists is not a surface on which an epitaxial layer is grown as a substrate, or a surface region of a SiC substrate where damage has occurred. This is because of the subsequent removal by the mirror polishing process.

このように、本発明は加工変質層を反応性イオンエッチングによって除去することに１つの特徴を有する。そして、反応性イオンエッチングによる加工変質層の除去工程をＳｉＣ基板の研磨工程と組みあわせることにより従来得られなかった特徴を備えるＳｉＣ基板を作製することができる。   As described above, the present invention has one feature in removing the work-affected layer by reactive ion etching. And the SiC substrate provided with the characteristic which was not obtained conventionally is producible by combining the removal process of the process deterioration layer by reactive ion etching with the grinding | polishing process of a SiC substrate.

本発明において加工変質層の除去工程と組み合わせて用いられる工程としては、上述した機械的平面加工および鏡面研磨加工がある。鏡面研磨加工には、化学的エッチングをともなう化学的機械研磨（ＣＭＰ）を用いることができる。化学的機械研磨は、研磨中に新たな加工歪を基板にほとんど発生させることなく、基板の表面領域を除去し、かつ、表面の面粗度を小さくすることができる。このため、機械的平面加工とは異なり、化学的機械研磨中新たな加工変質層が形成されることはなく、形成されているとしてもその厚さは非常に小さく、加工変質層による圧縮応力の影響はほとんど無視することができる。また、化学的機械研磨が施された表面は鏡面となる。鏡面状に仕上げられた面は、おおよそ１ｎｍ以下の面粗度Ｒａを有する。化学的機械研磨には、コロイダルシリカを用いるものが一般的であるが、化学的機械研磨用の他の材料を用いてもよい。   Examples of the process used in combination with the process-affected layer removal process in the present invention include the above-described mechanical plane processing and mirror polishing. For the mirror polishing process, chemical mechanical polishing (CMP) with chemical etching can be used. The chemical mechanical polishing can remove the surface region of the substrate and reduce the surface roughness of the substrate with almost no new processing strain being generated on the substrate during polishing. For this reason, unlike mechanical planar processing, a new work-affected layer is not formed during chemical mechanical polishing, and even if it is formed, its thickness is very small. The impact can be almost ignored. The surface subjected to chemical mechanical polishing is a mirror surface. The mirror finished surface has a surface roughness Ra of approximately 1 nm or less. The chemical mechanical polishing is generally performed using colloidal silica, but other materials for chemical mechanical polishing may be used.

以下、本発明によるＳｉＣ基板の製造方法をより詳細に説明する。なお、図４、６および７の各図において、基板表面の粗さを示すため、基板の主面に仕上げ記号を付している。   Hereinafter, the manufacturing method of the SiC substrate by this invention is demonstrated in detail. 4, 6 and 7, a finishing symbol is attached to the main surface of the substrate in order to indicate the roughness of the substrate surface.

（第１の実施形態）
図４（ａ）に示すように、ＳｉＣ基板１を用意する。図１および図２を参照して説明したように、ＳｉＣ基板１は、ＳｉＣの塊体１からワイヤーソーなどによって切削加工されて切り出される。ＳｉＣ基板１の第１の主面１ａおよび第２の主面１ｂには切削加工による加工変質層３ａおよび３ｂがそれぞれ形成されている。 (First embodiment)
As shown in FIG. 4A, an SiC substrate 1 is prepared. As described with reference to FIGS. 1 and 2, SiC substrate 1 is cut from SiC lump 1 by a wire saw or the like. Work-affected layers 3a and 3b by cutting are formed on the first main surface 1a and the second main surface 1b of the SiC substrate 1, respectively.

まず、ＳｉＣ基板１の第１の主面１ａおよび第２の主面１ｂを、切削加工による面粗度よりも小さな面粗度となるよう、適切な研磨剤およびラッピング装置を用いて研磨する。これにより、図４（ｂ）に示すように、第１の主面１ａおよび第２の主面１ｂの加工変質層３ａ、３ｂの一部が除去される。   First, the 1st main surface 1a and the 2nd main surface 1b of the SiC substrate 1 are grind | polished using a suitable abrasive | polishing agent and a lapping apparatus so that it may become surface roughness smaller than the surface roughness by cutting. Thereby, as shown in FIG.4 (b), a part of work-affected layer 3a, 3b of the 1st main surface 1a and the 2nd main surface 1b is removed.

次に加工変質層３ｂの残った第２の主面１ｂに化学的物理的研磨を施し、加工変質層３ｂを完全に除去する。第２の主面１ｂは後に半導体層などが形成され、半導体素子が形成される面である。これにより、図４（ｃ）に示すように、鏡面状に仕上げられた第２の主面１１ｂが形成される。第１の主面１ａ側には加工変質層３ａがそのまま残っているので、ＳｉＣ基板１は第１の主面１ａが凸状になるよう全体が反る。   Next, chemical physical polishing is performed on the second main surface 1b on which the work-affected layer 3b remains to completely remove the work-affected layer 3b. The second main surface 1b is a surface on which a semiconductor layer or the like is formed later and a semiconductor element is formed. Thereby, as shown in FIG.4 (c), the 2nd main surface 11b finished in mirror surface shape is formed. Since the work-affected layer 3a remains as it is on the first main surface 1a side, the entire SiC substrate 1 warps so that the first main surface 1a is convex.

次に半導体素子を形成する面とは反対の面に残っている加工変質層３ａを反応性エッチングにより除去する。反応性エッチング装置内の基板ホルダに第２の主面１１ｂが下になるようＳｉＣ基板１を保持し、反応性エッチングを行うことにより、加工変質層３ａを完全に除去する。このとき、第２の主面１１ｂは基板ホルダに接しているため、実質的に全くエッチングされない。   Next, the work-affected layer 3a remaining on the surface opposite to the surface on which the semiconductor element is formed is removed by reactive etching. The SiC substrate 1 is held on the substrate holder in the reactive etching apparatus so that the second main surface 11b faces downward, and reactive etching is performed to completely remove the work-affected layer 3a. At this time, since the second main surface 11b is in contact with the substrate holder, it is not etched at all.

上述したように加工変質層３ａが全体として均一に除去されるにつれてＳｉＣ基板１の反りは解消されてゆき、加工変質層３ａを完全に除去されると、図４（ｄ）に示すように、ほとんど反りのない実質的に平坦なＳｉＣ基板１１が得られる。エッチングの前後において第１の主面の面粗度は維持される。このため、加工変質層３ａが除去されて形成される第１の主面１１ａは機械的平坦加工による面粗度と同程度の面粗度を有する。最後にＳｉＣ基板１１を洗浄することにより、片面のみが鏡面状に仕上げられた平坦なＳｉＣ基板１１が得られる。   As described above, the warpage of the SiC substrate 1 is eliminated as the work-affected layer 3a is uniformly removed as a whole, and when the work-affected layer 3a is completely removed, as shown in FIG. A substantially flat SiC substrate 11 with almost no warpage is obtained. The surface roughness of the first main surface is maintained before and after etching. For this reason, the first main surface 11a formed by removing the work-affected layer 3a has a surface roughness comparable to that obtained by mechanical flattening. Finally, the SiC substrate 11 is cleaned to obtain a flat SiC substrate 11 having only one surface finished to be a mirror surface.

上述したようにＳｉＣ基板１１の第１の主面は機械的平坦加工によって得られる程度の面粗度を備えている。具体的には、第１の主面１１ａの面粗度Ｒａは１０ｎｍ〜１μｍ程度である。一方第２の主面１１ｂは鏡面に仕上げられており、その面粗度Ｒａは１ｎｍ以下である。また、ＳｉＣ基板全体の平面度は直径２インチ程度の基板の場合、おおよそ±２０μｍ以内である。なお、本実施形態では、第１の主面に機械的平面加工を施したが、基板の用途によっては、第１の主面を切削加工上がりの状態のままにしておいてもよい。   As described above, the first main surface of SiC substrate 11 has a surface roughness that is obtained by mechanical flattening. Specifically, the surface roughness Ra of the first major surface 11a is about 10 nm to 1 μm. On the other hand, the 2nd main surface 11b is finished by the mirror surface, and the surface roughness Ra is 1 nm or less. Further, the flatness of the entire SiC substrate is approximately within ± 20 μm in the case of a substrate having a diameter of about 2 inches. In the present embodiment, the first main surface is subjected to mechanical planar processing. However, depending on the use of the substrate, the first main surface may be left in a state after cutting.

このように本実施形態による片面のみに鏡面仕上げが施された基板は、たとえば半導体製造装置において、基板の表面と裏面との識別を容易に行うことができるという利点や、鏡面仕上げが施されていない面において光が散乱し、光を透過させないので、基板材料が光源に対して透明であっても露光装置を用いた露光を行うことができるという利点を備える。   As described above, the substrate having a mirror finish only on one side according to the present embodiment has an advantage that, for example, in a semiconductor manufacturing apparatus, the front surface and the back surface of the substrate can be easily distinguished, and the mirror finish is applied. Since light is scattered on a non-exposed surface and light is not transmitted, there is an advantage that exposure using an exposure apparatus can be performed even if the substrate material is transparent to the light source.

従来の技術によれば、片面のみが鏡面に仕上げられた平坦なＳｉＣ基板を製造することは非常に困難である。加工変質層を除去するには化学的物理的研磨を行う必要があり、これにより、面粗度は小さくなってしまうからである。このため、従来の片面のみが鏡面に仕上げられたＳｉＣ基板では、鏡面と逆の面に生じた加工変質層３ａが残されたままになっており、加工変質層３ａによる応力のため、基板の反りは６０μｍ以上になっている。   According to the prior art, it is very difficult to manufacture a flat SiC substrate in which only one side is finished as a mirror surface. This is because chemical physical polishing is required to remove the work-affected layer, and the surface roughness is thereby reduced. For this reason, in the conventional SiC substrate in which only one surface is finished to be a mirror surface, the work-affected layer 3a generated on the surface opposite to the mirror surface remains, and due to the stress caused by the work-affected layer 3a, The warpage is 60 μm or more.

なお、本実施形態の反応性エッチングの工程では、図５に示すように、半導体素子を形成する面である第２の主面１１ｂを反応性エッチング装置の基板ホルダ２０に対向させてＳｉＣ基板１を保持し、加工変質層３ａのエッチングを行う。このとき、基板ホルダ２０もエッチングガスに曝されるため、基板ホルダ２０を構成するガスとエッチングガスとの組み合わせによっては、基板ホルダ２０がエッチングされ、エッチングされた基板ホルダ２０を構成する物質などの異物２０’が、ＳｉＣ基板１の第２の主面１１ｂの外周１１ｅ近傍に付着する可能性がある。第２の主面１１ｂは半導体素子を形成する面であるため、このような異物２０’が第２の主面１１ｂの外周１１ｅ近傍に付着するのは好ましくない。   In the reactive etching process of the present embodiment, as shown in FIG. 5, the SiC substrate 1 is formed with the second main surface 11b, which is a surface on which a semiconductor element is formed, facing the substrate holder 20 of the reactive etching apparatus. And the work-affected layer 3a is etched. At this time, since the substrate holder 20 is also exposed to the etching gas, depending on the combination of the gas constituting the substrate holder 20 and the etching gas, the substrate holder 20 is etched, and substances such as the material constituting the etched substrate holder 20 There is a possibility that the foreign matter 20 ′ adheres to the vicinity of the outer periphery 11 e of the second main surface 11 b of the SiC substrate 1. Since the second main surface 11b is a surface on which a semiconductor element is formed, it is not preferable that such foreign matter 20 'adhere to the vicinity of the outer periphery 11e of the second main surface 11b.

したがって、異物２０’が付着した場合には、反応性エッチング後に異物２０’を除去することが好ましい。ＳｉＣ基板１をエッチングしたり、ＳｉＣ基板１にダメージを与えないように、ＳｉＣ基板１は実質的に溶解しないが、異物２０’を溶解するような溶液を用い、ウエットエッチングにより異物２０’を除去することが好ましい。つまり、ＳｉＣ基板１を実質的に溶解しないエッチング液および、そのエッチング液により容易に溶解される材料で基板ホルダ２０を構成することが好ましい。   Therefore, when the foreign matter 20 'adheres, it is preferable to remove the foreign matter 20' after reactive etching. The SiC substrate 1 is not substantially dissolved so as not to etch the SiC substrate 1 or damage the SiC substrate 1, but the foreign matter 20 ′ is removed by wet etching using a solution that dissolves the foreign matter 20 ′. It is preferable to do. That is, it is preferable to configure the substrate holder 20 with an etching solution that does not substantially dissolve the SiC substrate 1 and a material that is easily dissolved by the etching solution.

本実施形態では、第１の主面１１ａを機械的平坦加工によって得られる程度の面粗度にしているが、更に化学的物理的研磨を施して第１の主面１１ａも鏡面に仕上げても良い。この場合、第１の主面１１ａの表面に加工変質層は存在しないため、従来の技術を用いて研磨を施す場合に比べて研磨時間を短くすることができる。ＳｉＣ基板１１に反りも生じていないため、鏡面仕上げにより、ＳｉＣ基板１１の平行度や反りを悪化させることはない。   In the present embodiment, the first main surface 11a has a surface roughness that can be obtained by mechanical flattening. However, the first main surface 11a may be mirror-finished by further chemical physical polishing. good. In this case, since the work-affected layer does not exist on the surface of the first main surface 11a, the polishing time can be shortened compared to the case where polishing is performed using the conventional technique. Since the SiC substrate 11 is not warped, the mirror finish does not deteriorate the parallelism or warpage of the SiC substrate 11.

また、本実施形態において反応性エッチングを行う工程は、第２の主面１１ｂを鏡面に仕上げた後である必要はない。たとえば、ＳｉＣ基板１を切削加工により切り出した後、まず初めに加工変質層３ａを反応性エッチングにより除去してもよい。   Further, the step of performing reactive etching in the present embodiment does not need to be performed after finishing the second main surface 11b to be a mirror surface. For example, after cutting the SiC substrate 1 by cutting, the work-affected layer 3a may be first removed by reactive etching.

（第２の実施形態）
第１の実施形態と同様、図６（ａ）に示すように、ＳｉＣ基板１を用意する。ＳｉＣ基板１の第１の主面１ａおよび第２の主面１ｂには切削加工または機械的平坦加工による加工変質層３ａおよび３ｂがそれぞれ形成されている。 (Second Embodiment)
Similar to the first embodiment, an SiC substrate 1 is prepared as shown in FIG. Work-affected layers 3a and 3b by cutting or mechanical flattening are formed on the first main surface 1a and the second main surface 1b of the SiC substrate 1, respectively.

まず、第１の主面１ａおよび第２の主面１ｂに存在する加工変質層３ａおよび３ｂを反応性エッチングにより完全に除去する。たとえば、反応性エッチング装置内の基板ホルダに第２の主面１ｂが基板ホルダに対向し、基板の反りの変化を許容するようにＳｉＣ基板１を保持し、反応性エッチングを行うことにより、加工変質層３ａを完全に除去する。第１の実施形態で説明したように、反応性エッチングにより、加工変質層３ａは全体として均一にエッチングされる。加工変質層３ａの厚さが小さくなるにつれて、加工変質層３ａおよび３ｂの厚さに差異が生じるため、応力差が発生し、ＳｉＣ基板１には第２の主面１ｂが凸となるように反りが生じる。次にＳｉＣ基板１を裏返し、加工変質層３ｂを除去する。加工変質層３ｂの厚さが小さくなるにつれて応力差が小さくなり、基板の反りは解消される。これにより、図６（ｂ）に示すように、第１の主面１’ａおよび第２の主面１’ｂに加工変質層が存在しないＳｉＣ基板１’を得る。ＳｉＣ基板１’にはその両主面に加工変質層が存在しないため、ＳｉＣ基板１’にほとんど反りは生じていない。   First, the work-affected layers 3a and 3b existing on the first main surface 1a and the second main surface 1b are completely removed by reactive etching. For example, processing is performed by holding the SiC substrate 1 so that the second main surface 1b faces the substrate holder in the reactive etching apparatus and allowing the change of the warpage of the substrate and performing reactive etching. The altered layer 3a is completely removed. As described in the first embodiment, the work-affected layer 3a is uniformly etched as a whole by reactive etching. As the thickness of the work-affected layer 3a decreases, a difference occurs in the thickness of the work-affected layers 3a and 3b, so that a stress difference occurs and the SiC substrate 1 has a convex second main surface 1b. Warping occurs. Next, the SiC substrate 1 is turned over, and the work-affected layer 3b is removed. As the thickness of the work-affected layer 3b decreases, the stress difference decreases and the warpage of the substrate is eliminated. As a result, as shown in FIG. 6B, the SiC substrate 1 'having no work-affected layer on the first main surface 1'a and the second main surface 1'b is obtained. Since the SiC substrate 1 ′ has no work-affected layers on both main surfaces thereof, the SiC substrate 1 ′ is hardly warped.

次に第２の主面１’ｂに化学的機械研磨を施し、第２の主面１’ｂを鏡面状に仕上げる。これにより、図６（ｃ）に示すように、鏡面状の第２の主面１１ｂを有するＳｉＣ基板１１が得られる。加工変質層が残存していないため、ＳｉＣ基板１１に反りは発生せず、直径２インチ程度の基板の場合、平面度はおよそ±２０μｍ以内になっている。   Next, chemical mechanical polishing is applied to the second main surface 1'b to finish the second main surface 1'b into a mirror surface. Thereby, as shown in FIG.6 (c), the SiC substrate 11 which has the mirror-like 2nd main surface 11b is obtained. Since the work-affected layer does not remain, the SiC substrate 11 does not warp, and in the case of a substrate having a diameter of about 2 inches, the flatness is within about ± 20 μm.

なお、必要に応じて、第１の主面１’ａに化学的機械研磨を施し、第１の主面１’ａの面粗度を小さくしても良い。本実施形態によれば、第１の主面１’ａは切削加工または機械的平面加工により得られる程度の大きな面粗度を有しているが、加工変質層は存在していない。このため、新たな加工変質層を形成しない化学的機械研磨を任意の時間だけ施して、第１の主面１’ａの面粗度を調節することができる。   If necessary, the first main surface 1'a may be subjected to chemical mechanical polishing to reduce the surface roughness of the first main surface 1'a. According to the present embodiment, the first main surface 1'a has a surface roughness that is large enough to be obtained by cutting or mechanical planarization, but there is no work-affected layer. For this reason, it is possible to adjust the surface roughness of the first main surface 1'a by applying chemical mechanical polishing without forming a new work-affected layer for an arbitrary time.

（第３の実施形態）
第２の実施形態と同様の手順により、ＳｉＣ基板１を用意し(図７（ａ））、加工変質層３ａおよび３ｂを反応性エッチングにより除去する。これにより、図７（ｂ）に示すように、実質的に平坦で、加工変質層のないＳｉＣ基板１’を用意する。ＳｉＣ基板１’の第１の主面１’ａおよび第２の主面１’ｂは、切削可能により得られる程度の面粗度を有している。 (Third embodiment)
The SiC substrate 1 is prepared by the same procedure as in the second embodiment (FIG. 7A), and the work-affected layers 3a and 3b are removed by reactive etching. Thereby, as shown in FIG.7 (b), SiC substrate 1 'which is substantially flat and does not have a work-affected layer is prepared. The first main surface 1′a and the second main surface 1′b of the SiC substrate 1 ′ have a surface roughness that can be obtained by cutting.

次に、下定盤が凹状の曲面および上定盤が凸状の曲面を有するラッピング装置を用い、第２の主面１’ｂが下定盤に接するようにＳｉＣ基板１’を保持し、第１の主面１’ａおよび第２の主面１’ｂに対して、化学的機械研磨を同時に施す。これにより、凸状の第２の主面１２ｂおよび凹状の第１の主面１２ａを有する。つまり、鏡面に仕上げられた第２の主面１２ｂが凸状となるよう湾曲したＳｉＣ基板１２が得られる。   Next, using a lapping apparatus in which the lower surface plate has a concave curved surface and the upper surface plate has a convex curved surface, the SiC substrate 1 ′ is held such that the second main surface 1′b is in contact with the lower surface plate, Chemical mechanical polishing is simultaneously performed on the main surface 1'a and the second main surface 1'b. Thereby, it has the convex 2nd main surface 12b and the concave 1st main surface 12a. That is, SiC substrate 12 that is curved so that second main surface 12b finished in a mirror surface is convex is obtained.

このように、加工変質層は通常、機械的平面加工あるいは切削加工により形成された面に対して均一には形成されない。したがって、加工変質層が存在したまま次の加工を行うと加工変質層による圧縮応力が存在するために、基板の形状を制御することは困難となる。しかし、本発明の方法によれば、あらかじめ加工変質層を除去するため、ラッピング装置の定盤の形状や加工方法を選択することによって、平面度や平行度、形状などを自在に制御することができる。たとえば、鏡面仕上げされた凸面を有し、その裏面が梨地状の平坦な面になっている基板や、表面と裏面とが実質的に平行に湾曲した形状の基板や、両面が凹面となっている基板などを作成することができる。   As described above, the work-affected layer is usually not uniformly formed on the surface formed by mechanical flattening or cutting. Therefore, if the next processing is performed while the work-affected layer is present, it becomes difficult to control the shape of the substrate because the compressive stress due to the work-affected layer exists. However, according to the method of the present invention, in order to remove the work-affected layer in advance, the flatness, parallelism, shape, etc. can be freely controlled by selecting the shape and processing method of the surface plate of the wrapping apparatus. it can. For example, a substrate having a mirror-finished convex surface, the back surface of which is a satin-like flat surface, a substrate having a curved surface substantially parallel to the front surface and the back surface, and both surfaces being concave. Can be created.

（実験例）
第１の実施形態において図４（ｃ）に示すように、鏡面に仕上げられた第２の主面１１ｂを有するＳｉＣの単結晶基板１に対して第１の主面１ａ側から反応性イオンエッチングにより加工変質層３ａをエッチングしてゆき、そのエッチング量とＳｉＣ基板１の平面度との関係を調べた。 (Experimental example)
As shown in FIG. 4 (c) in the first embodiment, reactive ion etching is performed from the first main surface 1a side on the SiC single crystal substrate 1 having the second main surface 11b finished in a mirror surface. Then, the work-affected layer 3a was etched, and the relationship between the etching amount and the flatness of the SiC substrate 1 was examined.

直径２インチのＳｉＣの単結晶基板１の第２の主面１１ｂは鏡面に加工されており、その面粗度Ｒａは０．３ｎｍ以下である。また、第１の主面１１ａは梨地に加工されており、その面粗度Ｒａは０．３μｍ以下である。   The second main surface 11b of the SiC single crystal substrate 1 having a diameter of 2 inches is processed into a mirror surface, and its surface roughness Ra is 0.3 nm or less. Moreover, the 1st main surface 11a is processed into a satin finish, and the surface roughness Ra is 0.3 micrometer or less.

エッチングには、並行平板型反応性エッチング装置を用い、エッチング時の投入パワーは１．０Ｗ/ｃｍ２である。反応性ガスとしてＣＦ4を１００ｓｃｃｍの流量でチャンバに導入し、チャンバの真空度を２．０×１０-3Ｔｏｒｒに保って、エッチングを行った。平面度は、第２の主面１１ｂ側を測定した。 For etching, a parallel plate type reactive etching apparatus is used, and the input power during the etching is 1.0 W / cm 2 . Etching was performed by introducing CF 4 as a reactive gas into the chamber at a flow rate of 100 sccm and maintaining the degree of vacuum in the chamber at 2.0 × 10 −3 Torr. The flatness was measured on the second main surface 11b side.

図８は、エッチング量と基板の平面度の関係を示すグラフである。図８に示すように、エッチング前（エッチング量が０μｍ）では、ＳｉＣ基板の平坦度は−１００μｍである。これは、図４（ｃ）に示すように第２の主面１１ｂが凹状になるようＳｉＣ基板１が反っていることを示している。   FIG. 8 is a graph showing the relationship between the etching amount and the flatness of the substrate. As shown in FIG. 8, before the etching (the etching amount is 0 μm), the flatness of the SiC substrate is −100 μm. This indicates that the SiC substrate 1 is warped so that the second main surface 11b is concave as shown in FIG.

図８に示すように、加工変質層がエッチングされ始めると、平坦度は急激に小さくなる。およそ１μｍエッチングすると、平面度は１/３以下になる。約２．８μｍエッチングすると、平面度の改善はそれ以上見られなくなる。この実験例の場合、約２．５μｍ以上ＳｉＣ基板をエッチングすることによって、加工改質層がほぼ完全に除去できることがわかる。   As shown in FIG. 8, when the work-affected layer begins to be etched, the flatness decreases rapidly. When etching is about 1 μm, the flatness becomes 1/3 or less. After etching about 2.8 μm, no further improvement in flatness is seen. In the case of this experimental example, it can be seen that the work-modified layer can be almost completely removed by etching the SiC substrate of about 2.5 μm or more.

なお、上記実施形態および上記実施例では反応性イオンエッチング法によって、加工変質層を完全に除去していたが、一部のみを反応性イオンエッチング法により除去し、残りを化学的機械研磨により除去してもよい。   In the above embodiment and the above examples, the work-affected layer was completely removed by the reactive ion etching method, but only a part was removed by the reactive ion etching method, and the rest was removed by chemical mechanical polishing. May be.

また、反応性イオンエッチングによる加工変質層の除去工程、機械的平面加工の工程、および鏡面研磨の工程を上記実施例で示した例以外の順序でＳｉＣ基板の片面あるいは両面に施してもよい。加工表面の面粗度を変化させることなく加工変質を除去することによって、研磨によりＳｉＣ基板を製造する方法において、さまざまな加工のコントロールをすることができる。   Further, the process-affected layer removal process by reactive ion etching, the mechanical planarization process, and the mirror polishing process may be performed on one side or both sides of the SiC substrate in the order other than the example shown in the above embodiment. By removing the process alteration without changing the surface roughness of the processed surface, various processes can be controlled in the method of manufacturing the SiC substrate by polishing.

本発明によれば、平坦なＳｉＣ基板を容易に製造することが可能となる。得られたＳｉＣ基板は好適に、本品質なＧａＮ系半導体層、ＳｉＣ半導体層などの半導体層を形成するための基板や、半導体製造プロセスに用いるダミーウエハとして用いることができる。   According to the present invention, a flat SiC substrate can be easily manufactured. The obtained SiC substrate can be suitably used as a substrate for forming a semiconductor layer such as a GaN-based semiconductor layer or SiC semiconductor layer of this quality, or as a dummy wafer used in a semiconductor manufacturing process.

ＳｉＣの塊体から基板を切り出す様子を示す模式図である。It is a schematic diagram which shows a mode that a board | substrate is cut out from the lump of SiC. 切削加工により切り出された基板に生じている加工改質層を示す断面図である。It is sectional drawing which shows the process modification layer produced in the board | substrate cut out by cutting. （ａ）は焼結により形成されたＳｉＣ板を示し、（ｂ）および（ｃ）は（ａ）に示すＳｉＣ板から機械的平面加工により作製されたＳｉＣ基板を示している。(A) shows the SiC board formed by sintering, (b) and (c) shows the SiC substrate produced from the SiC board shown in (a) by mechanical plane processing. （ａ）〜（ｄ）は第１の実施形態によるＳｉＣ基板の作製方法を説明する断面図である。(A)-(d) is sectional drawing explaining the manufacturing method of the SiC substrate by 1st Embodiment. ＳｉＣ基板を反応性イオンエッチング装置の基板ホルダに保持した状態を示す断面図である。It is sectional drawing which shows the state which hold | maintained the SiC substrate to the substrate holder of the reactive ion etching apparatus. （ａ）〜（ｃ）は第２の実施形態によるＳｉＣ基板の作製方法を説明する断面図である。(A)-(c) is sectional drawing explaining the preparation methods of the SiC substrate by 2nd Embodiment. （ａ）〜（ｃ）は第３の実施形態によるＳｉＣ基板の作製方法を説明する断面図である。(A)-(c) is sectional drawing explaining the manufacturing method of the SiC substrate by 3rd Embodiment. 反応性エッチングによるエッチング量と基板の平面度との関係を示すグラフである。It is a graph which shows the relationship between the etching amount by reactive etching, and the flatness of a board | substrate.

符号の説明Explanation of symbols

１、１’、４’１１、１２ ＳｉＣ基板
２ ＳｉＣの塊体
３ａ、３ｂ 加工変質層
１ａ、４ａ、１１ａ、１２ａ 第１の主面
１ｂ、４ｂ、１１ｂ、１２ｂ 第２の主面 1, 1 ', 4'11, 12 SiC substrate 2 SiC block 3a, 3b Worked altered layer 1a, 4a, 11a, 12a First main surface 1b, 4b, 11b, 12b Second main surface

Claims (11)

表面粗度Ｒａが１０ｎｍ以上１μｍ以下である第１の主面、および、表面粗度Ｒａが１ｎｍ以下であり、素子が形成される側である第２の主面を有するＳｉＣ基板の製造方法であって、
第１の主面に機械的平面加工あるいは切削加工により生じた加工変質層を有し、前記第１の主面の表面粗度Ｒａが１０ｎｍ以上１μｍ以下であるＳｉＣ基板を用意する工程と、
前記表面粗度Ｒａが１０ｎｍ以上１μｍ以下である第１の主面に気相エッチングを施し、前記加工変質層の少なくとも一部を除去する工程と、
を包含するＳｉＣ基板の製造方法。 A method of manufacturing a SiC substrate having a first main surface having a surface roughness Ra of 10 nm or more and 1 μm or less, and a second main surface having a surface roughness Ra of 1 nm or less and on a side on which an element is formed. There,
Providing a SiC substrate having a work-affected layer generated by mechanical planar processing or cutting on the first main surface, and having a surface roughness Ra of 10 nm to 1 μm of the first main surface;
Performing a gas phase etching on the first main surface having the surface roughness Ra of 10 nm or more and 1 μm or less to remove at least a part of the work-affected layer;
SiC substrate manufacturing method including 前記ＳｉＣ基板を用意する工程は、前記第１の主面および前記第２の主面のそれぞれに前記機械的平面加工あるいは切削加工により生じた加工変質層を有し、前記第１および第２の主面の表面粗度Ｒａがそれぞれ１０ｎｍ以上１μｍ以下である前記ＳｉＣ基板を用意し、
前記第２の主面の加工変質層を化学的機械研磨によって除去し、前記第２の主面を鏡面に仕上げる工程をさらに包含する請求項１に記載のＳｉＣ基板の製造方法。 In the step of preparing the SiC substrate, the first main surface and the second main surface each have a work-affected layer generated by the mechanical planar processing or cutting, and the first and second main surfaces are provided. The SiC substrate having a surface roughness Ra of the main surface of 10 nm to 1 μm is prepared,
The method for manufacturing an SiC substrate according to claim 1, further comprising a step of removing the work-affected layer on the second main surface by chemical mechanical polishing and finishing the second main surface into a mirror surface. 前記ＳｉＣ基板を用意する工程は、前記第１の主面および前記第２の主面のそれぞれに前記機械的平面加工あるいは切削加工により生じた加工変質層を有し、前記第１および第２の主面の表面粗度Ｒａがそれぞれ１０ｎｍ以上１μｍ以下である前記ＳｉＣ基板を用意し、
前記第２の主面に気相エッチングを施し、前記第２の主面の加工変質層の少なくとも一部を除去する工程と、
前記第２の主面の加工変質層の少なくとも一部を除去する工程の後、前記第２の主面を鏡面研磨する工程と
をさらに包含する請求項１に記載のＳｉＣ基板の製造方法。 In the step of preparing the SiC substrate, the first main surface and the second main surface each have a work-affected layer generated by the mechanical planar processing or cutting, and the first and second main surfaces are provided. The SiC substrate having a surface roughness Ra of the main surface of 10 nm to 1 μm is prepared,
Performing gas phase etching on the second main surface to remove at least a part of the work-affected layer on the second main surface;
The method for manufacturing an SiC substrate according to claim 1, further comprising a step of mirror polishing the second main surface after the step of removing at least a part of the work-affected layer on the second main surface. 前記ＳｉＣ基板を用意する工程の前に、前記ＳｉＣの塊体から前記ＳｉＣ基板を切断する工程をさらに包含し、前記第１の主面および第２の主面は前記切断工程により形成されたものである請求項２または３に記載のＳｉＣ基板の製造方法。   Prior to the step of preparing the SiC substrate, the method further includes a step of cutting the SiC substrate from the SiC lump, wherein the first main surface and the second main surface are formed by the cutting step. The method for producing a SiC substrate according to claim 2 or 3. 前記除去する工程において、前記ＳｉＣ基板の反りの変化を許容するように前記ＳｉＣ基板を保持する請求項１から４のいずれかに記載のＳｉＣ基板の製造方法。   5. The method of manufacturing an SiC substrate according to claim 1, wherein in the removing step, the SiC substrate is held so as to allow a change in warpage of the SiC substrate. 前記除去する工程の前後において、前記第１の主面の表面粗度が維持される請求項１から５のいずれかに記載のＳｉＣ基板の製造方法。   The method for manufacturing an SiC substrate according to claim 1, wherein the surface roughness of the first main surface is maintained before and after the removing step. 前記除去する工程において、前記気相エッチングを反応性イオンエッチング法により行う請求項１から６のいずれかに記載のＳｉＣ基板の製造方法。   The SiC substrate manufacturing method according to claim 1, wherein in the removing step, the gas phase etching is performed by a reactive ion etching method. 前記反応性イオンエッチング法は、フッ素を含むガスを用いる請求項７に記載のＳｉＣ基板の製造方法。   The method of manufacturing an SiC substrate according to claim 7, wherein the reactive ion etching method uses a gas containing fluorine. 前記フッ素を含むガスはＣＦ4またはＳＦ6である請求項８に記載のＳｉＣ基板の製造方法。 The method for manufacturing an SiC substrate according to claim 8, wherein the gas containing fluorine is CF 4 or SF 6 . 前記除去する工程において、前記加工変質層を０．５〜２０μｍ/Ｈｒの範囲のエッチング速度で除去する請求項１から９のいずれかに記載のＳｉＣ基板の製造方法。   10. The method of manufacturing an SiC substrate according to claim 1, wherein in the removing step, the work-affected layer is removed at an etching rate in a range of 0.5 to 20 μm / Hr. 前記ＳｉＣ基板は非晶質、多結晶または単結晶である請求項１から１０のいずれかに記載のＳｉＣ基板の製造方法。   The method for manufacturing a SiC substrate according to claim 1, wherein the SiC substrate is amorphous, polycrystalline, or single crystal.
JP2003374617A 2002-11-08 2003-11-04 Method for manufacturing SiC substrate Expired - Lifetime JP4148105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003374617A JP4148105B2 (en) 2002-11-08 2003-11-04 Method for manufacturing SiC substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002325414 2002-11-08
JP2003374617A JP4148105B2 (en) 2002-11-08 2003-11-04 Method for manufacturing SiC substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008124652A Division JP4678039B2 (en) 2002-11-08 2008-05-12 SiC substrate

Publications (2)

Publication Number Publication Date
JP2004168649A JP2004168649A (en) 2004-06-17
JP4148105B2 true JP4148105B2 (en) 2008-09-10

Family

ID=32716076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003374617A Expired - Lifetime JP4148105B2 (en) 2002-11-08 2003-11-04 Method for manufacturing SiC substrate

Country Status (1)

Country Link
JP (1) JP4148105B2 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4232605B2 (en) 2003-10-30 2009-03-04 住友電気工業株式会社 Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
WO2006090432A1 (en) * 2005-02-22 2006-08-31 Neomax Co., Ltd. PROCESS FOR PRODUCING SiC SINGLE-CRYSTAL SUBSTRATE
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
EP2824223B1 (en) * 2009-04-15 2020-07-08 Sumitomo Electric Industries, Ltd. Substrate, substrate with thin film, semiconductor device, and method of manufacturing semiconductor device
JP5560774B2 (en) * 2010-03-03 2014-07-30 日立金属株式会社 Method for manufacturing silicon carbide single crystal substrate
JP5777437B2 (en) * 2011-07-27 2015-09-09 京セラ株式会社 Single crystal substrate and semiconductor device using the same
JP2013027960A (en) * 2011-07-29 2013-02-07 Sumitomo Electric Ind Ltd Silicon carbide substrate manufacturing method, and silicon carbide substrate
WO2013021902A1 (en) * 2011-08-05 2013-02-14 住友電気工業株式会社 Substrate, semiconductor device, method for producing substrate, and method for manufacturing semiconductor device
JP5884357B2 (en) * 2011-09-22 2016-03-15 株式会社デンソー Silicon carbide semiconductor device
JP2014027093A (en) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd Method for manufacturing silicon carbide substrate
JP6126833B2 (en) 2012-12-18 2017-05-10 昭和電工株式会社 Method for manufacturing SiC substrate
JP6552898B2 (en) * 2015-07-13 2019-07-31 株式会社ディスコ Method for producing polycrystalline SiC wafer
JP6643876B2 (en) * 2015-11-26 2020-02-12 東京エレクトロン株式会社 Etching method
JP6960866B2 (en) 2018-01-24 2021-11-05 昭和電工株式会社 Single crystal 4H-SiC seed crystal for growth and its processing method
CN112005344B (en) * 2018-04-27 2023-11-17 东京毅力科创株式会社 Substrate processing system and substrate processing method
JP7228348B2 (en) * 2018-07-25 2023-02-24 株式会社デンソー SiC wafer manufacturing method
JP7217100B2 (en) * 2018-07-25 2023-02-02 株式会社デンソー SiC wafer manufacturing method
CN112513348B (en) * 2018-07-25 2023-11-14 株式会社电装 SiC wafer and method for producing SiC wafer
JP7406914B2 (en) * 2018-07-25 2023-12-28 株式会社デンソー SiC wafer and SiC wafer manufacturing method
JP7311953B2 (en) * 2018-07-25 2023-07-20 株式会社デンソー SiC wafer manufacturing method
JP7300248B2 (en) * 2018-07-25 2023-06-29 株式会社デンソー SiC wafer and method for manufacturing SiC wafer
JP7300247B2 (en) * 2018-07-25 2023-06-29 株式会社デンソー SiC wafer manufacturing method
CN115799061B (en) * 2023-01-09 2023-09-05 浙江大学杭州国际科创中心 SiC wafer dicing sheet processing method and SiC wafer dicing sheet processing apparatus

Also Published As

Publication number Publication date
JP2004168649A (en) 2004-06-17

Similar Documents

Publication Publication Date Title
JP4678039B2 (en) SiC substrate
JP4148105B2 (en) Method for manufacturing SiC substrate
US7641736B2 (en) Method of manufacturing SiC single crystal wafer
JP3761546B2 (en) Method for manufacturing SiC single crystal substrate
JP4232605B2 (en) Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate
JP6626583B2 (en) Semiconductor wafer and method for polishing semiconductor wafer
JP2015164195A (en) HIGH SURFACE QUALITY GaN WAFER, AND METHOD OF MANUFACTURING THE SAME
US20210301421A1 (en) SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER
JP2009182126A (en) Method of machining compound semiconductor substrate and compound semiconductor substrate
JP2009209028A (en) Process of manufacturing diamond polycrystal substrate and diamond polycrystal substrate
JPH03295235A (en) Manufacture of epitaxial wafer
JP2007284283A (en) PROCESSING METHOD FOR GaN SINGLE CRYSTAL SUBSTRATE AND GaN SINGLE CRYSTAL SUBSTRATE
JP2007137736A (en) Method for producing sapphire substrate
JP5518566B2 (en) Manufacturing method of nitride semiconductor free-standing substrate
KR100366706B1 (en) Method for fabricating a GaN single crystal substrate
JP2005255463A (en) Sapphire substrate and its producing method
JP2010171330A (en) Method of manufacturing epitaxial wafer, defect removing method, and the epitaxial wafer
JP2020015645A (en) Manufacturing method of SiC wafer
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2009051678A (en) Manufacturing method of sapphire substrate
KR980011977A (en) Mirror-polished wafer manufacturing method
TW202338173A (en) High-hardness substrate and fabricating method thereof achieving the effect of greatly reducing the polishing time
JP2015224145A (en) Sapphire substrate and production method of sapphire substrate
JP2009161430A (en) Method for manufacturing gallium nitride independent substrate
JP2002173398A (en) Method of producing langasite-type oxide single crystal wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070606

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20071105

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4148105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

EXPY Cancellation because of completion of term