JP4147791B2

JP4147791B2 - Video processing apparatus and video processing method

Info

Publication number: JP4147791B2
Application number: JP2002063532A
Authority: JP
Inventors: 清水　　晃
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-03-08
Filing date: 2002-03-08
Publication date: 2008-09-10
Anticipated expiration: 2022-03-08
Also published as: JP2003264753A

Description

【０００１】
【発明の属する技術分野】
この発明は、入力された映像信号のフレーム周波数や画サイズを変更して出力する映像処理装置に係り、特に画像データの書き込みおよび読み出しを２つのフレームメモリを用いて実施する映像処理装置、並びにフレームメモリ上での書き込み動作と読み出し動作との間における追い越しを判定する映像処理方法に関する。
【０００２】
【従来の技術】
複数の伝送方式に基づいて伝送される映像信号を入力するセットトップボックス、テレビジョン受像機等の受信装置においては、入力映像信号を当該受信装置に一体的にあるいは個別に設けられたディスプレイ（表示部）に係る仕様に対応する映像信号あるいは受信装置内で適宜為される設定に対応する映像信号等に変換する必要がある（以下、変換された映像信号を出力映像信号と称するものとする）。例えば、放送系の映像信号は59.94Ｈｚ，60Ｈｚ等のフレーム周波数を有しているのに対して、パーソナルコンピュータから出力される映像信号は60Ｈｚから100Ｈｚ等の幅広いフレーム周波数を有するように、受信装置に係る入力映像信号と出力映像信号とでは、フレーム周波数、画サイズ等について差異が生じる。受信装置内においては、このような映像信号間の差異を補償するように、フレーム周波数等を変換する映像処理装置が具備される。
【０００３】
図１３は、従来の映像処理装置の構成の一例を示すブロック図である。図１３において、１０１は１フレーム分の画像データを記憶可能な第１のフレームメモリ、１０２は１フレーム分の画像データを記憶可能な第２のフレームメモリ、１０３は入力映像信号に対して適宜水平方向および垂直方向における縮小処理を実施するとともにフレームメモリに対する書き込みアドレスを生成して画像データをフレームメモリ１０１とフレームメモリ１０２とに交互に書き込む画像データ書き込み手段、１０４はフレームメモリに対する読み出しアドレスを生成して基本的には画像データをフレームメモリ１０１とフレームメモリ１０２とから交互に読み出すとともに適宜水平方向および垂直方向における拡大処理を実施して出力映像信号を生成する画像データ読み出し手段である。また、フレームメモリ１０１およびフレームメモリ１０２は、それぞれ４分割されて、記憶領域ａ_１，ａ_２，ａ_３，ａ_４、並びに記憶領域ｂ_１，ｂ_２，ｂ_３，ｂ_４を有するように構成されている。なお、フレームメモリ１０１，１０２を挟んで入力側で縮小処理を実施するとともに出力側で拡大処理を実施するのは、フレームメモリに記憶するデータ容量を小さくするとともに、バンド幅の利用効率を高めるためである。
【０００４】
図１４は、画像データ書き込み並びに画像データ読み出しに際してのフレームメモリに係るアドレス更新状況の一例を示す図である。図１４において、横軸は時間を示し、縦軸はフレームメモリに対する書き込みまたは読み出し動作によりアクセスされるフレームメモリ上での記憶位置を画像データのライン番号として示すものである。なお、ブランキング期間に含まれる垂直同期信号（ＶＳＹＮＣ期間）については、実際にはフレームメモリに対するアクセスは実施されないので本来であればブランキング期間と同じレベルの直線として表されるべきものであるが、その位置を特定できるように、敢えてフレームメモリの記憶領域外に突出させて明示することとした。以下の説明においても、ＶＳＹＮＣに係るこのような図示は同様に為すものとする。また、実線は画像データ読み出し手段１０４がアクセスするフレームメモリ上のアドレス更新状況を示し、破線は画像データ書き込み手段１０３がアクセスするフレームメモリ上のアドレス更新状況を示す。図１４に示されるようなアドレス更新状況においては、画像データ書き込み手段１０３と画像データ読み出し手段１０４とのアクセス対象が同一のフレームメモリである場合には、書き込んだフレーム画像がすぐに読み出されて表示されることになる。
【０００５】
図１５は、図１４と同様にアドレス更新状況の一例を示す図である。図１５においても、実線は読み出し側アクセスに係るアドレス更新状況を示し、破線は書き込み側アクセスに係るアドレス更新状況を示す。図１５に示されるように、入力映像信号と出力映像信号とのフレーム周波数の差異に起因して、同一フレームメモリ上において画像データ書き込み手段１０３によるアクセスと画像データ読み出し手段１０４によるアクセスとが同一のアドレスを対象として衝突することがある。この結果、アクセスの衝突が生じる前には現時点において書き込み中のフレームに係る画像データに基づく画像が表示され、アクセスの衝突が生じた後には現時点において書き込み中のフレームよりも前に書き込まれたフレームに係る画像データに基づく画像が表示されるようになって、画像の乱れを招くことになる。このように、書き込み速度と読み出し速度との差異に起因してフレームメモリ上におけるアクセス衝突が生じて画像に乱れが生じる現象を“追い越し”という。
【０００６】
従来の映像処理装置では、画像データ書き込み手段１０３がアクセスする記憶領域と画像データ読み出し手段１０４がアクセスする記憶領域とが近接すると、画像データ読み出し手段１０４が同じフレームメモリに対して２度連続して読み出しを実施することにより、上記のような追い越しの発生を回避している。図１６は、画像データの書き込み並びに読み出しに際してのフレームメモリに対するアクセス状況を示すタイミングチャートである。画像データ書き込み手段１０３はフレーム周波数Ｆｉ（Ｈｚ）でフレームメモリ１０１，１０２に対して交互に画像データの書き込みを実施し、画像データ読み取り手段１０４はフレーム周波数Ｆｏ（Ｈｚ）でフレームメモリ１０１，１０２に対して交互に画像データの読み出しを実施するものとする。
【０００７】
画像データ読み出し手段１０４は、各フレームメモリの読み出しを開始する直前において、画像データ書き込み手段１０３のアクセスしている記憶領域を検出して、追い越しが発生する可能性があるか否かを判定する。画像データ読み出し手段１０４がフレームメモリ１０１から画像データを読み出そうとする場合には、画像データ書き込み手段１０３がアクセスしている記憶領域がｂ_４またはａ_１であれば追い越しが発生する可能性があるとの判定が為され、画像データ読み出し手段１０４はフレームメモリ１０２からの画像データの読み出しを再度実施する。また、画像データ読み出し手段１０４がフレームメモリ１０２から画像データを読み出そうとする場合には、画像データ書き込み手段１０３がアクセスしている記憶領域がａ_４またはｂ_１であれば追い越しが発生する可能性があるとの判定が為され、画像データ読み出し手段１０４はフレームメモリ１０１からの画像データの読み出しを再度実施する。図１６に示される例では、時刻Ａにおいて、画像データ読み出し手段１０４がフレームメモリ１０１に対するアクセスを開始する際に、画像データ書き込み手段１０３が記憶領域ｂ_４にアクセスしているために、追い越しが発生する可能性ありとの判定が為されるために、画像データ読み出し手段１０４はフレームメモリ１０２の画像データの読み出しを再度実施する。
【０００８】
【発明が解決しようとする課題】
フレームメモリ上での追い越しを回避するために、従来の映像処理装置においては上記のようなフレームメモリ構成および追い越し判定方法が採られている。このために、画像データ書き込み手段１０３のフレーム周期１／Ｆｉと画像データ読み出し手段１０４のフレーム周期１／Ｆｏとの差が追い越し判定に係る閾値として与えられる１／４Ｆｉよりも大きくなるほど入力映像信号と出力映像信号との間のフレーム周波数に差があるような場合には、追い越しの発生を回避できないという課題があった。また、追い越しを回避するために、追い越し判定に係る閾値を大きくとれば、同じフレームメモリの画像データを２度読みする頻度が増大して画質が劣化するという課題があった。
【０００９】
この発明は上記のような課題を解決するためになされたもので、入力映像信号と出力映像信号との間のフレーム周波数の差に対する対応範囲を大きくするとともに、画像データの２度読みを最小限に抑えて良好な映像を提供することを可能とする映像処理装置および追い越し判定方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る映像処理装置は、第１のフレーム周波数の入力映像信号を、所定の周波数のクロック信号を基準に、出力映像が表示される表示部の表示の基準とされる周波数に対応した第２のフレーム周波数の出力映像信号に変換する映像処理装置であって、第１のフレームメモリと、第２のフレームメモリと、入力映像信号の書き込み先をいずれかのフレームメモリに設定する第１のスイッチと、出力映像信号の読み出し先をいずれかのフレームメモリに設定する第２のスイッチと、第１のフレームメモリまたは第２のフレームメモリに対する書き込みアドレスを生成し、画像データを、第１のフレームメモリまたは第２のフレームメモリに書き込む書き込み手段と、第１のフレームメモリまたは第２のフレームメモリに対する読み出しアドレスを生成するとともに、画像データを、第１のフレームメモリまたは第２のフレームメモリからクロック信号で読み出して出力映像信号を生成する読み出し手段と、入力映像信号の画像データのライン数を２フレーム連続に計数する書き込み側カウンタと、出力映像信号の画像データのライン数を２フレーム連続に計数する読み出し側カウンタと、入力画像信号に含まれる水平同期信号の周期を計測し、水平同期信号の周期に対応したクロック信号のクロック数を出力する水平同期周期計測手段と、第１のフレームメモリまたは第２のフレームメモリのいずれか一方に記憶されている画像データのフレームの先頭ラインへの読み出しのアクセスを開始する数ライン前の時点を基準時点として、書き込み開始時点、書き込み終了時点、読み出し開始時点、および読み出し終了時点のそれぞれと基準時点との正負方向での時間差のそれぞれをクロック信号のクロック数に換算することで、書き込み開始時点、書き込み終了時点、読み出し開始時点、および読み出し終了時点のそれぞれを特定するとともに、読み出し開始時点が、書き込み開始時点に対して所定のクロック数分より先行し、かつ、読み出し終了時点が、書き込み終了時点に対して所定のクロック数分より先行しないとき、書き込み開始時点が、読み出し開始時点に対して所定のクロック数分より先行し、かつ、書き込み終了時点が、読み出し終了時点に対して所定のクロック数分より先行しないとき、または、画像データの読み出し開始時点と、画像データの書き込み開始時点との時間差が、所定のクロック数分以下で表されるときに、追い越しが発生すると判定して、第１のフレームメモリおよび第２のフレームメモリのうちの前回読み出しを実施したものから再度読み出しを実施するように第２のスイッチを制御する追い越し判定手段とを有して構成されるようにしたものである。
【００１１】
この発明に係る映像処理装置は、入力映像信号の有効画範囲は複数のパラメータ値によって特定され、出力映像信号の有効画範囲は複数のパラメータ値によって特定され、書き込み手段は、特定された入力映像信号の有効画範囲に応じて、入力映像信号に対して水平方向または垂直方向における縮小処理を実施し、読み出し手段は、特定された出力映像信号の有効画範囲に応じて、入力映像信号に対して水平方向または垂直方向における拡大処理を実施するようにしたものである。
【００１３】
この発明に係る映像処理装置は、第１のフレームメモリまたは第２のフレームメモリから読み出しが開始される毎に、読み出し開始時点近傍において、読み出しが実施されるフレームメモリに対応させて読み出し側カウンタに所定のライン番号が計数値として設定されるようにしたものである。
【００１４】
この発明に係る映像処理方法は、第１のフレーム周波数の入力映像信号を、所定の周波数のクロック信号を基準に、出力映像が表示される表示部の表示の基準とされる周波数に対応した第２のフレーム周波数の出力映像信号に変換する映像処理装置であって、入力映像信号の１フレーム分の画像データを記憶可能な第１のフレームメモリと、入力映像信号の１フレーム分の画像データを記憶可能な第２のフレームメモリと、入力映像信号の書き込み先を第１のフレームメモリまたは第２のフレームメモリのいずれか一方に設定する第１のスイッチと、出力映像信号の読み出し先を第１のフレームメモリまたは第２のフレームメモリのいずれか一方に設定する第２のスイッチと、入力映像信号の画像データのライン数を２フレーム連続に計数する書き込み側カウンタと、出力映像信号の画像データのライン数を２フレーム連続に計数する読み出し側カウンタとを有して構成される映像処理装置においてフレームメモリ上での追い越しを判定する映像処理方法であって、第１のフレームメモリまたは第２のフレームメモリに対する書き込みアドレスを生成し、画像データを、第１のフレームメモリまたは第２のフレームメモリに書き込むステップと、第１のフレームメモリまたは第２のフレームメモリに対する読み出しアドレスを生成するとともに、画像データを、第１のフレームメモリまたは第２のフレームメモリからクロック信号で読み出して出力映像信号を生成するステップと、入力画像信号に含まれる水平同期信号の周期を計測し、水平同期信号の周期に対応したクロック信号のクロック数を出力するステップと、第１のフレームメモリまたは第２のフレームメモリのいずれか一方に記憶されている画像データのフレームの先頭ラインへの読み出しのアクセスを開始する数ライン前の時点を基準時点として、書き込み開始時点、書き込み終了時点、読み出し開始時点、および読み出し終了時点のそれぞれと基準時点との正負方向での時間差のそれぞれをクロック信号のクロック数に換算することで、書き込み開始時点、書き込み終了時点、読み出し開始時点、および読み出し終了時点のそれぞれを特定するとともに、読み出し開始時点が、書き込み開始時点に対して所定のクロック数分より先行し、かつ、読み出し終了時点が、書き込み終了時点に対して所定のクロック数分より先行しないとき、書き込み開始時点が、読み出し開始時点に対して所定のクロック数分より先行し、かつ、書き込み終了時点が、読み出し終了時点に対して所定のクロック数分より先行しないとき、または、画像データの読み出し開始時点と、画像データの書き込み開始時点との時間差が、所定のクロック数分以下で表されるときに、追い越しが発生すると判定して、第１のフレームメモリおよび第２のフレームメモリのうちの前回読み出しを実施したものから再度読み出しを実施するように第２のスイッチを制御するステップとを有するようにしたものである。
【００１６】
【発明の実施の形態】
以下、添付の図面を参照して本願発明に係る実施の形態について説明する。なお、以下の説明においては、本願発明の実施の形態に記載された実施例を構成する各要素と、特許請求の範囲に記載された発明を構成する各要素との対応関係を明らかにするために、実施例の各要素にそれぞれ対応する特許請求の範囲に記載された発明の各要素を、本願発明の実施の形態に係る説明文中において実施例の各要素に続けて適宜かっこ書きにより示すものとする。
【００１７】
実施の形態１．
図１は、この発明の実施の形態１による映像処理装置の構成を示すブロック図である。図１において、１は１フレーム分の画像データを記憶可能なフレームメモリ（第１のフレームメモリ）、２は１フレーム分の画像データを記憶可能なフレームメモリ（第２のフレームメモリ）、３は入力映像信号に対して適宜水平方向または垂直方向における縮小処理を実施するとともにフレームメモリに対する書き込みアドレスを生成して画像データを書き込む画像データ書き込み手段、４は画像データ書き込み手段３から伝送されるフレーム毎の画像データをフレームメモリ１またはフレームメモリ２に交互に書き込むように伝送路の接続を切り換える書き込み側スイッチ（第１のスイッチ）、５はフレームメモリに対する読み出しアドレスを生成して画像データを読み出すとともに適宜水平方向または垂直方向における拡大処理を実施して出力映像信号を生成する画像データ読み出し手段、６はフレーム１またはフレーム２から交互にあるいは適宜連続してフレーム毎の画像データを読み出して画像データ読み出し手段５に伝送するように伝送路の接続を切り換える読み出し側スイッチ（第２のスイッチ）、７は入力映像信号に係る画像データのライン数を２フレーム連続に計数する書き込み側カウンタ、８は出力映像信号に係る画像データのライン数を２フレーム連続に計数する読み出し側カウンタ、９は画像データ読み出し手段５を動作させる読み出し側クロック信号のクロック周期を基準にして入力映像信号に含まれる水平同期信号（ＨＳＹＮＣ）の周期を測定する水平同期周期計測手段、１０は書き込み側カウンタ７の計数値および読み出し側カウンタ８の計数値並びに水平同期周期計測手段９により読み出し側クロック信号のクロック数として換算された水平同期信号の周期等を基にして追い越しが発生するか否かを判定して追い越しを回避するようにスイッチ６を制御する追い越し判定手段である。
【００１８】
書き込み側カウンタ７および読み出し側カウンタ８の計数値の初期化(リセット)については、例えばフレームメモリ１へ書き込まれるかあるいはフレームメモリ１から読み出される画像データを有する映像信号中のフレームの先頭位置を示す垂直同期信号（ＶＳＹＮＣ）の立ち上がりエッジを検出することで実施することができる。なお、両カウンタをリセットする回数やタイミングについては後述する。また、画像データ書き込み手段３は入力映像信号を基にしてＰＬＬによりロックされる周波数のクロック信号で動作し、画像データ読み出し手段５は受信装置における既定の周波数のクロック信号（読み出し側クロック信号）で動作する。
【００１９】
図２は、水平同期周期計測手段９内において水平同期信号の周期を計測する回路の一例を示す回路図である。図２において、１１はクロック数の計数を停止する際にＨレベルとなるCNT_STOP信号およびクロック数の計数値を初期化する際にＨレベルとなるCNT_CLR信号を入力するＯＲゲート、１２はセット端子にクロック数の計数を開始する際にＨレベルとなるCNT_START信号を入力しリセット端子にＯＲゲート１１の出力信号を入力するＳＲフリップフロップ、１３はＳＲフリップフロップ１２の出力信号をイネーブル信号として読み出し側クロック信号ＲＣＫのクロック数を計数するカウンタ、１４はカウンタ１３の計数値を所定のタイミングでラッチして水平同期信号の周期に対応するクロック数に応じた計数値ＨＣＫを保持するラッチである。なお、カウンタ１３およびラッチ１４からは、それぞれクロック数に応じた所定ビットの計数値Ｃ_０〜Ｃ_ｎ、Ｑ_０〜Ｑ_ｎが出力される。
【００２０】
次に、動作について説明する。
図３は、入力映像信号に係る画サイズおよびフレームメモリ上でのアドレス更新状況を示す図である。画像データ書き込み手段３は、ＰＣ等から入力される入力映像信号に含まれる画サイズフォーマット信号を基にして、図３（ａ）に示されるような有効画範囲を特定するための複数のパラメータ値を検出する。図３（ａ）に示されるパラメータ値はそれぞれ書き込み側の画サイズを特定するものであり、ＶＡＷはトータルライン数、ＶＥＷは画像有効ライン数、ＶＳＷは画像開始ライン数、ＨＡＷはトータル画素数、ＨＥＷは画像有効画素数、ＨＳＷは画像開始画素数である。有効画範囲が特定されれば、図３（ｂ）に示されるように、有効画範囲に係る画像データが伝送されるのに応じて、当該画像データを書き込むようにフレームメモリ上におけるアクセス位置を逐次的に更新する。なお、ＴＷＳ１等の時間軸上の位置を特定する変数については後述する。
【００２１】
図４は、出力映像信号に係る画サイズおよびフレームメモリ上でのアドレス更新状況を示す図である。画像データ読み出し手段５は、受信装置に一体的にあるいは個別に設けられた表示装置に係る仕様あるいは受信装置内で適宜為される各種設定等に応じて、図４（ａ）に示されるような有効画範囲を特定するための複数のパラメータ値を導出する。図４（ａ）に示されるパラメータ値はそれぞれ読み出し側の画サイズを特定するものであり、ＶＡＲはトータルライン数、ＶＥＲは画像有効ライン数、ＶＳＲは画像開始ライン数、ＨＡＲはトータル画素数、ＨＥＲは画像有効画素数、ＨＳＲは画像開始画素数である。有効画範囲が特定されれば、図４（ｂ）に示されるように、有効画範囲に係る画像データを伝送するのに応じて、当該画像データを読み出すようにフレームメモリ上におけるアクセス位置を逐次的に更新する。なお、ＴＲＳ等の時間軸上の位置を特定する変数については後述する。
【００２２】
図５は、入力映像信号に含まれる水平同期信号の周期を計測する際の各信号の変化を示すタイミングチャートである。水平同期周期計測手段９は、論理ゲートやカウンタ等を用いて入力映像信号から検出される水平同期信号ＨＳＹＮＣに応じて、信号CNT_CLR、信号CNT_STARTおよび信号CNT_STOPを生成する。信号CNT_CLRがアクティブすなわちＨレベルとなると、ＯＲゲート１１の出力がＨレベルとなってカウンタ１３のイネーブル信号として与えられるＳＲフリップフロップ１２の出力信号がＬレベルとなるとともに、カウンタ１３のリセット端子にＨレベルの信号が入力されるから、カウンタ１３の計数値をゼロに初期化する。次に、信号CNT_STARTがＨレベルとなると、カウンタ１３に対するイネーブル信号として与えられるＳＲフリップフロップ１２の出力信号がＨレベルとなり、カウンタ１３は読み出し側クロック信号ＲＣＫのクロック数の計数を開始する。次に、信号CNT_STOPがＨレベルとなると、カウンタ１３に対するイネーブル信号として与えられるＳＲフリップフロップ１２の出力信号がＬレベルとなって、カウンタ１３はクロック数の計数を停止する。また、ラッチ１４は、カウンタ１３により計数された計数値をラッチして、水平同期信号の周期に対応するクロック数ＨＣＫを保持する。
【００２３】
次に、フレームメモリに対する書き込み期間の特定について説明する。ここでは、画像データ読み出し手段５が有効画範囲に係る画像データを読み出すためにフレームメモリ１またはフレームメモリ２の先頭ラインへのアクセスを開始する数ライン前の時点を基準時点として、当該基準時点からの正負方向での時間差を読み出し側クロック信号のクロック数に換算することで、画像データ書き込み手段３によるフレームメモリ１またはフレームメモリ２に対する画像データの書き込み開始時点および書き込み終了時点を特定するものとする。追い越し判定手段１０は、図３（ｂ）にＴＷＫとして示される基準時点において書き込み側カウンタ７の計数値を読み出す。この計数値として与えられるライン番号ＶＰＷがトータルライン数ＶＡＷ以下の場合、すなわち画像データ書き込み手段３がフレームメモリ１に対して書き込み可能に接続されているものと判断される場合には、画像データ書き込み手段３が基準時点において書き込み可能に接続されているフレームメモリ（以下、適宜現書き込みフレームメモリと称するものとする）に係る書き込み開始時点ＴＷＳ１は式（１）に示すように与えられ、書き込み終了時点ＴＷＥ１は式（２）に示すように与えられる。
ＴＷＳ１＝（−ＶＰＷ＋ＶＳＷ）＊ＨＣＫ（１）
ＴＷＥ１＝（−ＶＰＷ＋ＶＳＷ＋ＶＥＷ）＊ＨＣＫ（２）
【００２４】
また、ライン番号ＶＰＷがトータルライン数ＶＡＷより大きい場合、すなわち画像データ書き込み手段３がフレームメモリ２に対して書き込み可能に接続されているものと判断される場合には、現書き込みフレームメモリに係る書き込み開始時点ＴＷＳ１は式（３）に示すように与えられ、書き込み終了時点ＴＷＥ１は式（４）に示すように与えられる。
ＴＷＳ１＝（−ＶＰＷ＋ＶＳＷ＋ＶＡＷ）＊ＨＣＫ（３）
ＴＷＥ１＝（−ＶＰＷ＋ＶＳＷ＋ＶＥＷ＋ＶＡＷ）＊ＨＣＫ（４）
【００２５】
また、現書き込みフレームメモリの次に書き込みを実施するフレームメモリ（以下、適宜次書き込みフレームメモリと称するものとする）に係る書き込み開始時点ＴＷＳ２は式（５）に示すように与えられ、書き込み終了時点ＴＷＥ２は式（６）に示すように与えられる。
ＴＷＳ２＝ＴＷＳ１＋ＶＡＷ＊ＨＣＫ（５）
ＴＷＥ２＝ＴＷＥ１＋ＶＡＷ＊ＨＣＫ（６）
【００２６】
次に、フレームメモリに対する読み出し期間の特定について説明する。ここでも、画像データ読み出し手段５が有効画範囲に係る画像データを読み出すためにフレームメモリ１またはフレームメモリ２の先頭ラインへのアクセスを開始する数ライン前の時点を基準時点として、当該基準時点からの正負方向での時間差を読み出し側クロック信号のクロック数に換算することで、画像データ読み出し手段５によるフレームメモリ１またはフレームメモリ２に対する画像データの読み出し開始時点および読み出し終了時点を特定するものとする。追い越し判定手段１０は、図４（ｂ）にＴＲＫとして示される基準時点において読み出し側カウンタ８の計数値を読み出す。この計数値として与えられるライン番号ＶＰＲがトータルライン数ＶＡＲ以下の場合には、画像データ読み出し手段５が基準時点においてフレームメモリ１に対して読み出し可能に接続されているものと判断される。また、ライン番号ＶＰＲがトータルライン数ＶＡＲより大きい場合には、画像データ読み出し手段５が基準時点においてフレームメモリ２に対して読み出し可能に接続されているものと判断される。
【００２７】
また、基準時点と画像データ読み出し手段５に係る読み出し開始時点との間に存在するライン数をＶＭとし、画像データ読み出し手段５が１ラインすなわち画素数ＨＡＲだけ走査するのに要する読み出し側クロック信号のクロック数をＮＣＫとすると、画像データ読み出し手段５が基準時点において読み出し可能に接続されているフレームメモリ（以下、適宜現読み出しフレームメモリと称するものとする）に係る読み出し開始時点ＴＲＳは式（７）に示すように与えられ、読み出し終了時点ＴＲＥは式（８）に示すように与えられる。なお、読み出し側で１ライン走査するのに要するクロック数ＮＣＫは、表示装置に係る仕様あるいは受信装置内で適宜為される各種設定等に応じて、予め導出されているものとする。
ＴＲＳ＝ＶＭ＊ＮＣＫ（７）
ＴＲＥ＝（ＶＭ＋ＶＥＲ）＊ＮＣＫ（８）
【００２８】
次に、フレームメモリに対する画像データ書き込み手段３および画像データ読み出し手段５に係る種々のアクセス状況に応じての追い越し判定について説明する。ＶＰＷとＶＡＷとの比較に基づいて画像データ書き込み手段３が画像データ書き込み可能に接続されるフレームメモリを特定するとともに、ＶＰＲとＶＡＲとの比較に基づいて画像データ読み出し手段５が画像データ読み出し可能に接続されるフレームメモリを特定することで、画像データ書き込み手段３および画像データ読み出し手段５がそれぞれ接続されているフレームメモリが同一であるか否かを判定できる。追い越しについての判定は、基準時点において画像データ書き込み手段３と画像データ読み出し手段５とが同一のフレームメモリに接続されている場合と、異なるフレームメモリに接続されている場合とに分けて為される。
【００２９】
図６は、画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の一例を示す図である。図６において、実線は画像データ読み出し手段５がアクセスするフレームメモリ上のアドレス更新状況を示し、破線は画像データ書き込み手段３がアクセスするフレームメモリ上のアドレス更新状況を示す。なお、以下に示される同様の図においても実線および破線はそれぞれ上記と同じ意味を有するものとする。この例では、基準時点において画像データ書き込み手段３と画像データ読み出し手段５とは同一のフレームメモリに対して接続されているものとする。この場合、画像データ読み出し手段５が画像データ書き込み手段３より先に現読み出しフレームメモリに対するアクセスを開始するとともに、画像データ読み出し手段５が画像データ書き込み手段３より先に現読み出しフレームメモリに対するアクセスを終了するから、追い越しが発生することはない。したがって、以下の式（９）および式（１０）を満たせば、フレームメモリに係るアドレス更新状況は図６に示されるような形態となるから、追い越しは発生しないものと判定することができる。なお、式（９）および式（１０）については、誤判定を防止するために、所定のクロック数分のマージンＴＭを見込むものとする。
ＴＲＳ＋ＴＭ＜ＴＷＳ１（９）
ＴＲＥ＋ＴＭ＜ＴＷＥ１（１０）
【００３０】
図７は、画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。この例でも、画像データ書き込み手段３と画像データ読み出し手段５とは同一のフレームメモリに対して接続されているものとする。この場合、画像データ書き込み手段３が画像データ読み出し手段５より先に現読み出しフレームメモリに対するアクセスを開始するとともに、画像データ書き込み手段３が画像データ読み出し手段５より先に現読み出しフレームメモリに対するアクセスを終了するから、追い越しが発生することはない。したがって、以下の式（１１）および式（１２）を満たせば、フレームメモリに係るアドレス更新状況は図７に示されるような形態となるから、追い越しは発生しないものと判定することができる。
ＴＷＳ１＋ＴＭ＜ＴＲＳ（１１）
ＴＷＥ１＋ＴＭ＜ＴＲＥ（１２）
【００３１】
図８は、画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。この例でも、基準時点において画像データ書き込み手段３と画像データ読み出し手段５とは同一のフレームメモリに対して接続されているものとする。この場合、追い越しが発生しているために、式（９）および式（１０）を同時に満たすこともなく、式（１１）および式（１２）を同時に満たすこともない。
【００３２】
図９は、画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。この例では、基準時点において画像データ書き込み手段３と画像データ読み出し手段５とは異なるフレームメモリに対して接続されているものとする。この際、現読み出しフレームメモリと次書き込みフレームメモリとが同一のフレームメモリであるから、これらフレームメモリについて追い越しが発生するか否かを判定する必要がある。この場合、画像データ読み出し手段５が画像データ書き込み手段３より先に現読み出しフレームメモリに対するアクセスを開始するとともに、画像データ読み出し手段５が画像データ書き込み手段３より先に現読み出しフレームメモリに対するアクセスを終了するから、追い越しが発生することはない。したがって、以下の式（１３）および式（１４）を満たせば、フレームメモリに係るアドレス更新状況は図９に示されるような形態となるから、追い越しは発生しないものと判定することができる。
ＴＲＳ＋ＴＭ＜ＴＷＳ２（１３）
ＴＲＥ＋ＴＭ＜ＴＷＥ２（１４）
【００３３】
図１０は、画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。この例でも、基準時点において画像データ書き込み手段３と画像データ読み出し手段５とは異なるフレームメモリに対して接続されているものとする。この際、現読み出しフレームメモリと次書き込みフレームメモリとが同一のフレームメモリとなる。この場合、画像データ書き込み手段３が画像データ読み出し手段５より先に現読み出しフレームメモリに対するアクセスを開始するとともに、画像データ書き込み手段３が画像データ読み出し手段５より先に現読み出しフレームメモリに対するアクセスを終了するから、追い越しが発生することはない。したがって、以下の式（１５）および式（１６）を満たせば、フレームメモリに係るアドレス更新状況は図１０に示されるような形態となるから、追い越しは発生しないものと判定することができる。
ＴＷＳ２＋ＴＭ＜ＴＲＳ（１５）
ＴＷＥ２＋ＴＭ＜ＴＲＥ（１６）
【００３４】
図１１は、画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。この例でも、基準時点において画像データ書き込み手段３と画像データ読み出し手段５とは異なるフレームメモリに対して接続されているものとする。この場合、追い越しが発生しているために、式（１３）および式（１４）を同時に満たすこともなく、式（１５）および式（１６）を同時に満たすこともない。
【００３５】
次に、全体的な追い越し判定方法について説明する。図１２は、この発明の実施の形態１による追い越し判定方法を示すフローチャートである。画像データ読み出し手段５が有効画範囲に係る画像データを読み出すためにフレームメモリ１またはフレームメモリ２の先頭ラインへのアクセスを開始する数ライン前すなわち基準時点になると、現読み出しフレームメモリを対象とする追い越し判定処理を開始する（ステップＳＴ１）。この際、追い越し判定手段１０は、基準時点における書き込み側カウンタ７の計数値ＶＰＷおよび読み出し側カウンタ８の計数値ＶＰＲを読み出して、現書き込みフレームメモリに係る書き込み開始時点ＴＷＳ１、書き込み終了時点ＴＷＥ１、次書き込みフレームメモリに係る書き込み開始時点ＴＷＳ２、書き込み終了時点ＴＷＥ２、現読み出しフレームメモリに係る読み出し開始時点ＴＲＳ、読み出し終了時点ＴＲＥを演算する。
【００３６】
次に、基準時点において読み出された書き込み側カウンタ７の計数値ＶＰＷが書き込み側画面のトータルライン数ＶＡＷ以下であるか否かを判定する（ステップＳＴ２）。ステップＳＴ２において、判定がＹｅｓの場合には、画像データ書き込み手段３がフレームメモリ１にアクセスしていることを意味し、書き込み側フラグをセットする（ステップＳＴ３）。ステップＳＴ２において、判定がＮｏの場合には、画像データ書き込み手段３がフレームメモリ２にアクセスしていることを意味し、書き込み側フラグをクリアする（ステップＳＴ４）。
【００３７】
次に、基準時点において読み出された読み出し側カウンタ８の計数値ＶＰＲが読み出し側画面のトータルライン数ＶＡＲ以下であるか否かを判定する（ステップＳＴ５）。ステップＳＴ５において、判定がＹｅｓの場合には、画像データ読み出し手段５がフレームメモリ１にアクセスしていることを意味し、読み出し側フラグをセットする（ステップＳＴ６）。ステップＳＴ５において、判定がＮｏの場合には、画像データ読み出し手段５がフレームメモリ２にアクセスしていることを意味し、読み出し側フラグをクリアする（ステップＳＴ７）。次に、書き込み側フラグと読み出し側フラグとのＸＯＲ（イクスクルーシブ・オア）を演算する（ステップＳＴ８）。そして、演算されたＸＯＲ値が０であるか否かを判定する（ステップＳＴ９）。
【００３８】
ステップＳＴ９における判定がＹｅｓの場合には、現書き込みフレームメモリと現読み出しフレームメモリとが同一であることを意味し、現書き込みフレームメモリに係る書き込み開始時点ＴＷＳ１と現読み出しフレームメモリに係る読み出し開始時点ＴＲＳとについて式（９）を満たすか否かを判定する（ステップＳＴ１０）。ステップＳＴ１０においてＹｅｓと判定された場合には、現書き込みフレームメモリに係る書き込み終了時点ＴＷＥ１と現読み出しフレームメモリに係る読み出し終了時点ＴＲＥとについて式（１０）を満たすか否かを判定する（ステップＳＴ１１）。ステップＳＴ１１においてＹｅｓと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生することはないと判断できるから、追い越し判定フラグをクリアする（ステップＳＴ１２）。ステップＳＴ１１においてＮｏと判定された場合には画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生する可能性が大であると判断できるから、追い越し判定フラグをセットする(ステップＳＴ１３)。
【００３９】
ステップＳＴ１０においてＮｏと判定された場合には、現書き込みフレームメモリに係る書き込み開始時点ＴＷＳ１と現読み出しフレームメモリに係る読み出し開始時点ＴＲＳとについて式（１１）を満たすか否かを判定する（ステップＳＴ１４）。ステップＳＴ１４においてＹｅｓと判定された場合には、現書き込みフレームメモリに係る書き込み終了時点ＴＷＥ１と現読み出しフレームメモリに係る読み出し終了時点ＴＲＥとについて式（１２）を満たすか否かを判定する（ステップＳＴ１５）。ステップＳＴ１５においてＹｅｓと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生することはないと判断できるから、追い越し判定フラグをクリアする（ステップＳＴ１６）。
【００４０】
ステップＳＴ１４においてＮｏと判定された場合には、現読み出しフレームメモリに対する画像データ書き込み手段３に係る書き込み開始時点ＴＷＳ１と画像データ読み出し手段５に係る読み出し開始時点ＴＲＳとが非常に近接していると考えられるから、追い越しが発生する可能性が高く、追い越し判定フラグをセットする（ステップＳＴ１７）。また、ステップＳＴ１５においてＮｏと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生する可能性が大であると判断できるから、追い越し判定フラグをセットする（ステップＳＴ１７）。
【００４１】
ステップＳＴ９においてＮｏと判定された場合には、現書き込みフレームメモリと現読み出しフレームメモリとが異なることを意味し、次書き込みフレームメモリに係る書き込み開始時点ＴＷＳ２と現読み出しフレームメモリに係る読み出し開始時点ＴＲＳとについて式（１３）を満たすか否かを判定する（ステップＳＴ１８）。ステップＳＴ１８においてＹｅｓと判定された場合には、次フレームメモリに係る書き込み終了時点ＴＷＥ２と現フレームメモリに係る読み出し終了時点ＴＲＥとについて式（１４）を満たすか否かを判定する（ステップＳＴ１９）。ステップＳＴ１９においてＹｅｓと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生することはないと判断できるから、追い越し判定フラグをクリアする（ステップＳＴ２０）。ステップＳＴ１９においてＮｏと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生する可能性が大であると判断できるから、追い越し判定フラグをセットする（ステップＳＴ２１）。
【００４２】
ステップＳＴ１８においてＮｏと判定された場合には、次書き込みフレームメモリに係る書き込み開始時点ＴＷＳ２と現読み出しフレームメモリに係る読み出し開始時点ＴＲＳとについて式（１５）を満たすか否かを判定する（ステップＳＴ２２）。ステップＳＴ２２においてＹｅｓと判定された場合には、次書き込みフレームメモリに係る書き込み終了時点ＴＷＥ２と現読み出しフレームメモリに係る読み出し終了時点ＴＲＥとについて式（１６）を満たすか否かを判定する（ステップＳＴ２３）。ステップＳＴ２３においてＹｅｓと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生することはないと判断できるから、追い越し判定フラグをクリアする（ステップＳＴ２４）。
【００４３】
ステップＳＴ２２においてＮｏと判定された場合には、現読み出しフレームメモリに対する画像データ書き込み手段３に係る書き込み開始時点ＴＷＳ２と画像データ読み出し手段５に係る読み出し開始時点ＴＲＳとが非常に近接していると考えられるから、追い越しが発生する可能性が高く、追い越し判定フラグをセットする（ステップＳＴ２５）。また、ステップＳＴ２３においてＮｏと判定された場合には、画像データ読み出し手段５が現読み出しフレームメモリに対して読み出しを実施している間において追い越しが発生する可能性が大であると判断できるから、追い越し判定フラグをセットする（ステップＳＴ２５）。
【００４４】
ステップＳＴ１２、ステップＳＴ１３、ステップＳＴ１６、ステップＳＴ１７、ステップＳＴ２０、ステップＳＴ２１、ステップＳＴ２４およびステップＳＴ２５の処理に続いては、追い越し判定フラグが確定したことを受けて、アクセス対象のフレームメモリに係る追い越し判定処理を終了する（ステップＳＴ２６）。追い越し判定手段１０は、上記の追い越し判定処理により確定された追い越し判定フラグを参照し、追い越し判定フラグがセットされている場合には第２のスイッチ６を制御して、画像データ読み出し手段５に同一のフレームメモリを２度連続して読み出させる。
【００４５】
なお、書き込み側カウンタ７については、計数エラーを防止するために、２フレームに１度計数値をリセットする。例えば、フレームメモリ１に係る書き込み開始時点毎に、フレームメモリ１の先頭ラインに応じた所定のライン番号を示すように計数値をリセットする。また、読み出し側カウンタ８については、計数エラーを防止するとともに、追い越し判定手段１０の指示に基づきフレームメモリ１またはフレームメモリ２に対して画像データの読み出しを２度連続して実施できるようにするために、１フレームに１度計数値をリセットする。例えば、フレームメモリ１またはフレームメモリ２に係る読み出し開始時点毎に、それぞれフレームメモリ１の先頭ラインに応じた所定のライン番号またはフレームメモリ２の先頭ラインに応じた所定のライン番号を示すように計数値をリセットする。各フレーム毎に読み出し開始時点よりも所定数のラインだけ前の基準時点において実施される追い越し判定処理において、追い越しが発生すると判定された場合には、追い越し判定手段１０の指示に基づき、前回読み出したフレームメモリの先頭ラインに応じた所定のライン番号を示すように計数値をリセットする。
【００４６】
以上のように、この実施の形態１によれば、フレームメモリ１と、フレームメモリ２と、書き込み側スイッチ４と読み出し側スイッチ６と、２つのフレームメモリに書き込む画像データのライン数を２フレーム連続に計数する書き込み側カウンタ７と、２つのフレームメモリから読み出す画像データのライン数を２フレーム連続に計数する読み出し側カウンタ８とを有して構成される映像処理装置において、追い越し判定手段１０により、基準時点で読み出された書き込み側カウンタ７の計数値および読み出し側カウンタ８の計数値に基づいて、現書き込みフレームメモリおよび現読み出しフレームメモリをそれぞれ特定するとともに、現書き込みフレームメモリおよび次書き込みフレームメモリに対する書き込み開始時点、書き込み終了時点、並びに現読み出しフレームメモリに対する読み出し開始時点、読み出し終了時点を演算して、追い越しが発生するか否かを判定するように構成したので、所定のマージンを設けての時間軸上における書き込み開始時点と読み出し開始時点との比較並びに書き込み終了時点と読み出し終了時点との比較の結果に応じて追い越しが発生するか否かを判定することがことができるから、追い越しの判定精度を上げることができて、入力映像信号と出力映像信号とのフレーム周波数の差に対する対応範囲を大きくとることが可能となる。また、入力映像信号または出力映像信号に係る垂直方向の画サイズが変化するとフレームメモリに対する書き込み速度または読み出し速度が変化して見かけ上フレーム周波数が変化するのと同様の動作が生じるが、追い越しの判定精度を上げることで、同様に入力映像信号または出力映像信号に係る垂直方向の画サイズの変化に対する対応範囲を大きくとることが可能となる。さらに、追い越しの検出精度を上げることで、２度読みを最小限に抑えて良好な映像を提供することができるという効果を奏する。
【００４７】
また、水平同期周期計測手段９により、入力映像信号に含まれる水平同期信号の周期を読み出し側クロック信号に係るクロック数に対応させて検出し、フレームメモリ１またはフレームメモリ２に対する書き込み開始時点、書き込み終了時点、読み出し開始時点および読み出し終了時点をそれぞれ基準時点からの正負方向での時間差に相当する読み出し側クロック信号のクロック数により表現するようにしたので、読み出し側クロック信号のクロック数という共通の尺度に基づいて書き込み開始時点、書き込み終了時点、読み出し開始時点および読み出し終了時点を特定することができるから、追い越しの判定を比較的簡易な回路構成または処理手順により実施することができるという効果を奏する。
【００４８】
また、追い越し判定手段１０により、基準時点において書き込み側カウンタ７の計数値および読み出し側カウンタ８の計数値を読み出し、追い越しが発生すると予測される場合には、前回読み出しを実施したフレームメモリから再度読み出しを実施するように読み出し側スイッチ６を制御するようにしたので、追い越しが発生するのを確実に回避することができてより良好な映像を提供することができるという効果を奏する。
【００４９】
また、フレームメモリ１またはフレームメモリ２から読み出しが開始される毎に、例えば読み出し開始時点において、読み出し対象とされているフレームメモリに対応して所定のライン番号を示すように読み出し側カウンタ８の計数値をリセットするように構成したので、追い越しが発生すると予測される場合に、読み出し側カウンタ８の計数値を２度読みされるフレームメモリに応じたライン番号を示すようにリセットすることが可能となり、読み出し側カウンタ８の計数値を読み出し動作に常に整合させることが可能となり、映像処理装置が常時正常に動作することを担保することができるという効果を奏する。
【００５０】
なお、上記実施の形態１により説明される映像処理装置および追い越し判定方法は、本願発明を限定するものではなく、例示することを意図して開示されているものである。本願発明の技術的範囲は特許請求の範囲の記載により定められるものであり、特許請求の範囲に記載された技術的範囲内において種々の設計的変更が可能である。例えば、上記実施の形態においては、入力映像信号および出力映像信号ともにプログレッシブの信号フォーマットであることを前提として説明を為しているが、フレームメモリに対する書き込み開始時点、書き込み終了時点、読み出し開始時点、読み出し終了時点に係る演算方法をインタレースの信号フォーマットを有する入力映像信号または出力映像信号に適合させることで、入力映像信号および映像出力信号のいずれか一方または両方をインタレースの信号フォーマットを有する映像信号とした場合にも本願発明を適用できることは明白であろう。また、追い越し判定手段１０については、専用のハードウエアで実現できることは勿論であるが、追い越し判定処理に係る演算には高速性が要求されないことから、ＲＯＭ等に格納された追い越し判定用の所定のプログラムをＣＰＵで実行することで実現することも可能である。
【００５１】
【発明の効果】
以上のように、この発明によれば、第１のフレームメモリと、第２のフレームメモリと、入力映像信号の書き込み先をいずれかのフレームメモリに設定する第１のスイッチと、出力映像信号の読み出し先をいずれかのフレームメモリに設定する第２のスイッチと、入力映像信号の画像データのライン数を２フレーム連続に計数する書き込み側カウンタと、出力映像信号の画像データのライン数を２フレーム連続に計数する読み出し側カウンタとを有して構成される映像処理装置において、書き込み手段により、第１のフレームメモリまたは第２のフレームメモリに対する書き込みアドレスを生成し、画像データを、第１のフレームメモリまたは第２のフレームメモリに書き込み、読み出し手段により、第１のフレームメモリまたは第２のフレームメモリに対する読み出しアドレスを生成するとともに、画像データを、第１のフレームメモリまたは第２のフレームメモリからクロック信号で読み出して出力映像信号を生成し、水平同期周期計測手段により、入力画像信号に含まれる水平同期信号の周期を計測し、水平同期信号の周期に対応したクロック信号のクロック数を出力し、追い越し判定手段により、第１のフレームメモリまたは第２のフレームメモリのいずれか一方に記憶されている画像データのフレームの先頭ラインへの読み出しのアクセスを開始する数ライン前の時点を基準時点として、書き込み開始時点、書き込み終了時点、読み出し開始時点、および読み出し終了時点のそれぞれと基準時点との正負方向での時間差のそれぞれをクロック信号のクロック数に換算することで、書き込み開始時点、書き込み終了時点、読み出し開始時点、および読み出し終了時点のそれぞれを特定するとともに、読み出し開始時点が、書き込み開始時点に対して所定のクロック数分より先行し、かつ、読み出し終了時点が、書き込み終了時点に対して所定のクロック数分より先行しないとき、書き込み開始時点が、読み出し開始時点に対して所定のクロック数分より先行し、かつ、書き込み終了時点が、読み出し終了時点に対して所定のクロック数分より先行しないとき、または、画像データの読み出し開始時点と、画像データの書き込み開始時点との時間差が、所定のクロック数分以下で表されるときに、追い越しが発生すると判定して、第１のフレームメモリおよび第２のフレームメモリのうちの前回読み出しを実施したものから再度読み出しを実施するように第２のスイッチを制御することができるから、追い越しの判定精度を上げることができて入力映像信号と出力映像信号とのフレーム周波数の差に係る対応範囲を大きくとることができるとともに、２度読みを最小限に抑えて良好な映像を提供できるという効果を奏する。
【００５４】
この発明によれば、第１のフレームメモリまたは第２のフレームメモリから読み出しが開始される毎に、読み出し開始時点近傍において、読み出しが実施されるフレームメモリに対応させて読み出し側カウンタに所定のライン番号が計数値として設定されるようにしたので、追い越しが発生すると予測される際には、読み出し側カウンタの計数値を２度読みされるフレームメモリに応じたライン番号に設定することが可能となり、読み出し側カウンタの計数値を読み出し動作に常に整合させることが可能となり、映像処理装置が常時正常に動作することを担保することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態１による映像処理装置の構成の一例を示すブロック図である。
【図２】水平同期信号の周期を計測する回路の一例を示す回路図である。
【図３】入力映像信号に係る画サイズおよびフレームメモリ上でのアドレス更新状況を示す図である。
【図４】出力映像信号に係る画サイズおよびフレームメモリ上でのアドレス更新状況を示す図である。
【図５】水平同期信号の周期を計測する際に生成される各信号の変化を示すタイミングチャートである。
【図６】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の一例を示す図である。
【図７】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。
【図８】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。
【図９】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。
【図１０】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。
【図１１】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。
【図１２】この発明の実施の形態１による追い越し判定方法を示すフローチャートである。
【図１３】従来の映像処理装置の構成の一例を示すブロック図である。
【図１４】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の一例を示す図である。
【図１５】画像データの書き込み並びに読み出しに際してのフレームメモリに係るアドレス更新状況の他の例を示す図である。
【図１６】画像データの書き込み並びに読み出しに際してのフレームメモリに対するアクセス状況を示すタイミングチャートである。
【符号の説明】
１フレームメモリ（第１のフレームメモリ）、２フレームメモリ（第２のフレームメモリ）、３画像データ書き込み手段、４書き込み側スイッチ（第１のスイッチ）、５画像データ読み出し手段、６読み出し側スイッチ（第２のスイッチ）、７書き込み側カウンタ、８読み出し側カウンタ、９水平同期周期計測手段、１０追い越し判定手段、１１ＯＲゲート、１２ＳＲフリップフロップ、１３カウンタ、１４ラッチ[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a video processing apparatus that changes the frame frequency and image size of an input video signal and outputs the video signal. In particular, the video processing apparatus performs writing and reading of image data using two frame memories, and a frame. Determine overtaking between write and read operations on memoryVideo processingRegarding the method.
[0002]
[Prior art]
In a receiving device such as a set-top box or a television receiver that inputs video signals transmitted based on a plurality of transmission methods, a display (display) that provides the input video signals integrally or individually with the receiving device. The video signal corresponding to the specifications related to the specification) or the video signal corresponding to the setting appropriately made in the receiving apparatus (hereinafter, the converted video signal shall be referred to as an output video signal). . For example, a broadcast system video signal has a frame frequency such as 59.94 Hz, 60 Hz, while a video signal output from a personal computer has a wide frame frequency such as 60 Hz to 100 Hz. There is a difference between the input video signal and the output video signal regarding the frame frequency, the image size, and the like. In the receiving apparatus, a video processing apparatus that converts a frame frequency or the like is provided so as to compensate for such a difference between the video signals.
[0003]
FIG. 13 is a block diagram showing an example of the configuration of a conventional video processing apparatus. In FIG. 13, 101 is a first frame memory capable of storing image data for one frame, 102 is a second frame memory capable of storing image data for one frame, and 103 is appropriately horizontal with respect to an input video signal. Image data writing means for performing reduction processing in the direction and vertical direction and generating a write address for the frame memory and alternately writing image data to the frame memory 101 and the frame memory 102; 104 generates a read address for the frame memory Basically, this is image data reading means for alternately reading image data from the frame memory 101 and the frame memory 102 and appropriately performing enlargement processing in the horizontal and vertical directions to generate an output video signal. The frame memory 101 and the frame memory 102 are each divided into four storage areas a₁, A₂, A₃, A₄And storage area b₁, B₂, B₃, B₄It is comprised so that it may have. The reason why the reduction process is performed on the input side and the enlargement process is performed on the output side with the frame memories 101 and 102 interposed therebetween is to reduce the data capacity stored in the frame memory and increase the bandwidth utilization efficiency. It is.
[0004]
FIG. 14 is a diagram illustrating an example of an address update state related to the frame memory when writing image data and reading image data. In FIG. 14, the horizontal axis indicates time, and the vertical axis indicates the storage position on the frame memory accessed by a write or read operation to the frame memory as the line number of the image data. Note that the vertical synchronization signal (VSYNC period) included in the blanking period is not actually accessed to the frame memory, so it should be represented as a straight line at the same level as the blanking period. In order to be able to specify the position, it was decided to project it out of the storage area of the frame memory. In the following description, such illustrations relating to VSYNC will be made similarly. A solid line indicates an address update state on the frame memory accessed by the image data reading unit 104, and a broken line indicates an address update state on the frame memory accessed by the image data writing unit 103. In the address update situation as shown in FIG. 14, when the access target of the image data writing means 103 and the image data reading means 104 is the same frame memory, the written frame image is read immediately. Will be displayed.
[0005]
FIG. 15 is a diagram showing an example of the address update status as in FIG. Also in FIG. 15, the solid line indicates the address update status related to the read side access, and the broken line indicates the address update status related to the write side access. As shown in FIG. 15, due to the difference in frame frequency between the input video signal and the output video signal, the access by the image data writing means 103 and the access by the image data reading means 104 are the same on the same frame memory. There may be a conflict for the address. As a result, an image based on the image data related to the frame currently being written is displayed before an access collision occurs, and after the access collision occurs, a frame written before the current writing frame is displayed. As a result, an image based on the image data is displayed, and the image is disturbed. In this way, a phenomenon in which an access collision occurs on the frame memory due to the difference between the writing speed and the reading speed and the image is disturbed is called “overtaking”.
[0006]
In the conventional video processing apparatus, when the storage area accessed by the image data writing means 103 and the storage area accessed by the image data reading means 104 are close to each other, the image data reading means 104 is continuously twice for the same frame memory. By performing the reading, the occurrence of the overtaking as described above is avoided. FIG. 16 is a timing chart showing an access status to the frame memory when writing and reading image data. The image data writing means 103 alternately writes image data to the frame memories 101 and 102 at the frame frequency Fi (Hz), and the image data reading means 104 is written to the frame memories 101 and 102 at the frame frequency Fo (Hz). It is assumed that image data is alternately read out.
[0007]
The image data reading unit 104 detects a storage area accessed by the image data writing unit 103 immediately before starting reading of each frame memory, and determines whether or not there is a possibility of overtaking. When the image data reading means 104 tries to read image data from the frame memory 101, the storage area accessed by the image data writing means 103 is b.₄Or a₁If so, it is determined that overtaking may occur, and the image data reading unit 104 reads the image data from the frame memory 102 again. When the image data reading unit 104 is to read image data from the frame memory 102, the storage area accessed by the image data writing unit 103 is a.₄Or b₁If so, it is determined that the overtaking may occur, and the image data reading unit 104 reads the image data from the frame memory 101 again. In the example shown in FIG. 16, when the image data reading unit 104 starts access to the frame memory 101 at time A, the image data writing unit 103 stores the storage area b.₄Since it is determined that there is a possibility that overtaking occurs because the image data is being accessed, the image data reading unit 104 reads the image data from the frame memory 102 again.
[0008]
[Problems to be solved by the invention]
In order to avoid overtaking on the frame memory, the conventional video processing apparatus employs the frame memory configuration and the overtaking determination method as described above. Therefore, as the difference between the frame period 1 / Fi of the image data writing unit 103 and the frame period 1 / Fo of the image data reading unit 104 becomes larger than ¼ Fi given as a threshold for overtaking determination, the input video signal When there is a difference in the frame frequency with the output video signal, there is a problem that the occurrence of overtaking cannot be avoided. In addition, in order to avoid overtaking, if the threshold value for overtaking determination is increased, there is a problem that the frequency of reading the image data of the same frame memory twice increases and the image quality deteriorates.
[0009]
The present invention has been made to solve the above-described problems. The present invention has been made to increase the range corresponding to the difference in frame frequency between the input video signal and the output video signal, and minimize the reading of the image data twice. It is an object of the present invention to provide a video processing apparatus and an overtaking determination method that can provide a good video while suppressing the noise.
[0010]
[Means for Solving the Problems]
  In the video processing apparatus according to the present invention, an input video signal having a first frame frequency is set to a frequency corresponding to a reference frequency for display on a display unit on which an output video is displayed with reference to a clock signal having a predetermined frequency. A video processing apparatus for converting to an output video signal having a frame frequency of 2, a first frame memory, a second frame memory, and a first to set a write destination of an input video signal in any one of the frame memories A switch, a second switch for setting a read destination of the output video signal in any one of the frame memories, a write address for the first frame memory or the second frame memory, and generating the image data in the first frame A writing means for writing to the memory or the second frame memory, and a read access to the first frame memory or the second frame memory. Generates the less, the image data, reading means from the first frame memory or the second frame memory is read out with a clock signal to generate an output video signal, the input video signalofWrite side counter that counts the number of lines of image data continuously for 2 frames, and output video signalofA horizontal counter that counts the number of lines of image data continuously for two frames, and measures the period of the horizontal synchronization signal included in the input image signal and outputs the number of clock signals corresponding to the period of the horizontal synchronization signal Image data stored in the cycle measuring means and either the first frame memory or the second frame memoryWith the reference time as the time several lines before the start of reading access to the first line of the frame, the write start time, write end time, read start time, and read end time in the positive and negative directions By converting each of the time differences into the number of clocks of the clock signal, each of the write start time, write end time, read start time, and read end time is specified, and the read start time is predetermined with respect to the write start time. If the read end time does not precede the write end time by a predetermined number of clocks, the write start time precedes the read start time by a predetermined number of clocks. And the end of writing is a predetermined clock with respect to the end of reading. If not preceded minute, or a read start point of the image data, the time difference between the writing start point of the image data, when represented by the following predetermined number of clocks, it is determined that the overtaking occurs,The first frame memory and the second frame memory are configured to have an overtaking determination means for controlling the second switch so as to perform reading again from the previous reading. It is.
[0011]
  The video processing apparatus according to the present invention is:The effective image range of the input video signal is specified by a plurality of parameter values, the effective image range of the output video signal is specified by a plurality of parameter values, and the writing means is in accordance with the specified effective image range of the input video signal, The input video signal is reduced in the horizontal direction or the vertical direction, and the reading means enlarges the input video signal in the horizontal direction or the vertical direction according to the effective image range of the specified output video signal. Is to be implemented.
[0013]
The video processing apparatus according to the present invention provides a read-side counter corresponding to the frame memory to be read in the vicinity of the read start time each time reading is started from the first frame memory or the second frame memory. A predetermined line number is set as a count value.
[0014]
  According to the video processing method of the present invention, an input video signal having a first frame frequency is set to a first frequency corresponding to a frequency used as a display reference of a display unit on which an output video is displayed with reference to a clock signal having a predetermined frequency. A video processing device that converts an output video signal having a frame frequency of 2 into a first frame memory capable of storing image data for one frame of the input video signal, and image data for one frame of the input video signal. A second frame memory that can be stored, a first switch that sets a write destination of the input video signal to either the first frame memory or the second frame memory, and a read destination of the output video signal to the first A second switch to be set in either the frame memory or the second frame memory, and an input video signalofWrite side counter that counts the number of lines of image data continuously for 2 frames, and output video signalofA video processing method for determining overtaking on a frame memory in a video processing apparatus configured to include a readout-side counter that continuously counts the number of lines of image data for two frames, the first frame memory or the first frame memory Generating a write address for the second frame memory, writing the image data to the first frame memory or the second frame memory, generating a read address for the first frame memory or the second frame memory, The step of reading out image data from the first frame memory or the second frame memory with a clock signal to generate an output video signal, measuring the period of the horizontal synchronizing signal included in the input image signal, and measuring the period of the horizontal synchronizing signal Outputting a clock number of a clock signal corresponding to Image data stored either one of the frame memory or the second frame memoryWith the reference time as the time several lines before the start of reading access to the first line of the frame, the write start time, write end time, read start time, and read end time in the positive and negative directions By converting each of the time differences into the number of clocks of the clock signal, each of the write start time, write end time, read start time, and read end time is specified, and the read start time is predetermined with respect to the write start time. If the read end time does not precede the write end time by a predetermined number of clocks, the write start time precedes the read start time by a predetermined number of clocks. And the end of writing is a predetermined clock with respect to the end of reading. If not preceded minute, or a read start point of the image data, the time difference between the writing start point of the image data, when represented by the following predetermined number of clocks, it is determined that the overtaking occurs,And a step of controlling the second switch so that the first frame memory and the second frame memory that have been read last time are read again.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below with reference to the accompanying drawings. In the following description, in order to clarify the correspondence between each element constituting the example described in the embodiment of the present invention and each element constituting the invention described in the claims. In addition, each element of the invention described in the claims corresponding to each element of the embodiment is indicated by parentheses as appropriate after each element of the embodiment in the description according to the embodiment of the present invention. And
[0017]
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a video processing apparatus according to Embodiment 1 of the present invention. In FIG. 1, 1 is a frame memory (first frame memory) capable of storing image data for one frame, 2 is a frame memory (second frame memory) capable of storing image data for one frame, and 3 is Image data writing means for performing reduction processing in the horizontal direction or vertical direction as appropriate on the input video signal and generating a write address for the frame memory to write image data, 4 for each frame transmitted from the image data writing means 3 The write side switch (first switch) 5 for switching the connection of the transmission path so as to alternately write the image data in the frame memory 1 or the frame memory 2 generates a read address for the frame memory and reads the image data as appropriate. Enlarging process in horizontal or vertical direction The image data reading means 6 for generating the output video signal is connected to the transmission path so that the image data for each frame is read out from the frame 1 or the frame 2 alternately or appropriately continuously and transmitted to the image data reading means 5. A read-side switch (second switch) for switching, 7 is a write-side counter that counts the number of lines of image data related to the input video signal continuously for 2 frames, and 8 is a frame of the number of lines of image data related to the output video signal that is continuous for 2 frames. A readout counter that counts the image data, and 9 is a horizontal synchronization period measuring means that measures the period of the horizontal synchronization signal (HSYNC) included in the input video signal with reference to the clock period of the readout clock signal that operates the image data readout means 5. 10 is the same as the count value of the write side counter 7 and the count value of the read side counter 8. In addition, the switch 6 is controlled so as to avoid overtaking by determining whether or not overtaking occurs based on the period of the horizontal synchronizing signal converted as the number of clocks of the readout side clock signal by the horizontal synchronizing period measuring means 9. This is an overtaking determination means.
[0018]
Regarding the initialization (reset) of the count values of the write side counter 7 and the read side counter 8, for example, the start position of the frame in the video signal having the image data written to or read from the frame memory 1 is indicated. This can be implemented by detecting the rising edge of the vertical synchronization signal (VSYNC). The number and timing of resetting both counters will be described later. The image data writing means 3 operates with a clock signal having a frequency locked by the PLL based on the input video signal, and the image data reading means 5 is a clock signal with a predetermined frequency in the receiving apparatus (reading side clock signal). Operate.
[0019]
FIG. 2 is a circuit diagram showing an example of a circuit for measuring the period of the horizontal synchronization signal in the horizontal synchronization period measuring means 9. In FIG. 2, 11 is an OR gate for inputting a CNT_STOP signal that becomes H level when counting the number of clocks and a CNT_CLR signal that becomes H level when initializing the count value of the clock number, and 12 is a set terminal. An SR flip-flop that inputs an CNT_START signal that becomes H level when counting the number of clocks and inputs the output signal of the OR gate 11 to the reset terminal, and 13 is a read-side clock using the output signal of the SR flip-flop 12 as an enable signal. A counter 14 that counts the number of clocks of the signal RCK is a latch that latches the count value of the counter 13 at a predetermined timing and holds a count value HCK corresponding to the number of clocks corresponding to the period of the horizontal synchronization signal. It should be noted that the counter 13 and the latch 14 each have a predetermined bit count value C corresponding to the number of clocks₀~ C_n, Q₀~ Q_nIs output.
[0020]
Next, the operation will be described.
FIG. 3 is a diagram showing the image size related to the input video signal and the address update status on the frame memory. The image data writing means 3 has a plurality of parameter values for specifying an effective image range as shown in FIG. 3A based on an image size format signal included in an input video signal input from a PC or the like. Is detected. The parameter values shown in FIG. 3A respectively specify the image size on the writing side. VAW is the total number of lines, VEW is the number of effective image lines, VSW is the number of image start lines, HAW is the total number of pixels, HEW is the number of effective image pixels, and HSW is the number of image start pixels. If the effective image range is specified, as shown in FIG. 3B, the access position on the frame memory is set so that the image data is written in response to the transmission of the image data related to the effective image range. Update sequentially. A variable for specifying a position on the time axis such as TWS1 will be described later.
[0021]
FIG. 4 is a diagram showing the image size related to the output video signal and the address update status on the frame memory. The image data reading means 5 is as shown in FIG. 4A according to the specifications related to the display device provided integrally or individually with the receiving device or various settings appropriately made in the receiving device. A plurality of parameter values for specifying the effective image range are derived. The parameter values shown in FIG. 4A specify the image size on the readout side, VAR is the total number of lines, VER is the number of effective image lines, VSR is the number of image start lines, HAR is the total number of pixels, HER is the number of effective image pixels, and HSR is the number of image start pixels. If the effective image range is specified, as shown in FIG. 4B, the access position on the frame memory is sequentially read so as to read out the image data in accordance with the transmission of the image data related to the effective image range. Update automatically. A variable for specifying a position on the time axis such as TRS will be described later.
[0022]
FIG. 5 is a timing chart showing changes in each signal when measuring the period of the horizontal synchronizing signal included in the input video signal. The horizontal synchronization period measuring means 9 generates a signal CNT_CLR, a signal CNT_START, and a signal CNT_STOP according to the horizontal synchronization signal HSYNC detected from the input video signal using a logic gate, a counter, or the like. When the signal CNT_CLR becomes active, that is, H level, the output of the OR gate 11 becomes H level, the output signal of the SR flip-flop 12 given as the enable signal of the counter 13 becomes L level, and the reset terminal of the counter 13 becomes H level. Since the level signal is input, the count value of the counter 13 is initialized to zero. Next, when the signal CNT_START becomes H level, the output signal of the SR flip-flop 12 given as an enable signal for the counter 13 becomes H level, and the counter 13 starts counting the number of clocks of the read side clock signal RCK. Next, when the signal CNT_STOP becomes H level, the output signal of the SR flip-flop 12 given as an enable signal for the counter 13 becomes L level, and the counter 13 stops counting the number of clocks. The latch 14 latches the count value counted by the counter 13 and holds the clock number HCK corresponding to the cycle of the horizontal synchronization signal.
[0023]
Next, specification of the writing period for the frame memory will be described. Here, the time point several lines before the start of access to the first line of the frame memory 1 or the frame memory 2 in order for the image data reading means 5 to read the image data relating to the effective image range is set as the reference time point, from the reference time point. By converting the time difference between the positive and negative directions into the number of clocks of the read side clock signal, the image data writing means 3 specifies the writing start time and writing end time of the image data to the frame memory 1 or the frame memory 2. . The overtaking determining means 10 reads the count value of the writing side counter 7 at the reference time point shown as TWK in FIG. When the line number VPW given as the count value is less than or equal to the total number of lines VAW, that is, when it is determined that the image data writing means 3 is connected to the frame memory 1 so as to be writable, image data writing is performed. The write start time TWS1 relating to the frame memory to which the means 3 is connected so as to be writable at the reference time (hereinafter referred to as the current write frame memory as appropriate) is given as shown in the equation (1), and the write end time TWE1 is given as shown in equation (2).
TWS1 = (− VPW + VSW) * HCK (1)
TWE1 = (− VPW + VSW + VEW) * HCK (2)
[0024]
When the line number VPW is larger than the total line number VAW, that is, when it is determined that the image data writing means 3 is connected to the frame memory 2 so as to be writable, the writing related to the current writing frame memory The start time TWS1 is given as shown in equation (3), and the write end time TWE1 is given as shown in equation (4).
TWS1 = (− VPW + VSW + VAW) * HCK (3)
TWE1 = (− VPW + VSW + VEW + VAW) * HCK (4)
[0025]
Also, a write start time TWS2 relating to a frame memory to be written next to the current write frame memory (hereinafter referred to as the next write frame memory as appropriate) is given as shown in Equation (5), and the write end time TWE2 is given as shown in equation (6).
TWS2 = TWS1 + VAW * HCK (5)
TWE2 = TWE1 + VAW * HCK (6)
[0026]
Next, the specification of the reading period for the frame memory will be described. Also here, the time point several lines before the start of access to the first line of the frame memory 1 or the frame memory 2 in order for the image data reading means 5 to read the image data relating to the effective image range is used as the reference time point. The time difference between the positive and negative directions is converted into the number of clocks of the read-out clock signal, thereby specifying the image data read-out means 5 to start reading and reading image data from the frame memory 1 or the frame memory 2. . The overtaking determining means 10 reads the count value of the reading side counter 8 at the reference time point indicated as TRK in FIG. When the line number VPR given as the count value is equal to or less than the total line number VAR, it is determined that the image data reading means 5 is connected to the frame memory 1 so as to be readable at the reference time. If the line number VPR is larger than the total line number VAR, it is determined that the image data reading means 5 is connected to the frame memory 2 so as to be readable at the reference time.
[0027]
Further, the number of lines existing between the reference time point and the reading start time point of the image data reading unit 5 is defined as VM, and the read side clock signal required for the image data reading unit 5 to scan one line, that is, the number of pixels HAR. Assuming that the number of clocks is NCK, the read start time TRS relating to the frame memory (hereinafter referred to as the current read frame memory as appropriate) connected so that the image data read means 5 can be read at the reference time is expressed by equation (7). The reading end time TRE is given as shown in equation (8). It is assumed that the number of clocks NCK required to scan one line on the readout side is derived in advance in accordance with the specifications relating to the display device or various settings appropriately made in the receiving device.
TRS = VM * NCK (7)
TRE = (VM + VER) * NCK (8)
[0028]
Next, the overtaking determination according to various access situations related to the image data writing unit 3 and the image data reading unit 5 with respect to the frame memory will be described. Based on the comparison between VPW and VAW, the image data writing means 3 identifies the frame memory connected so that the image data can be written, and on the basis of the comparison between VPR and VAR, the image data reading means 5 can read the image data. By specifying the frame memory to be connected, it can be determined whether or not the frame memories to which the image data writing means 3 and the image data reading means 5 are connected are the same. The determination of overtaking is made separately when the image data writing means 3 and the image data reading means 5 are connected to the same frame memory and when they are connected to different frame memories at the reference time point. .
[0029]
FIG. 6 is a diagram illustrating an example of an address update state related to the frame memory when writing and reading image data. In FIG. 6, the solid line indicates the address update status on the frame memory accessed by the image data reading means 5, and the broken line indicates the address update status on the frame memory accessed by the image data writing means 3. In the same figure shown below, the solid line and the broken line have the same meaning as described above. In this example, it is assumed that the image data writing unit 3 and the image data reading unit 5 are connected to the same frame memory at the reference time. In this case, the image data reading means 5 starts accessing the current read frame memory before the image data writing means 3 and the image data reading means 5 finishes accessing the current read frame memory before the image data writing means 3. Therefore, no overtaking will occur. Therefore, if the following formulas (9) and (10) are satisfied, the address update status relating to the frame memory has a form as shown in FIG. 6, and therefore it can be determined that no overtaking occurs. It should be noted that in Equation (9) and Equation (10), a margin TM corresponding to a predetermined number of clocks is expected in order to prevent erroneous determination.
TRS + TM <TWS1 (9)
TRE + TM <TWE1 (10)
[0030]
FIG. 7 is a diagram illustrating another example of an address update state related to the frame memory when writing and reading image data. Also in this example, it is assumed that the image data writing unit 3 and the image data reading unit 5 are connected to the same frame memory. In this case, the image data writing means 3 starts accessing the current read frame memory before the image data reading means 5 and the image data writing means 3 finishes accessing the current read frame memory before the image data reading means 5. Therefore, no overtaking will occur. Therefore, if the following formulas (11) and (12) are satisfied, the address update status related to the frame memory has a form as shown in FIG. 7, and it can be determined that no overtaking occurs.
TWS1 + TM <TRS (11)
TWE1 + TM <TRE (12)
[0031]
FIG. 8 is a diagram showing another example of an address update state related to the frame memory when writing and reading image data. Also in this example, it is assumed that the image data writing unit 3 and the image data reading unit 5 are connected to the same frame memory at the reference time point. In this case, since overtaking has occurred, equations (9) and (10) are not satisfied simultaneously, and equations (11) and (12) are not satisfied simultaneously.
[0032]
FIG. 9 is a diagram showing another example of an address update state related to the frame memory when writing and reading image data. In this example, it is assumed that the image data writing unit 3 and the image data reading unit 5 are connected to different frame memories at the reference time point. At this time, since the current read frame memory and the next write frame memory are the same frame memory, it is necessary to determine whether or not overtaking occurs for these frame memories. In this case, the image data reading means 5 starts accessing the current read frame memory before the image data writing means 3 and the image data reading means 5 finishes accessing the current read frame memory before the image data writing means 3. Therefore, no overtaking will occur. Therefore, if the following formulas (13) and (14) are satisfied, the address update status related to the frame memory has a form as shown in FIG. 9, and it can be determined that no overtaking occurs.
TRS + TM <TWS2 (13)
TRE + TM <TWE2 (14)
[0033]
FIG. 10 is a diagram showing another example of an address update state related to the frame memory when writing and reading image data. Also in this example, it is assumed that the image data writing unit 3 and the image data reading unit 5 are connected to different frame memories at the reference time point. At this time, the current read frame memory and the next write frame memory are the same frame memory. In this case, the image data writing means 3 starts accessing the current read frame memory before the image data reading means 5 and the image data writing means 3 finishes accessing the current read frame memory before the image data reading means 5. Therefore, no overtaking will occur. Therefore, if the following formulas (15) and (16) are satisfied, the address update status related to the frame memory has a form as shown in FIG. 10, and therefore it can be determined that no overtaking occurs.
TWS2 + TM <TRS (15)
TWE2 + TM <TRE (16)
[0034]
FIG. 11 is a diagram illustrating another example of an address update state related to the frame memory when writing and reading image data. Also in this example, it is assumed that the image data writing unit 3 and the image data reading unit 5 are connected to different frame memories at the reference time point. In this case, since overtaking has occurred, Expression (13) and Expression (14) are not satisfied at the same time, and Expression (15) and Expression (16) are not satisfied at the same time.
[0035]
Next, an overall overtaking determination method will be described. FIG. 12 is a flowchart showing an overtaking determination method according to Embodiment 1 of the present invention. When the image data reading means 5 starts to access the first line of the frame memory 1 or the frame memory 2 in order to read the image data related to the effective image range, the current read frame memory is targeted several lines before the reference time. The overtaking determination process is started (step ST1). At this time, the overtaking determination means 10 reads the count value VPW of the write-side counter 7 and the count value VPR of the read-side counter 8 at the reference time, and writes the write start time TWS1, write end time TWE1, and the next related to the current write frame memory. A write start time TWS2 and a write end time TWE2 related to the write frame memory, a read start time TRS related to the current read frame memory, and a read end time TRE are calculated.
[0036]
Next, it is determined whether or not the count value VPW of the write side counter 7 read at the reference time is equal to or less than the total line number VAW of the write side screen (step ST2). If the determination in step ST2 is Yes, it means that the image data writing means 3 is accessing the frame memory 1, and the writing side flag is set (step ST3). If the determination is No in step ST2, it means that the image data writing means 3 is accessing the frame memory 2, and the writing side flag is cleared (step ST4).
[0037]
Next, it is determined whether or not the count value VPR of the reading side counter 8 read at the reference time is equal to or less than the total number of lines VAR on the reading side screen (step ST5). If the determination in step ST5 is Yes, it means that the image data reading means 5 is accessing the frame memory 1, and a reading side flag is set (step ST6). If the determination is No in step ST5, it means that the image data reading means 5 is accessing the frame memory 2, and the reading side flag is cleared (step ST7). Next, XOR (exclusive OR) between the write side flag and the read side flag is calculated (step ST8). Then, it is determined whether or not the calculated XOR value is 0 (step ST9).
[0038]
If the determination in step ST9 is Yes, it means that the current write frame memory and the current read frame memory are the same, and the write start time TWS1 related to the current write frame memory and the read start time related to the current read frame memory. It is determined whether or not TRS satisfies the equation (9) (step ST10). If it is determined Yes in step ST10, it is determined whether or not Expression (10) is satisfied for the write end time TWE1 related to the current write frame memory and the read end time TRE related to the current read frame memory (step ST11). ). If it is determined Yes in step ST11, it can be determined that no overtaking will occur while the image data reading means 5 is reading from the current read frame memory, so the overtaking determination flag is cleared. (Step ST12). If it is determined No in step ST11, it can be determined that there is a high possibility that overtaking will occur while the image data reading means 5 is reading from the current read frame memory. Is set (step ST13).
[0039]
When it is determined No in step ST10, it is determined whether or not Expression (11) is satisfied for the write start time TWS1 related to the current write frame memory and the read start time TRS related to the current read frame memory (step ST14). ). If it is determined Yes in step ST14, it is determined whether or not Expression (12) is satisfied for the write end time TWE1 related to the current write frame memory and the read end time TRE related to the current read frame memory (step ST15). ). If it is determined Yes in step ST15, it can be determined that no overtaking will occur while the image data reading means 5 is reading from the current read frame memory, so the overtaking determination flag is cleared. (Step ST16).
[0040]
If it is determined No in step ST14, it is considered that the writing start time TWS1 related to the image data writing means 3 for the current read frame memory and the reading start time TRS related to the image data reading means 5 are very close to each other. Therefore, there is a high possibility that overtaking will occur, and an overtaking determination flag is set (step ST17). If it is determined No in step ST15, it can be determined that there is a high possibility that overtaking will occur while the image data reading means 5 is reading from the current read frame memory. An overtaking determination flag is set (step ST17).
[0041]
If it is determined No in step ST9, it means that the current write frame memory and the current read frame memory are different, and the write start time TWS2 related to the next write frame memory and the read start time TRS related to the current read frame memory. Whether or not the expression (13) is satisfied is determined (step ST18). If it is determined Yes in step ST18, it is determined whether or not Expression (14) is satisfied for the write end time TWE2 related to the next frame memory and the read end time TRE related to the current frame memory (step ST19). If it is determined Yes in step ST19, it can be determined that no overtaking will occur while the image data reading means 5 is reading out the current read frame memory, so the overtaking determination flag is cleared. (Step ST20). If it is determined No in step ST19, it can be determined that there is a high possibility that overtaking will occur while the image data reading means 5 is reading from the current read frame memory. A flag is set (step ST21).
[0042]
If it is determined No in step ST18, it is determined whether or not Expression (15) is satisfied for the write start time TWS2 related to the next write frame memory and the read start time TRS related to the current read frame memory (step ST22). ). If it is determined Yes in step ST22, it is determined whether or not Expression (16) is satisfied for the write end time TWE2 related to the next write frame memory and the read end time TRE related to the current read frame memory (step ST23). ). If it is determined Yes in step ST23, it can be determined that no overtaking will occur while the image data reading means 5 is reading out the current read frame memory, so the overtaking determination flag is cleared. (Step ST24).
[0043]
If it is determined No in step ST22, it is considered that the writing start time TWS2 related to the image data writing means 3 for the current read frame memory and the reading start time TRS related to the image data reading means 5 are very close to each other. Therefore, there is a high possibility that overtaking will occur, and an overtaking determination flag is set (step ST25). If it is determined No in step ST23, it can be determined that there is a high possibility that overtaking will occur while the image data reading means 5 is reading from the current read frame memory. An overtaking determination flag is set (step ST25).
[0044]
Following the processing of step ST12, step ST13, step ST16, step ST17, step ST20, step ST21, step ST24 and step ST25, the overtaking determination relating to the frame memory to be accessed is received in response to the determination of the overtaking determination flag. The process ends (step ST26). The overtaking determination unit 10 refers to the overtaking determination flag determined by the above overtaking determination process, and controls the second switch 6 when the overtaking determination flag is set, so that it is the same as the image data reading unit 5. The frame memory is continuously read twice.
[0045]
For the write-side counter 7, the count value is reset once every two frames in order to prevent a counting error. For example, the count value is reset to indicate a predetermined line number corresponding to the first line of the frame memory 1 at each writing start time related to the frame memory 1. The reading-side counter 8 prevents counting errors and enables the image data to be read twice from the frame memory 1 or the frame memory 2 based on an instruction from the overtaking determination means 10. The count value is reset once per frame. For example, at each reading start time related to the frame memory 1 or the frame memory 2, a predetermined line number corresponding to the first line of the frame memory 1 or a predetermined line number corresponding to the first line of the frame memory 2 is indicated. Reset the number. In the overtaking determination process performed at the reference time point that is a predetermined number of lines before the reading start time for each frame, when it is determined that overtaking occurs, the previous reading is performed based on the instruction of the overtaking determination unit 10 The count value is reset to indicate a predetermined line number corresponding to the first line of the frame memory.
[0046]
As described above, according to the first embodiment, the frame memory 1, the frame memory 2, the write side switch 4, the read side switch 6, and the number of lines of image data to be written in the two frame memories are continuously 2 frames. In the video processing apparatus configured to include the write-side counter 7 for counting the number of lines of image data read from the two frame memories and the read-side counter 8 for continuously counting the number of lines of two frames, the overtaking determining means 10 Based on the count value of the write side counter 7 and the count value of the read side counter 8 read at the reference time point, the current write frame memory and the current read frame memory are specified, respectively, and the current write frame memory and the next write frame memory At the start of writing and at the end of writing And the read start time and the read end time for the current read frame memory are calculated to determine whether or not overtaking occurs, so that the write start time on the time axis with a predetermined margin is provided. Since it can be determined whether or not overtaking occurs according to the comparison between the read start time and the comparison between the write end time and the read end time, the determination accuracy of overtaking can be improved, It is possible to increase a corresponding range with respect to a difference in frame frequency between the input video signal and the output video signal. In addition, if the vertical image size of the input video signal or output video signal changes, the writing speed or reading speed to the frame memory changes, and the same operation occurs as if the frame frequency apparently changes. By increasing the accuracy, it is possible to increase a range corresponding to a change in the image size in the vertical direction related to the input video signal or the output video signal. Further, by improving the overtaking detection accuracy, it is possible to provide a good video with a minimum of twice reading.
[0047]
Further, the horizontal synchronization period measuring means 9 detects the period of the horizontal synchronization signal included in the input video signal in correspondence with the number of clocks related to the read side clock signal, and starts writing to the frame memory 1 or the frame memory 2 Since the end point, read start point, and read end point are each expressed by the number of clocks of the read side clock signal corresponding to the time difference in the positive and negative directions from the reference point, a common measure of the number of clocks of the read side clock signal Therefore, it is possible to specify the write start time, write end time, read start time, and read end time based on the above, so that the overtaking determination can be performed with a relatively simple circuit configuration or processing procedure.
[0048]
Further, when the overtaking determination means 10 reads the count value of the write-side counter 7 and the count value of the read-side counter 8 at the reference time point, and it is predicted that overtaking will occur, it is read again from the frame memory that has been read last time. Since the readout side switch 6 is controlled so as to implement the above, it is possible to surely avoid the occurrence of overtaking and to provide a better image.
[0049]
Further, every time reading from the frame memory 1 or the frame memory 2 is started, for example, at the reading start time, the reading-side counter 8 counts so as to indicate a predetermined line number corresponding to the frame memory to be read. Since the numerical value is configured to be reset, it is possible to reset the count value of the reading side counter 8 to indicate the line number corresponding to the frame memory that is read twice when overtaking is predicted to occur. Thus, it is possible to always match the count value of the reading side counter 8 with the reading operation, and it is possible to ensure that the video processing apparatus always operates normally.
[0050]
Note that the video processing device and the overtaking determination method described in the first embodiment are not intended to limit the present invention but are disclosed for the purpose of illustration. The technical scope of the present invention is defined by the description of the scope of claims, and various design changes can be made within the technical scope described in the scope of claims. For example, in the above embodiment, the description has been made on the assumption that both the input video signal and the output video signal are in a progressive signal format, but the write start time, write end time, read start time, A video having an interlaced signal format for one or both of an input video signal and a video output signal by adapting a calculation method related to the end of reading to an input video signal or an output video signal having an interlaced signal format It will be apparent that the present invention can also be applied to signals. The overtaking determination means 10 can of course be realized by dedicated hardware. However, since high speed is not required for the calculation related to the overtaking determination processing, a predetermined overtaking determination stored in a ROM or the like is used. It can also be realized by executing the program by the CPU.
[0051]
【The invention's effect】
  As described above, according to the present invention, the first frame memory, the second frame memory, the first switch that sets the write destination of the input video signal to any one of the frame memories, and the output video signal A second switch for setting a reading destination to one of the frame memories, and an input video signalofWrite side counter that counts the number of lines of image data continuously for 2 frames, and output video signalofIn a video processing apparatus configured to include a read-side counter that continuously counts the number of lines of image data for two frames, the writing means generates a write address for the first frame memory or the second frame memory, The image data is written into the first frame memory or the second frame memory, and a read address for the first frame memory or the second frame memory is generated by the reading means, and the image data is stored in the first frame memory. Alternatively, a clock signal is read from the second frame memory to generate an output video signal, the horizontal synchronization period measuring means measures the period of the horizontal synchronization signal included in the input image signal, and the clock corresponds to the period of the horizontal synchronization signal. The number of clocks of the signal is output and the overtaking determination means outputs the first Image data stored either one of the frame memory or the second frame memoryWith the reference time as the time several lines before the start of reading access to the first line of the frame, the write start time, write end time, read start time, and read end time in the positive and negative directions By converting each of the time differences into the number of clocks of the clock signal, each of the write start time, write end time, read start time, and read end time is specified, and the read start time is predetermined with respect to the write start time. If the read end time does not precede the write end time by a predetermined number of clocks, the write start time precedes the read start time by a predetermined number of clocks. And the end of writing is a predetermined clock with respect to the end of reading. If not preceded minute, or a read start point of the image data, the time difference between the writing start point of the image data, when represented by the following predetermined number of clocks, it is determined that the overtaking occurs,Since the second switch can be controlled so that reading is performed again from the first frame memory and the second frame memory that were previously read, the determination accuracy of overtaking can be improved. It is possible to increase the corresponding range related to the difference in frame frequency between the input video signal and the output video signal, and to provide a good video with a minimum of twice reading.
[0054]
According to the present invention, every time reading is started from the first frame memory or the second frame memory, a predetermined line is set in the reading side counter in correspondence with the frame memory to be read in the vicinity of the reading start time. Since the number is set as the count value, it is possible to set the count value of the counter on the reading side to the line number corresponding to the frame memory read twice when it is predicted that overtaking will occur. Thus, it is possible to always match the count value of the reading side counter with the reading operation, and it is possible to ensure that the video processing device always operates normally.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of the configuration of a video processing apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a circuit diagram showing an example of a circuit for measuring a period of a horizontal synchronization signal.
FIG. 3 is a diagram illustrating an image size related to an input video signal and an address update state on a frame memory;
FIG. 4 is a diagram illustrating an image size related to an output video signal and an address update state on a frame memory.
FIG. 5 is a timing chart showing changes in each signal generated when measuring the period of the horizontal synchronizing signal.
FIG. 6 is a diagram illustrating an example of an address update state related to a frame memory during writing and reading of image data.
FIG. 7 is a diagram showing another example of an address update state related to the frame memory when writing and reading image data.
FIG. 8 is a diagram showing another example of an address update state related to the frame memory when writing and reading image data.
FIG. 9 is a diagram illustrating another example of an address update state related to the frame memory during writing and reading of image data.
FIG. 10 is a diagram illustrating another example of an address update state related to the frame memory during writing and reading of image data.
FIG. 11 is a diagram illustrating another example of an address update state related to the frame memory during writing and reading of image data.
FIG. 12 is a flowchart showing an overtaking determination method according to Embodiment 1 of the present invention;
FIG. 13 is a block diagram illustrating an example of a configuration of a conventional video processing apparatus.
FIG. 14 is a diagram illustrating an example of an address update state related to a frame memory when writing and reading image data.
FIG. 15 is a diagram illustrating another example of an address update state related to the frame memory when writing and reading image data.
FIG. 16 is a timing chart showing an access status to the frame memory when writing and reading image data.
[Explanation of symbols]
1 frame memory (first frame memory), 2 frame memory (second frame memory), 3 image data writing means, 4 writing side switch (first switch), 5 image data reading means, 6 reading side switch ( (Second switch), 7 writing side counter, 8 reading side counter, 9 horizontal synchronization period measuring means, 10 overtaking judging means, 11 OR gate, 12 SR flip-flop, 13 counter, 14 latch

Claims

The input video signal of the first frame frequency is converted into the output video signal of the second frame frequency corresponding to the frequency used as the display reference of the display unit on which the output video is displayed with reference to the clock signal of the predetermined frequency. In the video processing device to convert,
A first frame memory capable of storing image data of one frame of the input video signal;
A second frame memory capable of storing the image data for one frame of the input video signal;
A first switch for setting the writing destination of the image data of the input video signal to either the first frame memory or the second frame memory;
A second switch for setting a reading destination of the image data to be the output video signal to either the first frame memory or the second frame memory;
Writing means for generating a write address for the first frame memory or the second frame memory, and writing the image data to the first frame memory or the second frame memory;
A read address for the first frame memory or the second frame memory is generated, and the image data is read from the first frame memory or the second frame memory with the clock signal and the output video signal Reading means for generating
A write side counter for counting the number of lines the image data of the input video signal into two frames successive,
A reading-side counter for counting the number of lines the image data of the output image signal into two frames successive,
Horizontal synchronization period measuring means for measuring a period of a horizontal synchronization signal included in the input image signal and outputting the number of clocks of the clock signal corresponding to the period of the horizontal synchronization signal;
Start writing with reference to a time point several lines before the start of reading access to the first line of the frame of the image data stored in either the first frame memory or the second frame memory By converting each of the time difference in the positive and negative direction between the time point, the write end time, the read start time, and the read end time in the positive and negative directions to the number of clocks of the clock signal, the write start time, the write end time, Specify each of the reading start time and reading end time,
When the read start time precedes the write start time by a predetermined number of clocks, and the read end time does not precede the write end time by a predetermined number of clocks,
When the write start time precedes the read start time by a predetermined number of clocks, and the write end time does not precede the read end time by a predetermined number of clocks,
Alternatively, when the time difference between the image data read start time and the image data write start time is represented by a predetermined number of clocks or less,
It is determined that the overtaking occurs, the overtaking determining means for controlling the second switch to perform the re-read from those performed last reading of the first frame memory and the second frame memory A video processing apparatus comprising: a video processing apparatus;

The effective image range of the input video signal is specified by a plurality of parameter values,
The effective image range of the output video signal is specified by a plurality of parameter values,
The writing means performs a reduction process in the horizontal direction or the vertical direction on the input video signal according to the specified effective image range of the input video signal,
2. The video processing according to claim 1, wherein the reading unit performs an enlargement process in a horizontal direction or a vertical direction on the input video signal in accordance with the effective image range of the specified output video signal. apparatus.

Each time reading is started from the first frame memory or the second frame memory, a predetermined line number is counted in the reading counter in correspondence with the frame memory to be read in the vicinity of the reading start time. The video processing apparatus according to claim 1, wherein the video processing apparatus is set as a numerical value.

The input video signal of the first frame frequency is converted into the output video signal of the second frame frequency corresponding to the frequency used as the display reference of the display unit on which the output video is displayed with reference to the clock signal of the predetermined frequency. A video processing device for conversion, wherein a first frame memory capable of storing image data for one frame of the input video signal and a second frame capable of storing image data for one frame of the input video signal A frame memory; a first switch that sets a write destination of the image data of the input video signal to either the first frame memory or the second frame memory; and the output video signal. A second switch for setting a reading destination of image data to either the first frame memory or the second frame memory; and the input video signal. The image and the writing-side counter for counting the number of lines in the two frames successive data, the video processing configured to have a read-side counter for counting the number of line image data to two consecutive frames of the output video signal of the A video processing method for determining overtaking on a frame memory in an apparatus,
Generating a write address for the first frame memory or the second frame memory, and writing the image data to the first frame memory or the second frame memory;
A read address for the first frame memory or the second frame memory is generated, and the image data is read from the first frame memory or the second frame memory with the clock signal and the output video signal A step of generating
Measuring a cycle of a horizontal synchronization signal included in the input image signal, and outputting a clock number of the clock signal corresponding to the cycle of the horizontal synchronization signal;
Start writing with reference to a time point several lines before the start of reading access to the first line of the frame of the image data stored in either the first frame memory or the second frame memory By converting each of the time difference in the positive and negative direction between the time point, the write end time, the read start time, and the read end time in the positive and negative directions to the number of clocks of the clock signal, the write start time, the write end time, Specify each of the reading start time and reading end time,
When the read start time precedes the write start time by a predetermined number of clocks, and the read end time does not precede the write end time by a predetermined number of clocks,
When the write start time precedes the read start time by a predetermined number of clocks, and the write end time does not precede the read end time by a predetermined number of clocks,
Alternatively, when the time difference between the image data read start time and the image data write start time is represented by a predetermined number of clocks or less,
Determining that overtaking occurs, and controlling the second switch so as to perform reading again from the previous reading out of the first frame memory and the second frame memory. A video processing method characterized by the above.