JP4145237B2 - 遊技機 - Google Patents

Description

本発明は、複数の発光素子を駆動回路にて発光させることにより遊技演出を行う遊技機に関するものである。

従来、遊技機の一種であるパチンコ機には、遊技に関する情報を表示するために、若しくは、遊技演出効果を高めるために、保留球数表示器、電飾ランプ、遊技盤ランプ、賞球ランプ等の各種の発光表示装置が設けられている。これらの発光表示装置には、発光素子として例えば発光ダイオードが使用されている。最近では、特に遊技演出効果を高めるために、多数の発光ダイオードを使用し、また、複数色（例えば、ＲＧＢ（赤緑青）の三色）のＬＥＤを複合して使用する傾向がある。そのため、多数のＬＥＤを容易に多色発光させて発光装飾のパターンを増やすことができるダイナミック駆動方式の駆動回路を有する発光表示装置を備えたパチンコ機が提案されている（例えば、特許文献１）。

ここで、従来のダイナミック駆動方式（ダイナミック点灯方式）の駆動回路１００を図１０に従って説明する。
この駆動回路１００は、複数（図１０では、４つ）のｐｎｐ型トランジスタＴＲ１０１〜ＴＲ１０４を備えており、該ｐｎｐ型トランジスタＴＲ１０１〜ＴＲ１０４のエミッタ側には電源ＶＢが接続されている。また、ｐｎｐ型トランジスタＴＲ１０１〜ＴＲ１０４のベース側には、図示しないＣＰＵからそれぞれコモン信号ＣＯＭ１０１〜ＣＯＭ１０４が入力され得るように構成されている。該ｐｎｐ型トランジスタＴＲ１０１〜ＴＲ１０４は、コモン信号ＣＯＭ１０１〜ＣＯＭ１０４が入力されると、コレクタ側に電源電圧を供給するようになっている。ｐｎｐ型トランジスタＴＲ１０１〜ＴＲ１０４のコレクタ側には、走査線としてのコモンラインＣＬ１０１〜ＣＬ１０４がそれぞれ接続されており、それぞれのコモンラインＣＬ１０１〜ＣＬ１０４に複数（図１０では、４つずつ）の発光ダイオードＬＥＤ１０１〜ＬＥＤ１１６のアノード側が接続されている。そして、発光ダイオードＬＥＤ１０１〜ＬＥＤ１１６を交差点として格子状（マトリクス状）に信号線としての信号ラインＳＬ１０１〜ＳＬ１０４が複数本（図１０では、４本）配置されている。該信号ラインＳＬ１０１〜ＳＬ１０４は発光ダイオードＬＥＤ１０１〜１１６のカソード側と接続されている。そして、該信号ラインＳＬ１０１〜ＳＬ１０４は、それぞれ抵抗Ｒ１０１〜Ｒ１０４を介してｎｐｎ型トランジスタＴＲ１０５〜ＴＲ１０８のコレクタ側に接続されている。そして、該ｎｐｎ型トランジスタＴＲ１０５〜ＴＲ１０８のエミッタ側はグランド端子に接続されており、また、そのベース側に図示しないＣＰＵからセグメント信号ＳＥＧ１０１〜ＳＥＧ１０４がそれぞれ入力されるようになっている。

そして、ＣＰＵが、ｐｎｐ型トランジスタＴＲ１０１〜ＴＲ１０４にコモン信号ＣＯＭ１０１〜ＣＯＭ１０４を所定期間内に順次択一的に入力することで、コモンラインＣＬ１０１〜１０４に電源電圧を供給する。尚、通常は線順次走査により一方向に順次択一的にコモンラインＣＬ１０１〜ＣＬ１０４に一定期間（水平走査期間）ずつ電源電圧を供給する。そして、各水平走査期間内に、ＣＰＵがｎｐｎ型トランジスタＴＲ１０５〜ＴＲ１０８にセグメント信号ＳＥＧ１０１〜ＳＥＧ１０４を入力する。これにより、給電されているコモンラインＣＬ１０１〜ＣＬ１０４の発光ダイオードＬＥＤ１０１〜ＬＥＤ１１６であって、セグメント信号ＳＥＧ１０１〜ＳＥＧ１０４が入力されたｎｐｎ型トランジスタＴＲ１０５〜ＴＲ１０８に信号ラインＳＬ１０１〜ＳＬ１０４を介して接続されている発光ダイオードＬＥＤ１０１〜ＬＥＤ１１６が発光する。
特開２００３−２４５２３号公報（段落番号［００４７］〜［００４９］、図３）

しかしながら、発光ダイオードＬＥＤ１０１〜ＬＥＤ１１６をダイナミック駆動方式の駆動回路１００で発光制御する場合には、選択されていない発光ダイオードＬＥＤ１０１〜ＬＥＤ１１６が誤点灯するという不具合が生じるといった問題があった。

図１０の駆動回路１００において詳しく説明すると、まず、コモン信号ＣＯＭ１０１が入力されたときに、セグメント信号ＳＥＧ１０１〜ＳＥＧ１０３が入力されたとする。このとき、発光ダイオードＬＥＤ１０１〜ＬＥＤ１０３が発光する。一方、発光ダイオードＬＥＤ１０４は、コモンラインＣＬ１０１と信号ラインＳＬ１０４の電位差により等価的にコンデンサとして機能する。即ち、発光ダイオードＬＥＤ１０４は、アノード側に電源電圧が給電される一方で、カソード側がフローティング状態に置かれるため、信号ラインＳＬ１０４上の負電荷がカソード側に集められ、その電荷量の分だけ充電される。

次に、コモン信号ＣＯＭ１０２が入力され、セグメント信号ＳＥＧ１０４が入力されると、発光ダイオードＬＥＤ１０８が発光する。このとき、ｎｐｎ型トランジスタＴＲ１０８がオン状態となっているので、発光ダイオードＬＥＤ１０４のカソード側に蓄積されていた負電荷がｎｐｎ型トランジスタＴＲ１０８を介してグランド端子に移動する。一方、ｐｎｐ型トランジスタＴＲ１０１がオフ状態となっているので、コモンラインＣＬ１０１、即ち、発光ダイオードＬＥＤ１０４のアノード側に蓄積されていた正電荷の逃げ場が無くなる。このため、発光ダイオードＬＥＤ１０４のアノード側とカソード側との間の電位差が大きくなり、本来発光すべきでない発光ダイオードＬＥＤ１０４が通電して誤点灯してしまう。

そして、このような発光ダイオードの誤点灯が、遊技に関する情報を表示する発光表示装置について発生すると、例えば保留球数の記憶値を表示する保留球数表示器について発生して本来発光すべきでない発光ダイオード（ランプ）が誤点灯し、誤った保留球数の記憶値が表現されると、遊技者に無用の混乱を与えてしまうおそれがあった。また、遊技演出を行う発光表示装置の発光ダイオードについて誤点灯が発生した場合、発光ダイオードのちらつきにより発光演出（遊技演出）が鮮やかに行われなくなり、遊技者の興趣を損なうおそれがあった。

本発明は上記問題点を解決するためのものであって、その目的は、複数の発光素子の誤点灯を確実に防止する遊技機を提供することにある。

上記目的を達成するために、請求項１に記載の発明は、複数の発光素子から構成される発光表示装置の発光によって遊技に関する情報を提供する発光表示装置を備え、大当りとなった場合、所定個数の遊技球が入賞装置に入賞するまで又は入賞装置が所定回数開放するまで継続するラウンド遊技が複数回付与され、前記発光表示装置がラウンド遊技の回数に関する情報を提供する遊技機において、所定のタイミングで第１信号、第２信号及び第３信号を出力して前記発光表示装置の発光制御を行う演出制御手段と、第１信号の入力によりオン又はオフに切り替わる複数の第１スイッチング素子と、前記第１スイッチング素子ごとにそれぞれ接続され、該第１スイッチング素子がオンに切り替わったときに電源電圧がそれぞれ供給される複数本の走査線と、第２信号の入力によりオン又はオフに切り替わる複数の第２スイッチング素子と、前記第２スイッチング素子ごとにそれぞれ接続され、該第２スイッチング素子がオンに切り替わったときに所定の基準電位を与える基準電圧端子にそれぞれ接続される複数本の信号線とを有し、前記走査線と前記信号線との間に接続された前記複数の発光素子を、前記第１信号の入力により電源電圧が供給された前記走査線と前記第２信号の入力により基準電圧端子に接続された前記信号線との間に生じる電位差により発光させる駆動回路を備え、前記駆動回路は、前記走査線に接続され、前記走査線の電荷を放電するための放電回路を備え、前記放電回路は、第３信号の入力によりオン又はオフに切り替わる複数の第３スイッチング素子を有し、前記各第３スイッチング素子は、前記走査線ごとに直列に接続されており、前記演出制御手段は、前記第１スイッチング素子及び前記第２スイッチング素子がオンとなる前に、前記第３信号を前記各第３スイッチング素子に出力し、前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電する一方、前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電している間に前記第１スイッチング素子に前記第１信号を出力してオンに切り替えて前記走査線に電源電圧を供給した後、前記第３信号を出力することにより前記各第３スイッチング素子をオフに切り替えることを要旨とする。

請求項２に記載の発明は、請求項１に記載の発明において、前記演出制御手段は、前記第３スイッチング素子がオフに切り替わった後であって、前記第１スイッチング素子がオンになっている間に、前記第２信号を出力することにより前記記第２スイッチング素子をオンに切り替えて前記発光素子を発光させることを要旨とする。

請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記第３スイッチング素子は、前記発光素子に電流が流れるために必要な電位差よりも小さい電位差で電流が流れる特性を有することを要旨とする。

請求項４に記載の発明は、請求項１〜請求項３のうちいずれか一項に記載の発明において、前記発光表示装置を構成する複数の発光素子は、マトリクス状に配置接続されていることを要旨とする。

本発明によれば、複数の発光素子の誤点灯を確実に防止することができる。

以下、本発明をその一種であるパチンコ遊技機（以下、「パチンコ機」と示す）に具体化した一実施形態を図１〜図８に基づき説明する。
図１には、パチンコ機１０の機表側が略示されており、機体の外郭をなす外枠１１の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１２が開閉及び着脱自在に組み付けられている。中枠１２の前面側には、機内部に配置された遊技盤１３を透視保護するためのガラス枠を備えた前枠１４と上球皿１５が共に横開き状態で開閉可能に組み付けられている。前枠１４の前面側には、各種遊技の状態（大当り状態など）に応じて点灯（点滅）又は消灯し、発光装飾に基づく遊技演出（発光演出）を行う枠ランプ（発光表示装置）１６ａが設けられている。また、遊技盤１３の遊技領域１３ａには、各種遊技の状態（大当り状態など）に応じて点灯（点滅）又は消灯し、発光装飾に基づく遊技演出（発光演出）を行う遊技盤ランプ（発光表示装置）１６ｂが設けられている。尚、枠ランプ１６ａ及び遊技盤ランプ１６ｂは、複数の発光ダイオードにて構成されている。また、外枠１１の下部（パチンコ機１０の下部）には、前記遊技の状態に応じて各種音声を出力し、音声出力に基づく遊技演出（音声演出）を行うスピーカ１７が配置されている。中枠１２の下部には、下球皿１８及び発射装置１９が装着されている。

また、遊技盤１３の遊技領域１３ａの略中央には、入賞装置２０が配設されている。入賞装置２０の下方には、始動入賞口２１，２２，２３が配設されている。前記各始動入賞口２１〜２３の奥方には、入賞した遊技球を検知する始動入賞スイッチＳＷ１，ＳＷ２，ＳＷ３（図５に示す）が設けられている。そして、前記各始動入賞口２１〜２３は、入賞した遊技球の検知を契機に入賞装置２０を開放する補助遊技の始動条件を付与し得る。

次に、入賞装置２０の構成について図２に従って説明する。
前記入賞装置２０は、当該入賞装置２０を遊技盤１３に取り付けるための取付基板２４を備えている。取付基板２４には、入賞装置２０の入賞空間２５を形成する筺体２６が取着されている。筺体２６には、上球受板２７、中球受板２８及び下球受板２９が設けられている。また、筺体２６には、入賞装置２０内に配設された各種の可動装置の駆動源となる各種のアクチュレータ（ソレノイドＳＯＬ１）が装着されている。

上球受板２７の左右両側には、左右一対の開閉羽根３０，３１が取り付けられている。開閉羽根３０，３１は、ソレノイドＳＯＬ１により開閉動作（開動作及び閉動作）するようになっている。開閉羽根３０，３１の開動作は、閉状態（図２に二点鎖線で示す）から開状態（図２に実線で示す）を取り得る動作であり、この開動作により入賞装置２０は開放され、遊技盤１３に発射された遊技球が入賞装置２０に流入可能な状態となる。また、開閉羽根３０，３１の閉動作は、開状態から閉状態を取り得る動作であり、この閉動作により入賞装置２０は閉鎖され、遊技球が入賞装置２０に流入することが不可能な状態となる。従って、開閉羽根３０，３１は、閉状態→開状態→閉状態を取り得るように動作すると、１回の開閉動作を行ったことになる。また、上球受板２７には、入賞装置２０に流入した遊技球を検知するカウントスイッチＳＷ４，ＳＷ５が設けられている。このカウントスイッチＳＷ４，ＳＷ５で遊技球が検知されると、入賞装置２０に流入した遊技球の個数がカウントされると共に、所定個数（例えば１０個）の賞球が払い出されるようになっている。

また、上球受板２７の上方には、所定の遊技演出（発光演出）を行う表示装置（発光表示装置）３２が設けられている。この表示装置３２は、複数個の発光ダイオードＬＥＤ１〜ＬＥＤ２０を横５列、縦４列のマトリクス状（格子状）に配列することで構成されている（図４参照）。また、表示装置３２の左右両側には、入賞装置２０に流入した遊技球の個数を報知するカウントランプ（発光表示装置）３３が配置されている（図３参照）。カウントランプ３３は、複数個（本実施形態では、１０個）の発光ダイオードＬＥＤ３１〜ＬＥＤ４０を左右対称に配置することで構成されている。

また、中球受板２８は、カウントスイッチＳＷ４，ＳＷ５で通過検知されて落下した遊技球を受け入れ、当該遊技球を入賞装置２０の後方に向かって案内するようになっている。また、下球受板２９は、中球受板２８で案内された遊技球を受け入れ、当該遊技球を入賞装置２０の前方に向かって案内するようになっている。下球受板２９の前方には、特別入賞口４０と、普通入賞口４１とが設けられている。特別入賞口４０は、普通入賞口４１の略中央に配置され、入賞した遊技球を入賞装置２０の後方に案内し得るように通路状をなす案内部材４０ａに設けられている。そして、案内部材４０ａの奥方には、入賞した遊技球を検知する特別入賞口スイッチＳＷ６が設けられている（図５に示す）。

このように構成されたパチンコ機１０では、始動入賞口２１〜２３への遊技球の入賞を契機に、開閉羽根３０，３１が所定回数だけ開閉動作し、入賞装置２０を開放する補助遊技が生起されるようになっている。補助遊技では、入賞装置２０を開放し、当該入賞装置２０に遊技球を流入し易くして特別遊技（大当り）を生起させるチャンスを遊技者に付与するようになっている。本実施形態では、始動入賞口２１，２２に遊技球が入賞すると、開閉羽根３０，３１を第１の開パターン（１回の開閉動作）に基づいて開閉動作させるようになっている。また、始動入賞口２３に遊技球が入賞すると、開閉羽根３０，３１を前記第１の開パターンよりも有利な第２の開パターン（間欠的に２回の開閉動作）に基づいて開閉動作させるようになっている。

そして、補助遊技中に入賞装置２０に流入した遊技球が特別入賞口４０に入賞して検知されると、大当りが生起されるようになっている。大当りは、所定回数（例えば１５回）のサイクル遊技（ラウンド遊技）からなり、多数の賞球を獲得できるチャンスを遊技者に付与するようになっている。サイクル遊技では、前記第１，第２の開パターンよりも有利な第３の開パターンに基づいて、開閉羽根３０，３１が所定回数（例えば１８回）開閉動作するまでの間又は遊技球が入賞装置２０に所定個数（例えば１０個）流入するまでの間、開閉羽根３０，３１が繰り返し開閉動作するようになっている。

また、表示装置３２では、様々な表示演出が行われるようになっている。具体的には、前記補助遊技中に特別入賞口４０へ遊技球が入賞し、大当りが生起され、サイクル遊技が始まると、サイクル演出が行われる。サイクル演出では、現在のサイクル遊技の回数（何回目のサイクル遊技か）を表示装置３２に表示して報知する演出が行われるようになっている。また、カウントランプ３３は、１回のサイクル遊技において、カウントスイッチＳＷ４，ＳＷ５で通過検知した遊技球の個数に対応した数だけ発光ダイオードＬＥＤ３１〜ＬＥＤ４０を発光（点灯）することで、入賞装置２０に流入した遊技球の個数を報知するようになっている。

以下、本実施形態におけるパチンコ機１０の制御構成を図５に従って詳述する。
パチンコ機１０の機裏側には、遊技機全体を制御する主制御基板５０が装着されている。主制御基板５０は、遊技機全体を制御するための各種処理を実行し、該処理結果に応じて各種の制御コマンドを所定の制御信号として出力する。また、機裏側には、表示装置３２、枠ランプ１６ａ、遊技盤ランプ１６ｂ、カウントランプ３３を制御する表示ランプ制御基板５２、及びスピーカ１７を制御する音声制御基板５３が装着されている。前記各制御基板５２，５３は、主制御基板５０が出力した各種の制御信号を入力し、該制御信号に基づいて所定の制御を実行する。

次に、主制御基板５０の構成について説明する。主制御基板５０は、メインＣＰＵ（主制御手段）５０ａを備えており、該メインＣＰＵ５０ａにはＲＯＭ５０ｂ及びＲＡＭ５０ｃが接続されている。ＲＯＭ５０ｂには、パチンコ機１０を制御するための各種制御プログラムが記憶されている。ＲＡＭ５０ｃには、パチンコ機１０の動作中に適宜書き換えられる各種情報が記憶（設定）されるようになっている。また、主制御基板５０（メインＣＰＵ５０ａ）には、前記各スイッチＳＷ１〜ＳＷ６、ソレノイドＳＯＬ１が接続されている。そして、メインＣＰＵ５０ａは、前記各スイッチＳＷ１〜ＳＷ６からの検知信号を入力し、補助遊技及び特別遊技（各サイクル遊技）を制御する。例えば、サイクル遊技中に、カウントスイッチＳＷ４，ＳＷ５からの検知信号を入力したとき、メインＣＰＵ５０ａは、カウントランプ３３を発光制御させてカウント演出を行わせるための制御信号を表示ランプ制御基板５２（サブＣＰＵ５２ａ）に出力するようになっている。また、メインＣＰＵ５０ａは、始動入賞スイッチＳＷ１〜ＳＷ３からの検知信号を入力したとき、開閉羽根３０，３１が所定の開閉動作を取り得るようにソレノイドＳＯＬ１を制御するようになっている。

次に、表示ランプ制御基板５２の構成について説明する。表示ランプ制御基板５２は、サブＣＰＵ（演出制御手段）５２ａを備えており、該サブＣＰＵ５２ａには、ＲＯＭ５２ｂ及びＲＡＭ５２ｃが接続されている。ＲＯＭ５２ｂには、メインＣＰＵ５０ａから出力された制御信号に対応した演出を行うための制御データ等が記憶されている。該制御データは、サブＣＰＵ５２ａが枠ランプ１６ａ、遊技盤ランプ１６ｂ、表示装置３２、カウントランプ３３の発光態様を制御するための情報であり、サブＣＰＵ５２ａは、メインＣＰＵ５０ａから制御信号を入力すると、該制御信号に対応づけられた演出を行うための制御データに基づき発光制御を行う。また、ＲＡＭ５２ｃには、パチンコ機１０の動作中に適宜書き換えられる各種情報が記憶（設定）されるようになっている。また、サブＣＰＵ５２ａには、ダイナミック駆動方式（ダイナミック点灯方式）にて、枠ランプ１６ａ、遊技盤ランプ１６ｂ、表示装置３２、カウントランプ３３を構成する発光ダイオードを発光させる駆動回路５５が接続されている。そして、サブＣＰＵ５２ａは、該駆動回路５５に対して所定のタイミングで各種信号（コモン信号、セグメント信号、放電信号）を出力することで枠ランプ１６ａ、遊技盤ランプ１６ｂ、表示装置３２、カウントランプ３３を発光制御するようになっている。

ここで、駆動回路５５の構成について説明する。尚、本実施形態では、枠ランプ１６ａ、遊技盤ランプ１６ｂ及びカウントランプ３３と表示装置３２との相違点は、パチンコ機１０における発光ダイオードの配列だけである。従って、以下の説明では、表示装置３２の発光態様を制御するための駆動回路５５の構成だけを説明する。即ち、枠ランプ１６ａ、遊技盤ランプ１６ｂ及びカウントランプ３３の発光態様を制御するための駆動回路５５の構成、例えば、枠ランプ１６ａ、遊技盤ランプ１６ｂ及びカウントランプ３３を構成する発光ダイオードに接続されるセグメントドライバ等の構成は省略する。また、図６は、表示装置３２の発光態様を制御するための駆動回路５５の構成を示すブロック図である。

駆動回路５５は、コモンドライバ５６と、放電回路５７と、セグメントドライバ５８から構成されており、該駆動回路５５には、表示装置３２を構成する発光ダイオードＬＥＤ１〜ＬＥＤ２０が接続されている。尚、発光ダイオードＬＥＤ１〜ＬＥＤ２０は、図４に示すように、縦４列、横５列のマトリクス状に配列されることにより、表示装置３２を構成している。

次に、表示装置３２の発光態様を制御するための駆動回路５５の回路構成を図７の回路図に従って説明する。
コモンドライバ５６は、複数（本実施形態では、４つ）のｐｎｐ型トランジスタＴＲ１〜ＴＲ４から構成される。ｐｎｐ型トランジスタＴＲ１〜ＴＲ４のエミッタ側は電源ＶＢの正極性端子に接続されていると共に、ベース側は、サブＣＰＵ５２ａが接続され、コモン信号ＣＯＭ１〜ＣＯＭ４が入力されるようになっている。ｐｎｐ型トランジスタＴＲ１〜ＴＲ４のコレクタ側には、走査線としてのコモンラインＣＬ１〜ＣＬ４がそれぞれ接続されている。従って、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４は、コモン信号ＣＯＭ１〜ＣＯＭ４を入力する（コモン信号ＣＯＭ１〜ＣＯＭ４がＨレベル（ハイレベル、以下同じ）になる）と、オフからオンに切り替わり、コレクタ側に接続された各コモンラインＣＬ１〜ＣＬ４に電源ＶＢの電源電圧Ｖｂ（本実施形態では、１２Ｖ）を印加するようになっている。

また、コモンラインＣＬ１〜ＣＬ４には、表示装置３２を構成する発光ダイオードＬＥＤ１〜ＬＥＤ２０が接続されている。即ち、各コモンラインＣＬ１〜ＣＬ４には複数（本実施形態では、各５つずつ）の発光ダイオードＬＥＤ１〜ＬＥＤ２０のアノード側が接続されている。より詳しくは、コモンラインＣＬ１には、発光ダイオードＬＥＤ１〜ＬＥＤ５のアノード側が接続されている。コモンラインＣＬ２には、発光ダイオードＬＥＤ６〜ＬＥＤ１０のアノード側が接続されている。コモンラインＣＬ３には、発光ダイオードＬＥＤ１１〜ＬＥＤ１５のアノード側が接続されている。コモンラインＣＬ４には、発光ダイオードＬＥＤ１６〜ＬＥＤ２０のアノード側が接続されている。

また、表示装置３２を構成する発光ダイオードＬＥＤ１〜ＬＥＤ２０のカソード側は、信号線としての信号ラインＳＬ１〜ＳＬ５に接続されている。詳しくは、発光ダイオードＬＥＤ１，ＬＥＤ６，ＬＥＤ１１，ＬＥＤ１６のカソード側は、信号ラインＳＬ１に接続されている。また、発光ダイオードＬＥＤ２，ＬＥＤ７，ＬＥＤ１２，ＬＥＤ１７のカソード側は、信号ラインＳＬ２に接続されている。発光ダイオードＬＥＤ３，ＬＥＤ８，ＬＥＤ１３，ＬＥＤ１８のカソード側は、信号ラインＳＬ３に接続されている。発光ダイオードＬＥＤ４，ＬＥＤ９，ＬＥＤ１４，ＬＥＤ１９のカソード側は、信号ラインＳＬ４に接続されている。発光ダイオードＬＥＤ５，ＬＥＤ１０，ＬＥＤ１５，ＬＥＤ２０のカソード側は、信号ラインＳＬ５に接続されている。

次に、コモンラインＣＬ１〜ＣＬ４に接続される放電回路５７について説明する。放電回路５７は、複数（本実施形態では、４つ）のｎｐｎ型トランジスタＴＲ５〜ＴＲ８及び複数の（本実施形態では、４つ）抵抗Ｒ１〜Ｒ４から構成される。

ｎｐｎ型トランジスタＴＲ５のコレクタ側は、抵抗Ｒ１を介してコモンドライバ５６に接続されたコモンラインＣＬ１に接続されている。また、ｎｐｎ型トランジスタＴＲ５のエミッタ側は基準電圧端子としてのグランド端子に接続されていると共に、ベース側はサブＣＰＵ５２ａが接続され、放電信号が入力されるようになっている。尚、グランド端子は、所定の基準電位（本実施形態では、０Ｖ（ゼロボルト））を与えるようになっている。同様に、ｎｐｎ型トランジスタＴＲ６〜ＴＲ８のコレクタ側は、それぞれ抵抗Ｒ２〜Ｒ４を介してコモンラインＣＬ２〜ＣＬ４に接続されている。また、ｎｐｎ型トランジスタＴＲ６〜ＴＲ８のエミッタ側はそれぞれグランド端子に接続されていると共に、ベース側はサブＣＰＵ５２ａがそれぞれ接続され、放電信号が入力されるようになっている。従って、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８は、放電信号を入力する（放電信号がＨレベルになる）と、オフからオンに切り替わり、コレクタ側に接続されたコモンラインＣＬ１〜ＣＬ４をグランド端子に接地することとなる。

次に、信号ラインＳＬ１〜ＳＬ５に接続されるセグメントドライバ５８について説明する。セグメントドライバ５８は、ｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５及び抵抗Ｒ１１〜１５から構成される。

ｎｐｎ型トランジスタＴＲ１１のコレクタ側は、抵抗Ｒ１１を介して、表示装置３２に接続された信号ラインＳＬ１に接続されている。また、該ｎｐｎ型トランジスタＴＲ１１のエミッタ側はグランド端子に接続されていると共に、ベース側はサブＣＰＵ５２ａが接続され、セグメント信号ＳＥＧ１が入力されるようになっている。同様に、ｎｐｎ型トランジスタＴＲ１２〜ＴＲ１５のコレクタ側は、それぞれ抵抗Ｒ１２〜Ｒ１５を介して信号ラインＳＬ２〜ＳＬ５に接続されている。また、ｎｐｎ型トランジスタＴＲ１２〜ＴＲ１５のエミッタ側はグランド端子に接続されており、ベース側はサブＣＰＵ５２ａが接続され、セグメント信号ＳＥＧ２〜ＳＥＧ５がそれぞれ入力されるようになっている。従って、ｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５は、セグメント信号ＳＥＧ１〜ＳＥＧ５を入力する（セグメント信号ＳＥＧ１〜ＳＥＧ５がＨレベルになる）と、オフからオンに切り替わり、コレクタ側に接続された信号ラインＳＬ１〜ＳＬ５をグランド端子に接地することとなる。

従って、コモンラインＣＬ１〜ＣＬ４は、電源電圧が供給される走査線となり、信号ラインＳＬ１〜ＳＬ４は、グランド端子に接地される信号線となる。また、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４は、コモン信号ＣＯＭ１〜ＣＯＭ４の入力によりオン・オフが切り替わるスイッチング素子（第１スイッチング素子）となり、ｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５は、セグメント信号ＳＥＧ１〜ＳＥＧ４の入力によりオン・オフが切り替わるスイッチング素子（第２スイッチング素子）となる。また、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８は、放電信号が入力されることにより、走査線をグランド端子に接地するように切り替えて走査線の電荷を放電するスイッチング素子（第３スイッチング素子）となる。そして、発光ダイオードＬＥＤ１〜ＬＥＤ２０は、前記走査線と前記信号線との間に生じる電位差により発光する発光素子となる。また、コモン信号ＣＯＭ１〜ＣＯＭ４は、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４に入力されるので、第１信号となり、セグメント信号ＳＥＧ１〜ＳＥＧ５は、ｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５に入力されるので、第２信号となる。さらに、放電信号は、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８に入力されるので、第３信号となる。

次に、駆動回路５５の動作について説明する。
メインＣＰＵ５０ａから制御信号を入力したサブＣＰＵ５２ａは、ＲＯＭ５２ｂから該制御信号に対応する演出を行うための制御データを読み出し、該制御データに基づき、駆動回路５５に各種信号を順番に出力する。

より詳しくは、サブＣＰＵ５２ａは、メインＣＰＵ５０ａから制御信号を入力すると、ＲＯＭ５２ｂから該制御信号に対応する演出を行うための制御データを読み出す。そして、該制御データに基づき、サブＣＰＵ５２ａは、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４にコモン信号ＣＯＭ１〜ＣＯＭ４を一方向に順次択一的に一定期間（水平走査期間）ずつ入力（コモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルに）するようになっている。従って、コモンラインＣＬ１〜ＣＬ４には、一方向に順次択一的に一定期間ずつ電源電圧Ｖｂが印加される。尚、サブＣＰＵ５２ａは、コモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルにする前に放電信号をＨレベルにして、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオフからオンに切り替えて、コモンラインＣＬ１〜ＣＬ４をグランド端子に接地し、コモンラインＣＬ１〜ＣＬ４の電荷を放電するようになっている。そして、各水平走査期間内に、サブＣＰＵ５２ａは、前記制御データに基づきセグメント信号ＳＥＧ１〜ＳＥＧ４をＨレベルにする。これにより、電源電圧Ｖｂが印加されているコモンラインＣＬ１〜ＣＬ４の発光ダイオードＬＥＤ１〜ＬＥＤ２０であって、セグメント信号ＳＥＧ１〜ＳＥＧ４がＨレベルにされたｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５に信号ラインＳＬ１〜ＳＬ４を介して接続している発光ダイオードＬＥＤ１〜ＬＥＤ２０が発光する。つまり、サブＣＰＵ５２ａは、所望の発光ダイオードＬＥＤ１〜ＬＥＤ２０を発光させる。

この駆動回路５５の動作をより具体的に説明する。以下では、メインＣＰＵ５０ａが表示装置３２に数字の「１」を発光表示させると決定し、サブＣＰＵ５２ａが表示装置３２に「１」を発光表示させる場合（発光ダイオードＬＥＤ３，ＬＥＤ７，ＬＥＤ８，ＬＥＤ１３，ＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９を発光させる場合）の駆動回路５５の動作について図４及び図８に従って説明する。尚、図４では、表示装置３２に「１」を発光表示させる場合に発光させる発光ダイオードＬＥＤ３，ＬＥＤ７，ＬＥＤ８，ＬＥＤ１３，ＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９に斜線を付している。また、図８は、発光ダイオードＬＥＤ３，ＬＥＤ７，ＬＥＤ８，ＬＥＤ１３，ＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９を発光させる場合における各種信号の入力タイミングを示すタイミングチャートである。

サブＣＰＵ５２ａは、まず、放電信号を立ち上げてＨレベルにする（時刻Ａ）。このとき、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８はオフからオンに切り替わり、コモンラインＣＬ１〜ＣＬ４がｎｐｎ型トランジスタＴＲ５〜ＴＲ８を介してグランド端子に接地されるので、コモンラインＣＬ１〜ＣＬ４に正電荷が蓄積されていた場合は放電される。その後、サブＣＰＵ５２ａは、コモン信号ＣＯＭ１を立ち上げてＨレベルにする（時刻Ｂ）。そして、コモン信号ＣＯＭ１がＨレベルになった後、サブＣＰＵ５２ａは、放電信号を立ち下げてＬレベル（ローレベル、以下同じ）にする（時刻Ｃ）。このときに発光ダイオードＬＥＤ１〜ＬＥＤ５に電源電圧Ｖｂが印加されることとなる。尚、放電信号がＨレベルのときに、コモン信号ＣＯＭ１を立ち上げてＨレベルにし、その後、放電信号をＬレベルにするのは、ｐｎｐ型トランジスタＴＲ１のスイッチング特性を良くし、電源電圧Ｖｂを瞬時に発光ダイオードＬＥＤ１〜ＬＥＤ５に印加するためである。即ち、電源電圧Ｖｂの立ち上がりが良くなるからである。

そして、サブＣＰＵ５２ａは、コモン信号ＣＯＭ１をＨレベルにし、放電信号をＬレベルにした後、セグメント信号ＳＥＧ３を立ち上げてＨレベルにする（時刻Ｄ）。尚、サブＣＰＵ５２ａが、コモン信号ＣＯＭ１をＨレベルにした後、セグメント信号ＳＥＧ３を立ち上げてＨレベルにするのは、発光ダイオードＬＥＤ１〜ＬＥＤ２０に逆電流が流れるのを防止するためである。コモン信号ＣＯＭ１及びセグメント信号ＳＥＧ３をＨレベルにしたとき、ｐｎｐ型トランジスタＴＲ１及びｎｐｎ型トランジスタＴＲ１３がオフからオンに切り替わる。すると、電源電圧ＶｂがコモンラインＣＬ１に印加され、コモンラインＣＬ１と信号ラインＳＬ３との間の電位差が電源ＶＢから印加される電源電圧Ｖｂ（１２Ｖ）と同じになる（つまり、発光ダイオードＬＥＤ３に電源電圧Ｖｂが印加される）。従って、発光ダイオードＬＥＤ３に電源電圧Ｖｂ（１２Ｖ）が印加されることにより電流が流れ、発光ダイオードＬＥＤ３が発光する。尚、発光ダイオードは、アノード側とカソード側の電位差が所定の閾値以上のときに電流が流れるようになっており、本実施形態の発光ダイオードＬＥＤ１〜ＬＥＤ２０の閾値は、同じ製品であっても個体によって差があるが、およそ１．８Ｖ〜２．２Ｖである。

このとき、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５のアノード側（コモンラインＣＬ１）は、電源電圧Ｖｂが給電される一方で、カソード側（信号ラインＳＬ１，ＳＬ２，ＳＬ４，ＳＬ５）は、グランド端子に接地されておらず、フローティング状態に置かれている。このため、コモンラインＣＬ１と信号ラインＳＬ１，ＳＬ２，ＳＬ４，ＳＬ５との間の電位差により、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５は等価的にコンデンサとなる。即ち、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５のカソード側に信号ラインＳＬ１，ＳＬ２，ＳＬ４，ＳＬ５上の負電荷が集まり、その電荷量の分だけ充電される。

前記発光ダイオードＬＥＤ３が発光してから所定時間経過後、サブＣＰＵ５２ａは、コモン信号ＣＯＭ１を立ち下げてＬレベルにする（時刻Ｅ）。つまり、ｐｎｐ型トランジスタＴＲ１をオンからオフに切り替える。このとき、電源電圧Ｖｂが印加されなくなるので、コモンラインＣＬ１と信号ラインＳＬ３との間の電位差が小さくなり、発光ダイオードＬＥＤ３に印加される電圧が発光ダイオードＬＥＤ１〜ＬＥＤ２０の閾値以下となる。つまり、発光ダイオードＬＥＤ３に電流が流れなくなり、発光ダイオードＬＥＤ３が消灯する。次に、サブＣＰＵ５２ａは、セグメント信号ＳＥＧ３を立ち下げてＬレベルにする（時刻Ｆ）。つまり、ｎｐｎ型トランジスタＴＲ１３をオンからオフに切り替える。そして、ｎｐｎ型トランジスタＴＲ１３をオフにした後、サブＣＰＵ５２ａは、放電信号を立ち上げてＨレベルにする（時刻Ｇ）。即ち、サブＣＰＵ５２ａは、コモン信号ＣＯＭ１とセグメント信号ＳＥＧ３を両方Ｌレベルにし、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４及びｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５を全てオフにした状態で、放電信号をＬレベルからＨレベルにする。このとき、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８はオフからオンに切り替わり、コモンラインＣＬ１〜ＣＬ４が、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８を介してグランド端子に接地されるので、コモンラインＣＬ１に蓄積されていた正電荷が放電される。即ち、カソード側に集まっていた負電荷により等価的にコンデンサとなっていた発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５のアノード側に蓄積されていた正電荷が、ｎｐｎ型トランジスタＴＲ５を介してグランド端子に流れ込み、放電する。尚、サブＣＰＵ５２ａが、セグメント信号ＳＥＧ３をＬレベルにした後、放電信号を立ち上げてＨレベルにするのは、確実にコモンラインＣＬ１に蓄積された電荷を放電するためと、発光ダイオードＬＥＤ１〜ＬＥＤ２０に逆電流が流れるのを防ぐためである。また、サブＣＰＵ５２ａが、コモン信号ＣＯＭ１とセグメント信号ＳＥＧ３の両方をＬレベルにした後、放電信号を立ち上げてＨレベルにするのは、上記の理由に加え、コモンラインＣＬ１に印加される電源ＶＢの電流消費を抑えるためである。

因みに、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオンにしたとき、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８のコレクタ側からエミッタ側に電流を流すためには、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８の特性によりコレクタ側とエミッタ側との間に約０．６Ｖ（これも個体により差が存在する。実験値では０．５６〜０．６６Ｖ）以上の電位差が必要である。このため、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５のアノード側（コモンラインＣＬ１上）に最大で０．６６Ｖの電位が残る場合がある。従って、ｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５をオフからオンにし、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５のカソード側（信号ラインＳＬ１１，ＳＬ１２，ＳＬ１４，ＳＬ１５）を接地したときに、放電しきれなかった電荷により、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５に最大で０．６６Ｖの電圧が印加される。しかし、発光ダイオードＬＥＤ１〜ＬＥＤ２０に電流を流すには最低でも閾値（１．８〜２．２Ｖ）以上の電圧を印加しなくてはならないため、放電後は、発光ダイオードＬＥＤ１，ＬＥＤ２，ＬＥＤ４，ＬＥＤ５に電流が流れることが無い。つまり、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８は、発光ダイオードＬＥＤ１〜ＬＥＤ２０に電流が流れるために必要な電位差（１．８〜２．２Ｖ）よりも少ない電位差（０．５６〜０．６６Ｖ）で電流が流れる特性を有するため、放電後は、コモンラインＣＬ１〜ＣＬ４に発光ダイオードＬＥＤ１〜ＬＥＤ２０を発光させるほど電荷が残っていない。従って、放電後は確実に発光ダイオードＬＥＤ１〜ＬＥＤ２０の誤点灯が無くなる。

続いて、サブＣＰＵ５２ａは、コモン信号ＣＯＭ２を立ち上げＨレベルにし（時刻Ｈ）、その後、放電信号を立ち下げＬレベルにする（時刻Ｉ）。そして、サブＣＰＵ５２ａは、セグメント信号ＳＥＧ２，ＳＥＧ３を立ち上げてＨレベルにする（時刻Ｊ）。そのため、ｐｎｐ型トランジスタＴＲ２及びｎｐｎ型トランジスタＴＲ１２，ＴＲ１３がオフからオンとなり、コモンラインＣＬ２と信号ラインＳＬ２，ＳＬ３との間に電位差が発生し、発光ダイオードＬＥＤ７，ＬＥＤ８に電源電圧Ｖｂが印加される。即ち、発光ダイオードＬＥＤ７，ＬＥＤ８に電流が流れ、発光ダイオードＬＥＤ７，ＬＥＤ８が発光する。このとき、時刻Ｇから時刻Ｉの間で放電回路５７によってコモンラインＣＬ１〜ＣＬ４の電荷が放電されているので、信号ラインＳＬ２が接地されても発光ダイオードＬＥＤ２は発光しない。尚、コモン信号ＣＯＭ２及びセグメント信号ＳＥＧ２，ＳＥＧ３がＨレベルになると、発光ダイオードＬＥＤ６，ＬＥＤ９，ＬＥＤ１０のカソード側に負電荷が集まり、発光ダイオードＬＥＤ６，ＬＥＤ９，ＬＥＤ１０は等価的にコンデンサとなる。

その後、サブＣＰＵ５２ａは、コモン信号ＣＯＭ２を立ち下げてＬレベルにする（時刻Ｋ）。このとき、ｐｎｐ型トランジスタＴＲ２はオンからオフとなり、コモンラインＣＬ２と信号ラインＳＬ２，ＳＬ３との間の電位差が発光ダイオードＬＥＤ１〜ＬＥＤ２０の閾値以下になり、発光ダイオードＬＥＤ７，ＬＥＤ８に電流が流れなくなる。従って、発光ダイオードＬＥＤ７，ＬＥＤ８が消灯する。次に、サブＣＰＵ５２ａは、信号ラインＳＬ２，ＳＬ３を立ち下げてＬレベルにする（時刻Ｌ）。つまり、ｎｐｎ型トランジスタＴＲ１２，ＴＲ１３をオンからオフに切り替える。そして、コモン信号ＣＯＭ２とセグメント信号ＳＥＧ２，ＳＥＧ３を全てＬレベルにした後、サブＣＰＵ５２ａは、放電信号を立ち上げてＨレベルにし、カソード側に集まっていた負電荷により等価的にコンデンサとなっていた発光ダイオードＬＥＤ６，ＬＥＤ９，ＬＥＤ１０のアノード側の正電荷を放電する（時刻Ｍ）。

続いて、サブＣＰＵ５２ａは、コモン信号ＣＯＭ３を立ち上げＨレベルにし（時刻Ｎ）、その後、放電信号を立ち下げＬレベルにする（時刻Ｏ）。そして、サブＣＰＵ５２ａは、セグメント信号ＳＥＧ３を立ち上げてＨレベルにする（時刻Ｐ）。そのため、ｐｎｐ型トランジスタＴＲ３及びｎｐｎ型トランジスタＴＲ１３がオフからオンとなり、コモンラインＣＬ３と信号ラインＳＬ３との間に電位差が発生し、発光ダイオードＬＥＤ１３に電源電圧Ｖｂが印加される。即ち、発光ダイオードＬＥＤ１３に電流が流れ、発光ダイオードＬＥＤ１３が発光する。尚、コモン信号ＣＯＭ３及びセグメント信号ＳＥＧ３がＨレベルになると、発光ダイオードＬＥＤ１１，ＬＥＤ１２，ＬＥＤ１４，ＬＥＤ１５のカソード側に負電荷が集まり、発光ダイオードＬＥＤ１１，ＬＥＤ１２，ＬＥＤ１４，ＬＥＤ１５は等価的にコンデンサとなる。

その後、サブＣＰＵ５２ａは、コモン信号ＣＯＭ３を立ち下げてＬレベルにする（時刻Ｑ）。このとき、ｐｎｐ型トランジスタＴＲ３はオンからオフとなり、コモンラインＣＬ３と信号ラインＳＬ３との間の電位差が発光ダイオードＬＥＤ１〜ＬＥＤ２０の閾値以下になり、発光ダイオードＬＥＤ１３に電流が流れなくなる。従って、発光ダイオードＬＥＤ１３が消灯する。次に、サブＣＰＵ５２ａは、信号ラインＳＬ３を立ち下げてＬレベルにする（時刻Ｒ）。つまり、ｎｐｎ型トランジスタＴＲ１３をオンからオフに切り替える。そして、コモン信号ＣＯＭ３とセグメント信号ＳＥＧ３を両方Ｌレベルにした後、サブＣＰＵ５２ａは、放電信号を立ち上げてＨレベルにし、カソード側に集まっていた負電荷により等価的にコンデンサとなっていた発光ダイオードＬＥＤ１１，ＬＥＤ１２，ＬＥＤ１４，ＬＥＤ１５のアノード側の正電荷を放電する（時刻Ｓ）。

続いて、サブＣＰＵ５２ａは、コモン信号ＣＯＭ４を立ち上げＨレベルにし（時刻Ｔ）、その後、放電信号を立ち下げＬレベルにする（時刻Ｕ）。そして、サブＣＰＵ５２ａは、セグメント信号ＳＥＧ２，ＳＥＧ３，ＳＥＧ４を立ち上げてＨレベルにする（時刻Ｖ）。そのため、ｐｎｐ型トランジスタＴＲ４及びｎｐｎ型トランジスタＴＲ１２，ＴＲ１３，ＴＲ１４がオフからオンとなり、コモンラインＣＬ４と信号ラインＳＬ２，ＳＬ３，ＳＬ４との間に電位差が発生し、発光ダイオードＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９に電源電圧Ｖｂが印加される。即ち、発光ダイオードＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９に電流が流れ、発光ダイオードＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９が発光する。このとき、時刻Ｓから時刻Ｕの間で放電回路５７によってコモンラインＣＬ１〜ＣＬ４の電荷が放電されているので、信号ラインＳＬ２，ＳＬ４が接地されても発光ダイオードＬＥＤ１２，ＬＥＤ１４は発光しない。尚、コモン信号ＣＯＭ４及びセグメント信号ＳＥＧ２，ＳＥＧ３，ＳＥＧ４がＨレベルになると、発光ダイオードＬＥＤ１６，ＬＥＤ２０のカソード側に負電荷が集まり、発光ダイオードＬＥＤ１６，ＬＥＤ２０は等価的にコンデンサとなる。

その後、サブＣＰＵ５２ａは、コモン信号ＣＯＭ４を立ち下げてＬレベルにする（時刻Ｗ）。このとき、ｐｎｐ型トランジスタＴＲ４はオンからオフとなり、コモンラインＣＬ４と信号ラインＳＬ２，ＳＬ３，ＳＬ４との間の電位差が発光ダイオードＬＥＤ１〜ＬＥＤ２０の閾値以下になり、発光ダイオードＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９に電流が流れなくなる。従って、発光ダイオードＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９が消灯する。次に、サブＣＰＵ５２ａは、信号ラインＳＬ２，ＳＬ３，ＳＬ４を立ち下げてＬレベルにする（時刻Ｘ）。つまり、ｎｐｎ型トランジスタＴＲ１２，ＴＲ１３，ＴＲ１４をオンからオフに切り替える。そして、コモン信号ＣＯＭ４とセグメント信号ＳＥＧ２，ＳＥＧ３，ＳＥＧ４を全てＬレベルにした後、サブＣＰＵ５２ａは、再び、放電信号を立ち上げてＨレベルにし（時刻Ａ）、カソード側に集まっていた負電荷により等価的にコンデンサとなっていた発光ダイオードＬＥＤ１６，ＬＥＤ２０のアノード側の正電荷を放電する。その後、時刻Ａ〜時刻Ｘまでの動作がメインＣＰＵ５０ａから次の制御信号が入力されるまで繰り返し行われる。

そして、これら時刻Ａから時刻Ｘまでの動作は極めて短い時間の間に行われ、また、時刻Ａから時刻Ｘまでの動作は繰り返し行われるので、人間の視覚に対しては残像現象により１コマの画像として認識させることができる。つまり、人間の視覚に対しては、発光ダイオードＬＥＤ３，ＬＥＤ７，ＬＥＤ８，ＬＥＤ１３，ＬＥＤ１７，ＬＥＤ１８，ＬＥＤ１９が同時に点灯しているように認識させることができ、表示装置３２に数字の「１」が発光表示されたように視認させることが可能となる。このように、点灯・消灯動作を繰り返し、残像現象により発光ダイオードＬＥＤ１〜ＬＥＤ２０が同時に点灯しているように認識させるような駆動方式をダイナミック駆動方式（ダイナミック点灯方式）という。

尚、本実施形態では、時刻Ａ、時刻Ｇ、時刻Ｍ、時刻Ｓにおいて、放電信号を立ち上げてＨレベルにしてｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオンに切り替え、コモンラインＣＬ１〜ＣＬ４の電荷を放電する処理が第１ステップとなる。また、時刻Ｂ、時刻Ｈ、時刻Ｎ、時刻Ｔにおいて、コモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルにしてｐｎｐ型トランジスタＴＲ１〜ＴＲ４をオンに切り替える処理が第２ステップとなる。また、時刻Ｃ、時刻Ｉ、時刻Ｏ、時刻Ｕにおいて、放電信号をＬレベルにして、ｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオフに切り替える処理が第３ステップとなる。また、時刻Ｄ、時刻Ｊ、時刻Ｐ、時刻Ｖにおいて、セグメント信号ＳＥＧ１〜ＳＥＧ５をＨレベルにしてｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５をオンに切り替え、発光ダイオードＬＥＤ１〜ＬＥＤ２０を発光させる処理が第４ステップとなる。また、時刻Ｅ及び時刻Ｆ、時刻Ｋ及び時刻Ｌ、時刻Ｑ及び時刻Ｒ、時刻Ｗ及び時刻Ｘにおいて、コモン信号ＣＯＭ１〜ＣＯＭ４及びセグメント信号ＳＥＧ１〜ＳＥＧ５をＬレベルにして、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４及びｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５をオフに切り替え、発光ダイオードＬＥＤ１〜ＬＥＤ２０を消灯させる処理が第５ステップとなる。

また、枠ランプ１６ａ、遊技盤ランプ１６ｂ及びカウントランプ３３と、表示装置３２との相違点は、パチンコ機１０における発光ダイオードの配列だけである。従って、詳細な説明は省略するが、サブＣＰＵ５２ａは、枠ランプ１６ａ、遊技盤ランプ１６ｂ及びカウントランプ３３を構成する発光ダイオードに対しても、同様の回路構成の駆動回路５５に対して同様の順序で各種信号を出力することによって発光制御している。

従って、本実施形態によれば、以下に示す効果を得ることができる。
（１）発光ダイオードＬＥＤ１〜ＬＥＤ２０の発光を制御する駆動回路５５に、コモンラインＣＬ１〜ＣＬ４の電荷を放電するようにコモンラインＣＬ１〜ＣＬ４に接続された放電回路５７を備えた。このため、コモンラインＣＬ１〜ＣＬ４（より詳しくは、発光ダイオードＬＥＤ１〜ＬＥＤ２０のアノード側）に余分な電荷が蓄積することにより発生する発光ダイオードＬＥＤ１〜ＬＥＤ２０の誤点灯を防止することができる。即ち、表示装置３２、枠ランプ１６ａ、遊技盤ランプ１６ｂ、カウントランプ３３のちらつきを防止することができる。

（２）放電信号を入力する（Ｈレベルにする）ことにより、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４はオフからオンに切り替わり、コモンラインＣＬ１〜ＣＬ４がグランド端子に接地し、コモンラインＣＬ１〜ＣＬ４に蓄積された電荷が放電される。従って、放電信号を入力にするタイミングを制御することにより、コモンラインＣＬ１〜ＣＬ４に蓄積される余分な電荷を確実に取り除くことが可能となり、発光ダイオードＬＥＤ１〜ＬＥＤ２０の誤点灯を防止することができる。

（３）放電回路５７は、信号ラインＳＬ１〜ＳＬ４がグランド端子に接地されていないときにコモンラインＣＬ１〜ＣＬ４の電荷を放電するため、コモンラインＣＬ１〜ＣＬ４上に蓄積された電荷を確実に放電することができる。また、信号ラインＳＬ１〜ＳＬ４が接地されていないときにコモンラインＣＬ１〜ＣＬ４に蓄積された電荷を放電することで発光ダイオードＬＥＤ１〜ＬＥＤ２０に逆電流が流れることを防止することができる。従って、逆電流が流れることによって発生する発光ダイオードＬＥＤ１〜ＬＥＤ２０の誤点灯を防止することができる。また、逆電流の発生を防止するので、逆電流による発光ダイオードＬＥＤ１〜ＬＥＤ２０の故障（破損）を抑制することができる。

（４）ｎｐｎ型トランジスタＴＲ５〜ＴＲ８がオンのときに、そのコレクタ側からエミッタ側に電流を流すために必要な電位差（０．５６〜０．６６Ｖ）は、発光ダイオードＬＥＤ１〜ＬＥＤ２０のアノード側からカソード側に電流を流すために必要な電位差（１．８〜２．２Ｖ）よりも小さくした。このため、放電回路５７がコモンラインＣＬ１〜ＣＬ４の電荷を放電すると、発光ダイオードＬＥＤ１〜ＬＥＤ２０のアノード側とカソード側との間の電位差が、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４のコレクタ側とエミッタ側との間の電位差と同じになる。従って、放電後、アノード側に電源電圧Ｖｂが印加されていない発光ダイオードＬＥＤ１〜ＬＥＤ２０のカソード側をグランド端子に接地しても、該発光ダイオードＬＥＤ１〜ＬＥＤ２０に印加される電圧は、発光ダイオードＬＥＤ１〜ＬＥＤ２０に電流が流れるほどの電圧とはならない。このため、放電後に、選択されていない発光ダイオードＬＥＤ１〜ＬＥＤ２０が発光することがなくなり、枠ランプ１６ａ、遊技盤ランプ１６ｂ、表示装置３２、カウントランプ３３のちらつき（誤点灯）を抑えることができる。

（５）表示装置３２を構成する発光ダイオードＬＥＤ１〜ＬＥＤ２０をマトリクス状に配置接続した。このため、発光させる発光ダイオードＬＥＤ１〜ＬＥＤ２０を選択することにより、数字や文字等を表現することが可能になる。

（６）パチンコ機１０に、発光ダイオードＬＥＤ１〜ＬＥＤ２０の誤点灯を防止する駆動回路５５を備えたので、遊技中の発光演出において、枠ランプ１６ａ、遊技盤ランプ１６ｂ、表示装置３２、カウントランプ３３のちらつきを抑えることができる。従って、遊技者に対し、ちらつきによる不快感や、遊技に関する情報を提供する表示装置３２やカウントランプ３３が誤点灯することによる混乱を防止することができる。また、ちらつきがなくなるので、発光演出を鮮やかに行うことができ、遊技者の興趣を向上させることができる。

（７）放電信号をＨレベルにして放電回路５７のｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオンにしている間に、コモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルにしてコモンドライバ５６のｐｎｐ型トランジスタＴＲ１〜ＴＲ４をオンにし、当該ｐｎｐ型トランジスタＴＲ１〜ＴＲ４をオンにした後に、放電信号をＬレベルにした。このため、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４のスイッチング特性が良くなり、瞬時に電源電圧Ｖｂが発光ダイオードＬＥＤ１〜ＬＥＤ２０に印加されるので（即ち、電源電圧Ｖｂの立ち上がりが良くなるので）、発光させる発光ダイオードＬＥＤ１〜ＬＥＤ２０を迅速に切り替えることができる。

（８）駆動回路５５は、ダイナミック駆動方式にて、表示装置３２を構成する発光ダイオードＬＥＤ１〜ＬＥＤ２０を発光させるので、多数の発光ダイオードＬＥＤ１〜ＬＥＤ２０を容易に多色発光させて発光装飾のパターンを増やすることができる。このため、遊技者の興趣を向上することができる。

（９）発光ダイオードＬＥＤ１〜ＬＥＤ２０を発光させる前に必ず放電信号を入力し、コモンラインＣＬ１〜ＣＬ４に蓄積された余分な電荷を放電させるので、発光ダイオードＬＥＤ１〜ＬＥＤ２０の誤点灯を確実に防止することができる。つまり、コモンラインＣＬ１〜ＣＬ４に余分な電荷が蓄積された状態であっても、発光ダイオードＬＥＤ１〜ＬＥＤ２０を発光させる前に放電させるので、発光ダイオードＬＥＤ１〜ＬＥＤ２０のちらつきを確実に防止することができる。

（１０）コモン信号ＣＯＭ１〜ＣＯＭ４及びセグメント信号ＳＥＧ１〜ＳＥＧ５の全てをＬレベルにしてｐｎｐ型トランジスタＴＲ１〜ＴＲ４及びｎｐｎ型トランジスタＴＲ１１〜ＴＲ１５の全てをオフにした後、放電信号をＨレベルにしてｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオンにし、コモンラインＣＬ１〜ＣＬ４の電荷を放電させた。このため、確実にコモンラインＣＬ１〜ＣＬ４に蓄積された電荷を放電し、発光ダイオードＬＥＤ１〜ＬＥＤ２０に逆電流が流れるのを防ぐことができると共に、コモンラインＣＬ１〜ＣＬ４に印加される電源ＶＢの電流消費を抑えることができる。

（１１）発光ダイオードＬＥＤ１〜ＬＥＤ２０のアノード側からカソード側に電流を流すために必要な電位差（１．８〜２．２Ｖ）よりも小さい電位差でコレクタ側からエミッタ側に電流が流れるｎｐｎ型トランジスタＴＲ５〜ＴＲ８をコモンラインＣＬ１〜ＣＬ４のそれぞれに接続して放電回路５７を構成した。このため、誤点灯を確実に防止し、かつ、製造コストの低減に貢献し得る放電回路５７を提供することができる。

例えば、各コモンラインＣＬ１〜ＣＬ４に放電用ダイオードＬＥＤ２１〜ＬＥＤ２４のアノード側を接続し、カソード側にｎｐｎ型トランジスタＴＲ２１を接続した放電回路７１の場合（図９参照）、放電用ダイオードＬＥＤ２１〜ＬＥＤ２４を発光ダイオードＬＥＤ１〜ＬＥＤ２０と同じ製品を使用することで製造コストを低減することはできる。

しかしながら、発光ダイオードＬＥＤ１〜ＬＥＤ２０の電流を流すために必要な電圧の閾値は、同一製品であっても個体差があるため、同じ製品を使用した場合には、誤点灯を防止できない場合がある。例えば、放電用ダイオードＬＥＤ２１の閾値が２．２Ｖである場合、ｎｐｎ型トランジスタＴＲ２１をオンにして、放電したとしても、コモンラインＣＬ１に２．２Ｖの電位が残ることとなる。そして、仮に発光ダイオードＬＥＤ１の閾値が１．８Ｖである場合、発光ダイオードＬＥＤ１のカソード側がグランド端子に接地したときに、発光ダイオードＬＥＤ１には、２．２Ｖという発光ダイオードＬＥＤ１の閾値以上の電圧が印加されることから、発光ダイオードＬＥＤ１が誤点灯するおそれがある。これを防止するためには、発光ダイオードＬＥＤ１〜ＬＥＤ２０とは別に、閾値が１．８Ｖより小さい特別な放電用ダイオードＬＥＤ２１〜ＬＥＤ２４を用意しなくてはならない。そのため、放電回路７１では、誤点灯を防止しようとすると、前述のように特別な放電用ダイオードＬＥＤ２１〜ＬＥＤ２４が必要となり、部品の種類及び組み立ての手間が多くなるので、製造コストが高くなってしまう。即ち、図９に示す放電回路７１では、誤点灯を確実に防止し、かつ、製造コストの低減に貢献することができないので、本実施形態の放電回路５７のような構成にした。

尚、上記実施形態は、次のような実施形態（別例）に変更することができる。
○上記実施形態の表示装置３２を構成する発光ダイオードＬＥＤ１〜ＬＥＤ２０は、横５列、縦４列のマトリクス状に配置接続されているが、横５列、縦４列に限らず、例えば、横１６列、縦１６列のマトリクス状に配置接続されるようにしてもよい。

○上記実施形態では、放電信号がＨレベルである間にコモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルにし、その後放電信号をＬレベルにしたが、放電信号をＨレベルからＬレベルにした後に、コモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルにしても良い。

○上記実施形態では、発光素子として発光ダイオードＬＥＤ１〜ＬＥＤ２０を採用したが、これに限らず、例えば、ＥＬ素子を用いても良い。
○上記実施形態では、枠ランプ１６ａ、遊技盤ランプ１６ｂ、カウントランプ３３及び表示装置３２の駆動回路５５を一体に構成して、枠ランプ１６ａ、遊技盤ランプ１６ｂ、カウントランプ３３及び表示装置３２を全て駆動できる駆動回路５５を設けるようにした。この別例として、枠ランプ１６ａ、遊技盤ランプ１６ｂ、カウントランプ３３、表示装置３２に対してそれぞれ個別の駆動回路を設けるようにしてもよい。

○上記実施形態において、放電する際、サブＣＰＵ５２ａは、放電回路５７を構成する全てのｎｐｎ型トランジスタＴＲ５〜ＴＲ８をオフからオンにし、全てのコモンラインＣＬ１〜ＣＬ４を放電するように放電信号をＨレベルにしていた。この別例として、サブＣＰＵ５２ａは、前の水平走査期間に電源電圧Ｖｂが印加されて正電荷が蓄積されたコモンラインＣＬ１〜ＣＬ４のみを放電するように、放電信号をＨレベルにしても良い。

○上記実施形態において、グランド端子を所定の基準電位を与える基準電圧端子としたが、コモンラインＣＬ１〜ＣＬ４に蓄積された電荷を放電することができるならば、グランド端子でなくても良い。例えば、所定の基準電位として０．１Ｖの電位を与える電圧端子を基準電圧端子としても良い。

○上記実施形態は、第２種に分類されるパチンコ機１０（いわゆる羽根モノ）に設けられた発光表示装置の駆動回路５５に具体化したが、第１種に分類されるパチンコ機（いわゆるデジパチ）や、第３種に分類されるパチンコ機（いわゆる権利物）に設けられた発光表示装置の駆動回路に具体化しても良い。また、パチスロ（回胴式遊技機）に設けられた発光表示装置の駆動回路に具体化してもよい。

○上記実施形態において、放電信号とコモン信号ＣＯＭ１〜ＣＯＭ４を同時にＨレベル、又は、コモン信号ＣＯＭ１〜ＣＯＭ４をＨレベルにしてから放電信号をＨレベルにしても良い。このようにしても、放電信号とコモン信号ＣＯＭ１〜ＣＯＭ４がＨレベルになっているときに、放電信号をＬレベルにすることで、ｐｎｐ型トランジスタＴＲ１〜ＴＲ４のスイッチング特性が良くなり、瞬時に電源電圧ＶｂがコモンラインＣＬ１〜ＣＬ４に供給される。

次に、上記実施形態及び別例から把握できる技術的思想の創作を以下に追記する。
（イ）第１信号の入力によりオン又はオフに切り替わる複数の第１スイッチング素子と、前記第１スイッチング素子ごとにそれぞれ接続され、該第１スイッチング素子がオンに切り替わったときに電源電圧がそれぞれ供給される複数の走査線と、第２信号の入力によりオン又はオフに切り替わる複数の第２スイッチング素子と、前記第２スイッチング素子ごとにそれぞれ接続され、該第２スイッチング素子がオンに切り替わったときに基準電圧端子にそれぞれ接続される複数の信号線とを備え、前記走査線と前記信号線との間に接続された複数の発光素子を、前記第１信号の入力により電源電圧が供給された前記走査線と前記第２信号の入力により基準電圧端子に接続された前記信号線との間に生じる電位差により発光させる駆動回路において、前記走査線の電荷を放電するように前記走査線に接続された放電回路を備えた駆動回路。

（ロ）前記放電回路は、第３信号の入力によりオン又はオフに切り替わる複数の第３スイッチング素子を備え、該第３スイッチング素子は、前記走査線ごとに直列に接続されており、前記第３信号の入力によりオンに切り替わったときに前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電することを特徴とする技術的思想（イ）に記載の駆動回路。

（ハ）前記第３スイッチング素子は、前記信号線が前記基準電圧端子に接続されていないときに、前記第３信号の入力によりオンに切り替わり、前記走査線を前記基準電圧端子に接続させることを特徴とする技術的思想（ロ）に記載の駆動回路。

（ニ）前記第３スイッチング素子は、前記走査線に電源電圧が供給されていないときであって、前記信号線が前記基準電圧端子に接続されていないときに、前記第３信号の入力によりオンに切り替わり、前記走査線を前記基準電圧端子に接続させることを特徴とする技術的思想（ロ）に記載の駆動回路。

（ホ）前記第３スイッチング素子は、前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電しているときであって、前記第１スイッチング素子が前記第１信号を入力してオンであるときに、前記第３信号の入力によりオフに切り替わることを特徴とする技術的思想（ロ）〜（ニ）のうちいずれか一に記載の駆動回路。

（ヘ）第１信号の入力によりオン又はオフに切り替わる複数の第１スイッチング素子と、前記第１スイッチング素子ごとにそれぞれ接続され、該第１スイッチング素子がオンに切り替わったときに電源電圧がそれぞれ供給される複数の走査線と、第２信号の入力によりオン又はオフに切り替わる複数の第２スイッチング素子と、前記第２スイッチング素子ごとにそれぞれ接続され、該第２スイッチング素子がオンに切り替わったときに所定の基準電圧が与えられる基準電圧端子にそれぞれ接続される複数の信号線と、前記走査線ごとに直列に接続されており、第３信号の入力によりオン又はオフに切り替わると共に、オンに切り替わったときに前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電する第３スイッチング素子とを備え、前記走査線と前記信号線との間に接続された複数の発光素子を、前記第１信号の入力により電源電圧が供給された前記走査線と前記第２信号の入力により基準電圧端子に接続された前記信号線との間に生じる電位差により発光させる駆動回路の制御方法において、前記第２スイッチング素子がオフになっているときに、前記第３スイッチング素子をオンに切り替えて前記走査線の電荷を放電し、前記第３スイッチング素子がオンである間に、前記第１スイッチング素子をオンに切り替え、前記第１スイッチング素子がオンに切り替わった後に、前記第３スイッチング素子をオフに切り替え、前記第３スイッチング素子がオフに切り替わった後であって、前記第１スイッチング素子がオンになっている間に、前記第２スイッチング素子をオンに切り替えて前記発光素子を発光させる駆動回路の制御方法。

（ト）複数の発光素子から構成される発光表示装置と、該発光表示装置に遊技演出を行わせる演出制御手段とを備えた遊技機において、前記発光表示装置の発光素子は、技術的思想（イ）〜（ホ）のいずれか一項に記載された駆動回路により発光し、前記演出制御手段は、前記駆動回路に対して前記第１信号、前記第２信号、前記第３信号を出力することにより、発光表示装置の発光による遊技演出を行わせることを特徴とする遊技機。

パチンコ遊技機の正面図。 入賞装置の正面図。 表示装置及びカウントランプを説明するための拡大正面図。 表示装置における発光ダイオードの配列を示す説明図。 主制御基板、表示ランプ制御基板の接続を説明するためのブロック図。 駆動回路の構成を示すブロック図。 駆動回路の回路構成を示す回路図。 コモン信号、放電信号、セグメント信号が出力するタイミングを説明するタイミングチャート。 他の駆動回路の回路構成を示す回路図。 従来の駆動回路の回路構成を示す回路図。

符号の説明

１０…パチンコ遊技機（遊技機）、１６ａ…枠ランプ（発光表示装置）、１６ｂ…遊技盤ランプ（発光表示装置）、３２…表示装置（発光表示装置）、３３…カウントランプ（発光表示装置）、５５…駆動回路、５６…コモンドライバ、５７…放電回路、５８…セグメントドライバ、ＴＲ１〜ＴＲ４…ｐｎｐ型トランジスタ（（第１）スイッチング素子）、ＴＲ５〜ＴＲ８…ｎｐｎ型トランジスタ（（第３）スイッチング素子）、ＴＲ１１〜ＴＲ１５…ｎｐｎ型トランジスタ（（第２）スイッチング素子）、ＣＬ１〜ＣＬ４…コモンライン（走査線）、ＳＬ１〜ＳＬ４…信号ライン（信号線）、ＬＥＤ１〜ＬＥＤ２０，ＬＥＤ３１〜ＬＥＤ４０…発光ダイオード（発光素子）。

Claims (4)

1. 複数の発光素子から構成される発光表示装置の発光によって遊技に関する情報を提供する発光表示装置を備え、大当りとなった場合、所定個数の遊技球が入賞装置に入賞するまで又は入賞装置が所定回数開放するまで継続するラウンド遊技が複数回付与され、前記発光表示装置がラウンド遊技の回数に関する情報を提供する遊技機において、
   所定のタイミングで第１信号、第２信号及び第３信号を出力して前記発光表示装置の発光制御を行う演出制御手段と、
   第１信号の入力によりオン又はオフに切り替わる複数の第１スイッチング素子と、前記第１スイッチング素子ごとにそれぞれ接続され、該第１スイッチング素子がオンに切り替わったときに電源電圧がそれぞれ供給される複数本の走査線と、第２信号の入力によりオン又はオフに切り替わる複数の第２スイッチング素子と、前記第２スイッチング素子ごとにそれぞれ接続され、該第２スイッチング素子がオンに切り替わったときに所定の基準電位を与える基準電圧端子にそれぞれ接続される複数本の信号線とを有し、前記走査線と前記信号線との間に接続された前記複数の発光素子を、前記第１信号の入力により電源電圧が供給された前記走査線と前記第２信号の入力により基準電圧端子に接続された前記信号線との間に生じる電位差により発光させる駆動回路を備え、
   前記駆動回路は、前記走査線に接続され、前記走査線の電荷を放電するための放電回路を備え、
   前記放電回路は、第３信号の入力によりオン又はオフに切り替わる複数の第３スイッチング素子を有し、
   前記各第３スイッチング素子は、前記走査線ごとに直列に接続されており、
   前記演出制御手段は、前記第１スイッチング素子及び前記第２スイッチング素子がオンとなる前に、前記第３信号を前記各第３スイッチング素子に出力し、前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電する一方、前記走査線を前記基準電圧端子に接続して前記走査線の電荷を放電している間に前記第１スイッチング素子に前記第１信号を出力してオンに切り替えて前記走査線に電源電圧を供給した後、前記第３信号を出力することにより前記各第３スイッチング素子をオフに切り替えることを特徴とする遊技機。
2. 前記演出制御手段は、前記第３スイッチング素子がオフに切り替わった後であって、前記第１スイッチング素子がオンになっている間に、前記第２信号を出力することにより前記記第２スイッチング素子をオンに切り替えて前記発光素子を発光させることを特徴とする請求項１に記載の遊技機。
3. 前記第３スイッチング素子は、前記発光素子に電流が流れるために必要な電位差よりも小さい電位差で電流が流れる特性を有することを特徴とする請求項１又は請求項２に記載の遊技機。
4. 前記発光表示装置を構成する複数の発光素子は、マトリクス状に配置接続されていることを特徴とする請求項１〜請求項３のうちいずれか一項に記載の遊技機。

Images