JP4141998B2 - メモリタグおよびリーダ - Google Patents

Description

本発明は、リーダで生成された信号によって電力供給を受けるメモリタグ、およびリーダに関する。

無線ＩＣタグ（ＲＦＩＤタグ）形態のメモリタグは、従来技術においてよく知られていて、また、その技術は十分に確立されている。例えば、非特許文献１を参照して欲しい。ＲＦＩＤタグには多くの形態があるが、それらはすべて情報が記憶された集積回路と、コイルとを有し、一般にリーダと呼ばれる読み書きデバイスによってコイルを駆動することにより、集積回路に問合せすることができる。ＲＦＩＤタグは、動作周波数（１３．５６ＭＨｚ）と、それに応じて必要となるコイルのサイズが原因で、最近までサイズが非常に大きく、しかも記憶容量が非常に小さかった。それらのＲＦＩＤタグは、オフィス内でのファイル管理や、製品識別およびサプライチェーンマネージメント用のバーコードの代わりまたは補助といった、極めて単純な用途でしか使用されない傾向にあった。

種々の周波数で動作するはるかに小型のＲＦＩＤタグも開発されている。例えば、日立マクセルは、「コイルオンチップ」という技術を開発している。この技術では、誘導性結合に必要となるコイルを、チップに取り付けるのではなく、チップ上に作成する。それにより、１３．５６ＭＨｚで動作する２．５ｍｍ角のチップ形のメモリタグが得られる。また、日立は「ミューチップ」と呼ばれるメモリタグも開発している。このメモリタグは、０．４ｍｍ角のチップであり、２．４５ＧＨｚで動作する。それらの小型メモリタグは、さまざまな用途に使用することができる。ものによっては、埋め込みによりペットのタグ付けにさえも使用することができる。

各タグに独立した電源を設けることも知られているが、多くの応用形態において、タグは、リーダで生成された無線周波信号によって電力供給を受ける。そのような既知のシステムを図１に示す。図１は、リーダを符号１０で、タグを符号１２で示す。リーダ１０は、無線周波数発生器１３と共振回路部１１とを有する。この例では、共振回路部１１は、互いに並列に接続されたインダクタ１４とコンデンサ１５とを含む。インダクタ１４はアンテナを含む。共振回路部１１は、コンデンサ１５の静電容量とインダクタ１４のインダクタンスに応じた特定の共振周波数を有する。そして、周波数発生器１３は、その共振周波数の信号を生成する。

同様にタグ１２は、共振回路部１６と、整流回路部１７と、メモリ１８とを含む。この例では、共振回路部１６は、ループアンテナを含むインダクタ１９と、コンデンサ２０とを有する。したがって、共振回路部１６は、インダクタ１９とコンデンサ２０によって決まる共振周波数を有する。共振回路部１６の共振周波数は、リーダ１０の共振周波数と等しくなるように選択される。整流回路部１７は、順バイアスダイオード２１とコンデンサ２２とを有し、半波整流器として機能する。

リーダ１０をタグ１２に十分接近させると、周波数発生器１３が生成する信号によって、共振回路部１１に高周波電磁場を有するリーダ信号が発生する。共振回路部１６をその電磁場の中に置くと共振回路部１６に電流が発生し、共振回路部１６は、リーダによって生成された時間変化するその電磁場から電力を取り出す。そして、整流回路部１７が、共振回路部１６の両端の電圧を平滑化し、電力を生成する。整流回路部１７は、メモリ１８を動作させるのに十分なくらい安定した電力をメモリ１８に供給する。

タグからリーダへデータを送信するため、共振回路部１６は更にスイッチ２３を有する。この例では、スイッチ２３は電界効果トランジスタ（ＦＥＴ）からなる。ＦＥＴは、制御線２４によってメモリに接続される。スイッチ２３を閉じると、タグの共振回路部１６に流れる電流が増加する。タグに流れる電流がそのように増加すると、リーダの共振回路部１１に流れる電流も増加し、その電流の増加は、リーダのインダクタ１４の両端の電圧降下の変化として検出することができる。従って、スイッチ２３を制御することにより、タグ１２のメモリ１８に記憶されているデータをリーダ１０へ送信することができる。

そのような既知のタグでは、タグに電力を供給すると、タグは、タグに記憶されているデータを「データカルーセル」と呼ばれる連続ループで送信する。リーダで受信されたデータが何らかの形で破損していたり、誤りがあった場合、リーダは、データが再送されてくるのを単に待機する。例えば日立マクセルのミューチップで保持される１２８ビットのように、タグが比較的少量のデータしか保持しない場合、そのことは特に不利にはならない。しかしながら、タグが大量のメモリを有する場合、データが再送されてくるのを単に待機すると、非常に時間がかかることがある。

パケットが正しく受信されなかったことを送信側装置に伝達する手段を持たないいわゆる単方向伝送システムでは、データを再送信することなく破損したデータであっても実質的に復元することが可能な、順方向誤り訂正符号（ＦＥＣ）を使用することが知られている。しかしながら、ＦＥＣを用いた場合、送信しなければならないデータ量は大幅に増加する。

データをパケットとして送信する場合、パケットの一部にチェックサムや巡回冗長検査符号のような有効性確認情報を入れておくことにより、受信側システムが受信データの有効性をチェックできるようにすることも知られている。しかしながら、そのためには、破損したパケットの再送信を送信側システムに対して要求するための何らかの手段が必要であり、それが不可能な場合は、やはりそのパケットがデータカルーセルの一部として再送信されてくるのを待機することになる。
John Wiley & Sons著、「RF ID Handbook」、Klaus Finkenzeller、１９９９年

本発明の１つの目的は、上記の問題点の１つまたは複数を軽減または克服する新規な、または改善されたタグおよびリーダを提供することである。

本発明の第１の態様によれば、共振回路部と不揮発性メモリとを有するメモリタグであって、前記共振回路部はリーダから受信したリーダ信号に応答して電力をメモリに供給するように動作し、前記メモリタグは、前記リーダからの信号に応答して、前記メモリを読み出し、該メモリに記憶されているデータを送信するように動作し、前記データは複数のデータユニットとして前記メモリに記憶され、該データユニットのそれぞれがシーケンス番号を有し、前記メモリタグは、送信すべきデータのシーケンス番号を前記不揮発性メモリ内のレジスタに記憶し、前記メモリに電力が供給されると、前記データユニットを順番に送信するように動作し、送信すべき最初のデータユニットが記憶されているシーケンス番号によって決まる、メモリタグが得られる。

前記メモリタグは、前記データユニットを有効性情報を含むパケットとして送信するように動作するものであってもよい。

前記有効性情報は巡回冗長検査データを含んでもよい。

前記パケットは、前記データユニットのシーケンス番号をさらに含んでもよい。

前記メモリタグは、前記記憶されているシーケンス番号を読み出し、該記憶されているシーケンス番号に関連するデータユニットを読み出し、該データユニットを送信し、該記憶されているシーケンス番号をインクリメントするように動作するものであってもよい。

前記メモリに電力が供給されると、前記記憶されているシーケンス番号がデクリメントされ、前記データユニットは、該デクリメントされたシーケンス番号に関連するデータユニットから開始して順番に送信されてもよい。

本発明の第２の態様によれば、メモリタグを読み出すためのリーダであって、前記リーダは、リーダ信号を前記メモリタグへ送信することにより電力を前記メモリタグに供給するとともに、前記メモリタグからデータユニットを含む信号を受信するように動作し、前記リーダは更に、前記データユニットの有効性を確認し、前記データユニットが有効でない場合、前記リーダ信号を変化させることにより前記メモリタグに供給される電力を変化させ、前記メモリタグから前記データユニットを含む次の信号を受信するように動作する、リーダが得られる。

前記データユニットは有効性情報を含むパケットとして受信され、前記リーダは、該有効性情報に従って前記データユニットの有効性を確認するように動作するものであってもよい。

前記有効性情報は巡回冗長検査情報を含んでもよい。

前記パケットは前記データユニットに関連するシーケンス番号を含んでもよく、前記リーダは、複数の受信データユニットを該シーケンス番号によって指定される順番で記憶するように動作するものであってもよい。

前記リーダは、前記リーダ信号の電力を減少させ、動作に不十分な電力が前記メモリタグに供給されるようにした後、前記リーダ信号の電力を増加させ、前記メモリタグに電力を供給することにより、前記メモリタグに供給される電力を変化させるように動作するものであってもよい。

本発明の第３の態様によれば、記憶されているデータを送信するようにメモリタグを動作させる方法であって、該データは複数のデータユニットを含み、該データユニットのそれぞれがシーケンス番号を有するものにおいて、不揮発性メモリにおけるシーケンス番号を記憶するレジスタを読み出し、記憶されているシーケンス番号に従って送信すべき最初のデータユニットを判定し、該最初のデータユニットから開始して前記データユニットを順番に送信することからなる初期ステップを含む方法が得られる。

本方法は、前記レジスタを読み出すステップと、前記記憶されているシーケンス番号に関連するデータユニットを読み出し、該データユニットを送信するステップと、前記レジスタに記憶されているシーケンス番号をインクリメントするステップと、を繰り返すことをさらに含んでもよい。

送信すべき最初のデータユニットを判定する前記初期ステップは、前記レジスタに記憶されているシーケンス番号をデクリメントすることを含んでもよい。

本方法は、前記データユニットとともに有効性確認情報を送信することを含んでもよい。

本発明の第４の態様によれば、メモリタグを読み出すためにリーダを動作させる方法であって、リーダ信号をメモリタグへ送信することにより、前記メモリタグに電力を供給することと、前記メモリタグからデータユニットを含む信号を受信することと、前記データユニットの有効性を確認することと、前記データユニットが有効でない場合、前記リーダ信号を変化させることにより前記メモリタグに供給される電力を変化させ、該メモリタグから前記データユニットを含む次の信号を受信することとを含む方法が得られる。

以下では、本発明の実施形態について、添付の図面を参照し、もっぱら例として説明する。

図２は、本発明を実施するメモリタグを３０で示し、リーダを３１で示している。メモリタグ３０は、不揮発性メモリ３４とともに、共振回路部３２および整流回路部３３を有する。共振回路部３２は、３５で示すインダクタＬ２および３６で示すコンデンサＣ２を含み、それらが図１のタグ１２と同様に並列に接続される。また、共振回路部３２は、制御可能な容量性素子３７をさらに含む。制御可能な容量性素子３７は、図２の例では、３８で示すコンデンサＣ３と、３９で示すスイッチＳ１とを含む。整流回路部３３は、共振回路部３２に順バイアス方向に接続された４０で示すダイオードＤ１と、共振回路部３２の要素と並列に接続された４１で示すコンデンサＣ４とを含む。整流回路部３３は、図１の整流回路部１７と同様に、メモリ３４に電力を供給するための半波整流器として動作する。

不揮発性メモリ３４は、複数のデータユニット４６を含むデータ記憶部４５を有する。各データユニット４６にはそれぞれ、シーケンス番号４７が関連付けられる。また、メモリ３４は、シーケンス番号レジスタ４８と、オペレーティングプログラム４９とをさらに有する。タグ３０がリーダ３１からのリーダ信号を介して十分な電力を受け取ると、オペレーティングプログラム４９が実行される。

リーダ３１は共振回路部５１を有する。共振回路部５１は、５２で示すインダクタＬ１（この例ではアンテナ）と、５３で示すコンデンサＣ１とを含み、それらが並列に接続される。共振回路部５１には、駆動信号を供給するための信号発生器５４が接続される。

また、リーダ３１は、復調器５５をさらに有する。復調器５５は、周波数発生器に接続されたスプリッタ５６を含む。スプリッタ５６は、駆動信号の一部を分離して基準信号を生成する。共振回路部５１から反射された反射信号の一部を分離し、その反射信号を乗算器５８に送るため、カプラ５７を設ける。乗算器５８は、カプラ５７から受信した反射信号と、スプリッタ５６から受信した基準信号とを乗算し、その出力をローパスフィルタ５９に送る。ローパスフィルタ５９は、基準信号と反射信号の位相差に対応する信号を出力６０へ通過させる。振幅変調器６１は、周波数発生器５４から共振回路部５１へ供給される駆動信号の振幅を制御するように動作する。

制御ユニット６２は、ローパスフィルタ５９から出力６０を受信し、その受信データの有効性を確認するように動作する。また、制御ユニット６２は、振幅変調器６１を制御するように動作する。

図２に示す実施形態では、３９で示すスイッチＳ１を操作することにより、データユニットを含む信号がリーダ３１へ送信される。これにより、共振回路部３２の共振周波数が変化する。この共振周波数の変化により、共振回路部５１から反射される信号の位相が、信号発生器５４によって供給される信号に対して変化する。本発明者等の先行する同時係属中の英国特許出願第０２２７２０３．７号に記載されているように、この相対的な位相のずれを乗算器５８およびローパスフィルタ５９で処理することにより、ディジタル出力６３を生成することができる。

メモリタグ３０は、図３および図４を参照して以下で説明するように動作する。共振回路部５１と共振回路部３２の間に誘導結合が生じるくらい十分に近くまでタグ３０をリーダ３１に近づけると、メモリ３４に電力が供給され、プログラム４９が実行される。図３のステップ７０に示すように、プログラム４９は、シーケンス番号レジスタ４８に記憶されているシーケンス番号を読み出し、その値から、パケットの総数を法として１を減算する。ステップ７１で、レジスタ４８に記憶されているシーケンス番号４７で指定されたデータユニット４６をデータ記憶部４５から読み出し、スイッチＳ１の操作により、そのデータユニット４６をパケットの一部として送信する。図４に示すように、パケット６４は、開始指示子６５と、シーケンス番号４７と、データユニット４６と、有効性確認情報６６とを含む。この例の場合、有効性確認情報６６は、既知のタイプの巡回冗長検査データを含む。巡回冗長検査データは、データ記憶部４５からデータユニット４６を読み出すときに、簡単に生成することができる。あるいは、各データユニット４６をそれに関連する巡回冗長検査データと一緒に記憶しておくこともできるが、そうすると、メモリ３４の空き記憶空間の一部を不必要に消費する可能性がある。当然ながら、この有効性確認データは、必要に応じて任意の他の情報であってもよく、チェックサムやその他の有効性確認情報であってもよい。

ステップ７２でパケット６４を生成し、ステップ７３でそれをリーダ３１へ送信する。次にプログラム４９は、ステップ７４で、シーケンス番号レジスタ４８に記憶されているシーケンス番号を１だけインクリメントした後、本方法はステップ７１から繰り返される。当然ながら、プログラム４９に中断がなければ、プログラム４９は、記憶されているデータユニット４６全体をシーケンス番号４７によって指定される順番で連続的に巡回する。

送信されたパケットはリーダ３１によって受信され、得られた出力６０が有効性確認モジュール６２に送られる。有効性確認モジュール６２は、受信したパケット６４に対し、有効性確認情報６６を用いて有効性確認を実施する。有効性確認情報６６が巡回冗長検査（ＣＲＣ）データを含む場合、この有効性確認は、パケット６４の値をそのＣＲＣ有効性確認情報６６の生成に使用された所定の多項式で除算することによって実施される。その剰余がゼロであれば、そのパケットは有効であり、出力６３へ送られる。剰余がゼロでなければ、そのパケットには誤りがあるので、そのパケットは破棄される。

パケットに誤りがある場合、すなわちパケットが有効でない場合、有効性確認モジュール６２は、振幅変調器６１を制御してリーダ信号の振幅を減少させ、タグ３０で受信される電力がメモリ３４を動作させるのに不十分なものになるようにする。次いで、有効性確認モジュール６２は、振幅変調器６１を調節し、リーダ信号の電力を元のレベルまで戻す。すると、メモリ３４を動作させるのに十分なだけの電力が整流器３３からメモリ３４へ供給され、プログラム４９は図３のステップ７０から開始される。破損したパケット、すなわち無効なパケット６４に対応するシーケンス番号は、不揮発性メモリ３４内のシーケンス番号レジスタ４８に保持されている。従って、プログラム４９は、ステップ７０でその値を１だけデクリメントし、ステップ７１〜７３でデータユニットを含む次の信号を生成する。プログラム４９は、前の送信パケットに対応するデータユニットを読み出し、それを送出する。その後、プログラム４９は再びステップ７１〜７４を繰り返し、正しく受信されなかったデータユニットを再送した後、後続のパケットのパケットを送信する。

このようにすると、メモリタグ３０から無効なパケットを受信した場合でも、リーダは、データカルーセルがやがてその無効パケットに戻ってくるのを待機する必要もなければ、特定の要求をメモリタグ３０に送信する必要もない。メモリタグ３０への供給電力をいったん低下させてから再び上昇させることにより、メモリタグ３０は事実上、誤りのあったパケットよりも前のパケットからデータの再送信を開始する。もちろん、リーダ信号を変化させる方法は、必要に応じて他の方法であってもよい。例えば、リーダ信号の周波数を変化させることによりリーダとメモリタグの間の共振結合の強さを低下させ、メモリタグへ電力供給を減少させることもできる。

そして、有効性確認モジュール６２またはその他の何らかモジュールは、２回以上受信したパケットを廃棄し、受信したパケットをシーケンス番号４７に従った順番に組み立てることにより、完全に連続したデータユニット４６の集合を生成するように動作する。

当然ながら、プログラム４９は、起動時に記憶されていたシーケンス番号をデクリメントせずに、正常に受信されなかったパケットの送信から開始してもよいし、あるいは実際には、起動時に記憶されていたシーケンス番号を２以上デクリメントすることにより、もっと前のシーケンス番号のパケットから再送信を開始してもよい。

好ましい実施形態において、周波数発生器５４によって生成される信号の周波数は約２．４５ＧＨｚであり、共振回路部３２、５１の共振周波数、したがって共振回路部３２の共振周波数は、その基準周波数の片側に約０．０５ＧＨｚだけ変調される。この周波数だと、インダクタおよびコンデンサの値が小さいので、回路の集積化が容易になり、集積回路上のシリコンの面積が比較的小さくて済む。タグ３０は、集積回路として作成するのが特に好ましく、例えばＣＭＯＳ集積回路として作成するのが特に好ましい。そのような集積回路の概略図を図５に８０で示す。この図では、３５で示すインダクタＬ２は、巻数が１回だけのアンテナコイルとして図示されているが、巻き数は適宜、任意の巻数にしてよい。コンデンサＣ４は４１で示され、共振回路部および整流回路部３３の残りの要素はブロック８１で示されている。メモリは３４で示されている。メモリ３４は、容量が１Ｍビットの不揮発性メモリであり、面積は約１ｍｍ^２であり、ＦＲＡＭ（強誘電体ランダムアクセスメモリ）やＭＲＡＭ（磁気抵抗ランダムアクセスメモリ）、あるいはそれらと同様に消費電力が少ないメモリ技術を使用している。メモリタグ３０の形は、平面図では、一辺の外寸Ｄが約１ｍｍの実質的に正方形である。

当然ながら、本発明は、上で開示した以外の任意のタイプのメモリタグ３０およびリーダ３１とともに用いることができる。

本明細書において、「〜を含む」は、「〜を有する、または、〜からなる」ことを意味し、「〜含んでいる」は、「〜を有しているか、または、〜からなっている」ことを意味する。

上記の発明の詳細な説明、特許請求の範囲、または添付の図面に開示した特徴は、本発明を様々な実施形態で実施する上で適宜、開示した特定の形態で表現しても、開示した機能を実現する手段として表現しても、開示した成果を得るための方法や手順として表現してもよく、また、それらの特徴は単独で使用しても、組み合わせて使用してもよい。

従来タイプのタグおよびリーダを示す略回路図である。 本発明を実施するメモリタグおよびリーダを示す略回路図である。 図２のメモリタグの動作方法を示す図である。 図２のメモリタグによって送信されるデータパケットの構造を示す図である。 本発明により実現されるＲＦＩＤメモリタグを示す概略図である。

符号の説明

３０ メモリタグ
３１ リーダ
３２ 共振回路部
３４ 不揮発性メモリ
４６ データユニット
４７ シーケンス番号
４８ シーケンス番号レジスタ

Claims (15)

1. 共振回路部（３２）および不揮発性メモリ（３４）を備えるメモリタグ（３０）であって、
   前記共振回路部（３２）が、リーダ（３１）から受信したリーダ信号に応答して電力を前記メモリ（３４）に供給するように動作し、
   前記タグ（３０）が、前記リーダ（３１）からの信号に応答して前記メモリを読み出し、該メモリ（３４）に記憶されているデータを送信するように動作し、
   前記データが複数のデータユニット（４６）として前記メモリに記憶され、該データユニット（４６）のそれぞれがシーケンス番号（４７）を有し、
   前記メモリタグ（３０）が、送信すべきデータユニット（４６）のシーケンス番号（４７）を前記不揮発性メモリ（３４）内のレジスタ（４８）に記憶するように動作し、
   前記メモリ（３４）に電力が供給されると、記憶された前記シーケンス番号（４７）を読み出し、該シーケンス番号（４７）によって決まるデータユニット（４６）を読み出して送信し、記憶されたシーケンス番号（４７）をインクリメントするように動作する、メモリタグ。
2. 前記データユニット（４６）を有効性情報を含むパケットとして送信するように動作する、請求項１に記載のメモリタグ。
3. 前記有効性情報が巡回冗長検査データを含む、請求項２に記載のメモリタグ。
4. 前記パケットが前記データユニット（４６）のシーケンス番号（４７）をさらに含む、請求項２または請求項３に記載のメモリタグ。
5. 前記メモリ（３４）に電力が供給されると、前記記憶されているシーケンス番号（４８）がデクリメントされ、前記データユニット（４６）が、該デクリメントされたシーケンス番号（４７）に関連するデータユニットから開始して順番に送信される、請求項１〜４のうちのいずれか一項に記載のメモリタグ。
6. 請求項１に記載のメモリタグ（３０）を読み出すためのリーダ（３１）であって、
   リーダ信号をメモリタグ（３０）へ送信することにより該メモリタグ（３０）に電力を供給するとともに、該メモリタグ（３０）からデータユニットを含む信号を受信するように動作し、
   前記データユニットの有効性を確認するようにさらに動作し、前記データユニットが有効でない場合、
   前記リーダ信号を変化させることにより前記メモリタグ（３０）に供給される電力を変化させ、前記メモリタグ（３０）から前記データユニット（４６）を含む次の信号を受信する、リーダ。
7. 前記データユニット（４６）が有効性情報を含むパケットとして受信され、前記リーダ（３１）は、該有効性情報に従って前記データユニット（４６）の有効性を確認するように動作する、請求項６に記載のリーダ。
8. 前記有効性情報が巡回冗長検査情報を含む、請求項７に記載のリーダ。
9. 前記パケットが前記データユニット（４６）に関連するシーケンス番号（４７）を含み、前記リーダ（３１）は、複数の受信データユニット（４６）を該シーケンス番号（４７）によって指定される順番で記憶するように動作する、請求項７または請求項８に記載のリーダ。
10. 前記リーダ信号の電力を減少させ、前記メモリタグ（３０）に供給される電力を動作させるのに不十分なものにした後、前記リーダ信号の電力を増加させ、前記メモリタグ（３０）に電力を供給することで、前記リーダ信号を変化させることにより前記メモリタグ（３０）に供給される電力を変化させるように動作する、請求項６〜９のうちのいずれか一項に記載のリーダ。
11. 請求項１〜５のうちのいずれか一項に記載のメモリタグ（３０）と、請求項６〜１０のうちのいずれか一項に記載のリーダとを備える、情報取得システム。
12. 記憶されているデータを送信するようにメモリタグ（３０）を動作させる方法であって、前記データが複数のデータユニットを含み、該データユニットのそれぞれがシーケンス番号を有するものにおいて、
    前記メモリタグ（３０）に電力が供給されたとき、前記メモリタグ（３０）の不揮発性メモリ（３４）内のシーケンス番号（４７）を記憶しているレジスタ（４８）を読み出すステップと、該シーケンス番号（４７）に関連するデータユニット（４６）を読み出して送信するステップと、前記レジスタ（４８）に記憶されたシーケンス番号（４７）をインクリメントするステップとを繰り返すことからなる方法。
13. 前記初期ステップにおいて、前記メモリタグ（３０）に電力が供給されたとき、送信すべき最初のデータユニット（４６）を判定することは、前記レジスタ（４８）に記憶されているシーケンス番号（４７）をデクリメントすることを含む、請求項１２に記載の方法。
14. 前記データユニットとともに有効性確認情報を送信することを含む、請求項１２または請求項１３に記載の方法。
15. 請求項１に記載のメモリタグ（３０）を読み出すためのリーダ（３１）を動作させる方法であって、
    リーダ信号をメモリタグ（３０）へ送信することにより、前記メモリタグ（３０）に電力を供給することと、
    メモリタグ（３０）からデータユニットを含む信号を受信することと、
    前記データユニット（４６）の有効性を確認することと、
    前記データユニット（４６）が有効でない場合、前記リーダ信号を変化させることにより前記メモリタグ（３０）に供給される電力を変化させ、該メモリタグ（３０）から前記データユニット（４６）を含む次の信号を受信することと
    を含む方法。

Images