JP4133935B2 - Silicon wafer processing method - Google Patents

Silicon wafer processing method Download PDF

Info

Publication number
JP4133935B2
JP4133935B2 JP2004168930A JP2004168930A JP4133935B2 JP 4133935 B2 JP4133935 B2 JP 4133935B2 JP 2004168930 A JP2004168930 A JP 2004168930A JP 2004168930 A JP2004168930 A JP 2004168930A JP 4133935 B2 JP4133935 B2 JP 4133935B2
Authority
JP
Japan
Prior art keywords
silicon
polishing
silicon block
block
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004168930A
Other languages
Japanese (ja)
Other versions
JP2005347712A (en
Inventor
公彦 梶本
順三 涌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004168930A priority Critical patent/JP4133935B2/en
Priority to PCT/JP2005/009887 priority patent/WO2005122225A1/en
Publication of JP2005347712A publication Critical patent/JP2005347712A/en
Application granted granted Critical
Publication of JP4133935B2 publication Critical patent/JP4133935B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、シリコンウエハの加工方法、特にシリコンブロックまたはシリコンスタック側面に存在する微少な凹凸を平坦化する研磨技術に関する。   The present invention relates to a silicon wafer processing method, and more particularly to a polishing technique for flattening minute irregularities present on a side surface of a silicon block or silicon stack.

シリコンウエハの需要は、太陽電池などの普及に伴い年々増加している。特に太陽電池においては、一辺が5インチの四角形型のシリコンウエハを54枚程度用いて1枚の太陽電池モジュールを製造するため、その使用量はICやLSIなどのシリコンウエハの使用量に比べて膨大である。
このようなシリコンウエハには、多結晶と単結晶があり、次のような方法で製造されている。多結晶シリコンウエハは、四角形型の多結晶シリコンインゴットを製造し、この多結晶シリコンインゴットからバンドソーなどを用いて多数の四角形型の多結晶シリコンブロックを切り出し、さらにこの多結晶シリコンブロックをスライス加工することにより製造される。
The demand for silicon wafers is increasing year by year with the spread of solar cells and the like. In particular, in the case of a solar cell, a single solar cell module is manufactured using about 54 rectangular silicon wafers having a side of 5 inches, so that the amount used is larger than the amount of silicon wafers such as IC and LSI. It is enormous.
Such a silicon wafer includes a polycrystal and a single crystal, and is manufactured by the following method. For the polycrystalline silicon wafer, a rectangular polycrystalline silicon ingot is manufactured, a large number of rectangular polycrystalline silicon blocks are cut out from the polycrystalline silicon ingot using a band saw or the like, and the polycrystalline silicon block is further sliced. It is manufactured by.

また、単結晶シリコンブロックで角型のウエハでは、引き上げ法により得られた円筒形型のシリコンインゴット(通常、長さ1m以上)から適当な寸法(通常、長さ40〜50cm)の円筒形型の単結晶シリコンブロックを切り出し、次いでバンドソーにより、円断面を4切断して平坦部を作り、寸法出しのためにその面を研削し、さらにこの擬似角型の単結晶シリコンブロックをスライス加工することにより製造される。ウエハの表面は、四角形にコーナーがRで形成された形状になる。   In addition, in the case of a rectangular wafer with a single crystal silicon block, a cylindrical type having an appropriate dimension (usually 40 to 50 cm) from a cylindrical type silicon ingot (usually 1 m or more in length) obtained by the pulling method. A single crystal silicon block is cut out, and then a circular section is cut into four by a band saw to form a flat portion, the surface is ground for dimensioning, and the quasi-square single crystal silicon block is sliced. Manufactured by. The surface of the wafer has a quadrangular shape with R corners.

このようなシリコンブロックからシリコンウエハを製造する際に、シリコンブロックの側面を研磨することによって、シリコンウエハの割れ率を低下させる方法が知られている(特許文献1参照。)。
2002−176014号公報
When manufacturing a silicon wafer from such a silicon block, a method of reducing the cracking rate of the silicon wafer by polishing the side surface of the silicon block is known (see Patent Document 1).
2002-176014 gazette

本発明は、シリコンウエハの割れ率をさらに低下させることができるシリコンウエハの加工方法を提供するものである。   The present invention provides a method for processing a silicon wafer that can further reduce the cracking rate of the silicon wafer.

本発明のシリコンウエハの加工方法は、シリコンウエハ製造用のシリコンブロックまたはシリコンスタックの側面に存在する微少な凹凸を平坦化することからなり、平坦化する面についての、平坦化する前の表面粗さRyがXμmのとき、その研磨量が、X×5倍以上である。   The silicon wafer processing method of the present invention comprises flattening minute irregularities present on the side surface of a silicon block or silicon stack for producing a silicon wafer, and the surface roughness of the surface to be flattened before flattening. When the thickness Ry is X μm, the polishing amount is X × 5 times or more.

従来は、シリコンブロックまたはシリコンスタックの側面を研磨して平坦化し、平坦化した面の表面粗さRyを所定値以下にすることにより、シリコンウエハの割れ率を低下させていた。この状況において、発明者は、平坦化する際の研磨量を、平坦化する前の表面粗さRyの5倍以上にすることによって、さらにシリコンウエハの割れ率を低下させることができることを見出し、本発明の完成に到った。   Conventionally, the cracking rate of the silicon wafer has been reduced by polishing and flattening the side surface of the silicon block or silicon stack and setting the surface roughness Ry of the flattened surface to a predetermined value or less. In this situation, the inventor found that the cracking rate of the silicon wafer can be further reduced by setting the polishing amount when flattening to 5 times or more the surface roughness Ry before flattening, The present invention has been completed.

割れ率が低下する作用は、次のように説明される。平坦化する前の表面粗さRyの5倍よりも浅い領域では、通常の方法で測定される表面粗さRyとしては現れない微小なクラックなどが存在しており、このクラックがウエハ割れの原因となる。平坦化する際の研磨量を、平坦化する前の表面粗さRyの5倍以上にすると、この微小クラックの多くが除去される。このため、シリコンウエハの割れ率が低下する。
従って、本発明によれば、シリコンウエハの割れ率を低下させることができる。
The effect | action which a crack rate falls is demonstrated as follows. In a region shallower than 5 times the surface roughness Ry before flattening, there are minute cracks or the like that do not appear as the surface roughness Ry measured by a normal method, and this crack causes the wafer cracking. It becomes. If the amount of polishing at the time of flattening is 5 times or more the surface roughness Ry before flattening, many of these microcracks are removed. For this reason, the crack rate of a silicon wafer falls.
Therefore, according to the present invention, the cracking rate of the silicon wafer can be reduced.

本発明のシリコンウエハの加工方法は、シリコンウエハ製造用のシリコンブロックまたはシリコンスタックの側面に存在する微少な凹凸を平坦化することからなり、平坦化する面についての、平坦化する前の表面粗さRyがXμmのとき、その研磨量が、X×5倍以上である。   The silicon wafer processing method of the present invention comprises flattening minute irregularities present on the side surface of a silicon block or silicon stack for producing a silicon wafer, and the surface roughness of the surface to be flattened before flattening. When the thickness Ry is X μm, the polishing amount is X × 5 times or more.

1.シリコンブロック、シリコンスタック
「シリコンスタック」とは、シリコンウエハを2枚以上重ねた円柱状、角柱状などのブロックを意味する。また、「シリコンブロックまたはシリコンスタックの側面」は、後工程でシリコンウエハを加工したときに、シリコンウエハの外周面を形成する面に相当する。
1. Silicon Block, Silicon Stack “Silicon stack” means a cylindrical or prismatic block in which two or more silicon wafers are stacked. The “side surface of the silicon block or silicon stack” corresponds to a surface that forms the outer peripheral surface of the silicon wafer when the silicon wafer is processed in a subsequent process.

シリコンブロックまたはシリコンスタックは、好ましくは、実質的に直方柱であり、さらに好ましくは、実質的に正方柱である。直方柱とは、別の言い方をすると、シリコンブロックまたはシリコンスタックの断面形状が、主となる4つの直線により構成され、かつ隣接する各々の2直線の角度が90度近傍であることである。   The silicon block or silicon stack is preferably substantially a square pillar, more preferably a substantially square pillar. In other words, the rectangular pillar means that the cross-sectional shape of the silicon block or silicon stack is composed of four main straight lines, and the angle of each of the two adjacent straight lines is around 90 degrees.

また、シリコンブロックまたはシリコンスタックは、角部に面取り又は円弧面を有する多角柱であってもよい。この場合、シリコンブロックまたはシリコンスタックの主側面、及び面取り又は円弧面に存在する微少な凹凸を平坦化する。ここで、「主側面」は、多角柱を構成する側面を意味し、面取り又は円弧面は含まない。「面取り又は円弧面」とは、多角柱の側面の角部に形成される平面又は曲面である。円弧面は、通常、円柱状のシリコンインゴットから断面積の大きい多角柱を切り出すときに、多角柱の角部に形成される。また、面取り面は、例えば、円弧面を平面に研削して得られる。なお、多角柱は、好ましくは、実質的に直方柱であり、さらに好ましくは、実質的に正方柱である。   Further, the silicon block or the silicon stack may be a polygonal column having chamfered or arcuate surfaces at corners. In this case, the main side surface of the silicon block or silicon stack, and the minute irregularities present on the chamfer or arc surface are flattened. Here, the “main side surface” means a side surface constituting a polygonal column, and does not include chamfering or a circular arc surface. The “chamfered or arcuate surface” is a plane or curved surface formed at the corner of the side surface of the polygonal column. The circular arc surface is usually formed at a corner of a polygonal column when a polygonal column having a large cross-sectional area is cut out from a cylindrical silicon ingot. Further, the chamfered surface is obtained, for example, by grinding an arc surface into a flat surface. The polygonal column is preferably a substantially rectangular column, and more preferably a substantially square column.

ここで、図1〜5を用いて、角部に面取り又は円弧面を有する多角柱であるシリコンブロックの切り出しの一例について説明する。   Here, an example of cutting out a silicon block which is a polygonal column having chamfered or arcuate surfaces at corners will be described with reference to FIGS.

図1に示すような単結晶インゴット1(胴体部長さ1m程度)をバンドソーを用いてトップ部1aとテール部1b(インゴットの上下にある円錐状の部分)を切断する(図2参照)。その後、バンドソーで胴体部分1cを250mmの長さに切断する。円筒研削にて胴体部分1cの表面のうねりを削り、所定の外径寸法を得る。そして、バンドソー20やODソーを使用して、図3のように切断し、擬似四角形の角柱ブロック5を製造する。なお、この際、角部に円弧面が残らないように、シリコンブロックを切り出すと、四角形の角柱ブロックが得られる。   A single crystal ingot 1 (body portion length of about 1 m) as shown in FIG. 1 is cut into a top portion 1a and a tail portion 1b (conical portions above and below the ingot) using a band saw (see FIG. 2). Thereafter, the body portion 1c is cut into a length of 250 mm with a band saw. The surface of the body portion 1c is shaved by cylindrical grinding to obtain a predetermined outer diameter. Then, using a band saw 20 or an OD saw, cutting is performed as shown in FIG. At this time, when the silicon block is cut out so that the arc surface does not remain at the corner, a quadrangular prism block is obtained.

図4において、19はシリコンブロック5の側面、21はシリコンブロック5の円弧面を示す。このとき、シリコンブロック5は、4つの角部に円弧面21を有する正方柱である。この円弧面21を平面に研削することにより、4つの角部に面取り面を有する正方柱が得られる。また、このようにして得られたシリコンブロック5をスライスすることにより、シリコンスタック(シリコンウエハのスタック)63が得られる。   In FIG. 4, 19 indicates a side surface of the silicon block 5, and 21 indicates an arc surface of the silicon block 5. At this time, the silicon block 5 is a square pillar having arcuate surfaces 21 at four corners. By grinding the arc surface 21 into a flat surface, a square pillar having chamfered surfaces at four corners is obtained. Further, by slicing the silicon block 5 thus obtained, a silicon stack (stack of silicon wafers) 63 is obtained.

図5は、上記工程により得られるシリコンブロックまたはシリコンスタックの断面を示す。面取り面21の大きさCは、図5のように定義される。例えば、C20とは、図5中のCの長さが20mmであることを意味する   FIG. 5 shows a cross section of the silicon block or silicon stack obtained by the above process. The size C of the chamfered surface 21 is defined as shown in FIG. For example, C20 means that the length of C in FIG. 5 is 20 mm.

2.平坦化
2−1.第1の実施形態
第1の実施形態に係る平坦化は、例えば、シリコンブロックまたはシリコンスタックの平坦化する面上に砥粒と媒体との混合物を散布し、前記平坦化する面上に研磨加工部を近接あるいは接触させ、シリコンブロックまたはシリコンスタックと研磨加工部とを砥粒の存在下で相対運動させることにより、シリコンブロックまたはシリコンスタックの平坦化する面を機械的に研磨することからなる。
2. Flattening 2-1. First Embodiment The planarization according to the first embodiment is performed by, for example, spraying a mixture of abrasive grains and a medium on a surface to be planarized of a silicon block or a silicon stack, and polishing the surface to be planarized. The surface of the silicon block or silicon stack is planarized by mechanically polishing the surface of the silicon block or silicon stack by moving the silicon block or silicon stack and the polishing portion relative to each other in the presence of abrasive grains.

本発明で用いられる砥粒としては、公知の砥粒、例えばダイヤモンド、GC(グリーンカーボランダム)、C(カーボランダム)、CBN(立方晶窒化ホウ素)などが挙げられる。また、本発明で用いられる砥粒を散布するための媒体としては、水、アルカリ溶液、鉱油およびグリコール類(例えば、ポリエチレングリコール、プロピレングリコール(PG))のような液体、空気、例えば、窒素、ヘリウム、ネオン、アルゴンなどの不活性ガスのような気体が挙げられる。砥粒と媒体との混合割合は、それぞれ液体1kgに対して砥粒0.5〜1.5kg程度および気体1リットルに対して砥粒0.01〜2kg程度である。
本発明で用いられる研磨加工部としては、例えばスチール、樹脂、布、スポンジなどで形成された部材が挙げられ、より具体的にはスチールブラシ、樹脂ブラシなどが挙げられる。この研磨加工部は、その表面および/または内部に砥粒を有していなくてもよい。
Examples of the abrasive grains used in the present invention include known abrasive grains such as diamond, GC (green carborundum), C (carborundum), CBN (cubic boron nitride) and the like. In addition, as a medium for dispersing the abrasive grains used in the present invention, water, liquids such as alkaline solutions, mineral oils and glycols (for example, polyethylene glycol, propylene glycol (PG)), air, for example, nitrogen, A gas such as an inert gas such as helium, neon, or argon can be used. The mixing ratio of the abrasive grains and the medium is about 0.5 to 1.5 kg of abrasive grains for 1 kg of liquid and about 0.01 to 2 kg of abrasive grains for 1 liter of gas, respectively.
As a grinding | polishing process part used by this invention, the member formed, for example with steel, resin, cloth, sponge etc. is mentioned, More specifically, a steel brush, a resin brush, etc. are mentioned. This polishing part may not have abrasive grains on the surface and / or inside thereof.

第1の実施の形態について、図6を用いて説明する。ここでは、角部に面取り面又は円弧面を有するシリコンブロックを用いた場合について説明する。   The first embodiment will be described with reference to FIG. Here, a case where a silicon block having a chamfered surface or an arc surface at a corner is used will be described.

まず、シリコンブロック5の研磨加工面9に接触するように研磨ホイール4の先端部に研磨加工部13を設置し、研磨ホイール回転用モータ22により高速回転させる。図中、12は研磨ホイールの回転方向を示す。そのとき、研磨ホイール4の周辺に砥粒と媒体の混合物8(「スラリー」または「遊離砥粒」)をノズル3から散布する。また、シリコンブロック5を一軸ステージ7により往復運動させる。図中、11は一軸ステージの移動方向を示す。   First, the polishing processing unit 13 is installed at the tip of the polishing wheel 4 so as to contact the polishing processing surface 9 of the silicon block 5, and is rotated at high speed by the polishing wheel rotating motor 22. In the figure, 12 indicates the direction of rotation of the grinding wheel. At that time, a mixture 8 (“slurry” or “free abrasive”) of abrasive grains and medium is sprayed from the nozzle 3 around the grinding wheel 4. Further, the silicon block 5 is reciprocated by the uniaxial stage 7. In the figure, 11 indicates the moving direction of the uniaxial stage.

また、シリコンブロック5は、回転機構61と両端面よりの保持機構62により保持されており、特に回転機構は、図4のシリコンブロック5にある4つの面19を研磨する場合には、90度ずつ回転してそれぞれの面を研磨し、4つの円弧面21を研磨する時には、円弧の面に沿って揺動回転させて動かす。また、角部に面取り面が形成されている場合には、面取り面が研磨加工部13に対向するように回転機構61を制御する。   Further, the silicon block 5 is held by a rotation mechanism 61 and a holding mechanism 62 from both end faces. In particular, the rotation mechanism is 90 degrees when polishing the four surfaces 19 in the silicon block 5 of FIG. When each surface is polished and the four arc surfaces 21 are polished, they are rotated and moved along the arc surface. In addition, when a chamfered surface is formed at the corner, the rotation mechanism 61 is controlled so that the chamfered surface faces the polishing processing unit 13.

このような研磨ホイール4の回転運動と一軸ステージ7の往復運動により、研磨加工面9の全体が研磨され、微少な凹凸が除去される。スラリー8は、砥粒(スラリーの中に存在する)を研磨ホイール4の研磨加工部13に染み込ませ、砥粒で研磨加工面9を研磨加工する機能、砥粒を散布する媒体(スラリーの中に存在する)でシリコンの切屑や不要になった砥粒を排出する機能および研磨加工面9の周辺を冷却する機能を有する。図中、6は二軸ステージ、10は二軸ステージの横移動方向と二軸ステージの縦移動方向であり、これらは研磨ホイール4の移動に用いられる。   By such a rotational movement of the polishing wheel 4 and a reciprocating movement of the uniaxial stage 7, the entire polishing surface 9 is polished and minute irregularities are removed. The slurry 8 has a function of impregnating abrasive grains (existing in the slurry) into the polishing portion 13 of the polishing wheel 4 and polishing the polishing surface 9 with the abrasive grains, a medium for dispersing the abrasive grains (in the slurry) And the function of discharging silicon chips and unnecessary abrasive grains and the function of cooling the periphery of the polished surface 9. In the figure, 6 is a biaxial stage, 10 is a lateral movement direction of the biaxial stage and a longitudinal movement direction of the biaxial stage, and these are used for the movement of the polishing wheel 4.

2−2.第2の実施形態
第2の実施形態に係る平坦化は、シリコンブロックまたはシリコンスタックの平坦化する面上に媒体を散布し、前記平坦化する面上に砥粒をその表面および/または内部に有する研磨加工部を近接あるいは接触させ、シリコンブロックまたはシリコンスタックと研磨加工部とを相対運動させることにより、シリコンブロックまたはシリコンスタックの平坦化する面を機械的に研磨することからなる。
2-2. Second Embodiment In the planarization according to the second embodiment, a medium is dispersed on a surface to be planarized of a silicon block or a silicon stack, and abrasive grains are applied to the surface and / or inside the surface to be planarized. The surface to be flattened of the silicon block or the silicon stack is mechanically polished by bringing the polishing portion having the proximity or in contact with each other and moving the silicon block or the silicon stack and the polishing portion relative to each other.

本発明で用いられる媒体としては、前記のような液体、気体が挙げられる。この媒体は、砥粒を含んでいなくてもよい。本発明で用いられる砥粒をその表面および/または内部に有する接触加工部としては、例えば、ダイヤモンド、GC(グリーンカーボランダム)、C(カーボランダム)、CBN(立方晶窒化ホウ素)などの砥粒をその表面および/または内部に有する、スチール、樹脂、布、スポンジなどで形成された部材が挙げられる。   Examples of the medium used in the present invention include liquids and gases as described above. This medium may not contain abrasive grains. Examples of the contact processed part having the abrasive grains used in the present invention on the surface and / or inside thereof include abrasive grains such as diamond, GC (green carborundum), C (carborundum), CBN (cubic boron nitride) and the like. Or a member formed of steel, resin, cloth, sponge or the like.

散布される液体や気体は、スチール、樹脂、布、スポンジの表面および/または内部から脱落した砥粒およびシリコンの切屑などを、シリコンブロックの表面から排除する機能を有する。砥粒を含まない液体や気体を用いる場合、液体や気体のリサイクルが容易にでき、砥粒やシリコンの切屑の分離も容易にできる。   The sprayed liquid or gas has a function of removing from the surface of the silicon block the steel, resin, cloth, sponge surface and / or abrasive grains and silicon chips that have fallen from the inside. When a liquid or gas that does not contain abrasive grains is used, the liquid or gas can be easily recycled, and the abrasive grains or silicon chips can be easily separated.

第2の実施の形態について、図7を用いて説明する。実施の形態1との違いは、シリコンブロック5の研磨加工面9の表面に接触するように研磨ホイール4の先端部に砥粒をその表面および内部に有する研磨加工部(砥粒付き研磨加工部)17を設置し、上記媒体からなる研磨液または研磨気体16を散布することである。つまり、シリコンブロック5の研磨加工面9を研磨するのは、砥粒付き研磨加工部17の砥粒(図示しない)である。シリコンブロック5の研磨加工面9に散布する研磨液や研磨気体は、シリコンの切屑の排出、研磨加工面9の冷却や不要になった砥粒(砥粒屑)や研磨加工部より発生するゴミの排出を行う。図7における他の図番は図6の場合と同じである。   A second embodiment will be described with reference to FIG. The difference from the first embodiment is that a polishing portion (abrasive processing portion with abrasive grains) having abrasive grains on the tip and end of the polishing wheel 4 so as to be in contact with the surface of the polishing surface 9 of the silicon block 5 ) 17 and spraying a polishing liquid or polishing gas 16 made of the above medium. In other words, the polishing surface 9 of the silicon block 5 is polished by the abrasive grains (not shown) of the polishing section 17 with abrasive grains. The polishing liquid or polishing gas sprayed on the polishing surface 9 of the silicon block 5 is the discharge of silicon chips, the cooling of the polishing surface 9 and unnecessary abrasive grains (abrasive particles) or dust generated from the polishing portion. Discharge. The other figure numbers in FIG. 7 are the same as those in FIG.

この方法では、切屑や砥粒屑あるいはゴミなどによる研磨加工面の汚染や加工後のゴミなどの付着が抑えられるので、加工品質の低下を防ぐことができる。また、研磨液の場合、切屑やゴミなどの除去がフィルターなどで簡単に行えるので、毎回の加工ごとに液体の交換を行う必要がない。   In this method, contamination of the polished surface by chips, abrasive grains, or dust and adhesion of dust after processing can be suppressed, so that deterioration in processing quality can be prevented. In the case of the polishing liquid, since removal of chips and dust can be easily performed with a filter or the like, it is not necessary to exchange the liquid every time processing is performed.

3.研磨量
平坦化する面についての、平坦化する前(又はバンドソーなどの機械的手段でシリコンインゴットからシリコンブロックを切り出した後)の表面粗さRyがXμmのとき、その研磨量をX×5倍以上とする。研磨量を5倍以上とすることにより、凹凸を十分に平坦化することができるとともに、表面粗さには反映されないマイクロクラックなども除去することができ、シリコンウエハの割れ率を小さくすることができるからである。また、平坦化する全ての面についての、平坦化する前の表面粗さRyがXμmのとき、その研磨量が、X×5倍以上であることが好ましい。平坦化する面の一部について、その研磨量を5倍以上としても、本発明による効果は得られるが、平坦化する全ての面について、その研磨量を5倍以上とするとさらに高い効果が得られるからである。
3. Polishing amount When the surface roughness Ry of the surface to be flattened before flattening (or after cutting out a silicon block from a silicon ingot by a mechanical means such as a band saw) is X μm, the polishing amount is X × 5 times That's it. By making the polishing amount 5 times or more, the unevenness can be sufficiently flattened, micro-cracks and the like not reflected in the surface roughness can be removed, and the crack rate of the silicon wafer can be reduced. Because it can. Further, when the surface roughness Ry before flattening of all the surfaces to be flattened is X μm, the polishing amount is preferably X × 5 times or more. Although the effect of the present invention can be obtained even if the polishing amount is increased by 5 times or more for a part of the surface to be flattened, a higher effect can be obtained by increasing the polishing amount by 5 times or more for all the surfaces to be flattened. Because it is.

平坦化する前の表面粗さRyは、5〜20μmであることが好ましく、10〜20μmであることがさらに好ましい。この範囲の場合に、特に高い効果が得られるからである。   The surface roughness Ry before flattening is preferably 5 to 20 μm, and more preferably 10 to 20 μm. This is because a particularly high effect can be obtained in this range.

研磨量は、研磨する前後でのシリコンブロックまたはシリコンスタックの幅などの変化から求める。具体的には、マイクロメーターを用いて、一面の研磨前と研磨後の寸法を測定し、その差を研磨量とした。一面内で9点を測定し、測定結果の最小値を代表値とした。また、表面粗さRy(JIS B 0651)は、触針式表面粗さ測定器を用いて測定する。   The polishing amount is determined from changes in the width of the silicon block or silicon stack before and after polishing. Specifically, using a micrometer, the dimensions of one surface before and after polishing were measured, and the difference was taken as the polishing amount. Nine points were measured in one plane, and the minimum value of the measurement result was used as a representative value. The surface roughness Ry (JIS B 0651) is measured using a stylus type surface roughness measuring instrument.

以下、本発明の実施例について説明する。   Examples of the present invention will be described below.

まず、角部にC5又はC20の面取り面を有する正方柱のシリコンブロック(125mm角で長さ250mm)を準備した。また、シリコンインゴットからシリコンブロックを切り出す際のバンドソーの粗さを適宜調節することにより、4つの主側面と4つの面取り面の初期の表面粗さRyを約20μmにした。   First, a square pillar silicon block having a C5 or C20 chamfered surface at a corner (125 mm square and length 250 mm) was prepared. Further, the initial surface roughness Ry of the four main side surfaces and the four chamfered surfaces was set to about 20 μm by appropriately adjusting the roughness of the band saw when the silicon block was cut out from the silicon ingot.

次に、上記第2の実施の形態の方法で、シリコンブロックの8面(4つの主側面と4つの面取り面)研磨を行った。ここでは、研磨加工部17としてホイール(直径φ220mm)底面のφ160〜220mmの範囲に、ダイヤモンド砥粒(#800)を混入したナイロン製樹脂ブラシ(直径φ0.4mm、毛足15mmのナイロン樹脂を、エポキシ系接着剤を用いて隙間なく植毛したもの)を使用した。また、砥粒を含まない液体16として水が主成分の研磨液を使用した。また、研磨は、研磨量(シリコンブロックの幅の減少量)が、25、50、100又は200μmとなるように行った。   Next, the eight surfaces (four main side surfaces and four chamfered surfaces) of the silicon block were polished by the method of the second embodiment. Here, a nylon resin brush (diameter φ0.4 mm, nylon foot 15 mm in diameter) mixed with diamond abrasive grains (# 800) in the range of φ160 to 220 mm on the bottom surface of the wheel (diameter φ220 mm) as the polishing portion 17, Using an epoxy adhesive, the hair was planted without gaps). A polishing liquid containing water as a main component was used as the liquid 16 containing no abrasive grains. Polishing was performed so that the polishing amount (a reduction amount of the width of the silicon block) was 25, 50, 100, or 200 μm.

このようにして得られたシリコンブロックを公知の方法によりスライスしてシリコンウエハを製造し(図4を参照)、そのシリコンウエハを用いて太陽電池パネルを製造した。シリコンウエハは、各条件(研磨量)について、3千枚ずつ製作した。このとき、各条件について、シリコンウエハの割れ数を数え、割れ不良低減比を求めた。ここで、「割れ不良低減比」とは、基準条件でのシリコンウエハの割れた割合(XA)を、目的条件でのシリコンウエハの割れた割合(XB)で除した値を意味する。すなわち、「割れ不良低減比」=XA/XBである。割れ不良低減比が大きいほど、目的条件ではシリコンウエハが割れにくいことを意味する。本実施例及び以下の全ての実施例では、基準条件は、8面研磨、面取り面C5、初期の表面粗さRy=20μmとした。 The silicon block thus obtained was sliced by a known method to produce a silicon wafer (see FIG. 4), and a solar cell panel was produced using the silicon wafer. Three thousand silicon wafers were manufactured for each condition (polishing amount). At this time, for each condition, the number of cracks in the silicon wafer was counted to determine a crack defect reduction ratio. Here, the “crack defect reduction ratio” means a value obtained by dividing the cracked ratio (X A ) of the silicon wafer under the reference condition by the cracked ratio (X B ) of the silicon wafer under the target condition. That is, “crack defect reduction ratio” = X A / X B. A larger crack defect reduction ratio means that the silicon wafer is less likely to break under the target conditions. In this example and all the following examples, the reference conditions were eight-side polishing, chamfered surface C5, and initial surface roughness Ry = 20 μm.

このようにして得られた研磨量と割れ不良低減比の関係を表1及び表2に示す。表1及び表2は、それぞれC5及びC20のシリコンブロックを用いた場合の結果である。また、研磨量と表面粗さRyとの関係も合わせて示す。   Tables 1 and 2 show the relationship between the polishing amount thus obtained and the crack defect reduction ratio. Tables 1 and 2 show the results when using C5 and C20 silicon blocks, respectively. The relationship between the polishing amount and the surface roughness Ry is also shown.

C5,Ry=20μm

Figure 0004133935
C5, Ry = 20 μm
Figure 0004133935

C20,Ry=20μm

Figure 0004133935
C20, Ry = 20 μm
Figure 0004133935

また、研磨量と割れ不良低減比の関係を図8に示す。
表1、2、及び図8によると、表面粗さRyは、研磨量が25μmに達するまで急速に小さくなり、それ以上研磨しても、あまり変化しないことが分かる。一方、割れ不良低減比は、25μmの研磨を行ってもあまり変化しないが、100μmの研磨を行うことにより、大きく改善され、それ以上研磨しても、あまり変化しないことが分かる。また、C5とC20の場合とで、ほぼ同じ結果が得られた。このことは、面取り面の大きさに依存せずに本発明が適用可能であることを示唆している。また、直方柱や正方柱のシリコンブロックを用いた場合でも本発明が適用可能であることを示唆している。
FIG. 8 shows the relationship between the polishing amount and the crack defect reduction ratio.
According to Tables 1 and 2 and FIG. 8, it can be seen that the surface roughness Ry decreases rapidly until the polishing amount reaches 25 μm, and does not change much even if polishing is further performed. On the other hand, it can be seen that the crack defect reduction ratio does not change much even when polishing of 25 μm, but is greatly improved by polishing 100 μm, and does not change much even if polishing is performed further. In addition, almost the same results were obtained with C5 and C20. This suggests that the present invention can be applied without depending on the size of the chamfered surface. Further, it is suggested that the present invention is applicable even when a rectangular pillar or a square pillar silicon block is used.

また、このような結果が得られた理由は、次のように説明される。表面粗さRyは、通常、JISB 0651などに基づいて測定されるが、この方法では表面を走査する際に用いるプローブ先端部の径の大きさ(5μm程度)よりも小さなマイクロクラックは、表面粗さRyに反映されない。25μmの研磨を行うと、プローブが検知できる程度の凹凸は除去されるため、表面粗さRyは最終的な値に近づく。しかし、このときプローブが検知できないマイクロクラックが残存しており、このマイクロクラックがウェハ割れの原因となると考えられる。さらに、100μmの研磨を行うと、このマイクロクラックも除去されると考えられる。このため、割れ不良低減比が大きく向上する。表面粗さRyを小さくすることにより割れ不良低減比を向上させることができることは従来から知られていたが、マイクロクラックを除去することにより、さらに割れ不良低減比を向上させることができることは知られていなかった。そして、本実施例では、初期の表面粗さRy(バンドソーで切り出した後の表面粗さRy)が20μmの場合、100μm以上の研磨により、マイクロクラックが除去され、割れ不良低減比が大きく向上することが見出された。   The reason why such a result is obtained is explained as follows. The surface roughness Ry is usually measured based on JISB 0651 or the like, but in this method, microcracks smaller than the diameter of the probe tip used for scanning the surface (about 5 μm) It is not reflected in Ry. When polishing of 25 μm is performed, unevenness that can be detected by the probe is removed, so that the surface roughness Ry approaches the final value. However, microcracks that cannot be detected by the probe remain at this time, and this microcracks are considered to cause wafer cracking. Furthermore, it is considered that the microcracks are also removed by polishing 100 μm. For this reason, the crack defect reduction ratio is greatly improved. It has been conventionally known that the crack defect reduction ratio can be improved by reducing the surface roughness Ry, but it is known that the crack defect reduction ratio can be further improved by removing microcracks. It wasn't. In this embodiment, when the initial surface roughness Ry (surface roughness Ry after cutting with a band saw) is 20 μm, the microcracks are removed by polishing of 100 μm or more, and the crack defect reduction ratio is greatly improved. It was found.

本実施例では、シリコンインゴットからシリコンブロックを切り出す際のバンドソーの粗さを変えて、4つの主側面と4つの面取り面の初期の表面粗さRyを約15μmにした。その他の条件は、実施例1と同様にして、研磨量と割れ不良低減比の関係を求めた。   In this example, the roughness of the band saw when cutting the silicon block from the silicon ingot was changed, and the initial surface roughness Ry of the four main side surfaces and the four chamfered surfaces was about 15 μm. Other conditions were the same as in Example 1, and the relationship between the polishing amount and the crack defect reduction ratio was determined.

このようにして得られた研磨量と割れ不良低減比の関係を表3及び表4に示す。表4及び表5は、それぞれC5及びC20のシリコンブロックを用いた場合の結果である。また、研磨量と表面粗さRyとの関係も合わせて示す。   Tables 3 and 4 show the relationship between the polishing amount thus obtained and the crack defect reduction ratio. Tables 4 and 5 show the results when C5 and C20 silicon blocks are used, respectively. The relationship between the polishing amount and the surface roughness Ry is also shown.

C5,Ry=15μm

Figure 0004133935
C5, Ry = 15 μm
Figure 0004133935

C20,Ry=15μm

Figure 0004133935
C20, Ry = 15 μm
Figure 0004133935

また、研磨量と割れ不良低減比の関係を図9に示す。
表3、4、及び図9によると、表面粗さRyは、研磨量が25μmに達するまで急速に小さくなり、それ以上研磨しても、あまり変化しないことが分かる。一方、割れ不良低減比は、25μmの研磨を行ってもあまり変化しないが、75μm程度の研磨を行うことにより、大きく改善され、それ以上研磨しても、あまり変化しないことが分かる。また、C5とC20の場合とで、ほぼ同じ結果が得られた。
Further, FIG. 9 shows the relationship between the polishing amount and the crack defect reduction ratio.
According to Tables 3 and 4 and FIG. 9, it can be seen that the surface roughness Ry decreases rapidly until the polishing amount reaches 25 μm, and does not change much even if polishing is further performed. On the other hand, it can be seen that the crack defect reduction ratio does not change much even when polishing at 25 μm, but is greatly improved by polishing at about 75 μm, and does not change much even when polishing further. In addition, almost the same results were obtained with C5 and C20.

また、このような結果が得られた理由は、実施例1の場合と同様に説明することができる。本実施例では、初期の表面粗さRy(バンドソーで切り出した後の表面粗さRy)が15μmの場合、75μm以上の研磨により、マイクロクラックが除去され、割れ不良低減比が大きく向上することが見出された。   The reason why such a result is obtained can be explained in the same manner as in the first embodiment. In this example, when the initial surface roughness Ry (surface roughness Ry after cutting with a band saw) is 15 μm, the microcracks are removed by polishing of 75 μm or more, and the crack defect reduction ratio is greatly improved. It was found.

本実施例では、シリコンインゴットからシリコンブロックを切り出す際のバンドソーの粗さを変えて、4つの主側面と4つの面取り面の初期の表面粗さRyを約10μmにした。その他の条件は、実施例1と同様にして、研磨量と割れ不良低減比の関係を求めた。   In this example, the roughness of the band saw when the silicon block was cut out from the silicon ingot was changed, and the initial surface roughness Ry of the four main side surfaces and the four chamfered surfaces was about 10 μm. Other conditions were the same as in Example 1, and the relationship between the polishing amount and the crack defect reduction ratio was determined.

このようにして得られた研磨量と割れ不良低減比の関係を表5及び表6に示す。表5及び表6は、それぞれC5及びC20のシリコンブロックを用いた場合の結果である。また、研磨量と表面粗さRyとの関係も合わせて示す。   Tables 5 and 6 show the relationship between the polishing amount thus obtained and the crack defect reduction ratio. Tables 5 and 6 show the results when C5 and C20 silicon blocks are used, respectively. The relationship between the polishing amount and the surface roughness Ry is also shown.

C5,Ry=10μm

Figure 0004133935
C5, Ry = 10 μm
Figure 0004133935

C20,Ry=10μm

Figure 0004133935
C20, Ry = 10 μm
Figure 0004133935

また、研磨量と割れ不良低減比の関係を図10に示す。
表5、6、及び図10によると、表面粗さRyは、研磨量が25μmに達するまで急速に小さくなり、それ以上研磨しても、あまり変化しないことが分かる。一方、割れ不良低減比は、25μmの研磨を行ってもあまり変化しないが、50μmの研磨を行うことにより、大きく改善され、それ以上研磨しても、あまり変化しないことが分かる。また、C5とC20の場合とで、ほぼ同じ結果が得られた。
FIG. 10 shows the relationship between the polishing amount and the crack defect reduction ratio.
According to Tables 5 and 6 and FIG. 10, it can be seen that the surface roughness Ry decreases rapidly until the polishing amount reaches 25 μm, and does not change much even if polishing is further performed. On the other hand, the crack defect reduction ratio does not change much even when polishing of 25 μm, but is greatly improved by polishing of 50 μm and does not change much even if polishing is further performed. In addition, almost the same results were obtained with C5 and C20.

また、このような結果が得られた理由は、実施例1の場合と同様に説明することができる。本実施例では、初期の表面粗さRy(バンドソーで切り出した後の表面粗さRy)が10μmの場合、50μm以上の研磨により、マイクロクラックが除去され、割れ不良低減比が大きく向上することが見出された。   The reason why such a result is obtained can be explained in the same manner as in the first embodiment. In this example, when the initial surface roughness Ry (surface roughness Ry after cutting with a band saw) is 10 μm, the microcracks are removed by polishing of 50 μm or more, and the crack defect reduction ratio is greatly improved. It was found.

(考察)
以上の結果をまとめると、初期の表面粗さRyの大きさに関わらず、初期の表面粗さRyの5倍の研磨を行うことにより、マイクロクラックが除去され、割れ不良低減比が大きく向上することが分かる。この理由は、初期の表面粗さRyが大きいときほど、深い位置までマイクロクラックが形成され、これを取り除くために、より多くの研磨を行う必要があるためであると考えられる。
(Discussion)
Summarizing the above results, by performing polishing 5 times the initial surface roughness Ry regardless of the initial surface roughness Ry, microcracks are removed, and the crack defect reduction ratio is greatly improved. I understand that. The reason for this is considered to be that as the initial surface roughness Ry is larger, microcracks are formed deeper and more polishing is required to remove them.

本発明のシリコンインゴットを示す概略図であるIt is the schematic which shows the silicon ingot of this invention 本発明のシリコンインゴットを示す概略図であるIt is the schematic which shows the silicon ingot of this invention シリコンインゴットからのシリコンブロックの切り出し方法を示す概略図である。It is the schematic which shows the cutting-out method of the silicon block from a silicon ingot. シリコンブロックからのシリコンウエハのスライス加工方法を示す概略図である。It is the schematic which shows the slice processing method of the silicon wafer from a silicon block. シリコンウエハを示す概念図である。It is a conceptual diagram which shows a silicon wafer. シリコンブロックの表面処理方法を示す概念図である。It is a conceptual diagram which shows the surface treatment method of a silicon block. シリコンブロックの表面処理方法を示す概念図である。It is a conceptual diagram which shows the surface treatment method of a silicon block. 初期の表面粗さRyが20μmのときの、研磨量と割れ不良低減比との関係を示すグラフである。It is a graph which shows the relationship between polishing amount and crack defect reduction ratio when initial surface roughness Ry is 20 micrometers. 初期の表面粗さRyが15μmのときの、研磨量と割れ不良低減比との関係を示すグラフである。It is a graph which shows the relationship between polishing amount and crack defect reduction ratio when initial surface roughness Ry is 15 micrometers. 初期の表面粗さRyが10μmのときの、研磨量と割れ不良低減比との関係を示すグラフである。It is a graph which shows the relationship between polishing amount and a crack defect reduction ratio when initial surface roughness Ry is 10 micrometers.

符号の説明Explanation of symbols

1 単結晶インゴット
1a トップ部
1b テール部
1c 胴体部分
3 ノズル
4 研磨ホイール
5 シリコンブロック
6 二軸ステージ
7 一軸ステージ
8 スラリー
9 研磨加工面
10 二軸ステージの横移動方向と縦移動方向
11 一軸ステージ移動方向
12 研磨ホイール回転方向
13 研磨加工部
17 砥粒付き研磨加工部
19 シリコンブロックの側面
20 バンドソー
21 シリコンブロックの円弧面
22 研磨ホイール回転用モータ
63 シリコンウエハ
DESCRIPTION OF SYMBOLS 1 Single crystal ingot 1a Top part 1b Tail part 1c Body part 3 Nozzle 4 Polishing wheel 5 Silicon block 6 Biaxial stage 7 Uniaxial stage 8 Slurry 9 Polishing processing surface 10 Horizontal movement direction and longitudinal movement direction 11 of biaxial stage 11 Uniaxial stage movement Direction 12 Polishing wheel rotation direction 13 Polishing processing unit 17 Polishing processing unit 19 with abrasive grains Side surface 20 of silicon block Band saw 21 Arc surface 22 of silicon block Motor 63 for polishing wheel rotation Silicon wafer

Claims (7)

シリコンインゴットからバンドソーによって切り出されたシリコンウエハ製造用のシリコンブロックの側面に存在する微少な凹凸を平坦化することからなり、平坦化する面についての平坦化する前の表面粗さRyがXμmのとき、その研磨量がX×5倍以上であり、
平坦化する前の表面粗さRyが10〜20μmであり、平坦化の際の研磨量が200μm以下であるシリコンウエハの加工方法。
The fine irregularities present from a silicon ingot on the side surface of the silicon block for silicon wafer manufacturing sliced by a band saw consists in flattening, before flattening of the surface to planarize the surface roughness Ry is Xμm when state, and are the polished amount is X × 5 times or more,
A method for processing a silicon wafer, wherein the surface roughness Ry before planarization is 10 to 20 μm, and the polishing amount during planarization is 200 μm or less .
平坦化する全ての面についての、平坦化する前の表面粗さRyがXμmのとき、その研磨量が、X×5倍以上である請求項1に記載の加工方法。 2. The processing method according to claim 1, wherein when the surface roughness Ry before flattening is X μm for all surfaces to be flattened, the polishing amount is X × 5 times or more. 前記シリコンブロックは、実質的に直方柱である請求項1又は2に記載の加工方法。 The silicon block processing method according to claim 1 or 2 which is substantially rectangular pillar. 前記シリコンブロックは、角部に面取り又は円弧面を有する多角柱であり、前記シリコンブロックの主側面、及び面取り又は円弧面に存在する微少な凹凸を平坦化する請求項1又は2に記載の加工方法。 The silicon block is a polygonal column having a chamfered or arc face the corner portion, the processing according to claim 1 or 2 to flatten the primary side, and fine irregularities present in the chamfered or arc surface of the silicon block Method. 多角柱は、実質的に直方柱である請求項に記載の加工方法。 The processing method according to claim 4 , wherein the polygonal column is a substantially rectangular column. 平坦化が、前記シリコンブロックの平坦化する面上に砥粒と媒体との混合物を散布し、前記平坦化する面上に研磨加工部を近接あるいは接触させ、前記シリコンブロックと研磨加工部とを砥粒の存在下で相対運動させることにより、前記シリコンブロックの平坦化する面を機械的に研磨することからなる請求項1〜5の何れか1つに記載の加工方法。 Planarization, sprayed a mixture of abrasive grains and the medium on the surface of flattening of the silicon block, wherein in close proximity or contact with polishing part on the surface to be flattened, and a polishing part and the silicon block processing method according to by relative motion in the presence of abrasive particles, any one of claims 1-5 which comprises mechanically polishing the surface for planarization of the silicon block. 平坦化が、前記シリコンブロックの平坦化する面上に媒体を散布し、前記平坦化する面上に砥粒をその表面および/または内部に有する研磨加工部を近接あるいは接触させ、前記シリコンブロックと研磨加工部とを相対運動させることにより、前記シリコンブロックの平坦化する面を機械的に研磨することからなる請求項1〜5の何れか1つに記載の加工方法。 Planarization, the sprayed medium on the surface to planarize the silicon block, polishing part close to or into contact with having abrasive grains on the surface of the planarization on the surface and / or inside, and the silicon block by relative movement of the polishing part, the processing method according to the plane of flattening of the silicon block to any one of claims 1-5 consisting in mechanically polished.
JP2004168930A 2004-06-07 2004-06-07 Silicon wafer processing method Expired - Lifetime JP4133935B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004168930A JP4133935B2 (en) 2004-06-07 2004-06-07 Silicon wafer processing method
PCT/JP2005/009887 WO2005122225A1 (en) 2004-06-07 2005-05-30 Silicon wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004168930A JP4133935B2 (en) 2004-06-07 2004-06-07 Silicon wafer processing method

Publications (2)

Publication Number Publication Date
JP2005347712A JP2005347712A (en) 2005-12-15
JP4133935B2 true JP4133935B2 (en) 2008-08-13

Family

ID=35499761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004168930A Expired - Lifetime JP4133935B2 (en) 2004-06-07 2004-06-07 Silicon wafer processing method

Country Status (2)

Country Link
JP (1) JP4133935B2 (en)
WO (1) WO2005122225A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460058B2 (en) 2010-06-09 2013-06-11 Okamoto Machine Tool Works, Ltd. Complex apparatus and method for polishing an ingot block

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4667263B2 (en) * 2006-02-02 2011-04-06 シャープ株式会社 Silicon wafer manufacturing method
DE102007040385A1 (en) * 2007-08-27 2009-03-05 Schott Ag Method for manufacturing silicon wafers, involves cutting rectangular and silicon block with side surface, where side surfaces of silicon block are smoothed and polished parallel to edge of silicon wafer before cutting
US20090060821A1 (en) 2007-08-27 2009-03-05 Andreas Menzel Method for manufacturing silicone wafers
JP2009178984A (en) * 2008-01-31 2009-08-13 Jcm:Kk Square cutting band saw apparatus for silicon ingot and processing method for silicone ingot
TWI566887B (en) * 2010-09-01 2017-01-21 Sintokogio Ltd Cylindrical components of the grinding device
TWI520829B (en) 2010-11-18 2016-02-11 Sintokogio Ltd A grinding member for a cylindrical member, a cylindrical member, and a cylindrical member
JP5129319B2 (en) * 2010-12-07 2013-01-30 株式会社岡本工作機械製作所 Method of processing cylindrical single crystal silicon ingot block into square columnar block and composite chamfering processing apparatus used therefor
JP5129320B2 (en) * 2010-12-15 2013-01-30 株式会社岡本工作機械製作所 Cutting apparatus and method for processing cylindrical single crystal silicon ingot block into square columnar block
JP5108123B2 (en) * 2011-01-27 2012-12-26 株式会社岡本工作機械製作所 Cylindrical ingot block cutting apparatus and method of processing into a square pillar block using the same
JP5678898B2 (en) 2011-01-28 2015-03-04 新東工業株式会社 Polygonal column member grinding / polishing apparatus and grinding / polishing method
JP2012183592A (en) * 2011-03-03 2012-09-27 Bbs Kinmei Co Ltd Grinding apparatus
TW201249600A (en) * 2011-06-08 2012-12-16 Thintech Materials Technology Co Ltd Processing method for silicon target surface
CN103561908B (en) * 2011-09-15 2016-09-28 新东工业株式会社 The grinding of hard brittle material, attrition process system and grinding, Ginding process
CN104411456A (en) 2012-05-02 2015-03-11 Memc新加坡私人有限公司 Systems and methods for ingot grinding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128281A (en) * 1991-06-05 1992-07-07 Texas Instruments Incorporated Method for polishing semiconductor wafer edges
JP3649393B2 (en) * 2000-09-28 2005-05-18 シャープ株式会社 Silicon wafer processing method, silicon wafer and silicon block
JP3973843B2 (en) * 2001-02-08 2007-09-12 株式会社ティ・ケー・エックス Semiconductor wafer and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460058B2 (en) 2010-06-09 2013-06-11 Okamoto Machine Tool Works, Ltd. Complex apparatus and method for polishing an ingot block

Also Published As

Publication number Publication date
WO2005122225A1 (en) 2005-12-22
JP2005347712A (en) 2005-12-15

Similar Documents

Publication Publication Date Title
WO2005122225A1 (en) Silicon wafer manufacturing method
JP4667263B2 (en) Silicon wafer manufacturing method
JP5358531B2 (en) Manufacturing method of semiconductor wafer
JP3649393B2 (en) Silicon wafer processing method, silicon wafer and silicon block
JP3534115B1 (en) Edge-polished nitride semiconductor substrate, edge-polished GaN free-standing substrate, and edge processing method for nitride semiconductor substrate
WO2007069629A1 (en) Method of processing chamfered portion of semiconductor wafer and method of correcting groove shape of grindstone
US6284658B1 (en) Manufacturing process for semiconductor wafer
CN1330797A (en) Method of processing semiconductor wafers to build in back surfact demage
CN1487566A (en) Semiconductor chip processing method including back surface lapping
JP2002176014A5 (en)
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP6493253B2 (en) Silicon wafer manufacturing method and silicon wafer
JP3648239B2 (en) Silicon wafer manufacturing method
US11931861B2 (en) Wafer grinding wheel
JP2004356657A (en) Method of processing silicon wafer
US7637801B2 (en) Method of making solar cell
JP4388858B2 (en) Silicon wafer processing method
JP2007013012A (en) Beveling method of end face of silicon wafer for solar cell
TW466150B (en) Non-abrasive conditioning for polishing pads
JP4154683B2 (en) Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method
JP6131749B2 (en) Method for polishing glass substrate for magnetic recording medium, method for manufacturing glass substrate for magnetic recording medium
JP6736151B2 (en) Cutter wheel and manufacturing method thereof
CN106313346B (en) Cutter wheel and manufacturing method thereof
JP4210134B2 (en) Wafer polishing jig and manufacturing method thereof
JP2003117800A (en) SURFACE TREATMENT METHOD FOR POLYCRYSTALLINE Si INGOT

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4133935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term