JP4129280B2 - バレルシフト装置 - Google Patents
バレルシフト装置 Download PDFInfo
- Publication number
- JP4129280B2 JP4129280B2 JP2006535692A JP2006535692A JP4129280B2 JP 4129280 B2 JP4129280 B2 JP 4129280B2 JP 2006535692 A JP2006535692 A JP 2006535692A JP 2006535692 A JP2006535692 A JP 2006535692A JP 4129280 B2 JP4129280 B2 JP 4129280B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift
- bit
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Dram (AREA)
- Complex Calculations (AREA)
Description
第1の実施の形態のバレルシフト装置の概略図を図1に示す。
第2の実施の形態のバレルシフト装置の概略図を図5に示す。
11 1ビット左シフト回路
12 2ビット左シフト回路
13 4ビット左シフト回路
20、60 デコード回路(デコード手段)
30 中間データ保持回路(中間データ保持手段)
40 制御信号保持回路(制御信号保持手段)
50 第2のシフト回路(第2のシフト手段)
51 8ビット左シフト回路
52 16ビット右シフト回路
C1[2:0] 第1の制御信号
C1[0] 第1の制御信号の1ビットデータ
(所定の1ビット信号)
C2[1:0] 第2の制御信号
C2[0] 第2の制御信号の1ビットデータ
(所定の1ビット信号)
Hi 信号のアクティブな状態
Lo 信号のパッシブな状態
0 値0の出力
S 符号拡張出力
H データ保持出力
Claims (8)
- 所定のビット幅の入力データを受け、第1のシフト量及び第2のシフト量を組み合わせた合計シフト量だけ前記入力データを左右にシフトして、所望シフト後の出力データとして出力するバレルシフト装置において、
前記入力データを受け、前記第1のシフト量を制御する第1の制御信号に基づいて前記入力データをシフトし、中間データとして出力する第1のシフト手段と、
前記第1のシフト手段からの中間データを保持するための中間データ保持手段と、
前記第2のシフト量を制御する第2の制御信号を保持し、出力する制御信号保持手段と、
前記中間データ保持手段に保持された中間データを受け、前記制御信号保持手段の出力する前記第2の制御信号に基づいて、前記受けた中間データをシフトさせて、前記所望シフト後の出力データとして出力する第2のシフト手段とを備えると共に、
前記第2の制御信号を受け、この第2の制御信号に基づき、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記第2のシフト手段から所望シフト後の出力データとして出力されるデータ要素以外のデータ要素の一部又は全部を除いたデータ要素の前記中間データ内での桁位置を検出するデコード手段を備え、
前記中間データ保持手段は、前記デコード手段で検出された前記桁位置に基づいて、前記中間データのうち、前記第2のシフト手段から所望シフト後の出力データとして出力されるデータ要素以外のデータ要素の一部又は全部が除かれ、少なくとも前記第2のシフト手段から所望シフト後の出力データとして出力されるデータ要素を含む桁位置のデータ要素を新たに保持する
ことを特徴とするバレルシフト装置。 - 請求項1記載のバレルシフト装置において、
前記デコード手段は、前記第2の制御信号が示す情報の全部に基づいて、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記第2のシフト手段から所望シフト後の出力データとして出力されるデータ要素のみの前記中間データ内での桁位置を検出する
ことを特徴とするバレルシフト装置。 - 請求項1記載のバレルシフト装置において、
前記デコード手段は、前記第2の制御信号が示す情報の一部に基づいて、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記第2のシフト手段から所望シフト後の出力データとして出力されるデータ要素以外のデータ要素の一部を除いたデータ要素の前記中間データ内での桁位置を検出する
ことを特徴とするバレルシフト装置。 - 請求項1記載のバレルシフト装置において、
前記第2の制御信号は複数ビットの信号からなる制御信号であって、
前記中間データ保持手段は、前記第2の制御信号の所定の1ビットの信号に基づいて、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記第2のシフト手段から所望シフト後の出力データとして出力されるデータ要素以外のデータ要素の一部が除かれた桁位置のデータ要素を保持及び出力する
ことを特徴とするバレルシフト装置。 - 所定のビット幅の入力データを受け、第1のシフト量及び第2のシフト量を組み合わせた合計シフト量だけ前記入力データを左右にシフトして、所望シフト後の出力データとして出力するバレルシフト装置において、
前記入力データを受け、前記第1のシフト量を制御する第1の制御信号に基づいて前記入力データをシフトし、中間データとして出力する第1のシフト手段と、
前記第1のシフト手段からの中間データを保持するための中間データ保持手段と、
前記第2のシフト量を制御する第2の制御信号を保持し、出力する制御信号保持手段と、
前記中間データ保持手段に保持された中間データを受け、前記制御信号保持手段の出力する前記第2の制御信号に基づいて、前記受けた中間データをシフトさせて、前記所望シフト後の出力データとして出力する第2のシフト手段とを備えると共に、
前記第1の制御信号を受け、この第1の制御信号に基づき、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記入力データに含まれるデータ要素の桁位置を検出するデコード手段とを備え、
前記中間データ保持手段は、前記デコード手段で検出された前記桁位置に基づいて、前記中間データを構成する全てのデータ要素のうち、少なくとも前記入力データに含まれるデータ要素を含む桁位置のデータ要素を新たに保持する
ことを特徴とするバレルシフト装置。 - 請求項5記載のバレルシフト装置において、
前記デコード手段は、前記第1の制御信号が示す情報の全部に基づいて、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記入力データに含まれるデータ要素のみの前記中間データ内での桁位置を検出する
ことを特徴とするバレルシフト装置。 - 請求項5記載バレルシフト装置において、
前記デコード手段は、前記第1の制御信号が示す情報の一部に基づいて、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記入力データに含まれるデータ要素以外のデータ要素の一部を除いたデータ要素の前記中間データ内での桁位置を検出する
ことを特徴とするバレルシフト装置。 - 請求項5に記載のバレルシフト装置において、
前記第1の制御信号は複数ビットの信号からなる制御信号であって、
前記中間データ保持手段は、前記第1の制御信号の所定の1ビットの信号に基づいて、前記第1のシフト手段からの中間データを構成する全てのデータ要素のうち、前記入力データに含まれるデータ要素以外のデータ要素の一部が除かれた桁位置のデータ要素を保持及び出力する
ことを特徴とするバレルシフト装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004267007 | 2004-09-14 | ||
JP2004267007 | 2004-09-14 | ||
PCT/JP2005/015863 WO2006030639A1 (ja) | 2004-09-14 | 2005-08-31 | バレルシフト装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006030639A1 JPWO2006030639A1 (ja) | 2008-05-15 |
JP4129280B2 true JP4129280B2 (ja) | 2008-08-06 |
Family
ID=36059894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535692A Expired - Fee Related JP4129280B2 (ja) | 2004-09-14 | 2005-08-31 | バレルシフト装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7461108B2 (ja) |
EP (1) | EP1821195B1 (ja) |
JP (1) | JP4129280B2 (ja) |
KR (1) | KR100774068B1 (ja) |
CN (1) | CN100468315C (ja) |
DE (1) | DE602005023050D1 (ja) |
TW (1) | TW200627267A (ja) |
WO (1) | WO2006030639A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9378017B2 (en) | 2012-12-29 | 2016-06-28 | Intel Corporation | Apparatus and method of efficient vector roll operation |
CN104243085A (zh) * | 2013-06-08 | 2014-12-24 | 阿尔卡特朗讯 | 用于编码重组位数据的方法、装置和基站控制器 |
CN109217878B (zh) * | 2017-06-30 | 2021-09-14 | 重庆软维科技有限公司 | 一种数据处理装置及方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1264843A (en) * | 1985-11-01 | 1990-01-23 | Kenichi Motohashi | Semiconductor integrated switching apparatus |
JPH0391028A (ja) * | 1989-09-04 | 1991-04-16 | Mitsubishi Electric Corp | パイプライン処理装置 |
JP3034408B2 (ja) * | 1993-09-30 | 2000-04-17 | 株式会社東芝 | シフト回路及び可変長符号復号器 |
JP3378444B2 (ja) * | 1996-08-08 | 2003-02-17 | 株式会社東芝 | シフト回路 |
US5822231A (en) * | 1996-10-31 | 1998-10-13 | Samsung Electronics Co., Ltd. | Ternary based shifter that supports multiple data types for shift functions |
JP2000293354A (ja) | 1999-04-08 | 2000-10-20 | Matsushita Electric Ind Co Ltd | 演算処理装置 |
TWI275049B (en) * | 2000-03-09 | 2007-03-01 | Nippon Telegraph & Telephone | Block cipher apparatus using auxiliary transformation |
US7685212B2 (en) * | 2001-10-29 | 2010-03-23 | Intel Corporation | Fast full search motion estimation with SIMD merge instruction |
US6877019B2 (en) * | 2002-01-08 | 2005-04-05 | 3Dsp Corporation | Barrel shifter |
KR20030066997A (ko) * | 2002-02-06 | 2003-08-14 | 주식회사 하이닉스반도체 | 데이터 출력 버퍼 블록 및 이의 구동 방법 |
JP4593071B2 (ja) * | 2002-03-26 | 2010-12-08 | シャープ株式会社 | シフトレジスタおよびそれを備えた表示装置 |
JP2003337694A (ja) * | 2002-05-21 | 2003-11-28 | Sharp Corp | シフト回路 |
-
2005
- 2005-08-31 KR KR1020067008458A patent/KR100774068B1/ko not_active IP Right Cessation
- 2005-08-31 CN CNB2005800014003A patent/CN100468315C/zh not_active Expired - Fee Related
- 2005-08-31 DE DE602005023050T patent/DE602005023050D1/de active Active
- 2005-08-31 WO PCT/JP2005/015863 patent/WO2006030639A1/ja active Application Filing
- 2005-08-31 JP JP2006535692A patent/JP4129280B2/ja not_active Expired - Fee Related
- 2005-08-31 US US10/578,780 patent/US7461108B2/en not_active Expired - Fee Related
- 2005-08-31 EP EP05776815A patent/EP1821195B1/en not_active Expired - Fee Related
- 2005-09-06 TW TW094130600A patent/TW200627267A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20060065738A (ko) | 2006-06-14 |
CN100468315C (zh) | 2009-03-11 |
DE602005023050D1 (de) | 2010-09-30 |
EP1821195A1 (en) | 2007-08-22 |
TW200627267A (en) | 2006-08-01 |
CN1898639A (zh) | 2007-01-17 |
US20070180007A1 (en) | 2007-08-02 |
WO2006030639A1 (ja) | 2006-03-23 |
KR100774068B1 (ko) | 2007-11-06 |
US7461108B2 (en) | 2008-12-02 |
EP1821195B1 (en) | 2010-08-18 |
EP1821195A4 (en) | 2009-01-07 |
JPWO2006030639A1 (ja) | 2008-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7917733B2 (en) | Instruction code compression using instruction codes with reuse flags | |
US20050289323A1 (en) | Barrel shifter for a microprocessor | |
US5440504A (en) | Arithmetic apparatus for digital signal processor | |
US6754870B2 (en) | CRC operation unit and CRC operation method | |
EP2232361A1 (en) | Method and instruction set including register shifts and rotates for data processing | |
US6844834B2 (en) | Processor, encoder, decoder, and electronic apparatus | |
JP4129280B2 (ja) | バレルシフト装置 | |
US6877019B2 (en) | Barrel shifter | |
US20110153995A1 (en) | Arithmetic apparatus including multiplication and accumulation, and dsp structure and filtering method using the same | |
KR100864363B1 (ko) | 부호화 회로 및 디지털 신호 처리 회로 | |
EP0822481B1 (en) | Constant divider | |
US20030056080A1 (en) | Register read circuit using the remainders of modulo of a register number by the number of register sub-banks | |
JP2006270330A (ja) | 可変長符号復号回路 | |
JP3225763B2 (ja) | 符号化装置および復号化装置 | |
US20220091820A1 (en) | Storage medium and operation device | |
US7472255B2 (en) | Method for addressing a symbol in a memory and device for processing symbols | |
JP3252029B2 (ja) | 符号化装置及び符号化方法 | |
JP2008003663A (ja) | データ処理装置、データ処理方法 | |
JP3600234B2 (ja) | オーディオ装置 | |
JP4258350B2 (ja) | 演算処理装置 | |
JP3600233B2 (ja) | 信号処理装置 | |
JP3521558B2 (ja) | 伝送装置 | |
JPH0722969A (ja) | 演算装置 | |
GB2456406A (en) | Residue calculation in modulo system using 4:2 counter | |
US20030034824A1 (en) | Shifting an operand left or right while minimizing the number of multiplexor stages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |