JP4125112B2 - 受光センサの製造方法 - Google Patents
受光センサの製造方法 Download PDFInfo
- Publication number
- JP4125112B2 JP4125112B2 JP2002370200A JP2002370200A JP4125112B2 JP 4125112 B2 JP4125112 B2 JP 4125112B2 JP 2002370200 A JP2002370200 A JP 2002370200A JP 2002370200 A JP2002370200 A JP 2002370200A JP 4125112 B2 JP4125112 B2 JP 4125112B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral wall
- light receiving
- substrate
- semiconductor
- receiving sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Head (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ビームを受光して電気信号を出力する受光センサの製造方法に関する。
【０００２】
【従来の技術】
近年、情報機器の小型化、高性能化の要求が強く、レーザ光を利用して情報の記録や再生を行う光ディスク装置においては、大容量化、記録密度の向上を実現させるために使用される半導体レーザ素子の波長の短波長化して記録密度を向上させる方法が広く用いられている。
【０００３】
従来、光ディスク装置の光ヘッドに搭載される受光センサは、半導体レーザ素子から出射された光ビームは対物レンズにより光ディスク上の所定の位置に集光される。集光された光は光ディスク上の記録、位置情報に応じた強度分布を有する光ビームとなって反射され受光センサ内の受光素子に導入される。受光素子は反射光ビームの強度分布を検出し、光電変換素子等が反射光ビームの強度分布を電気信号に変換する。この電気信号を演算回路がトラッキング誤差信号及びフォーカス誤差信号として算出し、光ディスクの所定の位置に光ビームが集光されるようにレンズ駆動手段にフィードバックされる。一般に広く知られている受光センサはＳｉ−ＰＩＮフォトダイオードに代表される受光素子や増幅回路等の半導体ＩＣ等を透過率の高い透明の、例えば熱硬化性のエポキシ樹脂材料内に電気接続用の端子部と共に封入されたクリアモールドパッケージやＣＯＢ（チップ・オン・ボード）等の一体構造をしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体レーザ光の短波長化、およそ４００ｎｍ前後の波長の使用に伴い、従来使用されていた樹脂材料では短波長領域の光を吸収して、透過率が悪化し、長時間使用するうちに樹脂が劣化し、正しいセンサ出力を出すことができなくなってしまうという問題点があった。
【０００５】
また、樹脂を使用せずにガラス材をレーザ光の通路に配置するセンサもあるが、多数個生産には向かず、部品の加工コストや組み立てコストが高価になってしまうという問題点がある。
【０００６】
本発明は、上記問題を解決するためになされたものであり、短波長に対応した多数個生産が可能な、受光センサの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するために、本発明の受光センサの製造方法は、複数の基板に分割できる集合基板に対して、少なくとも受光素子を含む半導体ＩＣを、前記基板に接着する接着工程と、前記半導体ＩＣを取り囲むように設けられる第一の周壁の集合体である周壁集合体を、前記基板上に搭載する第一の搭載工程と、複数個に分割可能なガラス平板を前記第一の周壁上に搭載する第二の搭載工程と、前記半導体ＩＣの外側の集合基板と、前記ガラス平板と、前記第一の周壁とで囲まれた空間部に、樹脂を流し込み、硬化させることで第二の周壁を形成する形成工程と、前記第二の周壁に沿って、前記集合基板及び前記ガラス平板を分割する分割工程と、を含むことを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施の形態を説明する。
【００１２】
図１は本実施形態の受光センサを示す平面図である。図２は図１に示したＡ−Ａ線に沿った断面図である。図３は図１、図２に示す受光センサの斜視図を示す。
【００１３】
まず本発明の受光センサの構成について説明する。図１から３において、受光センサ１は、ＢＴレジン等の材料から成る基板２には半導体ＩＣ３等を搭載する電極パターン４と半導体ＩＣ３をワイヤボンディングするボンディングパッド５や外部接続用入出力端子であるスルーホール６が形成されている。スルーホール６の上面にはフィルム７が貼られている。基板２上には受光素子及び増幅回路をモノリシックあるいはハイブリッド構造に構成した半導体ＩＣ３が搭載され、Ａｕワイヤ８によりワイヤボンディングされている。半導体ＩＣ３とＡｕワイヤの周囲には第一の周壁９が設けられている。第一の周壁９のさらに外側には第二の周壁１０が、第一の周壁９と同じ高さに設けられている。第二の周壁１０の外形は基板２の外形と同じである。
【００１４】
最上部には基板と平行に石英ガラス等のガラス板１１が設けられており、基板２と第一の周壁９とガラス板１１により中空部１２が形成され、その中に半導体ＩＣ３が気密に封入されている構成である。本実施形態では第二の周壁はＵＶ硬化性のエポキシ樹脂からできており基板２と第一の周壁９とガラス板１１を固定する機能を果たしている。受光センサとしてはガラス板１１の外側から半導体ＩＣ３の上面までの距離Ｌが光学的に重要であるが、半導体ＩＣ３は基板２上に精度よくダイボンドされ、基板２とガラス板１１の間隔は第一の周壁９の高さで精度良く決定されるので、ガラス板１１の上面と半導体ＩＣ３の上面との距離Ｌは、第二の周壁１０のＵＶ硬化性樹脂の硬化時にも収縮の影響を受けることなく、精度良く保たれている。
【００１５】
次に図４、図５に受光センサ１を多数個一度に生産するときの製造方法について説明する。図４は、受光センサの製造方法における集合基板の平面図であり、図５は、受光センサの製造方法において製造フローに沿って示す集合基板の断面図である。
【００１６】
集合基板１３には受光センサが単品になったときの外部接続用入出力端子となるスルーホール列１４が全面に格子状に形成されている。半導体ＩＣ３はスルーホール列１４で囲まれる四角形の中に１個ずつボンディングされている（図５−（ａ））。次に第一の周壁９となる略四角中空柱状を複数個設けた周壁集合体１５が集合基板１３に対して図示しない位置決めによって精度良く位置決めされて搭載される。単品となったときに第一の周壁９となる個々の四角中空柱状の枠１６は隣り合う枠１６と高さの低いランナー部１７により連結され周壁集合体１５を形成している（図５−（ｂ））。
【００１７】
そしてスルーホール列１４の上には樹脂が流れ込まないようにフィルム７が貼られている。次に周壁集合体１５の上にガラス平板１８が載せられる（図５−（ｃ））。半導体ＩＣ３が有る個所は、集合基板１３と枠１６とガラス平板１８により中空部１２が形成される。ガラス平板１８を集合基板１３とで周壁集合体１５を挟むように固定し、周壁集合体１５において半導体ＩＣ３の外側の隙間、すなわち集合基板とガラス平板の空間部に第二の周壁９となるＵＶ硬化性樹脂１９を流し込み、ＵＶ照射し、硬化させる（図５−（ｄ））。硬化してできた受光センサ集合体２０を格子状のスルーホールの中心線でワイヤソウやスライシングマシン等の切断手段で分割することで受光センサ１の個品が出来上がる（図５−（ｅ））。以上のように集合体として加工することで一度に多くの受光センサを製造することができる。
【００１８】
以上、本発明の実施の形態について説明したが、本発明の好適な実施の態様を以下のとおり列挙する。
［実施態様１］ 基板と、前記基板上に設けられた少なくとも受光素子を含む半導体ＩＣと、前記半導体ＩＣの周囲を取り囲むように設けられた第一の周壁と、前記第一の周壁の外周を取り囲むように設けられた第二の周壁と、前記基板と平行に設けられたガラス板とを備え、前記半導体ＩＣを前記基板と前記第一の周壁と前記ガラス板により中空に気密封止したことを特徴とする受光センサ。
［実施態様２］ 前記第一の周壁を第一の樹脂材料、前記第二の周壁を第二の樹脂材料によって形成したことを特徴とする実施態様１に記載の受光センサ。
［実施態様３］ 前記第一の周壁により、前記基板と前記ガラス板との距離精度を決定することを特徴とする実施態様１に記載の受光センサ。
［実施態様４］ 前記第二の周壁の第二の樹脂材料がＵＶ硬化性樹脂であることを特徴とする実施態様２に記載の受光センサ。
［実施態様５］ 受光素子の感度波長λが３５０〜４５０ｎｍであることを特徴とする実施態様１に記載の受光センサ。
［実施態様６］ 多数個取りする集合基板の全面に格子状に複数個のスルーホールを形成し、前記集合基板に少なくとも受光素子を含む半導体ＩＣを前記スルーホールの格子内に搭載するボンディング工程と、前記半導体ＩＣと集合基板上のボンディングパッドとを接続するワイヤボンディング工程と、スルーホールにフィルムを貼付するマスキング工程と、第一周壁の集合体である周壁集合体を前記基板に位置決め搭載し、さらに周壁集合体を集合基板との間に挟むようにガラス平板を設置し、前記半導体ＩＣの外側の集合基板とガラス平板の空間部に樹脂を流し込み第二周壁を成形し受光センサの集合体を形成する一体化工程と、前記一体化集合体を分割手段で単品に分割する分割工程とより成ることを特徴とする受光センサの製造方法。
【００１９】
【発明の効果】
前述のように、本発明の構成により、短波長の半導体レーザに対応した中空状の受光センサが第一の周壁を設けたことによりガラス板とセンサ表面の距離を精度良く製造することができる。
【００２０】
また、加工プロセスが多数個取り可能な集合基板で処理する等、一括生産ができ生産性が高くコスト低減を図ることができる。
【００２１】
また、周壁集合体は別の成形工程で安価に製造することができるので、受光センサの製造が容易である。
【００２２】
また、第二の周壁にＵＶ硬化性樹脂を用いることにより、型や成型機が不要で安価に製造できる。さらに受光センサの外形型が不要であることからサイズの変更に容易に対応が可能で集合体の大きさによって生産量の変更も容易である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る受光センサを示す平面図
【図２】受光センサの断面図
【図３】受光センサの斜視図
【図４】本発明の実施の形態に係る受光センサの製造方法における集合基板の平面図
【図５】受光センサの製造方法において製造フローに沿って示す集合基板の断面図
【符号の説明】
１ 受光センサ
２ 基板
３ 半導体ＩＣ
４ 電極パターン
５ ボンディングパッド
６ スルーホール
７ フィルム
８ Ａｕワイヤ
９ 第一の周壁
１０ 第二の周壁
１１ ガラス板
１２ 中空部
１３ 集合基板
１４ スルーホール列
１５ 周壁集合体
１６ 枠
１７ ランナー部
１８ ガラス平板
１９ ＵＶ硬化性樹脂
２０ 受光センサ集合体
【発明の属する技術分野】
本発明は、光ビームを受光して電気信号を出力する受光センサの製造方法に関する。
【０００２】
【従来の技術】
近年、情報機器の小型化、高性能化の要求が強く、レーザ光を利用して情報の記録や再生を行う光ディスク装置においては、大容量化、記録密度の向上を実現させるために使用される半導体レーザ素子の波長の短波長化して記録密度を向上させる方法が広く用いられている。
【０００３】
従来、光ディスク装置の光ヘッドに搭載される受光センサは、半導体レーザ素子から出射された光ビームは対物レンズにより光ディスク上の所定の位置に集光される。集光された光は光ディスク上の記録、位置情報に応じた強度分布を有する光ビームとなって反射され受光センサ内の受光素子に導入される。受光素子は反射光ビームの強度分布を検出し、光電変換素子等が反射光ビームの強度分布を電気信号に変換する。この電気信号を演算回路がトラッキング誤差信号及びフォーカス誤差信号として算出し、光ディスクの所定の位置に光ビームが集光されるようにレンズ駆動手段にフィードバックされる。一般に広く知られている受光センサはＳｉ−ＰＩＮフォトダイオードに代表される受光素子や増幅回路等の半導体ＩＣ等を透過率の高い透明の、例えば熱硬化性のエポキシ樹脂材料内に電気接続用の端子部と共に封入されたクリアモールドパッケージやＣＯＢ（チップ・オン・ボード）等の一体構造をしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体レーザ光の短波長化、およそ４００ｎｍ前後の波長の使用に伴い、従来使用されていた樹脂材料では短波長領域の光を吸収して、透過率が悪化し、長時間使用するうちに樹脂が劣化し、正しいセンサ出力を出すことができなくなってしまうという問題点があった。
【０００５】
また、樹脂を使用せずにガラス材をレーザ光の通路に配置するセンサもあるが、多数個生産には向かず、部品の加工コストや組み立てコストが高価になってしまうという問題点がある。
【０００６】
本発明は、上記問題を解決するためになされたものであり、短波長に対応した多数個生産が可能な、受光センサの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の課題を解決するために、本発明の受光センサの製造方法は、複数の基板に分割できる集合基板に対して、少なくとも受光素子を含む半導体ＩＣを、前記基板に接着する接着工程と、前記半導体ＩＣを取り囲むように設けられる第一の周壁の集合体である周壁集合体を、前記基板上に搭載する第一の搭載工程と、複数個に分割可能なガラス平板を前記第一の周壁上に搭載する第二の搭載工程と、前記半導体ＩＣの外側の集合基板と、前記ガラス平板と、前記第一の周壁とで囲まれた空間部に、樹脂を流し込み、硬化させることで第二の周壁を形成する形成工程と、前記第二の周壁に沿って、前記集合基板及び前記ガラス平板を分割する分割工程と、を含むことを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施の形態を説明する。
【００１２】
図１は本実施形態の受光センサを示す平面図である。図２は図１に示したＡ−Ａ線に沿った断面図である。図３は図１、図２に示す受光センサの斜視図を示す。
【００１３】
まず本発明の受光センサの構成について説明する。図１から３において、受光センサ１は、ＢＴレジン等の材料から成る基板２には半導体ＩＣ３等を搭載する電極パターン４と半導体ＩＣ３をワイヤボンディングするボンディングパッド５や外部接続用入出力端子であるスルーホール６が形成されている。スルーホール６の上面にはフィルム７が貼られている。基板２上には受光素子及び増幅回路をモノリシックあるいはハイブリッド構造に構成した半導体ＩＣ３が搭載され、Ａｕワイヤ８によりワイヤボンディングされている。半導体ＩＣ３とＡｕワイヤの周囲には第一の周壁９が設けられている。第一の周壁９のさらに外側には第二の周壁１０が、第一の周壁９と同じ高さに設けられている。第二の周壁１０の外形は基板２の外形と同じである。
【００１４】
最上部には基板と平行に石英ガラス等のガラス板１１が設けられており、基板２と第一の周壁９とガラス板１１により中空部１２が形成され、その中に半導体ＩＣ３が気密に封入されている構成である。本実施形態では第二の周壁はＵＶ硬化性のエポキシ樹脂からできており基板２と第一の周壁９とガラス板１１を固定する機能を果たしている。受光センサとしてはガラス板１１の外側から半導体ＩＣ３の上面までの距離Ｌが光学的に重要であるが、半導体ＩＣ３は基板２上に精度よくダイボンドされ、基板２とガラス板１１の間隔は第一の周壁９の高さで精度良く決定されるので、ガラス板１１の上面と半導体ＩＣ３の上面との距離Ｌは、第二の周壁１０のＵＶ硬化性樹脂の硬化時にも収縮の影響を受けることなく、精度良く保たれている。
【００１５】
次に図４、図５に受光センサ１を多数個一度に生産するときの製造方法について説明する。図４は、受光センサの製造方法における集合基板の平面図であり、図５は、受光センサの製造方法において製造フローに沿って示す集合基板の断面図である。
【００１６】
集合基板１３には受光センサが単品になったときの外部接続用入出力端子となるスルーホール列１４が全面に格子状に形成されている。半導体ＩＣ３はスルーホール列１４で囲まれる四角形の中に１個ずつボンディングされている（図５−（ａ））。次に第一の周壁９となる略四角中空柱状を複数個設けた周壁集合体１５が集合基板１３に対して図示しない位置決めによって精度良く位置決めされて搭載される。単品となったときに第一の周壁９となる個々の四角中空柱状の枠１６は隣り合う枠１６と高さの低いランナー部１７により連結され周壁集合体１５を形成している（図５−（ｂ））。
【００１７】
そしてスルーホール列１４の上には樹脂が流れ込まないようにフィルム７が貼られている。次に周壁集合体１５の上にガラス平板１８が載せられる（図５−（ｃ））。半導体ＩＣ３が有る個所は、集合基板１３と枠１６とガラス平板１８により中空部１２が形成される。ガラス平板１８を集合基板１３とで周壁集合体１５を挟むように固定し、周壁集合体１５において半導体ＩＣ３の外側の隙間、すなわち集合基板とガラス平板の空間部に第二の周壁９となるＵＶ硬化性樹脂１９を流し込み、ＵＶ照射し、硬化させる（図５−（ｄ））。硬化してできた受光センサ集合体２０を格子状のスルーホールの中心線でワイヤソウやスライシングマシン等の切断手段で分割することで受光センサ１の個品が出来上がる（図５−（ｅ））。以上のように集合体として加工することで一度に多くの受光センサを製造することができる。
【００１８】
以上、本発明の実施の形態について説明したが、本発明の好適な実施の態様を以下のとおり列挙する。
［実施態様１］ 基板と、前記基板上に設けられた少なくとも受光素子を含む半導体ＩＣと、前記半導体ＩＣの周囲を取り囲むように設けられた第一の周壁と、前記第一の周壁の外周を取り囲むように設けられた第二の周壁と、前記基板と平行に設けられたガラス板とを備え、前記半導体ＩＣを前記基板と前記第一の周壁と前記ガラス板により中空に気密封止したことを特徴とする受光センサ。
［実施態様２］ 前記第一の周壁を第一の樹脂材料、前記第二の周壁を第二の樹脂材料によって形成したことを特徴とする実施態様１に記載の受光センサ。
［実施態様３］ 前記第一の周壁により、前記基板と前記ガラス板との距離精度を決定することを特徴とする実施態様１に記載の受光センサ。
［実施態様４］ 前記第二の周壁の第二の樹脂材料がＵＶ硬化性樹脂であることを特徴とする実施態様２に記載の受光センサ。
［実施態様５］ 受光素子の感度波長λが３５０〜４５０ｎｍであることを特徴とする実施態様１に記載の受光センサ。
［実施態様６］ 多数個取りする集合基板の全面に格子状に複数個のスルーホールを形成し、前記集合基板に少なくとも受光素子を含む半導体ＩＣを前記スルーホールの格子内に搭載するボンディング工程と、前記半導体ＩＣと集合基板上のボンディングパッドとを接続するワイヤボンディング工程と、スルーホールにフィルムを貼付するマスキング工程と、第一周壁の集合体である周壁集合体を前記基板に位置決め搭載し、さらに周壁集合体を集合基板との間に挟むようにガラス平板を設置し、前記半導体ＩＣの外側の集合基板とガラス平板の空間部に樹脂を流し込み第二周壁を成形し受光センサの集合体を形成する一体化工程と、前記一体化集合体を分割手段で単品に分割する分割工程とより成ることを特徴とする受光センサの製造方法。
【００１９】
【発明の効果】
前述のように、本発明の構成により、短波長の半導体レーザに対応した中空状の受光センサが第一の周壁を設けたことによりガラス板とセンサ表面の距離を精度良く製造することができる。
【００２０】
また、加工プロセスが多数個取り可能な集合基板で処理する等、一括生産ができ生産性が高くコスト低減を図ることができる。
【００２１】
また、周壁集合体は別の成形工程で安価に製造することができるので、受光センサの製造が容易である。
【００２２】
また、第二の周壁にＵＶ硬化性樹脂を用いることにより、型や成型機が不要で安価に製造できる。さらに受光センサの外形型が不要であることからサイズの変更に容易に対応が可能で集合体の大きさによって生産量の変更も容易である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る受光センサを示す平面図
【図２】受光センサの断面図
【図３】受光センサの斜視図
【図４】本発明の実施の形態に係る受光センサの製造方法における集合基板の平面図
【図５】受光センサの製造方法において製造フローに沿って示す集合基板の断面図
【符号の説明】
１ 受光センサ
２ 基板
３ 半導体ＩＣ
４ 電極パターン
５ ボンディングパッド
６ スルーホール
７ フィルム
８ Ａｕワイヤ
９ 第一の周壁
１０ 第二の周壁
１１ ガラス板
１２ 中空部
１３ 集合基板
１４ スルーホール列
１５ 周壁集合体
１６ 枠
１７ ランナー部
１８ ガラス平板
１９ ＵＶ硬化性樹脂
２０ 受光センサ集合体
Claims (1)
- 複数の基板に分割できる集合基板に対して、少なくとも受光素子を含む半導体ＩＣを、前記基板に接着する接着工程と、
前記半導体ＩＣを取り囲むように設けられる第一の周壁の集合体である周壁集合体を、前記基板上に搭載する第一の搭載工程と、
複数個に分割可能なガラス平板を前記第一の周壁上に搭載する第二の搭載工程と、
前記半導体ＩＣの外側の集合基板と、前記ガラス平板と、前記第一の周壁とで囲まれた空間部に、樹脂を流し込み、硬化させることで第二の周壁を形成する形成工程と、
前記第二の周壁に沿って、前記集合基板及び前記ガラス平板を分割する分割工程と、
を含むことを特徴とする受光センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370200A JP4125112B2 (ja) | 2002-12-20 | 2002-12-20 | 受光センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370200A JP4125112B2 (ja) | 2002-12-20 | 2002-12-20 | 受光センサの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004200583A JP2004200583A (ja) | 2004-07-15 |
| JP2004200583A5 JP2004200583A5 (ja) | 2006-02-09 |
| JP4125112B2 true JP4125112B2 (ja) | 2008-07-30 |
Family
ID=32766196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002370200A Expired - Fee Related JP4125112B2 (ja) | 2002-12-20 | 2002-12-20 | 受光センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4125112B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3898666B2 (ja) | 2003-04-28 | 2007-03-28 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP4106003B2 (ja) | 2003-09-03 | 2008-06-25 | 松下電器産業株式会社 | 固体撮像装置の製造方法 |
| JP4347280B2 (ja) | 2005-08-26 | 2009-10-21 | シャープ株式会社 | 光集積ユニットおよびその調整方法、ならびに光ピックアップ装置 |
-
2002
- 2002-12-20 JP JP2002370200A patent/JP4125112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004200583A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5622873A (en) | Process for manufacturing a resin molded image pick-up semiconductor chip having a window | |
| US7169645B2 (en) | Methods of fabrication of package assemblies for optically interactive electronic devices | |
| US20070009223A1 (en) | Micro-optics on optoelectronics | |
| JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
| US20050156301A1 (en) | Method of packaging an optical sensor | |
| US20070126916A1 (en) | Image sensor chip packaging method | |
| JP2002329850A (ja) | チップサイズパッケージおよびその製造方法 | |
| US8003426B2 (en) | Method for manufacturing package structure of optical device | |
| CN111524924B (zh) | 芯片封装方法及芯片封装结构 | |
| US20100091633A1 (en) | Method for manufacturing semiconductor device, semiconductor device and optical pickup module | |
| US20120098080A1 (en) | Method and package for an electro-optical semiconductor device | |
| US7592197B2 (en) | Image sensor chip package fabrication method | |
| JP4125112B2 (ja) | 受光センサの製造方法 | |
| CN101162711A (zh) | 封装盖板、芯片封装结构及其制造方法 | |
| JP4020618B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08330635A (ja) | 発光装置 | |
| JPH067587B2 (ja) | 固体撮像装置 | |
| JP2008103460A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2573080B2 (ja) | 固体撮像素子の製造方法 | |
| JP2620685B2 (ja) | 固体撮像素子の製造方法 | |
| CN115881551A (zh) | 车载摄像头芯片的封装方法及芯片 | |
| JPH11163391A (ja) | 光半導体装置 | |
| JP2007538347A (ja) | 光電トランスジューサ及び光ピックアップを製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |